[go: up one dir, main page]

TWI710060B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI710060B
TWI710060B TW107134095A TW107134095A TWI710060B TW I710060 B TWI710060 B TW I710060B TW 107134095 A TW107134095 A TW 107134095A TW 107134095 A TW107134095 A TW 107134095A TW I710060 B TWI710060 B TW I710060B
Authority
TW
Taiwan
Prior art keywords
gate
layer
forming
cap layer
dielectric
Prior art date
Application number
TW107134095A
Other languages
English (en)
Other versions
TW201916257A (zh
Inventor
孫旭昌
陳科維
陳亮光
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916257A publication Critical patent/TW201916257A/zh
Application granted granted Critical
Publication of TWI710060B publication Critical patent/TWI710060B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D64/0113—
    • H10D64/01354—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H10P14/3464—
    • H10P14/418—
    • H10P14/6302—
    • H10P14/6334—
    • H10P14/6504—
    • H10P14/6512—
    • H10P14/6682—
    • H10P14/6922—
    • H10P14/69433—
    • H10P50/283—
    • H10P50/73—
    • H10P70/125—
    • H10P76/4085—
    • H10P95/00—
    • H10W20/069—
    • H10W20/074—
    • H10W20/077—
    • H10W20/081—
    • H10W20/096—
    • H10W20/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H10P14/61—
    • H10P50/266—
    • H10P50/667—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)

Abstract

方法包括形成第一閘極結構於基板上，且第一介電層圍繞第一閘極結構；形成遮罩結構於第一閘極結構與第一介電層上，其中形成遮罩結構的步驟包括：選擇性地形成第一蓋層於第一閘極結構的上表面上；以及形成第二介電層於第一蓋層周圍。方法亦包括形成圖案化介電層於遮罩結構上，且圖案化介電層露出遮罩結構的一部份；移除遮罩結構的露出部份與遮罩結構的露出部份下之第一介電層之一部份以形成凹陷，且凹陷露出與第一閘極結構相鄰的源極/汲極區；以及將導電材料填入凹陷。

Description

半導體裝置與其形成方法
本發明實施例關於鰭狀場效電晶體裝置的形成方法，更特別關於鰭狀場效電晶體裝置之自對準接點插塞的形成方法。
半導體產業已經歷快速成長，因為多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度持續改良。在大部份的情況下，積體密度的改良來自於不斷縮小的最小結構尺寸，其可讓更多構件整合至給定面積中。
在積體電路中，鰭狀場效電晶體裝置變得更普遍。鰭狀場效電晶體裝置具有三維結構，其包含自基板凸起的半導體鰭狀物。包圍半導體鰭狀物的閘極結構，其設置以控制鰭狀場效電晶體裝置的導電通道中的電荷載子流。舉例來說，三閘極鰭狀場效電晶體中的閘極結構，可圍繞半導體鰭狀物的三側，以形成三個導電通道於半導體鰭狀物的三側上。
本發明一實施例提供之半導體裝置的形成方法，包括：形成第一閘極結構於基板上，且第一介電層圍繞第一閘極結構；形成遮罩結構於第一閘極結構與第一介電層上，其中形成遮罩結構的步驟包括：選擇性地形成第一蓋層於第一閘極 結構的上表面上；以及形成第二介電層於第一蓋層周圍；形成圖案化介電層於遮罩結構上，且圖案化介電層露出遮罩結構的一部份；移除遮罩結構的露出部份與遮罩結構的露出部份下之第一介電層之一部份以形成凹陷，且凹陷露出與第一閘極結構相鄰的源極/汲極區；以及將導電材料填入凹陷。
本發明一實施例提供之半導體裝置的形成方法，包括：形成第一閘極於基板上；形成第二閘極於基板上，第二閘極與第一閘極相鄰，且第一閘極與第二閘極埋置於第一介電材料中；形成蓋層於第一閘極與第二閘極上；成長多個碳奈米管於蓋層上；形成第二介電材料於第一介電材料上與碳奈米管周圍；移除碳奈米管與蓋層，以形成多個第一凹陷於第二介電材料中；移除碳奈米管與蓋層，以形成多個第一凹陷於第二介電材料中；將第三介電材料填入第一凹陷，以形成第一硬遮罩於第一閘極上，並形成第二硬遮罩於第二閘極上；移除第一硬遮罩與第二硬遮罩之間的第二介電材料之一部份，以及第一閘極與第二閘極之間的第一介電材料之一部份，以形成第二凹陷；以及將導電材料填入第二凹陷。
本發明一實施例提供之半導體裝置，包括：第一閘極，位於基板上；多個第一閘極間隔物，沿著第一閘極的側壁；第二閘極，位於基板上並與第二閘極相鄰；多個第二閘極間隔物，沿著第二閘極的側壁，且第一介電材料圍繞第一閘極與第二閘極；第一蓋層，位於第一閘極的第一上表面與第二閘極的第二上表面上，且第一蓋層與第一介電材料包含不同材料；第二蓋層，位於第一蓋層上，且第一蓋層與第二蓋層包含相同 的介電材料，而第一蓋層的側壁對準第二蓋層的側壁；第二介電材料，位於第一介電材料上，且第二介電材料圍繞第一蓋層與第二蓋層；以及導電材料，位於第一閘極與第二閘極之間，且導電材料自第一閘極間隔物之一者延伸至第二閘極間隔物之一者。
A-A、B-B、C-C‧‧‧剖面
W‧‧‧寬度
30‧‧‧鰭狀場效電晶體
50‧‧‧基板
52‧‧‧墊氧化物層
56‧‧‧墊氮化物層
58、95‧‧‧圖案化遮罩
61‧‧‧溝槽
62‧‧‧隔離區
64、64A、64B‧‧‧鰭狀物
65‧‧‧輕摻雜汲極區
66、94‧‧‧閘極介電層
68‧‧‧閘極
70‧‧‧遮罩
72‧‧‧第一閘極間隔物
75、75A、75B、75C‧‧‧虛置閘極結構
80、80L、80R‧‧‧源極/汲極區
86‧‧‧第二閘極間隔物
87、87’‧‧‧閘極間隔物
88、110‧‧‧導電材料
88A、88B‧‧‧源極/汲極接點插塞
88U、121U、132U‧‧‧上表面
90‧‧‧第一層間介電層
92‧‧‧凹陷
91、91’、93、93’‧‧‧開口
95E‧‧‧邊緣
96、104‧‧‧阻障層
97、97A、97B、97C‧‧‧置換閘極
98、109‧‧‧晶種層
99‧‧‧閘極
100‧‧‧鰭狀場效電晶體裝置
102‧‧‧閘極接點
121‧‧‧表面處理層
122、122B、122C、132‧‧‧蓋層
122E、135E‧‧‧側壁
124、133‧‧‧介電層
126、136‧‧‧遮罩結構
134‧‧‧碳奈米管
135‧‧‧硬遮罩層
1000‧‧‧方法
1010、1020、1030、1040、1050‧‧‧步驟
圖1係一些實施例中，鰭狀場效電晶體裝置的剖視圖。
圖2至6、7A至7D、與8至16係一些實施例中，製作鰭狀場效電晶體裝置的多種階段之剖視圖。
圖17至26係一些實施例中，製作鰭狀場效電晶體裝置的多種階段的剖視圖。
圖27係一些實施例中，形成半導體裝置之方法的流程圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中 的方向。
本發明實施例關於鰭狀場效電晶體裝置的形成方法，更特別關於鰭狀場效電晶體裝置之自對準接點插塞的形成方法。在一些實施例中，選擇性地形成蓋層於閘極結構上。蓋層與沿著閘極結構的側壁之間隔物可保護閘極結構免於後續蝕刻製程的影響，而蝕刻製程可移除閘極結構周圍之介電材料的部份，以露出源極/汲極區。充填凹陷以形成源極/汲極接點插塞。雖然此處所述的實施例以鰭狀場效電晶體裝置為例，此方法亦可用於其他種類的裝置如平面裝置。
圖1係一例中，鰭狀場效電晶體30的剖視圖。鰭狀場效電晶體30包含基板50，與自基板50向上凸起的鰭狀物64。隔離區62形成於鰭狀度64的兩側上，而鰭狀物64凸起高於隔離區62。閘極介電層66延著鰭狀物64的側壁並位於鰭狀物64的上表面上，而閘極68位於閘極介電層66上。源極/汲極區80位於鰭狀物64中，並位於閘極介電層66與閘極68的兩側上。圖1亦顯示後續圖式所用的參考剖面。剖面B-B沿著鰭狀場效電晶體30的閘極68之縱軸延伸。剖面A-A垂直於剖面B-B，並延著鰭狀物64的縱軸延伸，比如沿著源極/汲極區80之間的電流方向。剖面C-C平行於剖面B-B，並越過源極/汲極區80。後續圖式將依據這些參考剖面以清楚說明。
圖2至6、7A至7D、與8至16係一實施例中，製作鰭狀場效電晶體裝置100的多種階段之剖視圖。鰭狀場效電晶體裝置100與圖1中的鰭狀場效電晶體30類似，但具有多個鰭狀物與多個閘極結構。圖2至5係鰭狀場效電晶體裝置100沿著剖面 B-B的剖視圖。圖6與7A係鰭狀場效電晶體裝置100沿著剖面A-A的剖視圖，圖7B係鰭狀場效電晶體裝置100沿著剖面B-B的剖視圖，而圖7C與7D係鰭狀場效電晶體裝置100沿著剖面C-C的剖視圖。圖8至15係鰭狀場效電晶體裝置100沿著剖面A-A的剖視圖，而圖16係鰭狀場效電晶體裝置100沿著剖面B-B的剖視圖。
圖2係基板50的剖視圖。基板50可為半導體基板如基體基板、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包含半導體材料的層狀物形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，而基板通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
如圖3所示，採用光微影與蝕刻技術圖案化圖2所示的基板50。舉例來說，遮罩層如墊氧化物層52與上方的墊氮化物層56，可形成於基板50上。墊氧化物層52可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層52可作為基板50與上方的墊氮化物層56之間的黏著層。在一些實施例中，墊氮化物層56的組成為氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合，且其形成方法可採用低壓化學氣相沉 積或電漿增強化學氣相沉積。
可採用光微影技術圖案化遮罩層。一般而言，光微影技術沉積光阻材料(未圖示)、照射(曝光)光阻材料、並顯影以移除光阻材料的部份。保留的光阻材料保護下方材料(如此例中的遮罩層)免於被後續製程步驟(如蝕刻)的影響。如圖3所示的此例中，光阻材料用於圖案化墊氧化物層52與墊氮化物56，以形成圖案化遮罩58。
接著採用圖案化遮罩58圖案化基板50的露出部份以形成溝槽61，可定義鰭狀物64(如鰭狀物64A與64B)於相鄰的溝槽61之間，如圖3所示。在一些實施例中，鰭狀物64的形成方法為蝕刻溝槽於基板50中，且蝕刻方法可為反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽61可為彼此平行的帶狀物(在上視視角中)，且彼此緊密排列。在一些實施例中，溝槽61可連續地圍繞鰭狀物64。鰭狀物64亦可稱作半導體鰭狀物。
鰭狀物64可由任何合適方法圖案化。舉例來說，鰭狀物64的圖案化方法可採用一或多道光微影製程，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距小於採用單一的直接光微影製程所得之圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，沿著圖案化犧牲層的側部形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。
如圖4所示，形成絕緣材料於相鄰的鰭狀物64之間， 以形成隔離區62。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後硬化材料使其轉變為另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。在實施例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。可進行平坦化製程如化學機械研磨，以自隔離區62的上表面與鰭狀物64的上表面移除多餘的絕緣材料，並使隔離區62的上表面與鰭狀物64的上表面共平面(未圖示)。平坦化製程亦可移除圖案化遮罩58(見圖3)。
在一些實施例中，隔離區62包含襯墊物(如襯墊氧化物，未圖示)於隔離區62與基板50之間，以及隔離區62與鰭狀物64之間。在一些實施例中，襯墊氧化物可減少基板50與隔離區62之間的界面結晶缺陷。同樣地，襯墊氧化物亦可用於減少鰭狀物64與隔離區62之間的界面結晶缺陷。襯墊氧化物(如氧化矽)可為熱氧化基板50之表面層而成的熱氧化物，但其他合適方法亦可用於形成襯墊氧化物。
接著使隔離區62凹陷，以形成淺溝槽隔離區。隔離區62凹陷後，鰭狀物64的上側部份自相鄰的淺溝槽隔離區之間凸起。淺溝槽隔離區的上表面可具有平坦表面(如圖示)、凸起表面、凹陷表面(如碟狀)、或上述之組合。淺溝槽隔離區的平坦、凸起、及/或凹陷表面之形成方法可為合適的蝕刻。隔離區62的凹陷方法可採用可行的蝕刻製程，比如對隔離區62的 材料具有選擇性的蝕刻製程。舉例來說，可進行乾蝕刻或濕蝕刻(採用氫氟酸)以使隔離區62凹陷。
圖2至4顯示形成鰭狀物64的一實施例，但鰭狀物可由多種不同製程形成。舉例來說，可將基板50的頂部取代為合適材料，比如適用於欲形成的半導體裝置型態(如n型或p型)之磊晶材料。之後將具有磊晶材料於頂部的基板50圖案化，以形成包含磊晶材料的鰭狀物64。
在另一例中，可形成介電層於基板的上表面上、蝕刻形成穿過介電層的溝槽、磊晶成長同質磊晶結構於溝槽中、以及使介電層凹陷以讓同質磊晶結構自介電層凸起而形成鰭狀物。
在另一例中，可形成介電層於基板的上表面上、蝕刻形成穿過介電層的溝槽、磊晶成長不同於基板材料的異質磊晶結構於溝槽中、以及使介電層凹陷以讓異質磊晶結構自介電層凸起而形成鰭狀物。
在成長磊晶材料或磊晶結構(如異質磊晶結構或同質磊晶結構)處，可在成長步驟時原位摻雜成長的材料或結構，以省略之前或之後的佈植。不過亦可採用原位摻雜搭配佈植摻雜。另一方面，磊晶成長於n型金氧半區中與p型金氧半區中的材料不同具有優點。在多種實施例中，鰭狀物64可包含矽鍺(SixGe1-x，其中x介於0至1之間)、碳化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用於形成III-V族半導體化合物的可行材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷 化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
圖5顯示形成虛置閘極結構75於鰭狀物64上。在一些實施例中，虛置閘極結構75包含閘極介電層66與閘極68。遮罩70可形成於虛置閘極結構75上。為形成虛置閘極結構75，形成介電層於鰭狀物64上。舉例來說，介電層可為氧化矽、氮化矽、上述之多層、或類似物，且其形成方法可為沉積或熱成長。
閘極層形成於介電層上，而遮罩層形成於閘極層上。可沉積閘極層於介電層上，再平坦化(如化學機械研磨)閘極層。可沉積遮罩層於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。
在形成層狀物(如介電層、閘極層、與遮罩層)之後，可採用可接受的光微影與蝕刻技術圖案化遮罩層以形成遮罩70。接著以可接受的蝕刻技術將遮罩70的圖案轉移至閘極層與閘極介電層，以分別形成閘極68與閘極介電層66。閘極68與閘極介電層66覆蓋個別鰭狀物64的通道區。閘極68亦可具有縱向，其實質上垂直於個別鰭狀物64的縱向。
在圖5的例子中，閘極介電層66形成於鰭狀物64上(如鰭狀物64的上表面與側壁上)與淺溝槽隔離區上。在其他實施例中，閘極介電層66的形成方法可為熱氧化鰭狀物64的材料，因此可形成於鰭狀物64上而不形成於淺溝槽隔離區上。這些與其他變化完全包含於本發明實施例的範疇中。
圖6與7A係鰭狀場效電晶體裝置100在後續製程中沿著剖面A-A(即沿著鰭狀物64的縱軸)之剖視圖。值得注意的 是，圖6與7A中有三個虛置閘極結構75A、75B、與75C形成於鰭狀物64上。本技術領域中具有通常知識者應理解，可形成多於或少於三個閘極結構於鰭狀物64上，這些與其他變化完全包含於本發明實施例的範疇中。
如圖6所示，形成輕摻雜汲極區65於鰭狀物64中。輕摻雜汲極區65的形成方法可為電漿摻雜製程。電漿摻雜製程可包含形成並圖案化遮罩如光阻，以覆蓋鰭狀場效電晶體的一些區域，可保護其不受電漿摻雜製程影響。電漿摻雜製程可佈植n型或p型雜質至鰭狀物64中，以形成輕摻雜汲極區65。舉例來說，可佈植p型雜質如硼至鰭狀物64A中以形成用於p型裝置的輕摻雜汲極區65，並可佈植n型雜質如磷至鰭狀物64B中以形成用於n型裝置的輕摻雜汲極區65。在一些實施例中，輕摻雜汲極區65鄰接鰭狀場效電晶體裝置100的通道區。輕摻雜汲極區65的部份可延伸至閘極68下，並延伸至鰭狀場效電晶體裝置100的通道區中。圖6為輕摻雜汲極區65的非限制性例子。輕摻雜汲極區65亦可具有其他設置、形狀、與形成方法，其完全包含於本發明實施例的範疇中。舉例來說，可在形成第一閘極間隔物72之後，再形成輕摻雜汲極區65。
如圖6所示，在形成輕摻雜汲極區65之後，形成閘極間隔物87於閘極結構上。閘極間隔物87可包含第一閘極間隔物72與第二閘極間隔物86。以圖6為例，第一閘極間隔物72形成於閘極68與閘極介電層之兩側的側壁上。第二閘極間隔物86形成於第一閘極間隔物72上，如圖6所示。第一閘極間隔物72的組成可為氮化物如氮化矽、氮氧化矽、碳化矽、碳氮化矽、 類似物、或上述之組合，且其形成方法可為熱氧化、化學氣相沉積、或其他合適的沉積製程。第二閘極間隔物86的組成可為氮化矽、碳氮化矽、上述之組合、或類似物，且其形成方法可為合適的沉積方法。
在例示性的實施例中，先順應性地沉積第一閘極間隔物層於鰭狀場效電晶體裝置100上，接著順應性地沉積第二閘極間隔物層於沉積的第一閘極間隔物層上。接著進行非等向蝕刻製程如乾蝕刻製程，以移除鰭狀場效電晶體裝置100之上表面(如遮罩70的上表面)上的第二閘極間隔物層之第一部份，並保留沿著閘極結構的側壁之第二閘極間隔物層的第二部份。在非等向蝕刻製程之後，第二閘極間隔物層保留的第二部份形成第二閘極間隔物86。非等向蝕刻製程亦移除第二閘極間隔物86的側壁之外的第一閘極間隔物層，且第一閘極間隔物層的保留部份形成第一閘極間隔物72。
圖6所示之第一閘極間隔物72與第二閘極間隔物86的形狀與形成方法僅為非限制性的例子，而其他形狀與形成方法亦屬可能。這些與其他變化完全包含於本發明實施例的範疇中。
接著如圖7A所示，形成源極/汲極區80。源極/汲極區80的形成方法為蝕刻鰭狀物64以形成凹陷，並磊晶成長材料於凹陷中，且磊晶方法可採用合適方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
如圖7A所示，磊晶的源極/汲極區80可具有自鰭狀 物64之個別表面隆起的表面(比如高於鰭狀物64之非凹陷部份)，並可具有晶面。相鄰的鰭狀物64之源極/汲極區80合併形成連續之磊晶的源極/汲極區80(見圖7C)。在一些實施例中，用於相鄰鰭狀物64的源極/汲極區80並未合併在一起，而保留為分開的源極/汲極區80(見圖7D)。在一些實施例中，形成的鰭狀場效電晶體為n型鰭狀場效電晶體，且源極/汲極80包含碳化矽、磷化矽、摻雜磷的碳化矽、或類似物。在一些實施例中，形成的鰭狀場效電晶體為p型鰭狀場效電晶體，且源極/汲極80包含矽鍺與p型雜質如硼或銦。
磊晶的源極/汲極區80可佈植摻質，之後對源極/汲極區80進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋鰭狀場效電晶體的區域，保護其免於佈植製程影響。源極/汲極區80的雜質(如摻質)濃度介於約1E19cm-3至約1E21cm-3之間。p型雜質如硼或銦可佈植於p型電晶體的源極/汲極區80中。n型雜質如磷或砷可佈植於n型電晶體的源極/汲極區80中。在一些實施例中，可在成長磊晶的源極/汲極區時原位摻雜源極/汲極區。
如圖7A所示，形成第一層間介電層90於源極/汲極區80、鰭狀物64、與虛置閘極結構75(如虛置閘極結構75A、75B、與75C)上。在一些實施例中，第一層間介電層90的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。可進行平坦化製程如化學機械研磨以 移除遮罩70，並平坦化第一層間介電層90的上表面，使第一層間介電層90的上表面與閘極68的上表面齊平。
圖7B係圖7A所示之鰭狀場效電晶體裝置100沿著剖面B-B的剖視圖。如圖7B所示，閘極68位於鰭狀物64A與64B上，並自鰭狀物64A連續地延伸至鰭狀物64B。閘極間隔物87形成於閘極68與第一層間介電層90之間。在一實施例中，之後進行閘極後製製程(有時稱作置換閘極製程)，以將閘極68與閘極介電層66取代為主動閘極(亦可稱作置換閘極或金屬閘極)與主動閘極介電材料。在一些實施例中，主動閘極可為金屬閘極。因此閘極68與閘極介電層66可視作閘極後製製程中的虛置閘極結構。
圖7C係一實施例中，圖7A所示的鰭狀場效電晶體裝置100沿著剖面C-C的剖視圖。在圖7C的例子中，鰭狀物64A上的源極/汲極區80A與鰭狀物64B上的源極/汲極區80B合併，以形成連續的源極/汲極區80於鰭狀物64A與64B上。圖7C亦顯示源極/汲極區80A與80B兩側側壁上的閘極間隔物87’。閘極間隔物87’與閘極間隔物87(見圖7A)具有相同或類似的結構，且閘極間隔物87’與閘極間隔物87可由相同的製程步驟形成。
圖7D係一些實施例中，圖7A所示之鰭狀場效電晶體裝置100沿著剖面C-C的剖視圖。在圖7D的例子中，鰭狀物64A上的源極/汲極區80A與鰭狀物64B上的源極/汲極區80B分開而未合併。圖7D亦顯示源極/汲極區80A與80B兩側側壁上的閘極間隔物87’，而閘極間隔物87’可與閘極間隔物87(見圖7A)具有相同或類似的結構，且可由相同的製程步驟形成閘極間隔 物87’與87。
圖8至15係一些實施例中，鰭狀場效電晶體裝置100在後續製程沿著剖面A-A的剖視圖。如圖8所示，虛置閘極結構75A、75B、與75C分別取代為主動的置換閘極97A、97B、與97C。在一些實施例中，為了形成主動的置換閘極97(如置換閘極97A、97B、與97C)，可由蝕刻步驟移除閘極68與直接位於閘極68下的閘極介電層66，以形成凹陷(未圖示)於閘極間隔物87之間。每一凹陷露出個別鰭狀物64的通道區。在移除虛置閘極68時，虛置閘極介電層可作為蝕刻停止層。在移除虛置閘極68之後，接著可移除虛置閘極介電層66。
接著形成閘極介電層94、阻障層96、晶種層98、與閘極99於凹陷中，以用於置換閘極97。閘極介電層94順應性地沉積於凹陷中，比如沉積於鰭狀物64的上表面與側壁上、第一閘極間隔物72的側壁上、與第一層間介電層90的上表面上(未圖示)。在一些實施例中，閘極介電層94包含氧化矽、氮化矽、或上述之多層。在其他實施例中，閘極介電層94包含高介電常數的介電材料。在這些實施例中，閘極介電層94的介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層94的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。
接著順應性地形成阻障層96於閘極介電層94上。阻障層96可包含導電材料如氮化鈦，但亦可改用其他材料如氮化鉭、鈦、鉭、或類似物。阻障層96的形成方法可採用化學氣 相沉積如電漿增強化學氣相沉積。然而可改用其他製程，比如有機金屬化學氣相沉積或原子層沉積。
雖然圖5未顯示，但一些實施例在形成晶種層98之前，可先形成功函數層如p型功函數層或n型功函數層於阻障層96上的凹陷中。包含於閘極結構中例示性的p型功函數金屬可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。包含於閘極結構中例示性的n型功函數金屬可包含鈦、銀、鉭鋁、碳化鉭鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。功函數值與功函數層的材料組成有關，因此可選擇功函數層的材料以調整其功函數值，以達即將形成之裝置其目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、及/或其他合適製程。
接著順應性地形成晶種層98於阻障層96上。晶種層98可包含銅、鈦、鉭、氮化鈦、氮化鉭、類似物、或上述之組合，且其沉積方法可為原子層沉積、濺鍍、物理氣相沉積、或類似方法。在一些實施例中，晶種層98可為金屬層，其可為單層或多個不同材料的子層之複合層。舉例來說，晶種層98包含鈦層，與鈦層上的銅層。
接著沉積閘極99於晶種層98上並填入凹陷的其餘部份。閘極99的組成可為含金屬材料如銅、鋁、鎢、類似物、上述之組合、或上述之多層，且其形成方法可為電鍍、無電鍍、或其他合適方法。在形成閘極99之後，可進行平坦化製程如化 學機械研磨，以移除閘極介電層94、阻障層96、功函數層(若形成)、晶種層98、與閘極99在第一層間介電層90的上表面上之多餘部份。因此閘極介電層94、阻障層96、功函數層(若形成)、晶種層98、與閘極99的保留部份形成鰭狀場效電晶體裝置100的置換閘極97。
圖9至11顯示一些實施例中，後續製程步驟可形成遮罩結構126(見圖11)於置換閘極97與第一層間介電層90上。在圖9中，選擇性地形成表面處理層121於第一層間介電層90的上表面上。因此表面處理層121覆蓋第一層間介電層90的上表面，並露出置換閘極97的上表面與閘極間隔物87的上表面。在一些實施例中，表面處理層121的形成方法為原位氫氟酸蒸汽清潔製程。在例示性的氫氟酸蒸汽清潔製程中，將具有鰭狀場效電晶體裝置100的晶圓置入沉積腔室中，且腔室維持在約1Torr的真空。將高純度氮氣(氧氣與濕氣濃度小於1ppm)填入沉積腔室。接著將蒸汽(如共沸的氫氟酸與水、共沸的氯化氫與水、水、或高純度的異丙醇)導入沉積腔室，並以載氣如氮氣將蒸汽輸送至晶圓(包含鰭狀場效電晶體裝置100)的表面。蒸汽與第一層間介電層90的上側部份反應，使其轉變為表面處理層121。在將蒸汽導入沉積腔室之後，沉積腔室中的壓力升高。在實施例中，表面處理層121可與第一層間介電層90包含相同材料如氧化矽。
在一些實施例中，在形成表面處理層121時(比如氫氟酸蒸汽清潔製程)，氫氟酸蒸汽的流速介於約500每分鐘標準立方公分(sccm)與約2000sccm之間，而異丙醇的流速介於約 500sccm至約1000sccm之間。載氣如氮氣、氦氣、氬氣、類似氣體、或上述之組合可用於承載前驅物至沉積腔室中。形成表面處理層121的製程溫度可介於約10℃至約50℃之間，而製程壓力可介於約50Torr至約400Torr之間。表面處理層121的厚度可介於約5Å至約10Å之間，但亦可為其他尺寸。在一些實施例中，表面處理層121的表面除了氧化矽，還可包含氟氧化矽。
在圖10中，接著採用合適的沉積方法如低壓化學氣相沉積、原子層沉積、或其他方法，以形成(選擇性地形成)蓋層122於置換閘極97的上表面與閘極間隔物87的上表面上。蓋層122的組成材料(如介電材料)可提供蓋層122與第一層間介電層90之間的蝕刻選擇性。在例示性的實施例中，第一層間介電層90的組成為氧化矽，而蓋層122的組成為氮化矽。其他合適材料如碳化矽、氮氧化矽、或碳氮化矽亦可用於蓋層122。在一些實施例中，蓋層122包含氮化矽，且其形成方法可為採用含矽烷與氨的前驅物之低壓化學氣相沉積製程。
在一些實施例中，蓋層122的形成方法為提供含二氯矽烷與氨的前驅物至具有鰭狀場效電晶體裝置100於其中的沉積腔室。二氯矽烷的流速可介於約50sccm至約500sccm之間，而氨的流速可介於約50sccm至約500sccm之間。沉積製程的溫度可介於約500至約700之間，且沉積製程的壓力可介於約5mTorr至約100mTorr之間(如10mTorr)。在沉積製程之後，形成含氮化矽的蓋層122，其厚度可介於約5nm至約10nm之間，但亦可為其他尺寸。
在一些實施例中，相較於沉積蓋層122於置換閘極 97與間隔物87上的沉積速率，沉積蓋層122於表面處理層121上的沉積速率幾乎為0。在一些實施例中，氫氟酸蒸汽清潔製程可降低表面處理層121(如氧化矽)的表面上之成核位點密度。具體而言，氫氟酸蒸汽清潔製程可減少表面處理層121的表面上的污染與懸浮鍵，因此減少可承載氮化矽成長的成核位點數目。如此一來，只有少量或無蓋層122形成於表面處理層121上。在一些實施例中，在沉積蓋層122的製程之後，置換閘極97上(或閘極間隔物87上)的蓋層122之厚度介於約2nm至約10nm之間，而表面處理層121上只有少量或無蓋層122。
在一些實施例中，閘極間隔物87的上表面與表面處理層121的上表面121U齊平(比如閘極間隔物87的上表面由表面處理層121的上表面露出)，且閘極間隔物87的上表面寬度W介於約1nm至約2.5nm之間。蓋層122覆蓋閘極間隔物87的上表面。換言之，蓋層122橫向地延伸超出置換閘極96之側壁約1nm至約2.5nm之間，以覆蓋間隔物87的上表面。值得注意的是，圖9與10所示的製程步驟會形成蓋層122於置換閘極97與閘極間隔物87上，而不形成於第一層間介電層90上。因此圖9與10所示的製程可一起視為選擇性地形成蓋層122於置換閘極97與閘極間隔物87上。
如圖11所示，接著重複一次或多次與圖10類似的製程，以選擇性地形成額外蓋層(如蓋層122B與122C)於之前形成的蓋層122上。舉例來說，在圖10的製程之後，可選擇性地形成另一表面處理層121以覆蓋之前形成的表面處理層121之上表面，並露出蓋層122的上表面。接著可選擇性地形成蓋層 122B於蓋層122上。可重複上述製程以形成另一蓋層122C，或形成額外蓋層於蓋層122C上，直到蓋層(如蓋層122、122B、與122C)的總厚度達到或超過預定厚度(比如介於約100Å至約200Å之間)。舉例來說，可選擇性地形成四個蓋層以達約150Å的總厚度。另一實施例在圖10的製程之後，選擇性與連續地形成額外蓋層(如蓋層122B與122C)於蓋層122上，而不形成額外的表面處理層121。
在圖11所示的例子中，蓋層如蓋層122、122B、與122C可由相同材料形成，不過亦可採用不同材料。雖然圖11顯示三個蓋層122、122B、與122C形成於置換閘極97上(與閘極間隔物87上)，但可形成多於或少於三個蓋層。這些與其他變化完全包含於本發明實施例的範疇中。
在形成蓋層(如蓋層122、122B、與122C)時，蓋層可具有橫向成長(比如沿著平行於第一層間介電層90之上表面的方向成長)。因此厚度等於圖11中多個蓋層(如蓋層122、122B、與122C)之總厚度的單一蓋層，可能因橫向成長而變形，造成效能劣化或裝置失效。相反地，一些實施例藉由形成多個蓋層，且每一蓋層具有較小厚度(如約50Å)，可良好地控制每一蓋層的橫向成長與輪廓。如此一來，可形成具有良好輪廓控制的蓋層(如蓋層122、122B、與122C)之堆疊，其可改善半導體裝置的良率及/或效能。在一些實施例中，圖11中的蓋層(如蓋層122、122B、與122C)的側壁實質上彼此對準，且彼此之間的差距在1.5nm內。換言之，蓋層的對應側壁之間的最大橫向距離小於約1.5nm。
在形成預定厚度的蓋層(如蓋層122、122B、與122C)之後，形成介電層124於第一層間介電層90、表面處理層121、與蓋層上。可進行平坦化製程如化學機械研磨，以達介電層124與蓋層堆疊之頂部表面(如圖11中蓋層122C的上表面)之間的平坦上表面。在一些實施例中，介電層124與第一層間介電層90可包含相同材料如氧化矽。在其他實施例中，介電層124包含的材料與第一層間介電層90具有相同或類似的蝕刻速率，因此在後續的蝕刻製程中可由相同或類似的速率移除第一層間介電層90與介電層124，而蓋層堆疊可保護置換閘極97不受蝕刻製程影響。蓋層(如蓋層122、122B、與122C)的堆疊與介電層124可一起稱作遮罩結構126。
如圖12所示，接著形成圖案化遮罩95於遮罩結構126上。圖案化遮罩95的形成方法可為沉積遮罩層如光阻，再採用光微影及/或蝕刻製程圖案化光阻。圖案化遮罩95的開口91露出置換閘極97之間的介電層124的部份，比如露出置換閘極97A與97B之間，以及置換閘極97B與97C之間的介電層124的部份。由於蓋層122、122B、與122C在後續蝕刻製程中可覆蓋並保護置換閘極97，開口91中的圖案化遮罩95之邊緣95E不必對準蓋層的側壁122E，這可讓形成開口91的光微影製程具有較大的誤差容忍度。
在圖13中，接著進行蝕刻製程使開口91更深地延伸至鰭狀場效電晶體裝置100中，因此形成露出源極/汲極區80的開口91’。在一些實施例中，蝕刻製程採用的蝕刻劑對第一層間介電層90與介電層124的蝕刻選擇性，高於對蓋層122、 122B、與122C及閘極間隔物87的蝕刻選擇性。舉例來說，可採用合適蝕刻劑如氟、四氟化碳、六氟乙烷、或六氟化硫以形成開口91’。在一些實施例中，蝕刻劑為含氫氟酸與氨的氣體，且可更包含載氣如氬氣。由於蝕刻選擇性，蝕刻劑移除第一層間介電層90與介電層124，而實質上不影響蓋層122、122B、與122C及閘極間隔物87。
一旦形成開口91’，形成導電材料88如金屬以填入開口91’，如圖14所示。導電材料88可包含合適材料如銅、鋁、鎢、鈷、釕、類似物、或上述之組合，且其形成方法可為合適方法如電鍍、物理氣相沉積、化學氣相沉積、原子層沉積、類似方法、或上述之組合。雖然未圖示，但在形成導電材料88之前可形成晶種層，再電鍍導電材料88於晶種層上，以填入開口91’。在形成導電材料88之後，導電材料88可超填開口91’並覆蓋圖案化遮罩95的上表面。
在圖15中，接著進行平坦化製程如化學機械研磨，以移除導電材料88與圖案化遮罩95的頂部。在平坦化製程之後，露出最上側的蓋層(如蓋層122C)與介電層124，且導電材料88的保留部份形成源極/汲極接點插塞88A與88B。如圖15所示，以自對準的方式形成源極/汲極接點插塞88A與88B，且每一源極/汲極接點插塞(如源極/汲極接點插塞88A)自置換閘極(如置換閘極97A)的第一側壁上的閘極間隔物87，延伸至相鄰的置換閘極(如置換閘極97B)的第二側壁上的閘極間隔物87，且第一側壁面對第二側壁。圖15的例子顯示源極/汲極接點插塞88A與88B的上表面88U，可與最上側蓋層(如蓋層122C)的上表面齊平。 在其他實施例中，化學機械研磨製程(在停止之前)可持續至達到最上側蓋層(如蓋層122C)的上表面。在此例中，源極/汲極接點插塞88A與88B的上表面可朝基板50進一步凹陷。
在圖15中，最左側的源極/汲極區80L與最右側的源極/汲極區80R上沒有接點插塞。雖然未圖示，但用於源極/汲極區80L與80R的接點插塞之形成方法可為非自對準的方法，比如形成穿過介電層124與第一層間介電層90的開口以露出源極/汲極區80L與80R，接著將導電材料填入開口。在一些實施例中，未形成接點插塞以用於源極/汲極區80L與80R。在此例中，置換閘極97A與97C並非功能性閘極而作為虛置閘極，其用於形成置換閘極97B之自對準的源極/汲極接點插塞88A與88B。
圖16係圖15中的鰭狀場效電晶體裝置100，沿著剖面B-B的剖視圖。在圖16中，形成閘極接點102。閘極接點102可延伸穿過蓋層(如蓋層122、122B、與122C)的堆疊，以電性連接至置換閘極97。如圖所示，閘極接點102包含阻障層104、晶種層109、與導電材料110，其可分別與置換閘極97的阻障層96、晶種層98、與閘極99相同或類似，因此不重述細節。閘極接點102中可包含額外層狀物，且閘極接點102的位置可為其他合適位置，比如在圖16中的置換閘極97之左端或右端。這些與其他變化完全包含於本發明實施例的範疇中。
圖2至8與圖17至26係另一實施例中，鰭狀場效電晶體裝置100在製程的多種階段中的剖視圖。如圖17所示，在圖2至8的製程之後，選擇性地形成蓋層132於置換閘極97的上表面上。在實施例中，蓋層132包含金屬如鈷或鐵，其作為後 續製程中形成碳奈米管於蓋層132上的觸媒。在一些實施例中，蓋層132的厚度介於約50Å至約100Å之間，且選擇性地形成於置換閘極97上。蓋層132亦可形成於閘極間隔物87的上表面上。
在一些實施例中，蓋層132為鈷層，且其沉積方法為提供含雙(1,4-二第三丁基-1,3-偶氮二烯基)鈷與第三丁基胺的前驅物，至鰭狀場效電晶體裝置100位於其中的沉積腔室。在一些實施例中，雙(1,4-二第三丁基-1,3-偶氮二烯基)鈷的流速介於約20sccm至約100sccm之間，第三丁基胺的流速介於約50sccm至約100sccm之間，沉積製程的溫度介於約200℃至約250℃之間，而沉積製程的壓力介於約10Torr至約20Torr之間。沉積製程歷時約70秒至約90秒之間(比如80秒)，但亦可採用其他製程時間。
接著如圖18所示，形成碳奈米管134於蓋層132上。在一些實施例中，碳奈米管134的形成方法為提供含碳氣體(如乙炔)至蓋層132的表面。在一些實施例中，乙炔的流速介於約20sccm至約100sccm之間。在一些實施例中，碳奈米管的成長製程溫度介於約270至約1000之間，且碳奈米管的成長製程壓力介於約100mTorr至約700mTorr之間(比如300mTorr)。在高溫下分解乙炔以提供用於成長碳奈米管134的碳。乙炔的分解如下式所示：C2H2→2C+H2
在一些實施例中，蓋層132為鈷層或鐵層，其作為成長碳奈米管134的觸媒。在例示性的實施例中，碳奈米管134 的成長製程進行約20分鐘至約40分鐘，以形成高度介於約200Å至約500Å之間碳奈米管134於蓋層132上。如圖18所示的例子，碳奈米管134實質上垂直於蓋層132的上表面132U。
在圖19中，接著形成介電層133於第一層間介電層90與碳奈米管134上。可進行平坦化製程如化學機械研磨，以移除介電層133的頂部及/或碳奈米管134的頂部。在一些實施例中，介電層133與第一層間介電層90包含相同材料如氧化矽。在其他實施例中，介電層133與第一層間介電層90具有相同或類似的蝕刻選擇性，比如在後續蝕刻製程中具有相同或類似的蝕刻速率，而硬遮罩層135(見圖21)可保護置換閘極97免於被蝕刻製程影響。
在圖20中，接著移除碳奈米管134與蓋層132以形成凹陷92於介電層133中，而凹陷92露出置換閘極97的上表面。在例示性的實施例中，移除碳奈米管134與蓋層132的方法，包括第一蝕刻製程與後續的第二蝕刻製程。第一蝕刻製程可為乾蝕刻如電漿製程。舉例來說，電漿製程採用氧氣以移除碳奈米管134。在一些實施例中，第一蝕刻製程之後的第二蝕刻製程，可為採用酸的濕蝕刻以移除蓋層132。舉例來說，濕蝕刻採用氯化氫以移除蓋層132。
在圖21中，接著形成硬遮罩層135於凹陷92中。硬遮罩層135可包含合適材料如氮化矽、碳化矽、氮氧化矽、或碳氮化矽，且其形成方法可採用任何合適的沉積方法。硬遮罩層135可超填凹陷92並覆蓋介電層133的上表面。之後可進行平坦化製程如化學機械研磨，以移除介電層133上的硬遮罩層135 的多餘部份。在平坦化製程之後，硬遮罩層135與介電層133的保留部份形成遮罩結構136，如圖21所示。
如圖22所示，接著形成圖案化遮罩95於遮罩結構136上。圖案化遮罩95的形成方法可為沉積遮罩層如光阻，接著採用光微影及/或蝕刻製程圖案化光阻。圖案化遮罩95的開口93露出置換閘極97之間的介電層133之部份，比如露出置換閘極97A與97B之間，與置換閘極97B與97C之間的介電層133之部份。由於硬遮罩層135在後續蝕刻製程中覆蓋並保護置換閘極97，開口93中的圖案化遮罩95之邊緣95E不必對準硬遮罩層135的側壁135E，使形成開口93的光微影製程之誤差容忍增加。
在圖23中，接著進行蝕刻製程使開口93更深地延伸至鰭狀場效電晶體中，因此形成露出源極/汲極區80的開口93’。在一些實施例中，蝕刻製程採用的蝕刻劑對第一層間介電層90與介電層133的蝕刻選擇性，高於對硬遮罩層135與閘極間隔物87的蝕刻選擇性。舉例來說，可採用合適蝕刻劑如氟、四氟化碳、六氟乙烷、或六氟化硫以形成開口93’。在一些實施例中，蝕刻劑為含氫氟酸與氨的氣體，且可更包含載氣如氬氣。由於蝕刻選擇性，蝕刻劑移除第一層間介電層90與介電層133而實質上不影響硬遮罩層135與閘極間隔物87。
一旦形成開口93’，即形成導電材料88如金屬以填入開口93’，如圖24所示。導電材料88可包含合適材料如銅、鋁、鎢、鈷、釕、類似物、或上述之組合，且其形成方法可為合適方法如電鍍、物理氣相沉積、化學氣相沉積、原子層沉積、 類似方法、或上述之組合。雖然未圖示，但在形成導電材料88之前可形成晶種層，再電鍍導電材料88於晶種層上，以填入開口93’。在形成導電材料88之後，導電材料88可超填開口93’並覆蓋圖案化遮罩95的上表面。
在圖25中，接著進行平坦化製程如化學機械研磨，以移除導電材料88與圖案化遮罩95的頂部。在平坦化製程之後，露出硬遮罩層135的上表面與介電層133的上表面，且導電材料88的保留部份形成源極/汲極接點插塞88A與88B。如圖25所示，以自對準的方式形成源極/汲極接點插塞88A與88B，且每一源極/汲極接點插塞(如源極/汲極接點插塞88A)自置換閘極(如置換閘極97A)的第一側壁上的閘極間隔物87延伸至相鄰的置換閘極(如置換閘極97B)的第二側壁上的間隔物87，且第二側壁面對第一側壁。
在圖25中，最左側的源極/汲極區80L與最右側的源極/汲極區80R上沒有源極/汲極接點插塞。雖然未圖示，但用於源極/汲極區80L與80R的接點插塞之形成方法可為非自對準的方法，比如形成穿過介電層133與第一層間介電層90的開口以露出源極/汲極區80L與80R，接著將導電材料填入開口。在一些實施例中，未形成用於源極/汲極區80L與80R的接點插塞，而此例中的置換閘極97A與97C並非功能性閘極而作為虛置閘極，其用於形成置換閘極97B之自對準的源極/汲極接點插塞88A與88B。
圖26係圖25中鰭狀場效電晶體裝置100沿著剖面B-B的剖視圖。在圖26中，形成閘極接點102。閘極接點102可 延伸穿過硬遮罩層135，以電性連接至置換閘極97。如圖26所示，閘極接點102包含阻障層104、晶種層109、與導電材料110，其可分別與置換閘極97的阻障層96、晶種層98、與閘極99相同或類速，因此不詳述細節。閘極接點102中可包含額外層狀物，而閘極接點102的位置可在任何合適位置，比如置換閘極97的左端或右端。這些與其他變化完全包含於本發明實施例的範疇中。
圖27係一些實施例中，形成閘極介電材料的方法1000之流程圖。應理解的是，圖27所示的實施例僅為許多可能實施例之一例。本技術領域中具有通常知識者應同意還有許多變化、替代、與調整。舉例來說，可新增、移除、取代、重排、或重複圖27所示的多種步驟。
如圖27所示的步驟1010中，形成第一閘極結構於基板上，而第一介電層圍繞第一閘極結構。在步驟1020中，形成遮罩結構於第一閘極結構與第一介電層上，並形成第二介電層於第一蓋層周圍，其中形成遮罩結構的步驟包括選擇性地形成第一蓋層於第一閘極結構的上表面上，以及形成第二介電層於第一蓋層周圍。在步驟1030中，形成圖案化介電層於遮罩結構上，且圖案化介電層露出遮罩結構的一部份。在步驟1040中，移除遮罩結構的露出部份與遮罩結構的露出部份下之第一介電層的一部份，以形成凹陷露出與第一閘極結構相鄰之源極/汲極區。在步驟1050中，將導電材料填入凹陷。
實施例可達成一些優點。舉例來說，本發明實施例揭露的遮罩結構(如遮罩結構126與136)可讓閘極結構(如置 換閘極97)的高度大幅下降(比如50nm至約80nm之間)，以用於形成自對準的源極/汲極接點插塞的製程。相反地，用於形成自對準的源極/汲極接點插塞的基線法，可能需形成閘極高度大於或等於約150nm的高閘極，因為閘極頂部將被回蝕刻並取代為硬遮罩層。隨著先進製程技術中的閘極尺寸與閘極間的間距縮小，將難以形成高深寬比的高閘極，因為高閘極易於崩潰且可能不具有良好輪廓(如垂直側壁)。本發明實施例可形成較低的閘極高度或短閘極，而避免形成高閘極，進而良好地控制閘極輪廓並改善裝置可信度。此外，較低的閘極高度可使多種製程步驟(如佈植形成源極/汲極區於相鄰閘極之間)更易進行。此外，將材料填入短閘極之間的空間較容易，比如形成第一層間介電層90於相鄰的閘極之間。本發明實施例的其他優點包含光微影製程中不準確性的容忍度較大，且形成的蓋層(如蓋層122、122B、與122C)可具有目標厚度與良好的輪廓控制。
在一實施例中，半導體裝置的形成方法包括：形成第一閘極結構於基板上，且第一介電層圍繞第一閘極結構；以及形成遮罩結構於第一閘極結構與第一介電層上，其中形成遮罩結構的步驟包括：選擇性地形成第一蓋層於第一閘極結構的上表面上；以及形成第二介電層於第一蓋層周圍。上述方法亦包含形成圖案化介電層於遮罩結構上，且圖案化介電層露出遮罩結構的一部份；移除遮罩結構的露出部份與遮罩結構的露出部份下之第一介電層之一部份以形成凹陷，且凹陷露出與第一閘極結構相鄰的源極/汲極區；以及將導電材料填入凹陷。在一實施例中，形成遮罩結構的步驟更包括在形成第一蓋層之 後與形成第二介電層之前，選擇性地形成第二蓋層於第一蓋層上。在一實施例中，第一蓋層與第二蓋層的組成為相同材料且不同於第一介電層，且第一蓋層的側壁對準第二蓋層的側壁。在一實施例中，選擇性地形成第一蓋層的步驟包括：形成表面處理層於第一介電層上，其中表面處理層覆蓋第一介電層的上表面並露出第一閘極結構的上表面，其中第一蓋層在表面處理層上的第一沉積速率小於第一蓋層在第一閘極結構上的第二沉積速率；以及提供用於形成第一蓋層的一或多個前驅物至表面處理層與第一閘極結構之露出的上表面。在一實施例中，第一蓋層包括氮化矽，而第一介電層包括氧化矽。在一實施例中，提供一或多個前驅物的步驟包括提供含二氯矽烷的第一前驅物與含氨的第二前驅物至表面處理層與第一閘極結構之露出的上表面。在一實施例中，形成表面處理層的步驟包括進行原位氫氟酸蒸汽清潔製程，以將第一介電層的上側部份轉變為表面處理層。在一實施例中，進行原位氫氟酸蒸汽清潔製程的步驟包括提供含共沸的氫氟酸與水、共沸的氯化氫與水、水、或高純度的異丙醇之蒸汽至第一介電層的表面。在一些實施例中，第一蓋層包括金屬，且形成遮罩結構的步驟更包括：在選擇性地形成第一蓋層之後與形成第二介電層之前，成長多個碳奈米管於第一蓋層上；在形成第二介電層之後，移除碳奈米管與第一蓋層以形成開口於第二介電層中；以及將第三介電材料填入開口。在一實施例中，金屬為鈷或鐵。在一實施例中，成長碳奈米管的步驟包括提供含乙炔的前驅物至第一蓋層的上表面。
在一實施例中，半導體裝置的形成方法包括：形成第一閘極於基板上；形成第二閘極於基板上，第二閘極與第一閘極相鄰，且第一閘極與第二閘極埋置於第一介電材料中；形成蓋層於第一閘極與第二閘極上；成長多個碳奈米管於蓋層上；形成第二介電材料於第一介電材料上與碳奈米管周圍；移除碳奈米管與蓋層，以形成多個第一凹陷於第二介電材料中；移除該些碳奈米管與該蓋層，以形成多個第一凹陷於該第二介電材料中；將第三介電材料填入第一凹陷，以形成第一硬遮罩於第一閘極上，並形成第二硬遮罩於第二閘極上；移除第一硬遮罩與第二硬遮罩之間的第二介電材料之一部份，以及第一閘極與第二閘極之間的第一介電材料之一部份，以形成第二凹陷；以及將導電材料填入第二凹陷。在一實施例中，形成蓋層的步驟包括選擇性地形成金屬層於第一閘極的第一表面與第二閘極的第二表面上。在一實施例中，成長碳奈米管的步驟包括提供含碳氣體至蓋層。在一實施例中，移除碳奈米管與蓋層的步驟包括：在第一蝕刻製程中移除碳奈米管；以及在移除碳奈米管之後，在第二蝕刻製程中移除蓋層，且第二蝕刻製程與第一蝕刻製程不同。1在一實施例中，第一蝕刻製程為乾蝕刻製程，且第二蝕刻製程為濕蝕刻製程。
在一實施例中，半導體裝置包括：第一閘極，位於基板上；多個第一閘極間隔物，沿著第一閘極的側壁；第二閘極，位於基板上並與第二閘極相鄰；多個第二閘極間隔物，沿著第二閘極的側壁，且第一介電材料圍繞第一閘極與第二閘極；第一蓋層，位於第一閘極的第一上表面與第二閘極的第二 上表面上，且第一蓋層與第一介電材料包含不同材料；第二蓋層，位於第一蓋層上，且第一蓋層與第二蓋層包含相同的介電材料，而第一蓋層的側壁對準第二蓋層的側壁；第二介電材料，位於第一介電材料上，且第二介電材料圍繞第一蓋層與第二蓋層；以及導電材料，位於第一閘極與第二閘極之間，且導電材料自第一閘極間隔物之一者延伸至第二閘極間隔物之一者。在一實施例中，第一蓋層與第二蓋層包括氮化矽，且第一介電層包括氧化矽。在一實施例中，第一蓋層為最下側的蓋層，而第二蓋層為最上側的蓋層，其中第二介電材料的上表面與第二蓋層的上表面齊平。在一實施例中，導電材料的上表面與第二介電材料的上表面齊平。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
50‧‧‧基板
62‧‧‧隔離區
64A、64B‧‧‧鰭狀物
68‧‧‧閘極
72‧‧‧第一閘極間隔物
86‧‧‧第二閘極間隔物
90‧‧‧第一層間介電層
100‧‧‧鰭狀場效電晶體裝置
102‧‧‧閘極接點
104‧‧‧阻障層
109‧‧‧晶種層
110‧‧‧導電材料
133‧‧‧介電層
135‧‧‧硬遮罩層

Claims (11)

  1. 一種半導體裝置的形成方法，包括：形成一第一閘極結構於一基板上，且一第一介電層圍繞該第一閘極結構；形成一遮罩結構於該第一閘極結構與該第一介電層上，其中形成該遮罩結構的步驟包括：選擇性地形成一第一蓋層於該第一閘極結構的上表面上，其中選擇性地形成該第一蓋層的步驟包括：形成一表面處理層於該第一介電層上，其中該表面處理層覆蓋該第一介電層的上表面並露出該第一閘極結構的上表面；以及提供用於形成該第一蓋層的一或多個前驅物至該表面處理層與該第一閘極結構之露出的上表面；以及形成一第二介電層於該第一蓋層周圍；形成一圖案化介電層於該遮罩結構上，且該圖案化介電層露出該遮罩結構的一部份；移除該遮罩結構的露出部份與該遮罩結構的露出部份下之該第一介電層之一部份以形成一凹陷，且該凹陷露出與該第一閘極結構相鄰的一源極/汲極區；以及將一導電材料填入該凹陷。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中形成該遮罩結構的步驟更包括在形成該第一蓋層之後與形成該第二介電層之前，選擇性地形成一第二蓋層於該第一蓋層上。
  3. 如申請專利範圍第2項所述之半導體裝置的形成方法，其中該第一蓋層與該第二蓋層的組成為相同材料且不同於該第一介電層，且該第一蓋層的側壁對準該第二蓋層的側壁。
  4. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形成方法，其中該第一蓋層在該表面處理層上的第一沉積速率小於該第一蓋層在該第一閘極結構上的第二沉積速率。
  5. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形成方法，其中提供一或多個前驅物的步驟包括提供含二氯矽烷的第一前驅物與含氨的第二前驅物至該表面處理層與該第一閘極結構之露出的上表面。
  6. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形成方法，其中形成該表面處理層的步驟包括進行一原位氫氟酸蒸汽清潔製程，以將該第一介電層的上側部份轉變為該表面處理層。
  7. 如申請專利範圍第1至3項中任一項所述之半導體裝置的形成方法，其中該第一蓋層包括金屬，且形成該遮罩結構的步驟更包括：在選擇性地形成該第一蓋層之後與形成該第二介電層之前，成長多個碳奈米管於該第一蓋層上；在形成該第二介電層之後，移除該些碳奈米管與該第一蓋層以形成一開口於該第二介電層中；以及將一第三介電材料填入該開口。
  8. 一種半導體裝置的形成方法，包括：形成一第一閘極於一基板上； 形成一第二閘極於該基板上，該第二閘極與該第一閘極相鄰，且該第一閘極與該第二閘極埋置於一第一介電材料中；形成一蓋層於該第一閘極與該第二閘極上；成長多個碳奈米管於該蓋層上；形成一第二介電材料於該第一介電材料上與該些碳奈米管周圍；移除該些碳奈米管與該蓋層，以形成多個第一凹陷於該第二介電材料中；移除該些碳奈米管與該蓋層，以形成多個第一凹陷於該第二介電材料中；將一第三介電材料填入該些第一凹陷，以形成一第一硬遮罩於該第一閘極上，並形成一第二硬遮罩於該第二閘極上；移除該第一硬遮罩與該第二硬遮罩之間的該第二介電材料之一部份，以及該第一閘極與該第二閘極之間的該第一介電材料之一部份，以形成一第二凹陷；以及將一導電材料填入該第二凹陷。
  9. 如申請專利範圍第8項所述之半導體裝置的形成方法，其中形成該蓋層的步驟包括選擇性地形成一金屬層於該第一閘極的第一表面與該第二閘極的第二表面上。
  10. 一種半導體裝置，包括：一第一閘極，位於一基板上；多個第一閘極間隔物，沿著該第一閘極的側壁； 一第二閘極，位於該基板上並與該第一閘極相鄰；多個第二閘極間隔物，沿著該第二閘極的側壁，且一第一介電材料圍繞該第一閘極與該第二閘極；一第一蓋層，位於該第一閘極的第一上表面與該第二閘極的第二上表面上，且該第一蓋層與該第一介電材料包含不同材料；一第二蓋層，位於該第一蓋層上，且該第一蓋層與該第二蓋層包含相同的介電材料，而該第一蓋層的側壁對準該第二蓋層的側壁；一第二介電材料，位於該第一介電材料上，且該第二介電材料圍繞該第一蓋層與該第二蓋層；以及一導電材料，位於該第一閘極與該第二閘極之間，且該導電材料自該些第一閘極間隔物之一者延伸至該些第二閘極間隔物之一者，其中該第一蓋層隔開該第二介電材料和該導電材料。
  11. 如申請專利範圍第10項所述之半導體裝置，其中該第一蓋層為最下側的蓋層，而該第二蓋層為最上側的蓋層，其中該第二介電材料的上表面與該第二蓋層的上表面齊平。
TW107134095A 2017-09-29 2018-09-27 半導體裝置與其形成方法 TWI710060B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565822P 2017-09-29 2017-09-29
US62/565,822 2017-09-29
US16/104,006 2018-08-16
US16/104,006 US10504782B2 (en) 2017-09-29 2018-08-16 Fin Field-Effect Transistor device and method of forming the same

Publications (2)

Publication Number Publication Date
TW201916257A TW201916257A (zh) 2019-04-16
TWI710060B true TWI710060B (zh) 2020-11-11

Family

ID=65896834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134095A TWI710060B (zh) 2017-09-29 2018-09-27 半導體裝置與其形成方法

Country Status (3)

Country Link
US (3) US10504782B2 (zh)
KR (1) KR102123346B1 (zh)
TW (1) TWI710060B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504782B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same
US10957543B2 (en) * 2017-09-29 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer
US11769814B2 (en) * 2019-06-27 2023-09-26 Intel Corporation Device including air gapping of gate spacers and other dielectrics and process for providing such
US11532475B2 (en) * 2019-12-24 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition process for forming semiconductor device and system
DE102020120899A1 (de) 2019-12-24 2021-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Abscheidungsprozess zum bilden von halbleitervorrichtungen und system
DE102020123264B4 (de) 2020-03-30 2022-11-10 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren zu dessen Herstellung
US11563001B2 (en) 2020-03-30 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Air spacer and capping structures in semiconductor devices
CN114078760B (zh) * 2020-08-14 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构的及其形成方法
US11610982B2 (en) * 2020-09-15 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Void elimination for gap-filling in high-aspect ratio trenches
US12439631B2 (en) 2021-11-22 2025-10-07 International Business Machines Corporation Non-self-aligned wrap-around contact in a tight gate pitched transistor
US20230282750A1 (en) * 2022-03-04 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric Layers for Semiconductor Devices and Methods of Forming the Same
US20230335498A1 (en) * 2022-04-18 2023-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure and methods of forming the same
CN117750754A (zh) * 2022-09-13 2024-03-22 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403482B1 (en) * 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation
TW533407B (en) * 2001-11-06 2003-05-21 Taiwan Semiconductor Mfg Encoding protection and error correction method of G.729 and the application thereof
US8373239B2 (en) * 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US8421077B2 (en) * 2010-06-08 2013-04-16 International Business Machines Corporation Replacement gate MOSFET with self-aligned diffusion contact
TWI557846B (zh) * 2014-02-14 2016-11-11 台灣積體電路製造股份有限公司 源極／汲極接觸窗的形成方法
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
TWI596705B (zh) * 2016-04-04 2017-08-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070023839A1 (en) 2005-07-27 2007-02-01 International Business Machines Corporation Finfet gate formed of carbon nanotubes
JP2008171872A (ja) 2007-01-09 2008-07-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101399099B1 (ko) * 2008-06-02 2014-05-26 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자 및 그 형성 방법
EP2197028A1 (en) 2008-10-14 2010-06-16 Imec Method for fabricating a dual workfunction semiconductor device and the device made thereof
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US9312179B2 (en) 2010-03-17 2016-04-12 Taiwan-Semiconductor Manufacturing Co., Ltd. Method of making a finFET, and finFET formed by the method
KR101721036B1 (ko) 2010-09-02 2017-03-29 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8642996B2 (en) 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US10093863B2 (en) 2013-01-22 2018-10-09 Anellotech, Inc. Gas jet injector reactor for catalytic fast pyrolysis process
US8921947B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
US9105497B2 (en) 2013-09-04 2015-08-11 Globalfoundries Inc. Methods of forming gate structures for transistor devices for CMOS applications
US9166024B2 (en) 2013-09-30 2015-10-20 United Microelectronics Corp. FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers
CN103681356A (zh) 2013-12-27 2014-03-26 上海集成电路研发中心有限公司 以碳纳米管为掩膜制备FinFET的方法
US9257529B2 (en) 2014-03-11 2016-02-09 Tokyo Electron Limited Method of forming self-aligned contacts using a replacement metal gate process in a semiconductor device
US9324830B2 (en) * 2014-03-27 2016-04-26 International Business Machines Corporation Self-aligned contact process enabled by low temperature
KR102276642B1 (ko) * 2014-07-28 2021-07-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN105448991B (zh) 2014-09-01 2019-05-28 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US9991384B2 (en) 2015-01-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9559184B2 (en) 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
KR102467848B1 (ko) 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9620610B1 (en) 2015-10-28 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET gate structure and method for fabricating the same
KR102474431B1 (ko) 2015-12-08 2022-12-06 삼성전자주식회사 반도체 소자의 제조방법
US9997632B2 (en) 2015-12-15 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor device and manufacturing method thereof
US10083863B1 (en) * 2017-05-30 2018-09-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device
US10504782B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403482B1 (en) * 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation
TW533407B (en) * 2001-11-06 2003-05-21 Taiwan Semiconductor Mfg Encoding protection and error correction method of G.729 and the application thereof
US8373239B2 (en) * 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US8421077B2 (en) * 2010-06-08 2013-04-16 International Business Machines Corporation Replacement gate MOSFET with self-aligned diffusion contact
US9515163B2 (en) * 2013-09-09 2016-12-06 Globalfoundries Inc. Methods of forming FinFET semiconductor devices with self-aligned contact elements using a replacement gate process and the resulting devices
TWI557846B (zh) * 2014-02-14 2016-11-11 台灣積體電路製造股份有限公司 源極／汲極接觸窗的形成方法
TWI596705B (zh) * 2016-04-04 2017-08-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20200105599A1 (en) 2020-04-02
US20210296173A1 (en) 2021-09-23
US20190103312A1 (en) 2019-04-04
TW201916257A (zh) 2019-04-16
US11024540B2 (en) 2021-06-01
US10504782B2 (en) 2019-12-10
US11728215B2 (en) 2023-08-15
KR102123346B1 (ko) 2020-06-17
KR20190038423A (ko) 2019-04-08

Similar Documents

Publication Publication Date Title
TWI710060B (zh) 半導體裝置與其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
TWI719518B (zh) 半導體裝置與其形成方法
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
TW202011458A (zh) 半導體裝置的形成方法
CN108122765B (zh) 半导体装置的形成方法
TW202032665A (zh) 半導體裝置及其形成方法
TW201926424A (zh) 半導體結構與其形成方法
TW201830494A (zh) 半導體裝置的形成方法
TW202011518A (zh) 半導體裝置的形成方法
TW202018865A (zh) 半導體裝置的形成方法
TW202129765A (zh) 半導體裝置的形成方法
TW202038315A (zh) 半導體裝置的形成方法
US12388021B2 (en) Semiconductor device and method
KR102556751B1 (ko) 반도체 디바이스 및 방법
TW202017057A (zh) 鰭狀場效電晶體裝置
TW202002302A (zh) 半導體結構
TWI816801B (zh) 半導體裝置與其形成方法
CN109599339B (zh) 鳍式场效应晶体管器件及其形成方法
KR20230021572A (ko) 나노구조 전계효과 트랜지스터 디바이스 및 그 형성 방법
TWI798493B (zh) 電晶體、積體電路、與形成半導體材料的方法
TWI841173B (zh) 半導體裝置及其形成方法
TWI792269B (zh) 半導體裝置與其製作方法
US11749681B2 (en) Fin field-effect transistor and method of forming the same
TW202301442A (zh) 形成鰭式場效電晶體裝置的方法