[go: up one dir, main page]

TWI777605B - 半導體裝置與其形成方法 - Google Patents

半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI777605B
TWI777605B TW110120848A TW110120848A TWI777605B TW I777605 B TWI777605 B TW I777605B TW 110120848 A TW110120848 A TW 110120848A TW 110120848 A TW110120848 A TW 110120848A TW I777605 B TWI777605 B TW I777605B
Authority
TW
Taiwan
Prior art keywords
gate
layer
source
fin
epitaxial layer
Prior art date
Application number
TW110120848A
Other languages
English (en)
Other versions
TW202217975A (zh
Inventor
張宏臺
唐瀚楀
游明華
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202217975A publication Critical patent/TW202217975A/zh
Application granted granted Critical
Publication of TWI777605B publication Critical patent/TWI777605B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Bipolar Transistors (AREA)

Abstract

在一實施例中，一種裝置包括自基板延伸出來的第一鰭部。裝置亦包括第一閘極堆疊，沿著並位於第一鰭部的側壁上。裝置亦包括第一閘極間隔件，沿著第一閘極堆疊的一側壁設置。裝置亦包括第一源極/汲極區域，位於第一鰭部中，並且相鄰於第一閘極間隔件，其中第一源極/汲極區域包括具有硼的第一摻雜濃度之第一磊晶層在第一鰭部上。第一源極/汲極區域亦包括具有硼的第二摻雜濃度之第二磊晶層在第一磊晶層上，第二摻雜濃度大於該第一摻雜濃度。

Description

半導體裝置與其形成方法
本揭示案的實施例是關於半導體裝置與其形成方法，尤其是源極/汲極區域的結構與其形成方法。
半導體裝置用於各種電子應用，如個人電腦、手機、數位相機及其他電子設備。半導體裝置通常是透過在半導體基板上依次沉積絕緣或介電層、導電層及半導體層材料，並使用微影技術圖案化各種材料層以在半導體基板上形成電路部件及元件。
半導體工業藉由不斷減小最小特徵尺寸，持續改良各種電子部件(例如，電晶體、二極體、電阻器、電容器等)的整合密度，使得更多部件可整合到特定的區域中。
根據本揭示案的一個實施例，一種半導體裝置包括自基板延伸出來的第一鰭部。半導體裝置亦包括第一閘極堆疊，沿著並位於第一鰭部的側壁上。裝置亦包括第一閘 極間隔件，沿著第一閘極堆疊的一側壁設置。半導體裝置亦包括第一源極/汲極區域，位於第一鰭部中，並且相鄰於第一閘極間隔件，其中第一源極/汲極區域包括具有硼的第一摻雜濃度之第一磊晶層在第一鰭部上。第一源極/汲極區域亦包括具有硼的第二摻雜濃度之第二磊晶層在第一磊晶層上，第二摻雜濃度大於該第一摻雜濃度。
根據本揭示案的另一實施例，一種形成半導體裝置的方法包括沿著並在第一鰭部的側壁上沉積第一虛設閘極，其中第一鰭部自基板延伸出來。方法亦包括沿著第一虛設閘極的側壁形成第一閘極間隔件。方法亦包括形成第一凹陷在第一鰭部中，第一凹陷相鄰於第一閘極間隔件。方法亦包括形成第一源極/汲極區域在第一凹陷中，其中形成第一源極/汲極區域包括磊晶生長第一層在第一凹陷中，第一層在第一鰭部的頂表面上延伸，並且第一層具有第一摻雜劑的第一摻雜濃度。形成第一源極/汲極區域亦包括磊晶生長第二層在第一層上，第二層具有第一摻雜劑的第二摻雜濃度，其中第二摻雜濃度大於第一摻雜濃度。
根據本揭示案的又一實施例，一種形成半導體裝置的方法包括沿著並在第一鰭部的側壁上沉積第一虛設閘極，其中第一鰭部自基板向上延伸。方法亦包括沿著第一虛設閘極的側壁形成第一閘極間隔件。方法亦包括蝕刻出第一凹陷在第一鰭部中，第一凹陷相鄰於第一閘極間隔件。方法亦包括形成第一源極/汲極區域在第一凹陷中，第一源極/汲極區域包括第一磊晶層和第二磊晶層，第一磊晶層在第 一凹陷中從第一鰭部生長，第二磊晶層從第一磊晶層生長，第二磊晶層比第一磊晶層具有較高的硼的摻雜濃度。方法亦包括將第一虛設閘極置換成第一功能性閘極堆疊，第一功能性閘極堆疊沿著並在第一鰭部的側壁上設置。
50:基板
50N:n型區
50P:p型區
51:分隔件
52:鰭部
54:絕緣材料
56:隔離區域
58:通道區域
60:虛設介電層
62:虛設閘極層
64:遮罩層
72:虛設閘極
74:遮罩
72/74:虛設閘極堆疊
80:閘極密封間隔件
85:凹陷
86:閘極間隔件
82:源極/汲極區域
82A:層
82B:層
87:接觸蝕刻終止層
88:第一層間介電層
89:區域
90:凹槽
92:閘極介電層
94:閘極電極
94A:襯墊層
94B:功函數調整層
94C:填充材料
96:閘極遮罩
108:第二層間介電層
110:閘極接觸件
112:源極/汲極接觸件/導電接觸件
120:電流
130:線
132:線
A-A:截面圖
B-B:截面圖
C-C:截面圖
T1:厚度
閱讀以下實施方法時搭配附圖以清楚理解本揭示案的觀點。應注意的是，根據業界的標準做法，各種特徵並未按照比例繪製。事實上，為了能清楚地討論，各種特徵的尺寸可能任意地放大或縮小。
第1圖根據一些實施例繪示例示性鰭式場效電晶體的三維圖。
第2圖、第3圖、第4圖、第5圖、第6圖、第7圖、第8A圖、第8B圖、第9A圖、第9B圖、第10A圖、第10B圖、第10C圖、第10D圖、第11A圖、第11B圖、第11C圖、第11D圖、第12A圖、第12B圖、第13A圖、第13B圖、第14A圖、第14B圖、第15A圖、第15B圖、第15C圖、第16A圖、第16B圖、第17A圖和第17B圖根據一些實施例繪示形成鰭式場效電晶體的其中一個階段之截面圖。
第18圖根據一些實施例繪示源極/汲極區域之示意圖。
第19圖根據一些實施例繪示源極/汲極區域中摻雜物濃度分佈圖。
以下的揭示內容提供許多不同的實施例或範例，以展示本揭示案的不同特徵。以下將揭示本揭示案各部件及其排列方式之特定範例，用以簡化本揭示案敘述。當然，這些特定範例並非用於限定本揭示案。例如，若是本揭示案以下的發明內容敘述了將形成第一結構於第二結構之上或上方，即表示其包括了所形成之第一及第二結構是直接接觸的實施例，亦包括了尚可將附加的結構形成於上述第一及第二結構之間，則第一及第二結構為未直接接觸的實施例。此外，本揭示案說明中的各式範例可能使用重複的參照符號及/或用字。這些重複符號或用字的目的在於簡化與清晰，並非用以限定各式實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或特徵部件與另一(些)元件或特徵部件的關係，可使用空間相關用語，例如「在...之下」、「下方」、「下部」、「上方」、「上部」及諸如此類用語。除了圖式所繪示之方位外，空間相關用語亦涵蓋使用或操作中之裝置的不同方位。當裝置被轉向不同方位時(例如，旋轉90度或者其他方位)，則其中所使用的空間相關形容詞亦將依轉向後的方位來解釋。
本揭示案提供鰭式場效電晶體(Fin Field-Effect Transistor,FinFET)與其形成的方法，並且描述形成鰭式場效電晶體的各個製程階段。本文中有 關於鰭式場效電晶體是使用後閘極(gate-last)製程(又稱為置換閘極製程)。在一些實施例中，可使用前閘極(gate-first)製程。本文將討論各種實施例。除此之外，部分實施例應用於平面式裝置，例如平面式場效電晶體。任何所屬技術領域內具有通常知識者可在本揭示案各種實施例之範疇內輕易地進行結構或製程的修改。雖然有關於方法的實施例在說明過程中以特定的順序來討論操作步驟，但是在其他有關於方法的實施例可能以任何其他邏輯的順序來執行操作步驟，操作步驟可比本文所述之步驟多或少。
在清楚地描述實施例之前，將會概略地說明本揭示案的實施例能提供的益處特徵和觀點。一般而言，本揭示案是有關於鰭式場效電晶體與其形成的方法，藉由減少半導體裝置中源極/汲極區域的寄生電阻(parasitic resistance)從而改善鰭式場效電晶體的表現。在本揭示案的實施例中，源極/汲極區域包括極重摻雜層，設置於源極/汲極區域的外層，極重摻雜層可減少源極/汲極區域的寄生電阻。舉例而言，對於P型金屬氧化物半導體場效電晶體(metal-oxide-semiconductor FET,MOSFET)，如P型鰭式場效電晶體，源極/汲極區域具有硼的極重摻雜的外層以減少寄生電阻。極重摻雜層的導入可降低在導電接觸件與源極/汲極區域介面的蕭特基能障(Schottky barrier)，進而減少寄生電阻。寄生電阻的減少可強化半導體裝置的表現。詳細而言，針對P型金屬氧化物半導體 場效電晶體，本揭示案觀察到因為P型金屬氧化物半導體場效電晶體的總電阻大部分來自寄生電容，所以源極/汲極區域的P型摻雜物濃度對半導體的總電阻具有顯著影響。本揭示案提供的製程和結構可改善鰭式場效電晶體裝置的表現和可靠度。
在製程中，部分實施例同時採用如N型鰭式場效電晶體的N型裝置與如P型鰭式場效電晶體的P型裝置。因此，部分實施例採用互補式裝置的製程。下方圖片可能繪示出單一裝置，任何所屬技術領域內具有通常知識者應輕易理解製程中可形成多個裝置，並且多個裝置中的一些裝置可為不同類型。下文將對形成互補式裝置之概念進行說明，然而所述之概念未必繪示於圖式中。
第1圖根據一些實施例繪示例示性鰭式場效電晶體的三維圖。鰭式場效電晶體包括位在基板50(例如，半導體基板)上的鰭部52。隔離區域56設置在基板50中，鰭部52從相鄰的隔離區域56之間向上突出。儘管隔離區域56描述/圖示成與基板50分離，但如本文所使用的，術語「基板」可指單獨的半導體基板或者半導體基板與隔離區域的組合。另外，儘管鰭部52圖示成與基板50是同一種連續的材料，但鰭部52及/或基板50可包括一種材料或數種材料。在此上下文中，鰭部52是指在相鄰隔離區域56之間延伸的部分。
閘極介電層92在鰭部52的側壁和頂表面上，而閘極電極94在閘極介電層92上。源極/汲極區域82設置 在相對於閘極介電層92和閘極電極94相異側的鰭部52上。第1圖進一步圖示在後續圖式中使用的參考截面圖。截面圖A-A沿著閘極電極94的長軸，並朝於一方向，例如此方向垂直於場效電晶體的源極/汲極區82之間的電流方向。截面圖B-B垂直於截面圖A-A，並且沿著鰭部52的長軸，並朝於一方向，例如此方向為場效電晶體的源極/汲極區域82之間的電流方向。截面圖C-C平行於截面圖A-A，並延伸穿過場效電晶體的源極/汲極區域82。為求清楚說明，後續的圖式採用上述參考截面圖。
本文論述的一些實施例為採用後閘極(gate-later)製程形成的場效電晶體。在其他實施例中，可採用先閘極(gate-first)製程。除此之外，部分實施例應用於平面式裝置，例如平面式場效電晶體、奈米結構(例如，奈米片、奈米線、閘極全環繞等)場效電晶體(nano structure FET,NSFET)、或類似者。
第2圖至第17B圖根據一些實施例繪示形成鰭式場效電晶體的其中一個階段之截面圖。除了鰭部/場效電晶體數量的不同之外，第2圖至第7圖採用第1圖的截面圖A-A的參考截面視角。除了鰭部/場效電晶體數量的不同之外，第8A圖、第9A圖、第10A圖、第11A圖、第12A圖、第13A圖、第14A圖、第15A圖、第16A圖、和第17A圖採用第1圖的截面圖A-A的參考截面視角。除了鰭部/場效電晶體數量的不同之外，第8B圖、第9B圖、第10B圖、第11B圖、第12B圖、第13B圖、第14B 圖、第15B圖、第16B圖、和第17B圖採用第1圖的截面圖B-B的參考截面視角。除了鰭部/場效電晶體數量的不同之外，第10C圖、第10D圖、第11C圖、和第11D圖採用第1圖的截面圖C-C的參考截面視角。
在第2圖中，提供基板50。基板50可為半導體基板，如塊材半導體、絕緣體上半導體(semiconductor-on-insulator,SOI)基板等，此基板可經摻雜(例如，摻雜p型或n型摻雜劑)或未經摻雜。基板50可為晶圓，如矽晶圓。一般而言，絕緣體上半導體基板是在絕緣層上形成的半導體材料層。絕緣層可為埋置式氧化物(buried oxide,BOX)層、氧化矽層等。設置絕緣體層的基板一般為矽或玻璃基板。亦可使用其他基板，如多層基板或梯度基板。在一些實施例中，基板50的半導體材料可包括矽、鍺、化合物半導體、合金半導體、上述各者的組合、或類似者。化合物半導體可包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體可包括矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或鎵銦砷磷。
基板50具有n型區50N及p型區50P。n型區50N可用於形成n型元件，如N型金氧半導體電晶體，例如n型鰭式場效電晶體；且p型區50P可用於形成p型元件，如P型金氧半導體電晶體，例如p型鰭式場效電晶體。n型區50N與p型區50P可為物理上分離(如圖式中的分隔件51)，且任何數量的元件特徵(例如，其他主動元件、 摻雜區、隔離結構等)可設置在n型區50N與p型區50P之間。
在第3圖中，鰭部52形成於基板50中。鰭部52為半導體長條物。在一些實施例中，形成鰭部52在基板50中包括在基板50中蝕刻出溝槽。可使用任何適合的蝕刻製程，如反應性離子蝕刻(reactive ion etch,RIE)、中性束蝕刻(neutral beam etch,NBE)等，或上述各者的組合。蝕刻可為非等向性蝕刻。
可藉由任何合適的方法來圖案化鰭部52。例如，鰭部52可使用一或更多個微影製程來圖案化，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合微影術及自對準製程，允許形成圖案，此圖案具有的間距例如小於使用單一直接微影製程可獲得的間距。例如，在一實施例中，犧牲層在基板上形成，並藉由使用微影製程而圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔件。隨後移除犧牲層，留下的間隔件可用作遮罩來圖案化鰭部52。在一些實施例中，遮罩(或其他層)可保留在鰭部52上。
在第4圖中，絕緣材料54形成在基板50上及相鄰鰭部52之間。絕緣材料54可為氧化物(如氧化矽)、氮化物(如氮化矽)等或上述各者的組合，絕緣材料可藉由高密度電漿化學氣相沉積(high density plasma chemical vapor deposition,HDP-CVD)、可流動化學氣相沉積(flowable CVD,FCVD)等或上述的組 合。例如，用於化學氣相沉積的材料在遠端電漿中沉積，接著將此材料固化以轉變成另一材料，例如氧化物。可使用由任何合適的製程形成的其他絕緣材料。在一些實施例中，絕緣材料54是藉由可流動化學氣相沉積形成的氧化矽。絕緣材料54形成之後，可執行退火製程。在一實施例中，形成過量的絕緣材料54以覆蓋鰭部52。儘管絕緣材料54圖示為單層，但是一些實施例中絕緣材料54可為多層。例如，在一些實施例中，可先沿著基板50和鰭部52的表面形成襯墊(未示出)。此後，可在襯墊上形成例如先前所述的填充材料。
在第5圖中，執行移除製程以除去鰭部52上的過量絕緣材料54。在一些實施例中，可利用例如化學機械研磨(chemical mechanical polish,CMP)、回蝕製程、上述各者的組合等的平坦化製程。平坦化製程暴露鰭部52，例如暴露出鰭部52的頂表面，使得在平坦化製程完成之後，鰭部52與絕緣材料54的頂表面共平面。在一些遮罩保留在鰭部52上的實施例中，平坦化製程可暴露遮罩或移除遮罩，使得在平坦化製程完成後，遮罩或鰭部52的頂表面分別與絕緣材料54共平面。
在第6圖中，對絕緣材料54產生凹陷以形成淺溝槽隔離(shallow trench isolation,STI)區域56。絕緣材料54的凹陷使位在n型區50N及p型區50P之鰭部52的上部分從相鄰的淺溝槽隔離區域56之間突出。此外，淺溝槽隔離區域56的頂表面可具有如圖所示的平坦表面、 凸面、凹面(如碟狀凹陷)或上述各者的組合。藉由適合的蝕刻，淺溝槽隔離區域56的頂表面可形成為平坦狀、凸狀及/或凹狀。可使用任何合適的蝕刻製程使絕緣材料凹陷，例如對絕緣材料54的材料具有選擇性的蝕刻製程(例如，絕緣材料54的材料之蝕刻速率快於鰭部52的材料之蝕刻速率)。舉例而言，可使用稀釋氫氟酸(dilute hydrofluoric,dHF)來移除氧化物。
上文針對第2圖至第6圖所描述的製程僅為如何形成鰭部52的一些實例。在一些實施例中，鰭部可藉由磊晶生長製程而形成。例如，可在基板50的頂表面上形成介電層，且可穿過介電層蝕刻出溝槽以暴露下層的基板50。同質磊晶結構(homoepitaxial structure)可在溝槽中磊晶生長，且介電層可進行凹陷處理以使得同質磊晶結構從介電層突出，以形成鰭部。除此之外，在一些實施例中，鰭部可為異質磊晶結構(heteroepitaxial structure)磊晶結構。舉例來說，第5圖的鰭部52經凹陷之後，使用異於鰭部52的材料磊晶生長在經凹陷的鰭部52上方。這樣一來，鰭部52可包括經凹陷的材料以及後續在凹陷材料上的磊晶生長材料。在一些進一步的實施例中，可在基板50的頂表面上形成介電層，且可穿過介電層蝕刻出溝槽以暴露下層的基板50。異質磊晶結構可在溝槽中磊晶生長並使用異於基板50的材料，接著介電層可進行凹陷處理以使得異質磊晶結構從介電層突出，以形成鰭部52。在同質或異質磊晶結構為磊晶生長而成的一些實施例中，磊晶生長 的材料可在生長期間原位摻雜，此可避免先前及/或隨後的佈植，但原位摻雜及佈植摻雜可一起使用。
再者，在n型區50N(例如，NMOS區域)中磊晶生長的材料異於在p型區50P(例如，PMOS區域)中磊晶生長的材料可能有所益處。在一些實施例中，鰭部52之上部分由矽鍺(SixGe1-x，其中x介於0至1之間)、碳化矽(silicon carbide)、純鍺或實質上純鍺、三五族化合物半導體、二六族化合物半導體等所形成。舉例來說，三五族化合物半導體的合適材料包括砷化銦(indium arsenide)、砷化鋁(aluminum arsenide)、砷化鎵(gallium arsenide)、磷化銦(indium phosphide)、氮化鎵(gallium nitride)、砷化銦鎵(indium gallium arsenide)、砷化鋁銦(indium aluminum arsenide)、銻化鎵(gallium antimonide)、銻化鋁(aluminum antimonide)、磷化鋁(aluminum phosphide)、磷化鎵(gallium phosphide)、或類似者，但本揭示案不限於此。
在第6圖中，可在基板50及/或鰭部52中形成合適的阱(未示出)。在一些實施例中，在n型區50N中形成p型阱，且在p型區50P中形成n型阱。在一些實施例中，在n型區50N及p型區50P兩者皆形成p型阱或n型阱。
在具有不同阱類型的實施例中，n型區50N及p型區50P的不同佈植步驟可藉由光阻及/或其他遮罩(未 示出)來達成。例如，可在n型區50N中的鰭部52及淺溝槽隔離區域56上形成光阻。光阻經圖案化以暴露p型區50P。光阻可藉由使用旋轉塗佈技術來形成，且可使用合適的微影技術來圖案化。一旦光阻經圖案化，在p型區50P中執行n型雜質佈植，且光阻可作為遮罩以大致上防止n型雜質被佈植到n型區50N中。n型雜質可為佈植在此區域中的磷、砷、銻等，其濃度等於或小於約1018cm-3，例如約1016cm-3到約1018cm-3的範圍內。在佈植之後，可藉由任何合適的灰化製程來移除光阻。
在p型區50P佈植之後，在p型區50P中的鰭部52及淺溝槽隔離區域56上形成光阻(未示出)。光阻經圖案化以暴露n型區50N。光阻可藉由使用旋轉塗佈技術來形成，且可使用合適的微影技術來圖案化。一旦光阻經圖案化，可在n型區50N中執行p型雜質佈植，且光阻可作為遮罩以大致上防止p型雜質被佈植到p型區50P中。p型雜質可為佈植在此區域中的硼、氟化硼、銦等，其濃度等於或小於約1018cm-3，例如約1016cm-3到約1018cm-3的範圍內。在佈植之後，可藉由任何合適的灰化製程來移除光阻。
在佈植n型區50N及p型區50P之後，可執行退火以修復佈植損傷及活化佈植的p型及/或n型雜質。在一些實施例中，鰭部在磊晶生長期間進行原位摻雜之後，如此一來則可不用進行後續的佈植製程，儘管原位摻雜及佈植摻雜可一起使用。
在第7圖中，虛設介電層60形成在鰭部52上。虛設介電層60可由介電材料形成，例如氧化矽、氮化矽、上述各者的組合等，此介電材料可根據合適的技術沉積或熱生長而形成。虛設閘極層62形成在虛設介電層60上，而遮罩層64形成在虛設閘極層62上。虛設閘極層62可沉積在虛設介電層60上，隨後如藉由化學機械研磨進行平坦化。遮罩層64可沉積在虛設閘極層62上。虛設閘極層62可由導電或非導電材料形成，例如非晶矽、多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物、金屬等。虛設閘極層62可藉由物理氣相沉積(physical vapor deposition；PVD)、化學氣相沉積、濺射沉積或其他技術來沉積所選材料。虛設閘極層62可由對隔離區域(例如，淺溝槽隔離區域56及/或虛設介電層60)的蝕刻具有高蝕刻選擇性的材料形成。遮罩層64可由例如氮化矽、氮氧化矽等的介電材料形成的單層或多層結構。在此實例中，跨越n型區50N及p型區50P形成單個虛設閘極層62及單個遮罩層64。應注意的是，為了圖式呈現的目的，虛設介電層60繪示成僅覆蓋在鰭部52上。在一些實施例中，虛設介電層60沉積以使得虛設介電層60在淺溝槽隔離區域56上方，並且虛設閘極層62與淺溝槽隔離區域56之間延伸。
第8A圖至第17B圖圖示製造實施例元件的各個額外步驟。第8A圖至第17B圖圖示n型區50N及p型區50P中的任一者中的特徵。例如，第8A圖至第17B圖 所示的結構可適用於n型區50N及p型區50P兩者。n型區50N與p型區50P的結構差異(若有)在每個附圖所附的文字中描述。
在第8A圖和第8B圖中，使用合適的微影製程和蝕刻製程對遮罩層64(參照第7圖)進行圖案化以形成遮罩74。接著，遮罩74的圖案可轉移至虛設閘極層62。在一些實施例中(未繪出)，遮罩74的圖案亦可轉移至虛設介電層60，並藉由使用合適的蝕刻製程以形成虛設閘極72。虛設閘極72覆蓋各個鰭部52的通道區域58。遮罩74的圖案可用來物理分隔相鄰的虛設閘極72。虛設閘極72的長軸方向可實質上垂直於各個磊晶鰭部52的長軸方向。
繼續在第8A圖和第8B圖中，閘極密封間隔件(gate seal spacer)80形成在虛設閘極72、遮罩74及/或鰭部52所暴露出來的表面上。閘極密封間隔件80的形成包括在熱氧化製程或沉積製程之後執行非等向性蝕刻製程。閘極密封間隔件80可由氧化矽、氮化矽、氮氧化矽或類似者所組成。
在形成閘極密封間隔件80之後，可執行佈植製程以形成輕摻雜源極/汲極(light doped source/drain,LDD)區域(未詳細繪出)。在不同裝置類型的實施例中，相似於前面第6圖所述之佈植製程，可在n型區50N上形成遮罩(例如，光阻)並暴露p型區50P，接著對p型區50P中暴露出的鰭部52中執行合適類型雜質(例如，p型雜質)佈植。隨後移除遮罩。接下來，可在p型區50P上形成遮 罩(例如，光阻)並暴露n型區50N，接著對n型區50N中暴露出的鰭部52中執行合適類型雜質(例如，n型雜質)佈植。隨後移除遮罩。p型雜質可為前述之p型雜質中的任一者，而n型雜質可為前述之n型雜質中的任一者。輕摻雜源極/汲極區域的摻雜濃度約1015cm-3到約1019cm-3的範圍內。在佈植製程之後，可執行退火以修復佈植損傷及活化佈植的雜質。
在第9A圖和第9B圖中，閘極間隔件86形成在閘極密封間隔件80上，並沿著虛設閘極72和遮罩74的側壁。閘極間隔件86的形成包括保形(conformal)沉積絕緣材料，隨後對絕緣材料進行非等向性蝕刻製程。閘極間隔件86的絕緣材料可包括氧化矽、氮化矽、氮氧化矽、碳氮化矽、上述之組合、或類似者。
應注意，上文的揭示內容一般描述了形成間隔件及輕摻雜源極/汲極區的製程。可使用其他製程及順序。例如，可使用更少或額外的間隔件，可使用不同的步驟順序(例如，在形成閘極間隔件86之前，閘極密封間隔件80不進行蝕刻而形成L型的閘極密封間隔件；間隔件可能形成和移除；或類似的操作)。此外，n型元件及p型元件可使用不同的結構及步驟來形成。舉例而言，可在形成n型元件的輕摻雜源極/汲極區域之後形成閘極密封間隔件80，在另一方面，可在形成閘極密封間隔件80之後才形成p型元件的輕摻雜源極/汲極區域。
在第9A圖、第9B圖、第10A圖、第10B圖、 第10C圖、第10D圖、第11A圖、第11B圖、第11C圖、和第11D圖中，源極/汲極區域82形成在鰭部52中並對各個通道區域58產生應力而提升表現。源極/汲極區域82形成在鰭部52中使得每一個虛設閘極72位在相鄰成對的源極/汲極區域82之間。在一些實施例中，源極/汲極區域82可能延伸或穿透至鰭部52內。在一些實施例中，閘極間隔件86可用來隔開源極/汲極區域82和虛設閘極72，閘極間隔件86使上述兩者保持一適當橫向距離，以避免源極/汲極區域82與後續形成閘極形成短路。
源極/汲極區域82的形成可由不同的製程完成，例如源極/汲極區域82在每一個區域的材料和製程可能有所不同。當進行不同製程時，可使用各種遮罩製程對相應的區域進行遮蔽或暴露。
請參照第9A圖和第9B圖，對鰭部52進行圖案化製程以形成凹陷85在鰭部52的源極/汲極區域中。圖案化製程以以下方式執行：形成凹陷85在相鄰的虛設閘極堆疊72/74之間(鰭部52的內部區域中)，或是形成凹陷85在隔離區域56和鄰近的虛設閘極堆疊72/74之間(鰭部52的端點區域中)。在一些實施例中，當虛設閘極堆疊72/74、閘極間隔件86及/或隔離區域56作為組合的遮罩時，圖案化製程可包括合適的非等向性乾式蝕刻製程。合適的非等向性乾式蝕刻製程可包括反應性離子蝕刻(reactive ion etch,RIE)、中性束蝕刻(neutral beam etch,NBE)、類似製程或上述各者的組合。在使用反應 性離子蝕刻於第一圖案化製程之實施例中，可選定製程參數如製程氣體、偏壓、和射頻功率以使蝕刻製程以物理性蝕刻為主，例如離子轟擊(ion bombardment)，而非進行化學性蝕刻，例如化學反應的自由基蝕刻。在一些實施例中，偏壓的增加可提升離子轟擊中的離子能量，因此可提升物理性蝕刻的速率。由於物理性蝕刻本質上為非等向性蝕刻，而化學性蝕刻本質上為等向性蝕刻，在以物理性蝕刻為主的情況下，對於垂直方向的蝕刻速率可大於水平方向的蝕刻速率。在一些實施例中，非等向性蝕刻所使用的製程氣體包括氟甲烷(fluoromethane)、甲烷(methane)、溴化氫(hydrogen bromide)、氧氣(oxygen)、氬氣(argon)、上述之組合或類似者。在一些實施例中，圖案化製程所形成的凹陷85具有U型底表面。凹陷85亦可稱為U型凹陷85，如第9B圖所示之凹陷85。在一些實施例中，凹陷85距離鰭部52頂表面的深度在約35奈米到約60奈米之間。
在第10A圖至第10D圖和第11A圖至第11D圖，源極/汲極區域82(包括層82A和層82B)形成在凹陷85之中。在第10A圖至第10D圖，源極/汲極區域82的磊晶層82A生長在凹陷85之中。
n型區50N中的磊晶源極/汲極區域82的形成包括遮蔽p型區50P，以及蝕刻n型區50N中的鰭部52的源極/汲極區域以形成凹陷在鰭部52中。接著，n型區50N中的磊晶源極/汲極區域82在此凹陷中磊晶生長。源極/ 汲極磊晶層82A可包括任何合適的材料，例如適用於n型鰭式場效電晶體的材料。舉例而言，若鰭部52為矽，則n型區50N中的源極/汲極磊晶層82A的材料可施加拉伸應變於通道區域58上，其材料包括矽、碳化矽、磷摻雜的碳化矽、磷化矽、或類似者。n型區50N中的源極/汲極磊晶層82A的表面可源自鰭部52的各個表面，並且帶有晶面(facet)。
p型區50P中的磊晶源極/汲極區域82的形成包括遮蔽n型區50N，以及蝕刻p型區50P中的鰭部52的源極/汲極區域以形成凹陷在鰭部52中。接著，p型區50P中的磊晶源極/汲極區域82在此凹陷中磊晶生長。源極/汲極磊晶層82A可包括任何合適的材料，例如適用於p型鰭式場效電晶體的材料。舉例而言，若鰭部52為矽，則p型區50P中的源極/汲極磊晶層82A的材料可施加壓縮應變於通道區域58上，其材料包括矽鍺、硼摻雜的矽鍺、鍺、鍺錫或類似者。p型區50P中的源極/汲極磊晶層82A的表面可源自鰭部52的各個表面，並且帶有晶面。
在p型區50P中的源極/汲極磊晶層82A包括硼摻雜的矽鍺之實施例中，源極/汲極層82A可於下述條件中磊晶生長：溫度介於約攝氏580度至攝氏630度之間；壓力介於約17托(torr)至約25托之間；二氯矽烷(dichlorosilane,DCS)氣體流量為約30sccm(standard cubic centimeter per minute)至約60sccm之間；GeH4氣體流量為約400sccm至約 800sccm之間；B2H6氣體流量為約40sccm至約150sccm之間。源極/汲極磊晶層82A可具有的摻雜濃度為約1020cm-3至約1021cm-3之間。在p型區50P中的源極/汲極磊晶層82A包括硼摻雜的矽鍺之實施例中，源極/汲極磊晶層82A可具有的硼的摻雜濃度為約1020cm-3至約1021cm-3之間。
在第11A圖至第11D圖中，外層源極/汲極磊晶層82B形成在磊晶層82A上。在一些實施例中，外層源極/汲極磊晶層82B為極重摻雜源極/汲極層82B，並具有大於層82A之摻雜濃度。外層源極/汲極磊晶層82B可具有的摻雜濃度為約1021cm-3至約1022cm-3之間。在p型區50P中的源極/汲極磊晶層82B包括硼摻雜的矽鍺之實施例中，外層源極/汲極磊晶層82B可具有的硼的摻雜濃度為約1021cm-3至約1022cm-3之間。在一些實施例中，外層源極/汲極磊晶層82B的硼的摻雜濃度為源極/汲極磊晶層82A的硼的摻雜濃度的2倍至10倍。在一些實施例中，源極/汲極層82A和層82B可在生長期間進行原位摻雜。在一些實施例中，源極/汲極層82A和層82B可藉由佈植製程進行摻雜。在原位摻雜和佈植製程之後皆可進行退火製程。
在一些實施例中，極重摻雜源極/汲極層82B可具有厚度T1。在一些實施例中，厚度T1在約5奈米至約30奈米的範圍內。如果極重摻雜源極/汲極層82B的厚度T1大於30奈米，則可能會發生缺陷，例如產生粗化粒子/ 結節(nodule)。這樣的缺陷可影響後段製程並降低晶圓允收測試(wafer acceptance testing)表現。如果極重摻雜源極/汲極層82B的厚度T1小於5奈米，則裝置的表現可能會受限因為源極/汲極區域82的電流可流通的空間不足。如第10B圖或第11B圖所示，層82A和層82B皆物理接觸閘極間隔件86。在一些實施例中，層82B接觸閘極間隔件86而層82A未接觸閘極間隔件86。
在p型區50P中的源極/汲極層82B包括硼極重摻雜的矽鍺之實施例中，極重摻雜的矽鍺之源極/汲極層82B可於下述條件中磊晶生長：溫度介於約攝氏580度至攝氏630度之間；壓力介於約17托至約25托之間；二氯矽烷氣體流量為約30sccm至約60sccm之間；GeH4氣體流量為約400sccm至約800sccm之間；B2H6氣體流量為約40sccm至約150sccm之間。在一些實施例中，除了生長製程時間較短之外，極重摻雜的矽鍺之源極/汲極層82B的生長條件與摻雜的矽鍺之源極/汲極層82A相同。舉例而言，源極/汲極層82B的製程時間較短，為了在短時間內達到設定的氣體流量因此B2H6氣體的速率曲線變化量增大，導致大量的B2H6氣體進入生長腔室並形成極重摻雜的矽鍺之源極/汲極層82B。
在一些實施例中，在p型區50P中的源極/汲極區域82包括層82A和層82B，然而在n型區50N中的源極/汲極區域82不包括極重摻雜的源極/汲極層82B。在一些實施例中，p型區50P和n型區50N皆在源極/汲極 區域82中具有相同數量的層數。
前述關於形成源極/汲極區域82的方法藉由減少半導體裝置中源極/汲極區域82的寄生電阻從而改善鰭式場效電晶體的表現。在本揭示案的實施例中，源極/汲極區域82包括極重摻雜層82B，設置於源極/汲極區域82的外層，極重摻雜層82B可減少源極/汲極區域82的寄生電阻。舉例而言，對於P型金屬氧化物半導體場效電晶體，如P型鰭式場效電晶體，源極/汲極區域82具有硼的極重摻雜之外層以減少寄生電阻。極重摻雜層的導入可降低在導電接觸件與源極/汲極區域82介面的蕭特基能障(Schottky barrier)，因此載子可以更輕易地穿過介面，進而減少寄生電阻。寄生電阻的減少可強化半導體裝置的表現。詳細而言，針對P型金屬氧化物半導體場效電晶體，本揭示案觀察到因為P型金屬氧化物半導體場效電晶體的總電阻大部分來自寄生電容，所以源極/汲極區域的P型摻雜物濃度對半導體的總電阻具有顯著影響。
由於進行形成磊晶源極/汲極區域82在n型區50N和p型區50P的磊晶製程，所以磊晶源極/汲極區域的上表面帶有晶面，其向外地橫向擴展並超過鰭部52的側壁。在一些實施例中，這些晶面可能導致在同一鰭式場效電晶體中的相鄰源極/汲極層82A相結合，如第10C圖和第11C圖所示。在一些實施例中，這些晶面並不會導致在同一鰭式場效電晶體中的相鄰源極/汲極層82A相結合。在一些實施例中，外層82B位於相鄰的層82A之間。在 一些其他的實施例中，相鄰的源極/汲極區域82在磊晶製程完成之後仍保持分開狀態，如第10D圖和第11D圖所示。在第10C圖、第10D圖、第11C圖和第11D圖所示之實施例中，因為鰭部50的一部分側壁自淺溝槽隔離區域56延伸而出，形成在這部分側壁上的閘極間隔件86可限制磊晶生長。在一些其他的實施例中，在蝕刻間隔件以形成閘極間隔件86的時候，可藉由調整製程來移除間隔件材料使得磊晶生長區域不受限可延伸至淺溝槽隔離區域56的表面。在一些實施例中，源極/汲極區域82具有平的頂表面(在製程變化內)(請參照第10C圖、第10D圖、第11C圖和第11D圖)。在一些實施例中，源極/汲極區域82具有多晶面的頂表面。
在第12A圖和第12B圖中，第一層間介電層88沉積在第11A圖和第11B圖的結構上。第一層間介電層88由介電材料組成，可藉由任何合適的技術沉積，例如化學氣相沉積、電漿增強化學氣相沉積、可流動化學氣相沉積。合適的介電材料可包括磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)等。可使用由任何合適的製程形成的其他絕緣材料。在一些實施例中，接觸蝕刻終止層(contact etch stop layer,CESL)87形成在第一層間介電層88與磊晶源極/汲極區域82、閘極間隔件86及遮罩74之間。接觸蝕刻終止層87可由介電材料形成，如氮化矽、氧化矽、氮氧化矽等，此介電材料的蝕刻速率 低於第一層間介電層88所包括材料的蝕刻速率。
在第13A圖和第13B圖中，執行平坦化製程，例如化學機械研磨，使第一層間介電層88、虛設閘極72或遮罩74的頂表面共平面。平坦化製程亦可移除虛設閘極72上的遮罩74，並移除閘極密封間隔件80的一部分以及沿著遮罩74側壁之閘極間隔物86。在平坦化製程之後，虛設閘極72、閘極密封間隔件80、閘極間隔件86和第一層間介電層88的頂表面為共平面。因此，虛設閘極72的頂表面透過第一層間介電層88暴露。在一些實施例中，遮罩74保留，這此情況下，平坦化製程使第一層間介電層88的頂表面與遮罩74的頂表面齊平。
在第14A圖和第14B圖中，在蝕刻製程中移除遮罩74(若有)及虛設閘極72，從而形成凹槽90。凹槽90中的虛設介電層60的部分亦被移除。在一些實施例中，僅虛設閘極72被移除，而虛設介電層60暴露於凹槽90中。在一些實施例中，位在晶粒(die)的第一區(例如核心邏輯區域)內凹槽90中的閘極介電層60被移除，而位在晶粒的第二區(例如輸入/輸出區域)內凹槽90中的閘極介電層60被保留下來。在一些實施例中，虛設閘極72藉由非等向性乾式蝕刻製程移除。例如，蝕刻製程可包括使用反應氣體的乾式蝕刻製程，此些反應氣體選擇性地蝕刻虛設閘極72而不蝕刻或極少蝕刻第一層間介電層88或閘極間隔物86。每一個凹槽90暴露及/或位在每個鰭部52的通道區域58上。每一個通道區域58設置於相鄰成對源極 /汲極區域82之間。在移除期間，當虛設閘極72被蝕刻時，虛設介電層60可用作蝕刻終止層。在移除虛設閘極72之後，可選擇性移除虛設介電層60。
在第15A圖和第15B圖中，形成閘極介電層92和閘極電極94以置換閘極。第15C圖繪示第15B圖的區域89的詳細圖式。閘極介電層92為單層或多層結構，設置於凹槽90內，舉例而言，閘極介電層92設置位於鰭部52的側壁和頂表面上以及位於閘極密封間隔件80/閘極間隔件86的側壁上。閘極介電層92亦可形成在第一層間介電層88的頂表面上。在一些實施例中，閘極介電層92包括一或多層介電層，例如一或多層的氧化矽、氮化矽、金屬氧化物、金屬矽化物等。例如，在一些實施例中，閘極介電層92包括由熱氧化或化學氧化所形成的氧化矽介面層，以及高介電常數介電材料覆蓋於其上，高介電常數介電材料如金屬氧化物或金屬矽化物，金屬如鉿(hafnium)、鋁(aluminum)、鋯(zirconium)、鑭(lanthanum)、錳(manganese)、鋇(barium)、鈦(titanium)、鉛(lead)或上述之組合。閘極介電層92可包括介電常數大於約7.0的介電層。閘極介電層92的形成方法可包括分子束沉積(molecular-beam deposition,MBD)、原子層沉積、電漿增強化學氣相沉積等。在虛設介電層60保留在凹槽90之實施例中，閘極介電層92包括虛設介電層60的材料(例如，氧化矽)。
各個閘極電極94沉積於相應的閘極介電層92上 並填充凹槽90剩餘的部分。閘極電極94可包括可包括含金屬材料，如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、上述各者的組合、上述各者的多個層等。儘管在第15B圖中圖示單層閘極電極94，但如下文將更詳細描述的，閘極電極94可包括任一數量的襯墊層94A、任一數量的功函數調整層94B、和任一數量的填充材料94C，如第15C圖所示。在填充凹槽90之後，可進行平坦化製程，如化學機械研磨，以移除閘極介電層92和閘極電極94多餘的部分，這些多餘的部分超出第一層間介電層88的頂表面。閘極介電層92和閘極電極94剩餘的部分則形成為最終鰭式場效電晶體的置換閘極。閘極介電層92和閘極電極94可合稱為閘極堆疊(gate stack)。閘極和閘極堆疊沿著鰭部52的通道區域58之側壁延伸。
可同時形成閘極介電層92在n型區50N和p型區50P中，如此一來每一區的閘極介電層92為相同材料。可同時形成閘極電極94在n型區50N和p型區50P中，如此一來每一區的閘極電極94為相同材料。在一些實施例中，每一區的閘極介電層92可由不同的製程來形成，使得每一區的閘極介電層92可能為相異材料，及/或每一區的閘極電極94可由不同的製程來形成，使得每一區的閘極電極94可能為相異材料。當進行不同製程時，可使用各種遮罩製程對相應的區域進行遮蔽或暴露。
在第16A圖和第16B圖中，閘極遮罩96形成在閘極堆疊(包括閘極介電層92和相應的閘極電極94)，並 且閘極遮罩96設置於閘極間隔件86的相對部分之間。在一些實施例中，閘極遮罩96的形成包括凹陷閘極堆疊以使凹陷直接形成在閘極堆疊上和閘極間隔件86的相對部分之間。閘極遮罩96包括單層或多層的介電材料，例如氮化矽、氮氧化矽或類似者，並且閘極遮罩96填充於此凹陷中。接著，進行平坦化製程以移除超出第一層間介電層88頂表面的介電材料的多餘部分。
同樣如第16A圖和第16B圖所示，第二層間介電層108沉積於第一層間介電層88上。在一些實施例中，第二層間介電層108可為可流動化學氣相沉積製程所形成的可流動性薄膜。在一些實施例中，第二層間介電層108由介電材料所形成，其包括磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼磷矽酸鹽玻璃(BPSG)、未摻雜的矽酸鹽玻璃(USG)等，並可藉由任何合適的製程沉積，例如化學氣相沉積和電漿增強化學氣相沉積。後續形成的閘極接觸件110(見第17A圖和第17B圖)穿透第二層間介電層108和閘極遮罩96以接觸凹陷閘極電極94的頂表面。
在第17A圖和第17B圖中，在一些實施例中，閘極接觸件110和源極/汲極接觸件112穿過第二層間介電層108和第一層間介電層88。源極/汲極接觸件112的開口穿過第一層間介電層88和第二層間介電層108，閘極接觸件110的開口穿過第二層間介電層108和閘極遮罩96。可使用合適的微影及蝕刻技術來形成開口。例如擴散 阻障層、黏合層等襯墊(未示出)及導電材料形成在開口中。襯墊可包括鈦、氮化鈦、鉭、氮化鉭等。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳等。可執行平坦化製程，例如化學機械研磨，以從第二層間介電層108的表面移除多餘的材料。留下的襯墊及導電材料在開口中形成閘極接觸件110及源極/汲極接觸件112。可進行退火製程以形成矽化物在磊晶源極/汲極區域82和源極/汲極接觸件112之間的介面上。閘極接觸件110及源極/汲極接觸件112可在不同的製程中形成，或者可在同一製程中形成。儘管示出為形成在同一橫截面中，但應當理解，閘極接觸件110及源極/汲極接觸件112中的每一者可形成在不同的橫截面中，此可避免接觸短路。源極/汲極接觸件112物理接觸並電性耦合至磊晶源極/汲極區域82，而閘極接觸件110物理接觸並電性耦合至閘極電極94。源極/汲極接觸件112和閘極接觸件110可由不同的或相同的製程形成。儘管示出為形成在同一橫截面中，但應當理解，閘極接觸件110及源極/汲極接觸件112中的每一者可形成在不同的橫截面中，此可避免接觸短路。
在一些實施例中，源極/汲極接觸件112物理接觸極重摻雜源極/汲極層82B。在一些實施例中，源極/汲極接觸件112物理接觸極重摻雜源極/汲極層82B的平坦頂表面(見第11C圖和第11D圖)，如第18圖所示。
第18圖根據一些實施例繪示源極/汲極區域82之示意圖。如前所述，由於極重摻雜源極/汲極層82B的導 入，可降低在導電接觸件112與源極/汲極區域82介面的蕭特基能障(Schottky barrier)，因此載子可以更輕易地穿過介面，進而減少寄生電阻。第18圖繪示出電流120流經層82B所有部分(上、中、下)的概念。這樣的電流負載力可降低源極/汲極區域82的寄生電阻並強化半導體裝置的表現。
第19圖根據一些實施例繪示源極/汲極區域中摻雜物濃度分佈圖。詳細而言，線130繪示極重摻雜源極/汲極層82B的摻雜濃度，線132繪示摻雜源極/汲極層82A的摻雜濃度。第19圖所呈現的數值僅為範例不以此為限，其他數值亦在本揭示案的範疇內。如第19圖所示，層82B的摻雜濃度有三個峰值：第一個峰值在深度約0奈米至約5奈米之間，第二個峰值在深度約10奈米至約15奈米之間，以及第三個峰值在深度約20奈米至約25奈米之間。在一些實施例中，第一峰值和第三峰值大於第二峰值，但其他濃度分佈亦在本揭示案的範疇內。
實施例可具有優勢。本揭示案所揭示的半導體裝置與其形成方法藉由減少源極/汲極區域的寄生電阻進而可強化鰭式場效電晶體裝置的表現。在所揭示的實施例中，源極/汲極區域包括極重摻雜層在源極/汲極區域的外層，極重摻雜層可降低源極/汲極區域的寄生電阻。舉例來說，針對P型金屬氧化物半導體場效電晶體，如P型鰭式場效電晶體，源極/汲極區域具有硼的極重摻雜的外層以減少寄生電阻。由於極重摻雜層的導入，可降低在導電接觸件與 源極/汲極區域介面的蕭特基能障(Schottky barrier)，因此載子可以更輕易地穿過介面，進而減少寄生電阻。寄生電阻的減少可強化半導體裝置的表現。詳細而言，針對P型金屬氧化物半導體場效電晶體，本揭示案觀察到因為P型金屬氧化物半導體場效電晶體的總電阻大部分來自寄生電容，所以源極/汲極區域的P型摻雜物濃度對半導體的總電阻具有顯著影響。本揭示案提供的製程和結構可改善鰭式場效電晶體裝置的表現和可靠度。
本揭示案的鰭式場效電晶體之實施例亦可應用於奈米結構裝置，例如奈米結構(如奈米片、奈米線、閘極全環繞等)場效電晶體(nanostructure field effect transistor,NSFET)。在NSFET的實施例中，奈米結構取代鰭部，其中奈米結構的形成包括對交錯的通道層和犧牲層之堆疊進行圖案化製程。以相似於前述的實施例之方式形成虛設閘極堆疊和源極/汲極區域。在移除虛設閘極堆疊之後，局部地或完全地移除通道區域內的犧牲層。接著，以相似於前述的實施例之方式形成置換閘極、置換閘極可能局部地或完全地填入移除犧牲層後所產生的孔洞、以及置換閘極可能局部地或完全地環繞NSFET裝置內的通道區域之通道層周圍。以相似於前述的實施例之方式形成層間介電層和置換閘極/源極/汲極區域的接觸件。
在一實施例中，一種半導體裝置包括自基板延伸出來的第一鰭部。半導體裝置亦包括第一閘極堆疊，沿著並位於第一鰭部的側壁上。半導體裝置亦包括第一閘極間隔 件，沿著第一閘極堆疊的一側壁設置。半導體裝置亦包括第一源極/汲極區域，位於第一鰭部中，並且相鄰於第一閘極間隔件，其中第一源極/汲極區域包括具有硼的第一摻雜濃度之第一磊晶層在第一鰭部上。第一源極/汲極區域亦包括具有硼的第二摻雜濃度之第二磊晶層在第一磊晶層上，第二摻雜濃度大於該第一摻雜濃度。
實施例可包括一或多個以下特徵。半導體裝置中的第二磊晶層具有厚度在5奈米至30奈米的範圍內。第二磊晶層具有平坦頂表面。半導體裝置進一步包括在第一源極/汲極區域和第一閘極間隔件的側壁上之蝕刻停止層、在蝕刻停止層上之第一層間介電層、在第一層間介電層上之第二層間介電層、以及第一導電接觸件，其中第一導電接觸件穿過第一層間介電層、第二層間介電層和蝕刻停止層，並且第一導電接觸件電性耦合至第一源極/汲極區域。第二磊晶層接觸第一閘極間隔件。第一磊晶層接觸第一閘極間隔件。裝置進一步包括自基板延伸出來的第二鰭部、沿著並位於第二鰭部的側壁上之第二閘極堆疊、沿著第二閘極堆疊的側壁設置之第二閘極間隔件、以及位於第二鰭部中且相鄰於第二閘極間隔件之第二源極/汲極區域，其中第二源極/汲極區域包括第三磊晶層，第三磊晶層具有異於第一磊晶層和第二磊晶層的材料組成。第二摻雜濃度為第一摻雜濃度的2倍至10倍。
在一實施例中，一種形成半導體裝置的方法包括沿著並在第一鰭部的側壁上沉積第一虛設閘極，其中第一鰭 部自基板延伸出來。方法亦包括沿著第一虛設閘極的側壁形成第一閘極間隔件。方法亦包括形成第一凹陷在第一鰭部中，第一凹陷相鄰於第一閘極間隔件。方法亦包括形成第一源極/汲極區域在第一凹陷中，其中形成第一源極/汲極區域包括磊晶生長第一層在第一凹陷中，第一層在第一鰭部的頂表面上延伸，並且第一層具有第一摻雜劑的第一摻雜濃度。形成第一源極/汲極區域亦包括磊晶生長第二層在第一層上，第二層具有第一摻雜劑的第二摻雜濃度，其中第二摻雜濃度大於第一摻雜濃度。
實施例可包括一或多個以下特徵。形成半導體裝置的方法中的第一源極/汲極區域的第一層物理接觸第一閘極間隔件。磊晶生長第一層是使用第一組生長條件並持續第一時間，以及磊晶生長第二層是使用第一組生長條件並持續第二時間，第二時間少於該第一時間。第一摻雜劑為硼。第二層具有厚度為5奈米至30奈米。方法進一步包括將第一虛設閘極置換成功能性閘極堆疊，功能性閘極堆疊沿著並在第一鰭部的側壁上設置。第二摻雜濃度為第一摻雜濃度的2倍至10倍。第二摻雜濃度在1021cm-3至1022cm-3的範圍內。
在一實施例中，一種形成半導體裝置的方法包括沿著並在第一鰭部的側壁上沉積第一虛設閘極，其中第一鰭部自基板向上延伸。方法亦包括沿著第一虛設閘極的側壁形成第一閘極間隔件。方法亦包括蝕刻出第一凹陷在第一鰭部中，第一凹陷相鄰於第一閘極間隔件。方法亦包括形 成第一源極/汲極區域在第一凹陷中，第一源極/汲極區域包括第一磊晶層和第二磊晶層，第一磊晶層在第一凹陷中從第一鰭部生長，第二磊晶層從第一磊晶層生長，第二磊晶層比第一磊晶層具有較高的硼的摻雜濃度。方法亦包括將第一虛設閘極置換成第一功能性閘極堆疊，第一功能性閘極堆疊沿著並在第一鰭部的側壁上設置。
實施例可包括一或多個以下特徵。形成半導體裝置的方法中的第二磊晶層物理接觸第一閘極間隔件。方法進一步包括沿著並在第二鰭部的側壁上沉積第二虛設閘極，其中第二鰭部自基板向上延伸。方法亦進一步包括沿著第二虛設閘極的側壁形成第二閘極間隔件、蝕刻出第二凹陷在第二鰭部中且第二凹陷相鄰於第二閘極間隔件、形成第二源極/汲極區域在第二凹陷中，其中第二源極/汲極區域包括第三磊晶層，第三磊晶層具有異於第一磊晶層和第二磊晶層的材料組成。方法亦進一步包括將第二虛設閘極置換成第二功能性閘極堆疊，第二功能性閘極堆疊沿著並在第一鰭部的側壁上設置。第二磊晶層的硼的摻雜濃度在1021cm-3至1022cm-3的範圍內。
以上概略說明了本揭示案數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭示案可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本揭示案可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本揭示案實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結 構並未脫離本揭示案之精神及保護範圍內，且可在不脫離本揭示案之精神及範圍內，可作更動、替代與修改。
82:源極/汲極區域
82A:層
82B:層
112:源極/汲極接觸件/導電接觸件
120:電流

Claims (10)

  1. 一種半導體裝置，包括：一第一鰭部，自一基板延伸出來；一第一閘極堆疊，沿著並位於該第一鰭部的側壁上；一第一閘極間隔件，沿著該第一閘極堆疊的一側壁設置；以及一第一源極/汲極區域，位於該第一鰭部中，並且相鄰於該第一閘極間隔件，該第一源極/汲極區域包括：一第一磊晶層在該第一鰭部上，該第一磊晶層具有硼的一第一摻雜濃度；以及一第二磊晶層在該第一磊晶層上，該第二磊晶層具有硼的一第二摻雜濃度以及一厚度，其中該第二摻雜濃度大於該第一摻雜濃度且該第二摻雜濃度在1021cm-3至1022cm-3的一範圍內，以及該厚度在5奈米至30奈米的一範圍內。
  2. 如請求項1所述之半導體裝置，其中該第一磊晶層接觸該第一閘極間隔件。
  3. 如請求項1所述之半導體裝置，其中該第二磊晶層接觸該第一閘極間隔件。
  4. 如請求項1所述之半導體裝置，進一步包括：一第二鰭部，自該基板延伸出來； 一第二閘極堆疊，沿著並位於該第二鰭部的側壁上；一第二閘極間隔件，沿著該第二閘極堆疊的一側壁設置；以及一第二源極/汲極區域，位於該第二鰭部中，並且相鄰於該第二閘極間隔件，該第二源極/汲極區域包括一第三磊晶層，其中該第三磊晶層具有異於該第一磊晶層和該第二磊晶層的一材料組成。
  5. 如請求項1所述之半導體裝置，其中該第二摻雜濃度為該第一摻雜濃度的2倍至10倍。
  6. 一種形成半導體裝置的方法，包括：沿著並在一第一鰭部的側壁上沉積一第一虛設閘極，其中該第一鰭部自一基板延伸出來；沿著該第一虛設閘極的一側壁形成一第一閘極間隔件；形成一第一凹陷在該第一鰭部中，該第一凹陷相鄰於該第一閘極間隔件；以及形成一第一源極/汲極區域在該第一凹陷中，其中形成該第一源極/汲極區域包括：磊晶生長一第一層在該第一凹陷中，該第一層在該第一鰭部的一頂表面上延伸，並且該第一層具有一第一摻雜劑的一第一摻雜濃度；以及磊晶生長一第二層在該第一層上，該第二層具有該第一摻雜劑的一第二摻雜濃度以及一厚度，其中該第二摻 雜濃度大於該第一摻雜濃度且該第二摻雜濃度在1021cm-3至1022cm-3的一範圍內，以及該厚度在5奈米至30奈米的一範圍內。
  7. 如請求項6所述之方法，其中磊晶生長該第一層是使用一第一組生長條件並持續一第一時間，以及其中磊晶生長該第二層是使用該第一組生長條件並持續一第二時間，該第二時間少於該第一時間。
  8. 如請求項6所述之方法，其中除了該第二時間少於該第一時間之外，該第一組生長條件相同於該第二組生長條件。
  9. 一種形成半導體裝置的方法，包括：沿著並在一第一鰭部的側壁上沉積一第一虛設閘極，其中該第一鰭部自一基板向上延伸；沿著該第一虛設閘極的一側壁形成一第一閘極間隔件；蝕刻出一第一凹陷在該第一鰭部中，該第一凹陷相鄰於該第一閘極間隔件；形成一第一源極/汲極區域在該第一凹陷中，該第一源極/汲極區域包括一第一磊晶層和一第二磊晶層，該第一磊晶層在該第一凹陷中從該第一鰭部生長，該第二磊晶層從該第一磊晶層生長，該第二磊晶層比該第一磊晶層具有較高的硼的一摻雜濃度且該摻雜濃度在1021cm-3至 1022cm-3的一範圍內，以及該第二磊晶層具有介於5奈米至30奈米的一厚度；以及將該第一虛設閘極置換成一第一功能性閘極堆疊，該第一功能性閘極堆疊沿著並在該第一鰭部的側壁上設置。
  10. 如請求項9所述之方法，進一步包括：沿著並在一第二鰭部的側壁上沉積一第二虛設閘極，其中該第二鰭部自該基板向上延伸；沿著該第二虛設閘極的一側壁形成一第二閘極間隔件；蝕刻出一第二凹陷在該第二鰭部中，該第二凹陷相鄰於該第二閘極間隔件；形成一第二源極/汲極區域在該第二凹陷中，該第二源極/汲極區域包括一第三磊晶層，其中該第三磊晶層具有異於該第一磊晶層和該第二磊晶層的一材料組成；以及將該第二虛設閘極置換成一第二功能性閘極堆疊，該第二功能性閘極堆疊沿著並在該第二鰭部的側壁上設置。
TW110120848A 2020-10-27 2021-06-08 半導體裝置與其形成方法 TWI777605B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063106154P 2020-10-27 2020-10-27
US63/106,154 2020-10-27
US17/216,052 2021-03-29
US17/216,052 US11688807B2 (en) 2020-10-27 2021-03-29 Semiconductor device and methods of forming

Publications (2)

Publication Number Publication Date
TW202217975A TW202217975A (zh) 2022-05-01
TWI777605B true TWI777605B (zh) 2022-09-11

Family

ID=80295982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110120848A TWI777605B (zh) 2020-10-27 2021-06-08 半導體裝置與其形成方法

Country Status (5)

Country Link
US (3) US11688807B2 (zh)
KR (1) KR102631115B1 (zh)
CN (1) CN114093868A (zh)
DE (1) DE102021108351A1 (zh)
TW (1) TWI777605B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201824400A (zh) * 2016-12-15 2018-07-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202025481A (zh) * 2018-11-16 2020-07-01 美商安托梅拉公司 用於製作具有降低接觸電阻之半導體元件之方法
TW202038316A (zh) * 2018-11-30 2020-10-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
KR102038486B1 (ko) 2013-04-09 2019-10-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9972537B2 (en) 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US11476349B2 (en) 2016-12-15 2022-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
KR102276650B1 (ko) 2017-04-03 2021-07-15 삼성전자주식회사 반도체 소자의 제조 방법
US10153198B2 (en) 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
KR102373630B1 (ko) * 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
US10868181B2 (en) * 2017-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with blocking layer and method for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201824400A (zh) * 2016-12-15 2018-07-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法
TW202025481A (zh) * 2018-11-16 2020-07-01 美商安托梅拉公司 用於製作具有降低接觸電阻之半導體元件之方法
TW202038316A (zh) * 2018-11-30 2020-10-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
DE102021108351A1 (de) 2022-04-28
US20220131006A1 (en) 2022-04-28
US12119401B2 (en) 2024-10-15
KR20220056088A (ko) 2022-05-04
TW202217975A (zh) 2022-05-01
US20240371996A1 (en) 2024-11-07
US20230282746A1 (en) 2023-09-07
KR102631115B1 (ko) 2024-01-30
US11688807B2 (en) 2023-06-27
CN114093868A (zh) 2022-02-25

Similar Documents

Publication Publication Date Title
TWI828806B (zh) 半導體裝置與其形成方法
CN113284850B (zh) 半导体器件和形成半导体器件的方法
TWI831110B (zh) 半導體裝置及其製造方法
US20220149176A1 (en) Gate structures and methods of forming same
CN112086514A (zh) 半导体装置
KR102516635B1 (ko) 반도체 디바이스 및 방법
TWI878727B (zh) 半導體裝置及其製造方法
US20240371875A1 (en) Gate structures in transistor devices and methods of forming same
US20240387028A1 (en) Semiconductor device and method
US20240379820A1 (en) Air spacer and method of forming same
TW202133327A (zh) 半導體裝置
TWI888620B (zh) 半導體裝置及其形成方法
TW202109885A (zh) 半導體裝置
TWI801923B (zh) 半導體元件及其製造方法
TW202501827A (zh) 半導體裝置的形成方法
TWI821698B (zh) 半導體元件及其製造方法
TW202425101A (zh) 半導體裝置及其形成方法
TWI777605B (zh) 半導體裝置與其形成方法
TW202230606A (zh) 半導體裝置
CN113113408A (zh) 半导体装置
TWI847344B (zh) 半導體裝置及其製造方法
US11996412B2 (en) Semiconductor device and method of forming same
TW202427555A (zh) 半導體元件及形成半導體元件的方法
TW202335105A (zh) 半導體裝置及其製造方法
TW202221772A (zh) 填充結構及其製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent