[go: up one dir, main page]

TW202109885A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202109885A
TW202109885A TW109118883A TW109118883A TW202109885A TW 202109885 A TW202109885 A TW 202109885A TW 109118883 A TW109118883 A TW 109118883A TW 109118883 A TW109118883 A TW 109118883A TW 202109885 A TW202109885 A TW 202109885A
Authority
TW
Taiwan
Prior art keywords
fin
region
gate
groove
layer
Prior art date
Application number
TW109118883A
Other languages
English (en)
Inventor
李昆穆
丁姮彣
宋學昌
李彥儒
李健瑋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109885A publication Critical patent/TW202109885A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P50/242—
    • H10P50/693—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)

Abstract

一種半導體裝置，包括：一鰭部，位於一基底上方，包括第一端及第二端，其中鰭部的第一端具有凸形輪廓；一隔離區與鰭部相鄰；一閘極結構，沿著鰭部的側壁，且位於鰭部的上表面上；一閘極間隙壁側向相鄰於閘極結構；以及一磊晶區，與鰭部的第一端相鄰。

Description

半導體裝置
本發明實施例係關於一種半導體技術，且特別是關於一種半導體裝置及其製造方法。
半導體裝置用於各種電子應用中，諸如個人電腦、手機、數位相機及其他電子設備。半導體裝置通常透過以下方式製造：依序沉積絕緣層或介電層、導電層及半導體材料層於半導體基底上，並使用微影於各種材料層上進行圖案化，以在其上形成電路部件及元件。
半導體工業透過不斷減小最小特徵部件尺寸來繼續提高各種電子部件（例如，電晶體、二極體、電阻器、電容器等）的集積密度，此能夠容許將更多的部件集積至一給定區域內。然而，隨著最小特徵部件尺寸的減小，出現了其他應予以解決的問題。
一種半導體裝置之製造方法包括：形成一鰭部於一基底上方，鰭部包括第一側壁及與第一側壁相對的第二側壁；形成一隔離區與鰭部相鄰；形成一虛置結構於鰭部上；形成一閘極間隙壁於虛置結構的側壁上；利用一第一蝕刻製程回蝕刻與虛置結構相鄰的鰭部以形成一第一凹槽；利用一第二蝕刻製程重新塑形第一凹槽形狀而形成一重新塑形凹槽，其中與第一側壁相鄰的重新塑形凹槽的多個第一區及與第二側壁相鄰的重新塑形凹槽的第二區延伸於閘極間隙壁下方至一第一距離，其中位於重新塑形凹槽的第一區與重新塑形凹槽的第二區之間的重新塑形凹槽的多個第三區延伸於閘極間隙壁下方至一第二距離，其中第一距離大於第二距離；以及磊晶生長一源極/汲極區於重新塑形凹槽內。
一種半導體裝置之製造方法包括：圖案化一基底以形成一條帶，條帶包括第一半導體材料；沿著條帶的側壁形成一隔離區，條帶的一上部延伸於隔離區的上表面上方；沿著條帶的上部的側壁及上表面形成一虛置結構，對條帶的一部分進行一第一蝕刻製程以形成一凹槽，凹槽露出條帶的一通道區的一側壁；對通道區的側壁進行一第二蝕刻製程，其中在進行第二蝕刻製程之後，通道區的側壁具有一圓化輪廓；以及磊晶生長一源極/汲極區於凹槽內。
根據一個實施例，一種半導體裝置包括：一鰭部，位於一基底上方，鰭部包括第一端及第二端，其中鰭部的第一端具有凸形輪廓；一隔離區，與鰭部相鄰；一閘極結構，沿著鰭部的側壁，且位於鰭部的上表面上；一閘極間隙壁，側向相鄰於閘極結構；以及一磊晶區，與鰭部的第一端相鄰。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化本揭露內容。當然，這些僅為範例說明並非用以限定本發明。舉例來說，若是以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露內容在各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自行指定所探討的各個不同實施例及/或配置之間的關係。
再者，在空間上的相關用語，例如＂下方＂、＂之下＂、＂下＂、＂上方＂、＂上＂等等在此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，還涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位（旋轉90度或其他方位）且此處所使用的空間上的相關符號同樣有相應的解釋。
本文在特定的上下文中討論了各種實施例，即於鰭式場效電晶體內形成磊晶源極/汲極區之前對半導體鰭部進行重新塑形。然而，各種實施例可應用於諸如平面電晶體的其他半導體裝置/製程。在一些實施例中，在鰭部中形成用於磊晶源極/汲極區的凹槽，使得每個鰭部於凹槽處具有圓化或錐形端。在一些實施例中，進行第一蝕刻製程以在鰭部內形成凹槽，然後進行第二蝕刻製程以使凹槽重新塑形（並因而使鰭部重新塑形）。在重新塑形蝕刻中，鰭部的側面蝕刻比鰭部的中心蝕刻多，而形成圓化的端部輪廓。以這種方式，可減小鰭部的總通道長度。透過在磊晶源極/汲極區形成具有圓化輪廓的鰭部，可在不明顯增加短通道效應的情況下降低鰭部的通道電阻。
第1圖係繪示出根據一些實施例之FinFET示例的三維示意圖。FinFET包括一鰭部52，位於一基底50（例如，半導體基底）上。隔離區56設置於基底50內，且鰭部52突出於相鄰的隔離區56上方及之間。儘管將隔離區56描述/繪示為與基底50分離，然而如本文所用，術語“基底”僅表示半導體基底或包括隔離區的半導體基底。另外，儘管鰭部52被示為與基底50一樣的單一連續材料，然而鰭部52及/或基底50可包括單一材料或多種材料。在本文中，鰭部52表示於相鄰隔離區56之間延伸的部分。
閘極介電層92沿著鰭部52的側壁且位於鰭部52的上表面上方，而閘極電極94位於閘極介電層92上。源極/汲極區82設置於鰭部52相對於閘極介電層92及閘極電極94的兩側上。第1圖更繪示出後續圖式中使用的參考剖面。剖面A-A沿著閘極電極94的縱軸，且在垂直於FinFET的源極/汲極區82之間的電流流動方向的方向上。剖面B-B垂直於剖面A-A，且沿著鰭部52的縱軸並沿著FinFET的源極/汲極區82之間的電流流動的方向。剖面E-E平行於剖面A-A，並延伸穿過FinFET的源極/汲極區。為了清楚起見，後續圖式參考這些參考剖面。
本文討論的一些實施例是在使用後閘極製程形成FinFET的背景下進行討論的。在其他實施例中，可使用先閘極製程。再者，一些實施例考慮了使用於平面裝置（例如，平面FET）的型態。
第2至18B圖係繪示出根據一些實施例之於FinFET製造的中間階段剖面示意圖。第2至7圖係繪示出第1圖中所示的參考剖面A-A。第8A、9A、10A、11A、12A、13A、14A、15A、16A、17A及18A圖係繪示出沿著第1圖中所示的參考剖面A-A，除了具有多個鰭部/FinFET以外。第8B、9B、10B、11B、12B、13B、14B、14C、15B、16B、17B及18B圖係繪示出沿著第1圖中所示的參考剖面B-B，除了具有多個鰭部/FinFET以外。第9C、10C、11C、11D及12C圖係繪示出平面示意圖。第12D及12E圖係繪示出沿著第1圖中所示的參考剖面E-E，除了具有多個鰭部/FinFET以外。
在第2圖中，提供一基底50。基底50可為半導體基底，例如塊材半導體、絕緣體上覆半導體（semiconductor-on-insulator, SOI）基底等，其可為摻雜（例如，使用p型或n型摻雜物）或未摻雜。基底50可為一晶圓，例如矽晶圓。通常，絕緣體上覆半導體（SOI）基底為半導體材料層形成於絕緣層上。絕緣層可為埋入式氧化物（buried oxide, BOX）層，氧化矽層等。絕緣層設置於通常為矽或玻璃基底的基底上。也可使用其他基底，例如多層或漸變式基底。在一些實施例中，基底50的半導體材料可包括矽；鍺；化合物半導體（包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦）；合金半導體（包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦）或其組合。
基底50具有區域50N及區域50P。區域50N可用於形成n型裝置，例如NMOS電晶體（例如，n型FinFET）。區域50P可用於形成p型裝置，例如PMOS電晶體（例如，p型FinFET）。區域50N可與區域50P物理性隔開（如分割線51所示），且可在區域50N與區域50P之間設置任何數量的裝置特徵部件（例如，其他主動裝置、摻雜區、隔離結構等）。。
在第3圖中，鰭部52形成於基底50內。鰭部52為半導體條帶。在一些實施例中，可透過於基底50內蝕刻溝槽，以在基底50內形成鰭部52。蝕刻可為任何可接受的蝕刻製程，諸如反應離子蝕刻（reactive ion etch, RIE）、中性束蝕刻（neutral beam etch, NBE）或相似製程，或其組合。蝕刻可為異向性蝕刻。
鰭部52可透過任何合適的方法來進行圖案化。舉例來說，可使用一或多道微影製程來圖案化鰭部52，所述微影製程包括雙重圖案化或多重圖案化製程。雙重圖案化或多重圖案化製程通常將微影及自對準製程相結合，從而容許形成具有間距小於使用單一直接微影製程可獲得的間距的圖案。舉例來說，在一實施例中，形成犧牲層於基底上方並使用微影製程將其圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隙壁。然後去除犧牲層，曲可使用餘留的間隙壁來圖案化鰭部。在一些實施例中，罩幕（或其他膜層）可保留於鰭部52上。在一些實施例中，鰭部52可形成為具有約3nm與約15nm之間的寬度，然而鰭部52可形成為具有其他寬度。
在第4圖中，一絕緣材料54形成於基底50上，且位於相鄰的鰭部52之間。絕緣材料54可為氧化物，例如氧化矽、氮化物、相似物或其組合，且可透過高密度電漿化學氣相沉積（high density plasma chemical vapor deposition, HDP-CVD）、流動式CVD（flowable CVD, FCVD）（例如，基於CVD的材料於遠端電漿系統中進行的沉積及後固化，以使其轉化為另一種材料（例如氧化物）、相似物或其組合。也可使用透過任何可接受的方法所形成的其他絕緣材料。在所示的實施例中，絕緣材料54為透過流動式CVD（FCVD）製程形成的氧化矽。一旦形成絕緣材料54，就可進行退火製程。在一實施例中，形成絕緣材料54，使多餘的絕緣材料54覆蓋鰭部52。儘管絕緣材料54繪示為單層，然而一些實施例中可使用多層。舉例來說，在一些實施例中，首先可沿著基底50及鰭部52的表面形成襯層（未繪示）。之後，可在襯層上形成先前所述的填充材料。
在第5圖中，對絕緣材料54進行一去除製程，以去除鰭部52上方多餘的絕緣材料54。在一些實施例中，可利用平坦化製程（例如，化學機械研磨（CMP）製程）的、回蝕刻製程、其組合或相似方法。平坦化製程使鰭部52露出，鰭部52及絕緣材料54的上表面在平坦化製程完成之後為水平切齊的。在罩幕保留於鰭部52上的實施例中，平坦化製程可露出罩幕或去除罩幕，使得在平坦化製程完成之後，罩幕或鰭部52以及絕緣材料54的上表面水平切齊的。
在第6圖中，回蝕刻絕緣材料54，以形成淺溝槽隔離（Shallow Trench Isolation, STI）區56。絕緣材料54凹陷，使得區域50N及區域50P中鰭部52的上部自相鄰的STI區56之間突出。再者，STI區56的上表面可具有平坦表面（如圖所示）、凸表面、凹表面（例如，碟化）或其組合。STI區56的上表面可透過適當的蝕刻而形成為平坦的、凸的及/或凹的。STI區56可使用可接受的蝕刻製程來進行回蝕刻，例如對絕緣材料54的材料具有選擇性的蝕刻製程（例如，以更快於鰭部52的材料的速率來蝕刻絕緣材料54的材料）。 舉例來說，氧化物，其可使用例如稀釋氫氟酸（dilute hydrofluoric, dHF）進行去除。
關於第2至6圖所繪示的製程僅為如何形成鰭部52的一示例。在一些實施例中，鰭部可透過磊晶生長製程形成。舉例來說，可形成一介電層於基底50的上表面上，且可蝕刻穿過介電層形成溝槽而露出下方的基底50。可在溝槽中磊晶生長同質磊晶結構，且可回蝕刻介電層使得同質磊晶結構自介電層突出而形成鰭部。另外，在一些實施例中，異質磊晶結構也可用於鰭部52。舉例來說，可回蝕刻第5圖中的鰭部52，且可在凹陷的鰭部52上磊晶生長與鰭部52不同的材料。鰭部52包括凹陷的材料以及位於凹陷材料上方的磊晶生長材料。在另一實施例中，可形成介電層於基底50的上表面上，且可蝕刻穿過介電層而形成溝槽。然後可使用與基底50不同的材料磊晶生長異質磊晶結構於溝槽內，並且可回蝕刻介電層，使得異質磊晶結構自介電層突出以形成鰭部52。在一些實施例中，同質磊晶或異質磊晶結構若為磊晶生長材料，則可在生長製程期間原位摻雜磊晶生長材料。儘管原位摻雜及佈植摻雜可一起使用，然而可取消之前及之後的佈植。
再者，在區域50N（例如，NMOS區域）中磊晶生長的材料不同於區域50P（例如，PMOS區域）中磊晶生長的材料是有利的。 在各個實施例中，鰭部52的上部可由矽鍺（Six Ge1-x ，其中x可在0-1的範圍內）、碳化矽、純鍺或實質上純的鍺、III-V族化合物半導體、II-VI化合物半導體或相似物形成。舉例來說，用於形成III-V化合物半導體的可用材料包括但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、銦鋁砷化物、銻化鎵、銻化鋁、磷化鋁、磷化鎵或相似物。
在第6圖中，可形成適當的井區（未繪示）於鰭部52及/或基底50內。在一些實施例中，可形成P井區於區域50N內，且可形成N井區於50P區域內。在一些實施例中，可形成P井區或N井區於區域50N及區域50P兩者內。
在具有不同井區類型的實施例中，可使用光阻或其他罩幕（未繪示）來進行用於區域50N及區域50P的不同佈植步驟。舉例來說，可在區域50N內的鰭部52及STI區56上方形成光阻。圖案化光阻以露出基底50的區域50P，例如PMOS區域。可透過使用旋塗技術來形成光阻，且可使用可接受的微影技術來對光阻進行圖案化。一旦圖案化光阻，便於區域50P內進行n型雜質佈植，且光阻可作為罩幕，以實質上防止n型雜質植入於區域50N（如，NMOS區域）內。n型雜質可為植入至上述區域中的磷、砷、銻或相似物，其濃度等於或小於1018 cm-3 ，例如約在1016 cm-3 至1018 cm-3 之間。進行佈植之後，可透過可接受的灰化製程去除光阻。
在區域50P進行佈植之後，在區域50P內的鰭部52及STI區56上方形成光阻。圖案化光阻以露出基底50的區域50N，例如NMOS區域。 可透過使用旋塗技術來形成光阻，且使用可接受的微影技術來對光阻進行圖案化。一旦圖案化光阻，便於區域50N內進行p型雜質佈植，且光阻可作為罩幕，以實質上防止p型雜質植入至區域50P（如PMOS區域）內。p型雜質可為植入上述區域內的硼、氟化硼、銦或相似物，其濃度等於或小於1018 cm-3 ，例如約在1016 cm-3 至1018 cm-3 之間。在進行佈植之後，可透過可接受的灰化製程來去除光阻。
在區域50N及區域50P的佈植之後，可進行退火以修復佈植損壞並活化植入的p型及/或n型雜質。在一些實施例中，磊晶鰭部的生長材料可在生長期間進行原位摻雜，而排除佈植。然而也可一起使用原位摻雜及佈植。
在第7圖中，形成虛置介電層60於鰭部52上。虛置介電層60可為氧化矽、氮化矽、其組合或相似物，且可根據可接受的技術進行沉積或熱生長。形成虛置閘極層62於虛置介電層60上，且形成罩幕層64於虛置閘極層62上。可於虛置介電層60上方沉積虛置閘極層62，然後透過蝕刻將其平坦化，例如透過CMP。罩幕層64可沉積於虛置閘極層62上。虛置閘極層62可為導電或非導電材料，且可選自包括非晶矽、多晶矽（polysilicon-silicon）、多晶矽鍺（poly-SiGe）、金屬氮化物、金屬矽化物、金屬氧化物及金屬。可透過物理氣相沉積（physical vapor deposition, PVD）、CVD、濺鍍沉積或本領域中已知且用於沉積所選材料的其他技術來沉積虛置閘極層62。虛置閘極層62可由對於隔離區的蝕刻具有高蝕刻選擇比的其他材料製成。罩幕層64可包括氮化矽、氮氧化矽或相似物。在上述示例中，在區域50N及區域50P上形成單個虛置閘極層62及單個罩幕層64。需注意的是出於說明目的，所示出的虛置介電層60僅覆蓋鰭部52。在一些實施例中，可沉積虛置介電層60，使得虛置介電層60覆蓋STI區56， STI區域延伸於虛置閘極層62及STI區56之間。
第8A至18B圖係繪示出實施例裝置製造中的各種附加步驟。第8A至18B圖係繪示出區域50N或區域50P中的特徵部件。 舉例來說，第8A至18B圖所示的結構可用於區域50N及區域50P兩者。 在每個附圖所對照的內容中描述了區域50N及區域50P的結構上的差異（若存在）。
在第8A及8B圖中，可使用可接受的微影及蝕刻技術來對罩幕層64（請參照第7圖）進行圖案化，以形成罩幕74。然後，可將罩幕74的圖案轉移至虛置閘極層62。在一些實施例（未繪示）中，也可透過可接受的蝕刻技術將罩幕74的圖案轉移至虛置介電層60，以形成虛置閘極72。虛置閘極72覆蓋鰭部52的對應通道區58。罩幕74的圖案可用於將每個虛置閘極72與相鄰的虛置閘極72物理性隔開。虛置閘極72也可具有實質上垂直於各個磊晶鰭部52的長度方向的長度方向。位於虛置閘極72上的罩幕74也稱作“虛置閘極結構”或“虛置閘極堆疊”。
在第8A及8B圖中，可形成閘極密封間隙壁80於虛置閘極72、罩幕74及/或鰭部52的露出表面上。閘極密封間隙壁80可透過進行熱氧化或沉積，然後進行異向性蝕刻形成。閘極密封間隙壁80可由氧化矽、氮化矽、氮氧化矽或相似物形成。
在形成閘極密封間隙壁80之後，可進行用於輕摻雜源極/汲極（lightly doped source/drain, LDD）區（未明確示出）的佈植。在具有不同裝置類型的實施例中，相似於以上於第6圖中討論的佈植，於區域50N上方形成罩幕，例如光阻，同時露出區域50P，而適當類型（例如，p型）的雜質可植入於區域50P內露出的鰭部52內，然後去除罩幕。隨後，可於區域50P上方形成罩幕，例如光阻，同時露出區域50N，且可將適當類型（例如，n型）的雜質植入於區域50N內露出的鰭部52內，然後去除罩幕。所述n型雜質可為先前討論的任何n型雜質，且所述p型雜質可為先前討論的任何p型雜質。輕摻雜的源極/汲極區可具有約1015 cm-3 至約1019 cm-3 的雜質濃度。退火可用於修復佈植損壞並活化植入的雜質。
在第9A、9B及9C圖中，沿著虛置閘極72及罩幕74的側壁在閘極密封間隙壁80上形成閘極間隙壁86。第9C圖係繪示出多個鰭部52及多個虛置閘極結構（繪示出罩幕74）的平面示意圖。 第9B圖所示的示例剖面示意圖標記於第9C圖中。為清楚起見，第9C圖中未明確顯示某些特徵部件。在一些實施例中，可透過順應性沉積絕緣材料，後續進行異向性蝕刻絕緣材料來形成閘極間隙壁86。 極間隙壁86的絕緣材料可為氧化矽、氮化矽、氧氮化矽、碳氮化矽、其組合或相似物。
需注意的是以上內容總體上敘述了形成間隙壁及LDD區域的製程。也可採用其他製程及順序。舉例來說，可採用更少或更多的間隙壁，可採用不同順序的步驟（例如，形成閘極間隙壁86之前未蝕刻閘極密封間隙壁80，產生“ L形”閘極密封間隙壁，可形成及去除間隙壁等等）。在一些實施例中，閘極間隙壁86可包括多層，再者，可使用不同的結構及步驟來形成n型及p型裝置。 可在形成閘極密封間隙壁80之前形成n型裝置，而可在形成閘極密封間隙壁80之後形成用於p型裝置的LDD區域。
第10A-C圖至第第12A-E圖中，根據一些實施例，形成磊晶源極/汲極區82於鰭部52內。第10A、11A及12A圖繪示出參考剖面A-A。第10B、11B及12B圖繪示出參考剖面B-B。第10C、11C、11D及12C圖繪示出平面示意圖。第12D及12E圖繪示出參考剖面E-E。形成磊晶源極/汲極區82於鰭部52內（請參照第12A-E圖），使得每個虛置閘極72設置於對應的相鄰磊晶源極/汲極區82對之間。在一些實施例中，磊晶源極/汲極區82可延伸穿過LDD區域。在一些實施例中，閘極密封間隙壁80及閘極間隙壁86用於將磊晶源極/汲極區82與虛置閘極72隔開。
首先請參第10A-C圖，在鰭部52上進行第一圖案化製程，以在鰭部52的源極/汲極區內形成凹槽120。在形成凹槽120的製程中，區域50N或區域50P可透過罩幕（未繪示）遮蔽，或者可在區域50N及區域50P內同時形成凹槽120。第一圖案化製程可依於相鄰的虛置閘極結構之間（於鰭部52的內部區域內）或於隔離區56與相鄰的虛置閘極結構之間（於鰭部52的端部區域內）形成凹槽120的方式進行。在一些實施例中，第一圖案化製程可包括使用虛置閘極結構、閘極間隙壁86及/或隔離區56作為組合罩幕的合適的異向性乾蝕刻製程。在一些實施例中，形成的凹槽120可具有自鰭部52的上表面起約40nm至約80nm之間的垂直深度。
在一些實施例中，在進行第一圖案化製程之後，凹槽120的上側壁（例如，位於或靠近鰭部52的通道區58處的側壁）於上視角度中可與閘極間隙壁86的底邊緣大致上對準，如第10B-C圖所示。在其他實施例中，在第一圖案化製程之後，凹槽120的上側壁可偏離閘極間隙壁86的底邊緣。舉例來說，凹槽120可延伸於閘極間隙壁86下方（例如，“底切”）或可延伸於虛置閘極結構下方。在一些實施例中，在第一圖案化製程之後，凹槽120的上側壁於上視角度中可具有大致平坦的輪廓，如第10C圖所示。舉例來說，延伸於凹槽120之間的通道區58可具有大致平坦的端部。在其他實施例中，在第一圖案化製程之後，凹槽120的上側壁可具有與第10C圖所示的形狀不同的形狀。在一些實施例中，在第一圖案化製程之後，凹槽120之間的通道區58可具有約10nm至約50nm之間的長度L1。
在一些實施例中，第一圖案化製程包括電漿蝕刻製程。在電漿蝕刻製程中使用的製程氣體可包括H2 、HCl、HBr、Cl2 、CH4 、C2 H4 、SF6 、相似物、其他氣體或其組合。在一些實施例中，諸如N2 、Ar、He、Xe、或相似物可用於將製程氣體（例如，蝕刻氣體或其他氣體）載入製程反應室內。製程氣體可以約在10sccm至約3000sccm之間的速率流入製程反應室。舉例來說，蝕刻氣體可以約10sccm至約1000sccm之間的速率（例如約100sccm）流入製程反應室或電漿產生室。載氣可以約100sccm至約35000sccm之間的速率（例如約5000sccm）流入製程反應室。在一些實施例中，電漿蝕刻製程約在50°C至400°C之間的溫度下進行，例如約330°C。製程反應室中的壓力可約在1mTorr至約600mTorr之間，例如約100mTorr。在一些實施例中，電漿蝕刻製程包括多個步驟。
現在請參照第11A-D圖，根據一些實施例，在鰭部52上進行第二圖案化製程，以自凹槽120形成重新塑形凹槽122。第11D圖繪示出如第11C圖所示的單個鰭部52的特寫平面示意圖。第二圖案化製程包括蝕刻製程（例如，異向性蝕刻製程），蝕刻製程蝕刻凹槽120的表面，以增加凹槽120的尺寸並改變凹槽120的形狀。第二圖案化製程可稱作重新塑形凹槽122。在一些實施例中，第二圖案化製程可自凹槽120的表面蝕刻至約0.1nm至約5nm之間，以形成重新塑形凹槽122。第二圖案化製程對於凹槽120的一些表面的蝕刻程度多於上述凹槽120的其他表面的蝕刻程度。舉例來說，第二圖案化製程對於凹槽120的側壁蝕刻程度多於凹槽120的底表面的蝕刻程度。在一些實施例中，可控制第二圖案化製程對於凹槽120的側壁蝕刻程度大於底表面的蝕刻程度、大約等於底表面的蝕刻程度或者小於底表面的蝕刻程度。在一些實施例中，重新塑形凹槽122可具有自鰭部52的上表面起算約0.1nm至約10nm之間的垂直深度。
在一些實施例中，第二圖案化製程對閘極間隙壁86相鄰的凹槽120的表面區域（“邊緣區域”）的蝕刻程度大於對遠離閘極間隙壁86的凹槽120的表面區域的蝕刻程度（“中心區域”）。換句話說，第二圖案化製程對靠近鰭部52側壁的鰭部52的區域的蝕刻程度大於第二圖案化製程對遠離鰭部52側壁的鰭部52的區域的蝕刻程度。在此方式中，在第二圖案化製程之後，重新塑形凹槽122的邊緣區域可在閘極間隙壁86下方比重新塑形凹槽122的中心區域延伸得更遠。這樣在第二圖案化製程之後，重新塑形凹槽122的上側壁可具有圓形（例如， （“ U形”）或錐形輪廓的平面示意圖，如第11C-D圖所示。舉例來說，在重新塑形凹槽122之間延伸的通道區58可具有圓化或錐形的端部。在一些實施例中，重新塑形凹槽122的邊緣區域延伸於虛置閘極結構下方。
參照第11D圖，在一些實施例中，重新塑形凹槽122的中心區域在閘極間隙壁86下方延伸距離D1，而重新塑形凹槽122的邊緣區域在閘極間隙壁86下方延伸距離D2，距離D2大於距離D1。 在一些實施例中，距離D1約在0nm至10nm之間。在一些實施例中，距離D2可比距離D1約在0.1nm至5nm之間。在一些實施例中，在第二圖案化製程之後，在重新塑形凹槽122之間的通道區58可具有約在10nm至45nm之間的中心長度L2及小於長度L2且約在9.5nm至40nm之間的邊緣長度L3。
在某些情形下，減小通道區的長度可降低通道區的電阻（例如，“通道電阻”），這可改善裝置性能。舉例來說，較低的通道電阻會增加FinFET裝置的導通電流。透過使用第二圖案化製程來減小通道區58的邊緣長度L3，進而降低通道區58的電阻。 另外，透過形成具有圓化端部的通道區58，相對較長的通道區58中心長度L2容許對短通道效應進行更多控制。以此方式，透過如上所述形成具有圓化端部的通道區58，可降低通道區58的電阻，而不會不期望地增加短通道效應。
在一些實施例中，第二圖案化製程包括電漿蝕刻製程。在電漿蝕刻製程中使用的製程氣體可包括H2 、HCl、HBr、Cl2 CH4 、C2 H4 、SF6 、相似物、其他氣體或其組合。在一些實施例中，諸如N2 、Ar、He、Xe、或相似物可用於將製程氣體（例如，蝕刻劑氣體或其他氣體）載入製程反應室內。製程氣體可以約10sccm至約3000sccm之間的速率流入製程反應室。舉例來說，蝕刻氣體可以約10sccm至約1000sccm之間的速率（例如，約100sccm）流入製程反應室或電漿產生室。載氣可以約10sccm至約35000sccm之間的速率（例如，約500sccm）流入製程反應室。在一些實施例中，電漿蝕刻製程在約50°C至約400°C之間的溫度下進行，例如約330°C。製程反應室內的壓力可在約1mTorr至約600mTorr之間，例如約100mTorr。在一些實施例中，電漿蝕刻製程進行時間約5秒至約300秒之間。在一些實施例中，電漿蝕刻製程包括多個步驟，其可包括具有不同的電漿蝕刻製程參數或不同的蝕刻氣體混合物。
選擇用於第二圖案化製程的電漿蝕刻製程參數及蝕刻氣體，使得凹槽120的邊緣區域的速率蝕刻大於凹槽120的中心區域的速率蝕刻。舉例來說，邊緣區域的速率蝕刻為中心區域的速率蝕刻的約100%至約300%之間。在一些情形下，鰭部52的半導體材料與閘極間隙壁86的介電材料之間的界面處的缺陷及界面狀態會導致界面附近的半導體材料的速率蝕刻大於塊材半導體材料的速率蝕刻。舉例來說，包括本文所述的電漿蝕刻製程對邊緣區域與中心區域具有蝕刻選擇比。以此方式，可控制第二圖案化製程以控制邊緣區域與中心區域上方的蝕刻選擇比，因而控制通道區58的形狀。
現在請參照第12A、12B及12C圖，在鰭部52內形成磊晶源極/汲極區82，使得每一虛置閘極結構都設置於磊晶源極/汲極區82的各個相鄰對之間。在一些實施例中，磊晶源極/汲極區82可延伸至鰭部52內，並且也可穿過鰭部52。在一些實施例中，閘極間隙壁86用於透過適當的橫向距離將磊晶源極/汲極區82與虛置閘極結構隔開，使磊晶源極/汲極區82在後續形成用於最終FinFET的閘極時不會發生短路。如第12C圖所示，由於重新塑形凹槽122的形狀，在閘極間隙壁86下方處，與鰭部52的邊緣區域相鄰的磊晶源極/汲極區82的部分比與鰭部52的中芯區域相鄰的磊晶源極/汲極區82的部分延伸得更遠。
然後，區域50N內的磊晶源極/汲極區82磊晶生長於重新塑形凹槽120內。磊晶源極/汲極區82可包括適合於n型FinFET的任何可接受的材料。 舉例來說，若鰭部52為矽，則區域50N內的磊晶源極/汲極區82可包括於鰭部52的通道區58內施加拉伸應變的材料，例如矽、碳化矽、磷摻雜碳化矽、磷化矽、相似物或其組合。區域50N內的磊晶源極/汲極區82可具有自鰭部52的對應表面升高的表面並且可具有切面（facet）。
區域50P（例如，PMOS區域）內的磊晶源極/汲極區82可透過遮蔽區域50N（例如，NMOS區域）並於重新塑形凹槽122內磊晶生長磊晶源極/汲極區82來形成。磊晶源極/汲極區82可包括適合於p型FinFET的任何可接受的材料。舉例來說，若鰭部52為矽，則區域50P內的磊晶源極/汲極區82可包括於通道區58內施加壓縮應變的材料，例如矽鍺、硼摻雜矽鍺、鍺、鍺錫、相似物或其組合。區域50P內的磊晶源極/汲極區82也可具有自鰭部52的對應表面升高的表面並且可具有切面。
磊晶源極/汲極區82及/或鰭部52可植入摻雜物以形成源極/汲極區，其相似於先前討論用於形成輕摻雜源極/汲極區，然後進行退火的製程。磊晶源極/汲極區82可具有約1019 cm-3 至約1021 cm-3 之間的雜質濃度。磊晶源極/汲極區82的n型及/或p型雜質可為先前討論的任何雜質。在一些實施例中，磊晶源極/汲極區82可於生長期間進行原位摻雜。
形成磊晶源極/汲極區82於區域50N及區域50P內所進行的磊晶製程使磊晶源極/汲極區的上表面具有切面，這些切面橫向向外擴展超出鰭部52的側壁。在一些實施例中，這些切面導致同一FinFET的相鄰磊晶源極/汲極區82合併，如第12C及12D圖所示。 在其他實施例中，在磊晶製程完成之後，相鄰的磊晶源極/汲極區82保持分離，如第12E圖所示。在第12D及12E圖所示的實施例中，形成閘極間隙壁86，以覆蓋鰭部52的側壁的一部分，上述側壁延伸於STI區56上方，進而阻止了磊晶生長。在一些其他實施例中，可調整用於形成閘極間隙壁86的間隙壁蝕刻以去除間隙壁材料，而容許磊晶生長的區域延伸至STI區56的表面。
在第13A及13B圖中，第一層間介電（interlayer dielectric, ILD）層88沉積於第12A-E圖所示的結構上。第一層間介電（ILD）層88可由介電材料形成，且可透過諸如CVD、電漿增強CVD（plasma-enhanced CVD, PECVD）或FCVD的任何合適的方法來沉積。介電材料可包括磷矽酸鹽玻璃（phospho-silicate glass, PSG）、硼矽酸鹽玻璃（boro-silicate glass, BSG）、硼摻雜磷矽酸鹽玻璃（boron-doped phospho-silicate glass, BPSG）、未摻雜矽酸鹽玻璃（undoped silicate glass, USG）或相似物。可使用透過任何可接受的方法形成的其他絕緣材料。在一些實施例中，接觸蝕刻停止層（contact etch stop layer, CESL）87設置於第一層間介電（ILD）層88、磊晶源極/汲極區82、罩幕74及閘極間隙壁86之間。接觸蝕刻停止層（CESL）87可包括介電材料，例如蝕刻速率與上方第一層間介電（ILD）層88的材料不同的氮化矽、氧化矽、氮氧化矽或相似物。
在第14A及14B圖中，可進行平坦化製程（例如，CMP）以使第一層間介電（ILD）層88的上表面與虛置閘極72或罩幕74的上表面切齊。平坦化製程也可去除虛置閘極72上的罩幕74，以及沿著罩幕74的側壁形成的閘極密封間隙壁80及閘極間隙壁86的一部分。在進行平坦化製程之後，虛置閘極72的上表面、閘極密封間隙壁80的上表面、閘極間隙壁86的上表面以及第一層間介電（ILD）層88的上表面為切齊的。因此，虛置閘極72的上表面露出於第一層間介電（ILD）層88。在一些實施例中，可保留罩幕74，在這種情形下，平坦化製程使第一層間介電（ILD）層88的上表面與罩幕74的上表面切齊。
在第15A及15B圖中，在一或多個蝕刻步驟中去除了虛置閘極72及罩幕74（若存在），進而形成了凹槽90。也可去除虛置介電層60位於凹槽90內的部分。在一些實施例中，僅去除虛置閘極72，且虛置介電層60餘留於凹槽90且因凹槽9而露出。在一些實施例中，虛置介電層60自晶片的第一區（例如，核心邏輯區）的凹槽90去除，並保留於晶片第二區（例如，輸入/輸出區）的凹槽90內。在一些實施例中，透過異向性乾蝕刻製程去除虛置閘極72。舉例來說，蝕刻製程可包括使用反應氣體的乾蝕刻製程，上述反應氣體選擇性蝕刻虛置閘極72而未蝕刻第一層間介電（ILD）層88或閘極間隙壁86。每一凹槽90露出通道區58及/或位於通道區58上方。每一通道區58設置於磊晶源極/汲極區82的相鄰對之間。在上述去除期間，當蝕刻虛置閘極72時，虛置介電層60可作為蝕刻停止層。然後可在去除虛置閘極72之後選擇性去除虛置介電層60。
在第16A及16B圖中，形成閘極介電層92及閘極電極94作為替代閘極。第16C圖係繪示出第16B圖中區域89的詳細示意圖。閘極介電層92順應性沉積於凹槽90內，例如沉積於鰭部52的上表面及側壁上以及閘極密封間隙壁80/閘極間隙壁86的側壁上。閘極介電層92也可形成於第一層間介電（ILD）層88的上表面上。根據一些實施例，閘極介電層92包括氧化矽、氮化矽或其多層。在一些實施例中，閘極介電層92包括高k值介電材料，且在這些實施例中，閘極介電層92可具有大於約7.0的k值，且包括金屬氧化物或包括鉿、鋁、鋯、鑭、錳、鋇、鈦、鉛及其組合的矽酸鹽。閘極介電層92的形成方法可包括分子束沉積（Molecular-Beam Deposition, MBD）、ALD、PECVD或相似方法。在一部分的虛置閘極介電60保留於凹槽90內的實施例中，閘極介電層92包括虛置閘極介電60的材料（例如，SiO2 ）。
閘極電極94對應沉積於閘極介電層92上方，並填充凹槽90的其餘部分。閘極電極94可包括含金屬的材料，例如氮化鈦、氧化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、鎢、其組合或多層。舉例來說，儘管在第16B圖中繪示出單層閘極電極94，然而閘極電極94可包括任意數量的襯層94A、任意數量的功函數調整層94B以及填充材料94C，如第16C圖所示。在填充凹槽90之後，可進行平坦化製程（例如，CMP）以去除閘極介電層92及閘極電極94材料的多餘部分，而這些多餘部分位於第一層間介電（ILD）層88的上表面上。閘極電極94及閘極介電層92的材料的餘留部分因此形成最終FinFET的替代閘極。閘極電極94及閘極介電層92可統稱為“閘極堆疊”。閘極及閘極堆疊可沿著鰭部52的通道區58的側壁延伸。
區域50N及區域50P內的閘極介電層92的形成可同時發生，使得每一區域內的閘極介電層92由相同的材料形成，而閘極電極94的形成可同時發生，使得每一區域內的閘極電極94由相同的材料形成。在一些實施例中，每一區域中的閘極介電層92可透過不同的製程形成，使得閘極介電層92為不同的材料，及/或每一區域中的閘極電極94可透過不同的製程形成，使得閘極電極94為不同的材料。當使用不同的製程時，可使用各種罩幕步驟來遮蔽及露出適當的區域。
在第17A及17B圖中，第二層間介電（ILD）層108沉積於第一層間介電（ILD）層88上。在一些實施例中，第二層間介電（ILD）層108為透過流動式CVD方法形成的可流動膜層。在一些實施例中，第二層間介電（ILD）層108由介電材料形成，諸如PSG、BSG、BPSG、USG或相似物，且可透過任何合適的方法來沉積，諸如CVD及PECVD。根據一些實施例，在形成第二層間介電（ILD）層108之前，回蝕刻閘極堆疊（包括閘極介電層92及相應的疊置閘極電極94），以在閘極堆疊正上方及兩相對的閘極間隙壁86部分之間形成凹槽，如第17A及17B圖所示。在凹槽中填入包括一或多層介電材料（例如，氮化矽、氮氧化矽或相似物）的閘極罩幕96，然後進行平坦化製程以去除延伸於第一層間介電（ILD）層88上的介電材料的多餘部分。後續形成的閘極接觸電極110（第18A及18B圖）穿過閘極罩幕96以接觸凹入的閘極電極94的上表面。
在第18A及18B圖中，根據一些實施例，形成的閘極接觸電極110及源極/汲極接觸電極112穿過第二層間介電（ILD）層108及第一層間介電（ILD）層88。穿過第二層間介電（ILD）層108及第一層間介電（ILD）層88而形成用於源極/汲極接觸電極112的開口，並且穿過第二層間介電（ILD）層108及閘極罩幕96而形成用於閘極接觸電極110的開口。可使用可接受的微影及蝕刻技術來形成開口。形成一襯層（例如，擴散阻擋層、黏著層或相似物）以及一導電材料於開口內。襯層可包括鈦、氮化鈦、鉭、氮化鉭或相似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳或相似物。可進行平坦化製程（例如，CMP）以自第二層間介電（ILD）層108的表面去除多餘的材料。餘留的襯層及導電材料形成源極/汲極接觸電極112及閘極接觸電極110於開口內。可進行退火製程以在磊晶源極/汲極區82與源極/汲極接觸電極112之間的界面處形成矽化物。源極/汲極接觸電極112物理性及電耦接至磊晶源極/汲極區82，並且閘極接觸電極110物理性及電耦接至閘極電極106。源極/汲極接觸電極112及閘極接觸電極110可由不同的製程形成，或者可由相同的製程形成。儘管所繪示出的為形成於同一的剖面，然而應當理解，源極/汲極接觸電極112及閘極接觸電極110中的每一者可形成於不同的剖面，避免接觸電極發生短路。
本文討論的各種實施例容許改進FinFET效能。透過形成鰭部的通道區（其端部具有圓化或錐形輪廓），可縮短鰭部的總通道長度，而降低鰭部的通道電阻。由於在鰭部端部蝕刻鰭部的側壁（例如，邊緣區域）比在鰭部端部蝕刻鰭部的中心區域更多，因此縮短了總通道長度。 然而，由於鰭部端部的中心區域朝著磊晶源極/汲極區突出，因此某些短通道效應可能不像具有平坦端部的鰭部那樣嚴重。因此，對短通道效應的敏感性較小而改善FinFET裝置的通道電阻。
根據一個實施例，一種半導體裝置之製造方法包括：形成一鰭部於一基底上方，鰭部包括第一側壁及與第一側壁相對的第二側壁；形成一隔離區與鰭部相鄰；形成一虛置結構於鰭部上；形成一閘極間隙壁於虛置結構的側壁上；利用一第一蝕刻製程回蝕刻與虛置結構相鄰的鰭部，以形成一第一凹槽；利用一第二蝕刻製程重新塑形第一凹槽形狀而形成一重新塑形凹槽，其中與第一側壁相鄰的重新塑形凹槽的多個第一區及與第二側壁相鄰的重新塑形凹槽的第二區延伸於閘極間隙壁下方至一第一距離，其中位於重新塑形凹槽的第一區與重新塑形凹槽的第二區之間的重新塑形凹槽的多個第三區延伸於閘極間隙壁下方至一第二距離，其中第一距離大於第二距離；以及磊晶生長一源極/汲極區於重新塑形凹槽內。在一實施例中，第一凹槽的多個側壁具有一平坦輪廓。在一實施例中，第一距離比第二距離大0.1nm至5nm。在一實施例中，第二蝕刻製程包括使用H2 、HCl、HBr、Cl2 、CH4 、C2 H4 或SF6 作為蝕刻氣體的電漿蝕刻製程。在一實施例中，在進行第二蝕刻製程之後，鰭部的一通道區具有凸形輪廓的側壁。在一實施例中，第一凹槽延伸於閘極間隙壁下方。在一實施例中，在重新塑形凹槽的第三區中生長的源極/汲極區的部分比在重新塑形凹槽的第一區中生長的源極/汲極區的部分更遠離虛置結構。在一實施例中，第二蝕刻製程對於與鰭部的第一側壁相鄰的鰭部部分的蝕刻速率大於第二蝕刻製程對於位於鰭部的第一側壁與鰭部的第二側壁之間的鰭部部分的蝕刻 速率。在一實施例中，在進行第二蝕刻製程之後，重新塑形凹槽的第一區延伸於虛置結構下方。
根據一個實施例，一種半導體裝置之製造方法包括：圖案化一基底以形成一條帶，條帶包括第一半導體材料；沿著條帶的側壁形成一隔離區，條帶的一上部延伸於隔離區的上表面上方；沿著條帶的上部的側壁及上表面形成一虛置結構，對條帶的一部分進行一第一蝕刻製程以形成一凹槽，凹槽露出條帶的一通道區的一側壁；對通道區的側壁進行一第二蝕刻製程，其中在進行第二蝕刻製程之後，通道區的側壁具有一圓化輪廓；以及磊晶生長一源極/汲極區於凹槽內。在一實施例中，第二蝕刻製程對與虛置結構相鄰的通道區的露出部分的蝕刻速率大於遠離虛置結構的通道區的露部分的蝕刻速率。在一實施例中，在進行第一蝕刻製程之後，通道區的側壁為平坦的。在一實施例中，第一蝕刻製程包括一第一電漿蝕刻製程，且第二蝕刻製程包括不同於第一電漿蝕刻製程的一第二電漿蝕刻製程。在一實施例中，第二電漿蝕刻製程包括使用H2 、HCl、HBr、Cl2 、CH4 、C2 H4 或SF6 的蝕刻。在一實施例中，在第二蝕刻製程之後，凹槽具有凹形側壁。在一實施例中，在第二蝕刻製程之後，凹槽延伸於虛置結構下方。
根據一個實施例，一種半導體裝置包括：一鰭部，位於一基底上方，鰭部包括第一端及第二端，其中鰭部的第一端具有凸形輪廓；一隔離區，與鰭部相鄰；一閘極結構，沿著鰭部的側壁，且位於鰭部的上表面上；一閘極間隙壁，側向相鄰於閘極結構；以及一磊晶區，與鰭部的第一端相鄰。在一實施例中，鰭部的第二端包括一凸形輪廓。在一實施例中，於鰭部的側壁處測量的第一端與第二端之間的第一距離比於鰭部的中心處測量的第一端與第二端之間的第二距離小0.1nm至6nm。 在一實施例中，與鰭部的第一端的中心相鄰的磊晶區部分比與鰭部的第一端的邊緣相鄰的磊晶區部分更遠離閘極結構。
以上概略說明了本發明數個實施例的特徵，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神及保護範圍內，且可在不脫離本揭露之精神及範圍內，當可作更動、替代與潤飾。
50:基底 50N,50P,89:區域 51:分割線 52:鰭部 54:絕緣材料 56:隔離區 58:通道區 60:虛置介電層 62:虛置閘極層 64:罩幕層 72:虛置閘極 74:罩幕 80:閘極密封間隙壁 82:源極/汲極區 86:閘極間隙壁 87:接觸蝕刻停止層 88:第一層間介電（ILD）層 90:凹槽 92:閘極介電層 94:閘極電極 94A:襯層 94B:功函數調整層 94C:填充材料 96:閘極罩幕 108:第二層間介電（ILD）層 110:閘極接觸電極 112:源極/汲極接觸電極 120:凹槽 122:重新塑形凹槽 D1,D2:距離 L1,L2,L3:長度
第1圖係繪示出根據一些實施例之FinFET示例的三維示意圖。 第2、3、4、5、6、7、8A、8B、9A、9B、9C、10A、10B、10C、11A、11B、11C、11D、12A、12B、12C、12D、12E、13A、13B、14A、14B、15A、15B、16A、16B、16C、17A、17B、18A及18B圖係繪示出根據一些實施例之製造FinFET的中間階段的剖面示意圖或平面示意圖。
無
58:通道區
74:罩幕
82:源極/汲極區
86:閘極間隙壁

Claims (1)

  1. 一種半導體裝置，包括： 一鰭部，位於一基底上方，該鰭部包括一第一端及一第二端，其中該鰭部的該第一端具有凸形輪廓； 一隔離區，與該鰭部相鄰； 一閘極結構，沿著該鰭部的側壁，且位於該鰭部的上表面上； 一閘極間隙壁，側向相鄰於該閘極結構；以及 一磊晶區，與該鰭部的第一端相鄰。
TW109118883A 2019-08-16 2020-06-05 半導體裝置 TW202109885A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/542,578 2019-08-16
US16/542,578 US11075120B2 (en) 2019-08-16 2019-08-16 FinFET device and method

Publications (1)

Publication Number Publication Date
TW202109885A true TW202109885A (zh) 2021-03-01

Family

ID=74567469

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109118883A TW202109885A (zh) 2019-08-16 2020-06-05 半導體裝置

Country Status (3)

Country Link
US (3) US11075120B2 (zh)
CN (1) CN112397452A (zh)
TW (1) TW202109885A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075120B2 (en) * 2019-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method
CN115083913A (zh) * 2021-03-15 2022-09-20 上海华力集成电路制造有限公司 鳍式场效应晶体管的制造方法
US12237400B2 (en) * 2022-04-06 2025-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device
GB2626990A (en) * 2023-02-10 2024-08-14 Nokia Technologies Oy Apparatus, method and computer program

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727830B2 (en) * 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8828813B2 (en) * 2012-04-13 2014-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Replacement channels
US8963258B2 (en) * 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US9847404B2 (en) * 2013-07-06 2017-12-19 Semiwise Limited Fluctuation resistant FinFET
US9530776B2 (en) * 2014-01-17 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET semiconductor device with germanium diffusion over silicon fins
US9780216B2 (en) * 2014-03-19 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Combination FinFET and methods of forming same
CN105374871B (zh) * 2014-08-22 2020-05-19 联华电子股份有限公司 鳍状结构及其形成方法
KR102259080B1 (ko) * 2014-09-23 2021-06-03 삼성전자주식회사 반도체 소자 및 그 제조방법
US9653605B2 (en) * 2014-10-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device and method for forming the same
TWI637514B (zh) * 2015-04-24 2018-10-01 聯華電子股份有限公司 半導體結構及其製作方法
US9812363B1 (en) * 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
KR102712049B1 (ko) * 2017-01-05 2024-10-02 삼성전자주식회사 반도체 소자
US10734379B2 (en) * 2017-11-30 2020-08-04 Intel Corporation Fin end plug structures for advanced integrated circuit structure fabrication
TWI776911B (zh) * 2018-07-02 2022-09-11 聯華電子股份有限公司 半導體元件及其製作方法
US11075120B2 (en) * 2019-08-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method

Also Published As

Publication number Publication date
US20210351081A1 (en) 2021-11-11
CN112397452A (zh) 2021-02-23
US20240395625A1 (en) 2024-11-28
US11075120B2 (en) 2021-07-27
US20210050267A1 (en) 2021-02-18
US12112986B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
TWI725588B (zh) 半導體裝置的形成方法及半導體裝置
TWI882052B (zh) 半導體裝置及其製造方法
US20210257260A1 (en) Semiconductor Device and Method
TW202046505A (zh) 半導體裝置
US11043576B2 (en) FinFET device and method
TWI878727B (zh) 半導體裝置及其製造方法
US20240395625A1 (en) FinFET Device and Method
TW202133327A (zh) 半導體裝置
TWI807706B (zh) 半導體裝置及其製造方法
US20220359066A1 (en) Semiconductor Device and Method
TWI785661B (zh) 半導體裝置及其形成方法
TW202324611A (zh) 半導體裝置及製造半導體裝置的方法
TWI776376B (zh) 半導體裝置及其形成方法
TW202236435A (zh) 半導體裝置的形成方法
CN113206089B (zh) 半导体器件和方法
TWI865137B (zh) 半導體裝置的形成方法
TWI821698B (zh) 半導體元件及其製造方法
TWI760052B (zh) 形成閘電極的方法、半導體裝置及製造半導體裝置的方法
CN114551578A (zh) 半导体装置和其形成方法
KR20220118284A (ko) 트랜지스터 소스/드레인 접촉부 및 그 형성 방법
CN113113408A (zh) 半导体装置
TWI847344B (zh) 半導體裝置及其製造方法
TWI795774B (zh) 填充結構及其製造方法
TWI824483B (zh) 半導體裝置及其形成方法
TW202324753A (zh) 半導體裝置及其製造方法