[go: up one dir, main page]

TWI762181B - 半導體元件的製造方法 - Google Patents

半導體元件的製造方法 Download PDF

Info

Publication number
TWI762181B
TWI762181B TW110104333A TW110104333A TWI762181B TW I762181 B TWI762181 B TW I762181B TW 110104333 A TW110104333 A TW 110104333A TW 110104333 A TW110104333 A TW 110104333A TW I762181 B TWI762181 B TW I762181B
Authority
TW
Taiwan
Prior art keywords
trench
melting point
filling material
protruding
silicon
Prior art date
Application number
TW110104333A
Other languages
English (en)
Other versions
TW202141592A (zh
Inventor
陳文彥
王立廷
謝宛蓁
盧柏全
黃泰鈞
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202141592A publication Critical patent/TW202141592A/zh
Application granted granted Critical
Publication of TWI762181B publication Critical patent/TWI762181B/zh

Links

Images

Classifications

    • H10W10/014—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/3411—
    • H10P14/416—
    • H10P95/04—
    • H10W10/021—
    • H10W10/17—
    • H10W10/20—
    • H10W20/059—
    • H10W20/062—
    • H10P14/24—
    • H10P14/3211—
    • H10P14/3808—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種方法包括：在基礎結構上方形成第一突出鰭及第二突出鰭，其中溝槽位於第一突出鰭與第二突出鰭之間；沈積延伸至溝槽中的溝槽充填材料；及對溝槽充填材料執行雷射再流製程。在再流製程中，溝槽充填材料具有溫度，溫度高於溝槽充填材料的第一熔點且低於第一突出鰭及第二突出鰭的第二熔點。在雷射再流製程之後，固化溝槽充填材料。方法進一步包括：使溝槽充填材料圖案化，其中溝槽充填材料的剩餘部分形成閘極堆疊的部分；及在閘極堆疊的側上形成源極/汲極區。

Description

半導體元件的製造方法
本揭露是有關於一種半導體元件的製造方法。
在積體電路的製造中，需要充填具有深寬比大於2的窄溝槽而不產生孔隙。其中一種情形係形成假性閘極，此情形包括形成非晶矽層，此非晶矽層被充填至半導體鰭之間的溝槽中。對於此應用，整個非晶矽層需具有高品質且不含孔隙以防止在後續閘極後切割及間隔墊沈積製程期間可能發生的問題。習知地，化學氣相沈積用於形成非晶矽層。然而，所得非晶矽層在窄溝槽頂部具有蕈形部分。這係由於反應氣相無法穿透至深溝槽中。因此，孔隙形成在非晶矽中且延伸至溝槽中。
習知地，為了避免產生孔隙，使用若干方法。例如，可使用自底向上的縫隙充填方法。然而，自底向上的縫隙充填方法需要具有非常高選擇性的反應物。亦可使用退火製程。然而，退火製程需要高於原始熱預算的溫度。沈積及蝕刻循環亦可用於減少孔隙/接縫寬度及長度。然而，此製程係昂貴的且耗時的，且無法完全移除孔隙。
一種半導體元件的製造方法包含：在基礎結構上方形成第一突出鰭及第二突出鰭，其中溝槽位於第一突出鰭與第二突出鰭之間；沈積延伸至溝槽中的溝槽充填材料；對溝槽充填材料執行雷射再流製程，其中在雷射再流製程中，溝槽充填材料具有溫度，溫度高於溝槽充填材料的第一熔點且低於第一突出鰭及第二突出鰭的第二熔點；在雷射再流製程之後，允許溝槽充填材料固化；使溝槽充填材料圖案化，其中溝槽充填材料的剩餘部分形成閘極堆疊的部分；以及在閘極堆疊的側上形成源極/汲極區。
一種半導體元件的製造方法包含：形成延伸至半導體基材中的隔離區；使隔離區凹入，以使得半導體基材的在隔離區之間的部分突出到高於凹入的隔離區以形成突出鰭；沈積矽區，其中矽區延伸至突出鰭之間的溝槽中，且在矽區中形成孔隙；使矽區的頂表面平坦化，其中在平坦化之後，將孔隙密封在矽區中；在孔隙密封在矽區中的情況下，藉由使矽區再流而減小孔隙的大小；以及使矽區圖案化。
一種半導體元件的製造方法包含：將第一材料沈積到突出結構及基層上，其中突出結構突出到高於基層，且將孔隙密封在第一材料中，且其中：第一材料具有第一熔點；突出結構包含具有第二熔點的第二材料；且基層的與第一材料接觸的表面區包含具有第三熔點的第三材料，且 第一熔點低於第二熔點及第三熔點中的兩者；以及使第一材料再流以消除孔隙，其中藉由將輻射投射在第一材料上來執行再流。
10:晶圓
10’:晶圓
20:基材
22:井區
24:淺溝槽隔離區
24A:頂表面
26:半導體條
28:襯墊氧化物層
30:硬遮罩層
36:突出鰭
38:假性閘極介電層
38’:假性閘極介電質
40:溝槽
41:孔隙
42:假性閘極電極層
42’:假性閘極電極
43:再流製程
44:硬遮罩層
44’:硬遮罩
45:接縫
46:閘極間隔墊
47:假性閘極堆疊
50:凹部
54:磊晶區
56:孔隙
58:接觸蝕刻終止層
59:溝槽
60:層間介電質
64:閘極堆疊
70:閘極介電質
72:閘極電極
74:硬遮罩
76:源極/汲極接觸塞
78:源極/汲極矽化物區
80:閘極接觸塞
82:鰭式場效應電晶體
110:基礎結構
112:條帶
113:突出鰭
114:溝槽
116:表面區
118:底層部分
120:溝槽充填材料
122:孔隙
124:再流製程/局部加熱製程
125:溫度調整單元
126,127:加熱交換單元
128:接縫
130:表面區
Temp124:溫度
T1:厚度
H1:高度
H2:高度
W1:寬度
W2:寬度
7B,8B:剖面線
200,300:流程
202,204,206,208,210,212,214,216,218,220,222,224,226,228,230,302,304,306,308,310:製程
當與隨附圖式一起閱讀時根據以下詳細描述將最佳理解本揭露的態樣。應指出，根據行業中的標準實踐，各種特徵未按比例繪製。事實上，為了論述的清楚起見，各種特徵的尺寸可任意增加或減少。
第1圖至第15圖繪示根據一些實施例的在鰭式場效應電晶體(Fin Field-Effect Transistor,FinFET)的形成及對應溝槽充填製程中的中間階段的透視圖及橫截面視圖。
第16圖至第19圖繪示根據一些實施例的在溝槽充填製程的形成中的中間階段的橫截面視圖。
第20圖及第21圖分別繪示根據一些實施例的在充填溝槽的硬遮罩的形成中的平面視圖及橫截面視圖。
第22圖繪示根據一些實施例的用於將導電通孔充填至溝槽中的製程。
第23圖繪示根據一些實施例的用於形成FinFET的製程流程。
第24圖繪示根據一些實施例的溝槽充填製程的製程流程。
以下揭露提供許多不同實施例或實例以用於實現本揭露的不同特徵。以下描述組件及配置的具體實例以簡化本揭露。當然，此等實例僅僅係實例，且不旨在具有限制性。例如，在以下描述中，第一特徵在第二特徵上方或上面的形成可包括將第一特徵及第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複參考數字及/或字母。此重複係為了簡單及清楚的目的，且本身並不決定所論述各種實施例及/或組態之間的關係。
另外，為便於描述，在本文中可使用空間相對術語(諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」及類似者)來描述如圖中所繪示的一個元件或特徵與另一種一或多個元件或一或多個特徵的關係。除了圖中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向設備(旋轉90度或以其他定向)，且同樣可相應地解釋本文所用的空間相對描述詞。
提供根據一些實施例的溝槽充填製程及使用溝槽充填製程形成鰭式場效應電晶體(Fin Field-Effect Transistor,FinFET)的製程。根據本揭露的一些實施例，溝槽充填製程包括：將溝槽充填材料沈積至溝槽中；及執行退火製程以使溝槽充填材料再流以便減少或消除溝 槽中的孔隙。本文所論述的實施例係為了提供使得能夠進行或使用本揭露的標的的實例，且一般技藝人士將容易理解可在維持在不同實施例的涵蓋範疇內的同時進行的修改。貫穿各種視圖及說明性實施例，相同附圖標號用於指代相同元件。儘管方法實施例可被論述為以特定次序執行，其他方法實施例可以任何邏輯次序執行。
第1圖至第15圖繪示根據本揭露的一些實施例的在FinFET的形成中的中間階段的橫截面視圖。對應製程亦在第23圖所示的製程流程中示意性地反映。
在第1圖中，提供基材20。基材20可以係半導體基材，諸如塊狀半導體基材、絕緣體上半導體(Semiconductor-On-Insulator,SOI)基材、或類似者，該半導體基材可以係摻雜的(例如，摻雜有p型或n型摻雜劑)或無摻雜的。半導體基材20可以係晶圓10(諸如矽晶圓)的一部分。一般地，SOI基材係形成在絕緣體層上的半導體材料層。絕緣體層可以係例如隱埋氧化物(Buried Oxide,BOX)層、氧化矽層、或類似者。絕緣體層設置在基材上，通常係矽基材或玻璃基材。亦可使用其他基材，諸如多層基材或梯度基材。在一些實施例中，半導體基材20的半導體材料可包括：矽；鍺；化合物半導體，包括碳摻雜矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；或它們的組合。
進一步參考第1圖，井區22形成在基材20中。相應製程被繪示為如第23圖所示的製程流程200中的製程202。根據本揭露的一些實施例，井區22係經由將p型雜質植入基材20中而形成的p型井區，該p型雜質可以係硼、銦、或類似者。根據本揭露的其他實施例，井區22係經由將n型雜質植入基材20中而形成的n型井區，該n型雜質可以係磷、砷、或類似者。所得井區22可延伸至基材20的頂表面。n型雜質濃度或p型雜質濃度可等於或小於1018cm-3，諸如在約1017cm-3與約1018cm-3之間的範圍內。
參考第2圖，隔離區24被形成為自基材20的頂表面延伸至基材20中。隔離區24另選地在下文被稱為淺溝槽隔離(Shallow Trench Isolation,STI)區。相應製程被繪示為如第23圖所示的製程流程200中的製程204。基材20的介於相鄰STI區24之間的部分被稱為半導體條26。為了形成STI區24，襯墊氧化物層28及硬遮罩層30形成在半導體基材20上，然後被圖案化。襯墊氧化物層28可以係由氧化矽形成的薄膜。根據本揭露的一些實施方案，襯墊氧化物層28在熱氧化製程中形成，其中半導體基材20的頂表面層被氧化。襯墊氧化物層28充當半導體基材20與硬遮罩層30之間的膠合層。襯墊氧化物層28亦可充當用於對硬遮罩層30進行蝕刻的蝕刻終止層。根據本揭露的一些實施例，硬遮罩層30由氮化矽例如使用原子層沈積(Atomic Layer Deposition,ALD)、低壓 化學氣相沈積(Low-Pressure Chemical Vapor Deposition,LPCVD)、電漿增強化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition,PECVD)、或類似者而形成。光致抗蝕劑(未示出)形成在硬遮罩層30上，然後被圖案化。接著使用圖案化的光致抗蝕劑使硬遮罩層30圖案化為蝕刻遮罩以形成如第2圖所示的硬遮罩層30。
接下來，使用圖案化的硬遮罩層30作為蝕刻遮罩以對襯墊氧化物層28及基材20進行蝕刻，之後用一或多種介電材料充填基材20中的所得溝槽。執行平坦化製程諸如化學機械拋光(Chemical Mechanical Polish,CMP)製程或機械研磨製程以移除介電材料的多餘部分，且一或多種介電材料的剩餘部分係STI區24。STI區24可包括襯套介電質(未示出)，襯套介電質可以係經由基材20的表面層的熱氧化形成的熱氧化物。襯套介電質亦可以係使用例如原子層沈積(Atomic Layer Deposition,ALD)、高密度電漿化學氣相沈積(High-Density Plasma Chemical Vapor Deposition,HDPCVD)或化學氣相沈積(Chemical Vapor Deposition,CVD)形成的沈積的氧化矽層、氮化矽層、或類似者。STI區24亦可包括襯套氧化物上方的介電材料，其中介電材料可使用流動化學氣相沈積(Flowable Chemical Vapor Deposition,FCVD)、旋轉塗佈、或類似者而形成。襯套介電質上方的介電材料可包括根據一些實施例的氧化矽。
硬遮罩層30的頂表面及STI區24的頂表面可以係彼此實質上齊平的。半導體條26介於相鄰STI區24之間。根據本揭露的一些實施例，半導體條26係原始基材20的部分，且因此半導體條26的材料與基材20的材料相同。根據本揭露的一些實施例，半導體條26係藉由以下方式形成的替代條：對基材20的介於STI區24之間的部分進行蝕刻以形成凹部，及執行磊晶以在凹部中再生長另一種半導體材料。因此，半導體條26由不同於基材20的材料的半導體材料形成。根據一些實施例，半導體條26由鍺化矽、碳化矽或III-V化合物半導體材料形成。
參考第3圖，STI區24被凹入以形成溝槽40。半導體條26的頂部部分突出高於STI區24的剩餘部分的頂表面24A以形成突出鰭36。相應製程被繪示為如第23圖所示的製程流程200中的製程206。蝕刻可使用乾蝕刻製程來執行，其中例如HF3及NH3用作蝕刻氣體。在蝕刻製程期間，可產生電漿。亦可包括氬。根據本揭露的一些實施例，使用濕蝕刻製程來執行STI區24的凹入化。蝕刻化學品可包括例如HF。
在以上所繪示的實施例中，可藉由任何合適的方法使鰭圖案化。例如，可使用一或多個微影術製程(包括雙圖案化製程或多圖案化製程)使鰭圖案化。一般地，雙圖案化製程或多圖案化製程結合了微影術製程及自對準製程，從而允許形成具有例如小於可使用單次直接微影術製程另外獲得的節距的圖案。例如，在一個實施例中，犧牲層形成 在基材上方且使用微影術製程被圖案化。使用自對準製程在圖案化犧牲層旁邊形成間隔墊。接著移除犧牲層，然後可使用剩餘間隔墊或芯軸以使鰭圖案化。
參考第4圖，形成假性閘極介電層38。相應製程被繪示為如第23圖所示的製程流程200中的製程208。根據本揭露的一些實施例，使用保形沈積製程形成假性閘極介電層38，此保形沈積製程可包括原子層沈積(Atomic Layer Deposition,ALD)、化學氣相沈積(Chemical Vapor Deposition,CVD)、或類似者。假性閘極介電層38的材料可包括氧化矽、氮化矽、碳氮化矽、或類似者。在使用保形沈積製程的情況下，假性閘極介電層38的水平部分的水平厚度及垂直部分的垂直厚度彼此相等或實質上彼此相等，例如，帶有小於水平厚度的約20%的差。根據一些實施例，假性閘極介電層38的厚度T1在約1nm與約10nm之間的範圍內。根據一些實施例，假性閘極介電層38藉由使突出鰭36的表面部分氧化(例如，使用熱氧化製程)而形成。所得假性閘極介電層38將形成在突出鰭36的曝露表面上而不形成在STI區24的頂表面上。
第5圖至第7圖繪示假性閘極電極層42的形成，該假性閘極電極層42充填如第4圖所示的溝槽40。對應形成製程因此亦被稱為溝槽充填製程。參考第5圖，沈積假性閘極電極層42。相應製程被繪示為如第23圖所示的製程流程200中的製程210。假性閘極電極層42可由非晶矽、聚矽、或聚矽及非晶矽的混合物形成或包含非晶矽、 聚矽、或聚矽及非晶矽的混合物，且亦可使用其他材料。應瞭解，儘管矽用作溝槽充填材料的實例，但如本揭露中所論述的溝槽充填方法可適用於除了矽以外的材料。例如，根據一些實施例可使用鍺或矽鍺。
可使用保形沈積製程假性閘極電極層42，此保形沈積製程可以係ALD、CVD、LPCVD、或類似者。沈積亦可以係非保形沈積製程。形成可包括沈積矽晶種層，然後在矽晶種層上生長更多矽。根據本揭露的一些實施例，使用含矽前驅物諸如SiH3-N((CH-CH3)2)2來沈積矽晶種層。在矽晶種層的形成之後，可使用含矽前驅物諸如二矽烷(Si2H6)、甲矽烷(SiH4)、二矽烷及甲矽烷的混合物、或類似前驅物在晶種層上生長矽。用於使用二矽烷生長矽層的溫度可在約300℃與約450℃之間的範圍內。用於使用甲矽烷生長矽層的溫度可在約400℃與約600℃之間的範圍內。視溫度、假性閘極電極層42的生長速率及其他製程條件而定，假性閘極電極層42可以係非晶矽層、聚矽層、或它們的混合物。
根據其中有待沈積鍺的一些實施例，對應前驅物包括含鍺及氫前驅物(可表達為GexH2x+2(其中x係等於或大於1的整數))，或另一種含鍺前驅物。例如，前驅物可包括二鍺烷(Ge2H6)、甲鍺烷(GeH4)、二鍺烷及甲鍺烷的混合物、或類似者。當矽鍺有待沈積時，除了含鍺前驅物外亦可包括如以上所提及的含矽前驅物。
根據一些實施例，假性閘極電極層42的沈積係單 步驟沈積製程，其中沒有附加的製程諸如回蝕製程被插入單步驟沈積製程中。孔隙41得以產生，且可被完全密封在假性閘極電極層42內。根據一些實施例，孔隙41未被密封，且孔隙41的頂端曝露於上覆真空環境(例如，相應真空室的內部空間)。孔隙41可為條狀，這些條狀具有平行於突出鰭36之縱向方向的縱向方向。
接下來，參考第6圖，執行經由退火製程達成的再流製程43。相應製程被繪示為如第23圖所示的製程流程200中的製程212。在再流製程43中，輻射源諸如雷射產生器、紫外線光產生器、或類似者用於自頂側加熱假性閘極電極層42。請參考第16圖至第19圖所論述之再流製程43的細節，本文在此不再重複。再流致使假性閘極電極層42被熔化，且其因此流動以充填孔隙41。根據一些實施例，孔隙41被完全充填且因此藉由再流製程43被消除。根據一些實施例，孔隙41的體積減小，且多半被消除，除了接縫45留有剩餘者，如第7圖所示。使用虛線繪示接縫45為表達其狀態視製程條件而定，接縫45可能存在或可能不存在，如將在後續段落中所論述。根據一些實施例，在再流製程43之後，執行平坦化製程諸如機械研磨製程或CMP製程以使假性閘極電極層42的頂表面齊平。
亦如第7圖所示，硬遮罩層44被沈積在假性閘極電極層42上。硬遮罩層44可由氮化矽、氧化矽、氧碳氮化矽、或它們的多層形成或包含氮化矽、氧化矽、氧碳氮化矽、或它們的多層。接著例如使用圖案化光致抗蝕劑(未 展示)作為蝕刻遮罩對硬遮罩層44執行圖案化製程。所得硬遮罩被稱為硬遮罩44’，如第8圖所示。
圖案化硬遮罩44’用作蝕刻遮罩以蝕刻底層的假性閘極電極層42(第7圖)及假性閘極介電層38。假性閘極電極42’及假性閘極介電質38’從而得以形成，如第8圖所示，且統稱為假性閘極堆疊47。相應製程被繪示為如第23圖所示的製程流程200中的製程214。使用各向異性蝕刻製程執行蝕刻。可使用製程氣體執行假性閘極電極層42(該假性閘極電極層42可由非晶矽、聚矽、或類似者形成)的蝕刻，此製程氣體包含C2F6、CF4、SO2，HBr、Cl2、及O2的混合物，或HBr、Cl2、O2、及CF2的混合物等。
接下來，如第9圖所示，閘極間隔墊46形成在假性閘極堆疊47的側壁上。相應製程被繪示為如第23圖所示的製程流程200中的製程216。根據本揭露的一些實施例，閘極間隔墊46由一或多種介電材料(諸如氮化矽、碳氮化矽、或類似者)形成，且具有單層結構或具有複數個介電層的多層結構。
接下來，對突出鰭36的未由假性閘極堆疊47及閘極間隔墊46覆蓋的部分進行蝕刻，從而得到第10圖所示的結構。相應製程被繪示為如第23圖所示的製程流程200中的製程218。凹入化可以係各向異性的，且因此突出鰭36的在假性閘極堆疊47及閘極間隔墊46正下方的部分受到保護且不會被蝕刻。根據一些實施例，凹入的半 導體條26的頂表面可低於STI區24的頂表面24A。相應地形成凹部50。凹部50包含位於假性閘極堆疊47的相反側上的一些部分及在突出鰭36的剩餘部分之間的一些部分。
接下來，藉由在凹部50中選擇性地生長(經由磊晶)半導體材料形成磊晶區(源極區/汲極區)54，從而得到第11圖中的結構。相應製程被繪示為如第23圖所示的製程流程200中的製程220。視所得FinFET係p型FinFET還係n型FinFET而定，p型或n型雜質可隨磊晶的進行而原位摻雜。例如，當所得FinFET係p型FinFET時，矽鍺硼(silicon germanium boron,SiGeB)、矽硼(silicon boron,SiB)、或類似者可得以生長。相反地，當所得FinFET係n型FinFET時，矽磷(silicon phosphorous,SiP)、矽碳磷(silicon carbon phosphorous,SiCP)、或類似者可得以生長。根據本揭露的一些實施例，磊晶區54包含III-V化學物半導體，諸如GaA、InP、GaN、InGaA、InAlA、GaSb、AlSb、AlA、AlP、GaP、它們的組合、或它們的多層。在凹部50充填磊晶區54之後，磊晶區54進一步磊晶生長致使磊晶區54水平地膨脹，且形成刻面。磊晶區54的進一步生長亦致使相鄰磊晶區54彼此合併。可產生孔隙(氣隙)56。
在磊晶製程之後，磊晶區54可進一步植入有p型或n型雜質以形成源極區及汲極區，源極區及汲極區亦使 用參考標號54來標示。根據本揭露的一些實施例，當磊晶區54在磊晶期間原位摻雜有p型或n型雜質時略過植入步驟。
第12圖繪示在接觸蝕刻終止層(Contact Etch Stop Layer,CESL)58及層間介電質(Inter-Layer Dielectric,ILD)60的形成之後結構的透視圖。相應製程被繪示為如第23圖所示的製程流程200中的製程222。CESL 58可由氧化矽、氮化矽、碳氮化矽、或類似者形成，且可使用CVD、ALD、或類似者來形成。ILD 60可包括使用例如FCVD、旋轉塗佈、CVD或另一種沈積方法而形成的介電材料。ILD 60可由含氧介電材料形成，此含氧介電材料可以係基於氧化矽的材料，諸如正矽酸鹽乙酯(Tetra Ethyl Ortho Silicate,TEOS)氧化物、磷矽酸鹽玻璃(Phospho-Silicate Glass,PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass,BSG)、硼摻雜磷矽酸鹽玻玻璃(Boron-Doped Phospho-Silicate Glass,BPSG)、或類似者。可執行平坦化製程諸如CMP製程或機械研磨製程以使ILD 60、假性閘極堆疊47、及閘極間隔墊46的頂表面彼此齊平。
接著移除硬遮罩44’、假性閘極電極42’、及假性閘極介電質38’，從而在閘極間隔墊46之間形成溝槽59，如第13圖所示。相應製程被繪示為如第23圖所示的製程流程200中的製程224。
第14圖繪示替代閘極堆疊64的形成。相應製程 被繪示為如第23圖所示的製程流程200中的製程226。閘極堆疊64包括閘極介電質70及閘極電極72。閘極介電質70可包括介面層(Interfacial Layer,IL，未單獨示出)及高k介電層(未示出)。IL形成在突出鰭36的曝露表面上，且可包括氧化物層(諸如氧化矽層)，該氧化物層經由突出鰭36的熱氧化、化學氧化製程或沈積製程而形成。高k介電層包括高k介電材料，諸如氧化鉿、氧化鑭、氧化鋁、氧化鋯、或類似者。高k介電材料的介電常數(k值)高於3.9，且可高於約7.0。根據本揭露的一些實施例，使用ALD、CVD、或類似者形成高k介電層。
根據一些實施例，閘極電極72包括堆疊層，這些堆疊層可包括擴散阻障層(封蓋層)及擴散阻障層上方的一或多個功函數層。擴散阻障層可由氮化鈦形成，此氮化鈦可(或可不)摻雜有矽。功函數層判定閘極電極的功函數，且包括至少一個層或由不同材料形成的複數個層。功函數層的具體材料可根據相應FinFET係n型FinFET還係p型FinFET而選擇。例如，當FinFET係n型FinFET時，功函數層可包括TaN層及在TaN層上方的鈦鋁(titanium aluminum,TiAl)層。當FinFET係p型FinFET時，功函數層可包括TaN層、在TaN層上方的TiN層、及在TiN層上方的含TiAl層。在沈積封蓋層及功函數層之後，可形成膠合層，此膠合層可以係另一個TiN層。可使用CVD形成膠合層。金屬充填區接著形成在堆疊層上且完全充填溝槽59(第13圖)。金屬充填區的形成可 經由CVD、ALD、物理氣相沈積(Physical Vapor Deposition,PVD)、或類似者達成，且金屬充填區可由鈷、鎢、它們的合金或其他金屬或金屬合金形成或包含鈷、鎢、它們的合金或其他金屬或金屬合金。
接下來，執行平坦化諸如CMP製程或機械研磨製程，以使得閘極堆疊64的頂表面與ILD 60的頂表面共面。在後續製程中，閘極堆疊64被回蝕，從而得到形成在相反閘極間隔墊46之間的凹部。接下來，硬遮罩74形成在替代閘極堆疊64上方。相應製程被繪示為如第23圖所示的製程流程200中的製程228。根據本揭露的一些實施例，硬遮罩74的形成包括用以形成毯狀介電材料的沈積製程、及用以移除閘極間隔墊46及ILD 60上方的過剩介電材料的平坦化製程。硬遮罩74可由例如氮化矽或其他類似介電材料形成。
第15圖繪示在後續製程中形成的特徵中的一些，這些特徵可包括源極/汲極接觸塞76、源極/汲極矽化物區78、及閘極接觸塞80。相應製程被繪示為如第23圖所示的製程流程200中的製程230。本文未論述製程的細節。因此形成了FinFET 82。
第16圖至第19圖繪示根據一些實施例的溝槽充填製程中的中間階段的橫截面視圖，其中溝槽充填材料(諸如矽)充填至溝槽中。相應製程流程如第24圖中的流程300所示。應瞭解，假性閘極電極層42的形成(第7圖)係第16圖至第19圖所示的製程的應用。
第16圖繪示根據一些實施例的包括溝槽114的基礎結構110的形成。相應製程被繪示為如第24圖所示的製程流程300中的製程302。條帶112形成為延伸至基礎結構110中。當自頂部觀察時，條帶112可以係伸長條，且第16圖所示的平面垂直於條帶112的縱向方向。條帶112的一些部分突出到高於基礎結構110的頂表面以形成突出鰭113。溝槽114在突出鰭113之間。根據本揭露的一些實施例，溝槽114的深寬比(深度與寬度之比率)大於2，且可大於3，且可進一步介於約3與約10之間。
基礎結構110包括表面區116及底層部分118。應瞭解，表面區116及突出鰭113中的每一者可由均質材料形成，或可具有包括由不同材料形成的多個層及/或區的多層(及/或多區)結構。例如，突出鰭113可包括一或多種材料，包括SiO2、SiN、HfO2、TiN、W、晶體Si、TaN、及或它們的任意組合。表面區116可包括一或多種材料，包括SiO2、HfO2、TiN、TaN、W、及或它們的任意組合。可使用選自濺射、CVD或ALD、流動CVD(Flowable CVD,FCVD)、ECP蒸發、PVD及類似者的方法形成突出鰭113及表面區116。
根據本揭露的一些實施例，如第16圖至第19圖所示的溝槽充填製程用於形成如第7圖所示的假性閘極電極層42。因此，第16圖至第19圖中的晶圓10’對應於第7圖中的晶圓10。結合假性閘極介電層38的在突出鰭36上的部分，第16圖中的突出鰭113可對應於第7圖中 的突出鰭36。基礎結構110對應於STI區24、塊狀基材20、及半導體條26，及可能地假性閘極介電層38的水平部分，如第7圖所示。表面區116可對應於STI區24。形成的溝槽充填材料120(第19圖)對應於第7圖中的假性閘極電極層42。
應瞭解，第7圖係結構的實例，對此結構執行溝槽充填製程，而可對其他結構執行根據本揭露的實施例的溝槽充填製程。例如，溝槽充填製程可在前道工序(Front-End-of-Line,FEOL)製程(包括電晶體的形成的製程及在電晶體的形成之前的製程)或在後道工序(Back-End-of-Line,BEOL)製程(在電晶體的形成(包括互連結構的形成)之後執行的製程)中執行。
參考第17圖，執行沈積製程以沈積溝槽充填材料120。相應製程被繪示為如第24圖所示的製程流程300中的製程304。溝槽充填材料120可以係半導體材料、導電材料諸如金屬材料、介電材料、或類似者。例如，溝槽充填材料120可包括純的或實質上純的非晶矽(例如，具有大於約95%的矽原子百分比)、純的或實質上純的非晶鍺(例如，具有大於約95%的鍺原子百分比)、矽鍺、銅、類似材料、或它們的任意組合。視溝槽充填材料120的材料而定，可使用CVD、PVD、PECVD、ALD、LACVD、或其他適用材料來執行沈積製程。當由矽、鍺、或矽鍺形成或包含矽、鍺、或矽鍺時，形成製程及對應前驅物可以係如參考第5圖所論述。執行沈積，直至溝槽充填材料120 的頂表面高於突出鰭113的頂表面為止。根據一些實施例，在連續製程中沈積溝槽充填材料120，其中沒有其他製程諸如蝕刻製程、退火製程等插入溝槽充填材料120的沈積製程中。可在真空環境或大氣環境中執行沈積製程。
由於溝槽114的高深寬比，溝槽充填材料120中可能會產生孔隙122。孔隙122的頂端可被封閉，以使得孔隙122可被完全密封在溝槽充填材料120中。在此等實施例中，孔隙122係真空孔隙或空氣間隙。根據一些實施例，可能存在頂端的孔隙122中的一些或全部的頂端曝露於外部環境。根據一些實施例，孔隙122的寬度W1大於約1nm，且孔隙122的高度H1大於約3nm。
根據一些實施例，突出鰭113(及條帶112)具有第一熔點MP113，且表面區116具有第二熔點MP116。當突出鰭113包括由不同材料形成的複數個層(或區)時，熔點MP113係在突出鰭113中具有最低熔點的層/區的熔點。相似地，當表面區116包括由不同材料形成的多於一個層/區時，熔點MP116係在表面區116中具有最低熔點的層/區的熔點。例如，在用於形成突出鰭113的候選材料當中，SiO2具有1,710℃的熔點，晶體係具有1,412℃的熔點，且SiN具有1,900℃的熔點。在用於形成表面區116的候選材料當中，HfO2具有2,758℃的熔點，鎢具有3,422℃的熔點，TiN具有2,930℃的熔點，且TaN具有3,090℃的熔點。
溝槽充填材料120具有低於熔點MP113及 MP116中的兩者的第三熔點MP120。例如，在用於形成溝槽充填材料120的候選材料當中，晶體鍺具有937℃的熔點，非晶矽具有在約1,000℃與約1,100℃之間的範圍內的熔點，非晶鍺具有約700℃的熔點，非晶SiGe具有在700℃與約1,100℃之間的熔點，且銅具有1,083℃的熔點。此外，差異(MP113至MP120)及差異(MP116至MP120)中的兩者可足夠高，以使得在溝槽充填材料120的後續再流中，提供適當製程餘裕以確保表面區116及突出鰭113不會被熔化。例如，差異(MP113至MP120)及差異(MP116至MP120)中的兩者可大於約100℃，且可在約100℃與約300℃之間的範圍內。
參考第18圖，執行局部加熱製程124，以使得例如使溝槽充填材料120再流。相應製程被繪示為如第24圖所示的製程流程300中的製程308。可使用加熱交換單元126執行局部加熱製程124，此加熱交換單元126可以係輻射源諸如雷射產生器、離子束產生器、電子束產生器、紫外線(UV)光產生器、或類似者。貫穿說明書內文，術語「局部加熱」係指以下製程，其中相應晶圓10’的頂部部分(此頂部部分包括溝槽充填材料120)被加熱至等於或高於熔點MP120的溫度，而晶圓10’的底層部分118(若被加熱)處於低於熔點MP120的溫度。晶圓10’的底部部分可能不會被直接加熱，或可如後續段落中所論述被加熱。貫穿說明書，局部加熱製程124亦稱為再流製程124。
根據一些實施例，使用脈衝雷射執行局部加熱製程， 該脈衝雷射可以係XeCl雷射、ArF雷射、KrF雷射、紅寶石雷射、或類似者。雷射能可在約0.1mJ/cm2與約10mJ/cm2之間的範圍內。脈衝持續時間短於約1微秒，且可在約10ns與約990ns之間的範圍內，對溝槽充填材料120的一部分施加的脈衝可以係單個脈衝或多個脈衝的組合。根據一些實施例，對對應晶圓的一個區施加脈衝雷射，且雷射的光點大小可覆蓋一個晶粒、一個晶粒的小部分、或複數個晶粒。例如，可對晶圓10的一個區域施加脈衝雷射以致使溝槽充填材料120在此區域中熔化，然後移動至下一個區域以重複脈衝雷射熔化製程。逐區域執行脈衝雷射熔化製程，直至晶圓10’的所有區域被覆蓋為止。根據一些實施例，使用可用於掃描晶圓10’的離子束、電子束、雷射束、或類似者來執行再流製程。在再流製程中，溝槽充填材料120被加熱至在約300℃與約1,300℃之間的範圍內的溫度，且溫度等於或高於熔點MP120，且低於熔點MP113及MP116中的兩者。
根據一些實施例，其中第17圖中的實施例適用於第5圖中的示例性實施例，溝槽充填材料120係閘極電極層42，且第18圖中的再流製程124係第6圖所示的再流製程43。
在再流製程中，溝槽充填材料120的至少上部分且可能地整體被熔化。在整個再流製程中，突出鰭113(及條帶112的下部分)、表面區116、及底層部分118保持為固體且未熔化。為了消除或至少顯著地減少孔隙122， 熔化的部分至少延伸至孔隙122的底部，且可延伸至溝槽充填材料120的底部。模擬結果指示熔化的部分的深度與若干因素有關，這些若干因素包括能量密度、脈衝的長度等。雷射的吸收深度係約10nm，且溝槽充填材料120的高於此深度的部分直接地接收雷射能量，且溝槽充填材料120的更深部分經由傳導自相應上部分接收能量。在能量密度增加的情況下，吸收深度內的表面部分接收更多能量，且更低部分亦可接收更多能量(經由傳導)，且因此可在更低部分中達成更高溫度。例如，在能量密度係約0.4J/cm2的情況下，溝槽充填材料120的達到1,170℃或更高溫度的部分可具有在約115nm與約135nm之間的深度。作為比較，在能量密度係約0.44J/cm2的情況下，溝槽充填材料120的達到1,290℃(這致使晶體係完全熔化)或更高溫度的部分可具有在約135nm與約155nm之間的深度。在能量密度係約0.9J/cm2的情況下，溝槽充填材料120的達到2,600℃或更高溫度的部分可具有在約135nm與約155nm之間的深度。此指示在能量密度增加的情況下，可達成更高溫度及更大熔化深度。
脈衝雷射具有在雷射脈衝中的能量分佈(而不係貫穿整個脈衝的固定功率密度值)，其中在開始雷射脈衝之後，雷射能量密度逐漸地增加至峰值，然後減小至零。就給定能量密度而言，在脈衝持續時間增加的情況下，能量分佈致使溝槽充填材料120的熔化部分向下延伸，直至到達最深點位置，然後溝槽充填材料120自底部朝頂部冷卻且固 化。因此，調整再流製程，以使得當熔化部分到達最低水平時，熔化部分的底部與孔隙122的底部至少齊平且可低於孔隙122的底部。
根據一些實施例，在再流製程中，溝槽充填材料120整體被完全熔化。根據一些實施例，在再流製程中，溝槽充填材料120的上部分(這些上部分高於孔隙122的底部)被完全熔化，而低於孔隙122的底部的下部分被部分地熔化或保持為固體。當下部分被部分地熔化時，其意指部分熔化的部分包括與固體混合的液體。
進一步參考第18圖，提供溫度調整單元125，該溫度調整單元125可放置成下伏於晶圓10’且接觸晶圓10’。溫度調整單元125用於藉由加熱晶圓10’或冷卻晶圓10’調整晶圓10’的溫度。相應製程被繪示為如第24圖所示的製程流程300中的製程306。溫度調整單元125可包括用以加熱或冷卻晶圓10’的加熱交換單元126。根據一些實施例，不提供溫度調整單元125，且晶圓10’不會接收除了自加熱交換單元126接收的加熱之外的附加的冷卻或加熱。因此，以虛線框展示製程306以指示可執行或可不執行此製程。
根據一些實施例，溫度調整單元125係加熱單元，且加熱交換單元127係加熱器，此加熱器可以係加熱線圈或包括加熱線圈。溫度調整單元125可加熱晶圓10’，且溝槽充填材料120的溫度被預熱至低於熔點MP120的溫度。由於加熱係用於加熱整個晶圓10’的全域加熱製程， 因此亦會加熱突出鰭113及表面區116的溫度。溝槽充填材料120由溫度調整單元125加熱至溫度Temp124。根據一些實施例，溫度差(MP120至Temp124)足夠低，以使再流製程快速且容易進行，且足夠高以維持少量之全域加熱所致的熱預算。因此，雷射再流製程非常適合前道工序(front-end-of-line,FEOL)、中道工序(middle-end-of-line,MEOL)及後道工序(back-end-of-line,BEOL)製程。根據一些實施例，溫度差(MP120至Temp124)在約100℃與約300℃之間的範圍內。可在局部加熱製程124的開始時間之前或同時開始使用溫度調整單元125的加熱製程。由於晶圓10’已經達到更高溫度，因此當局部加熱製程124開始時，溝槽充填材料120的溫度已經更接近熔點MP120，且因此再流製程是更容易的。
根據一些實施例，溫度調整單元125(根據此等實施例的加熱單元)，而不係包含線圈，亦係用以自與加熱交換單元126的側相反的側(例如，繪示的底側)加熱晶圓10’的輻射源。
根據一些實施例，溫度調整單元125係冷卻單元，且加熱交換單元127係冷卻器，此冷卻器可以係或可包括冷卻導管，冷卻劑諸如冷卻的去離子水、冷卻油、冷卻空氣、或類似者在該冷卻導管中傳導。溝槽充填材料120藉由溫度調整單元125冷卻至低於室溫的溫度(例如，低於21℃)。由於冷卻係用於冷卻整個晶圓10’的全域冷卻製 程，因此當局部加熱製程124開始時亦會降低突出鰭113及表面區116的溫度。根據一些實施例，冷卻使晶圓10’的溫度減少約50℃至約100℃。由於冷卻比加熱花費更長時間，因此可在局部加熱製程的開始時間之前(或同時)開始使用溫度調整單元125的冷卻製程。冷卻可防止表面區116及突出鰭113熔化。
第19圖繪示在再流製程124之後的所得溝槽充填材料120。根據一些實施例，孔隙122由於在再流製程期間溝槽充填材料120的品質流動而被完全移除，且未留有接縫。根據一些實施例，可能存在接縫128。寬度W2及高度H2分別小於孔隙122的寬度W1及高度H1(第17圖)。例如，寬度W2可小於約1nm，且可小於寬度W1的約20%。實驗結果已經揭示，由於再流製程124的短持續時間，因此再流製程124不會導致溝槽充填材料120的可覺氧化。在再流製程124之後，固化溝槽充填材料120。相應製程被繪示為如第24圖所示的製程流程300中的製程310。固化可藉由允許晶圓10’自然地冷卻而達成，或可藉助於溫度調整單元125來執行，溫度調整單元125包含根據此等實施例的冷卻器。
將瞭解，溝槽充填製程包括再流製程可用於形成其他結構。例如，根據如第20圖及第21圖所示的一些實施例，表面區116係導電層或半導體層的部分，這些部分可由摻雜矽、鋁、鎳、或類似者形成。溝槽充填材料120係硬遮罩層，該硬遮罩層可由非晶矽、非晶鍺、矽鍺合金、 或類似者形成。使用如第16圖至第19圖所示的製程沈積溝槽充填材料120，以使得所得溝槽充填材料120不含或實質上不含孔隙。接著例如經由微影術製程使溝槽充填材料120圖案化，從而形成如第20圖及第21圖所示的結構。在後續製程中，溝槽充填材料120用作硬遮罩已使表面區116圖案化。
第22圖繪示一些實施例，其中表面區130係導電層諸如矽化物區、金屬層、或類似者。突出鰭113可以係介電鰭。溝槽充填材料120形成導電通孔，導電通孔可由銅或其他低熔點導電材料形成或包含銅或其他低熔點導電材料。使用如第16圖至第19圖所示的製程沈積溝槽充填材料120，然後例如經由微影術製程使該溝槽充填材料120圖案化。在此等製程中，溝槽充填材料120被加熱至一溫度以減少或消除孔隙，該溫度低於溝槽充填材料120的熔點且高於突出鰭113及表面區116的熔點。
本揭露的實施例可適用於其他應用，例如以用於改良階梯覆蓋。例如，第17圖所示的結構可包括第17圖的左部分上的突出結構(與113相似)，且不包括第17圖的又部分上的突出結構。當沈積溝槽充填材料120時，根據此等實施例的溝槽充填材料120可或可不具有孔隙。然而，仍可執行再流製程124，以使得溝槽充填材料120的在突出結構113頂部的第一部分朝向溝槽充填材料120的在基礎結構110上的第二部分流動。第一部分及第二部分的頂表面之間的高度差得以減小。
本揭露的實施例具有一些有利特徵。藉由執行再流製程，可完全消除或顯著減少沈積的溝槽充填材料中的孔隙。可改良階梯覆蓋。該製程具有低成本及高生產量。
根據本揭露的一些實施例，一種方法包括：在基礎結構上方形成第一突出鰭及第二突出鰭，其中溝槽位於第一突出鰭與第二突出鰭之間；沈積延伸至溝槽中的溝槽充填材料；對溝槽充填材料執行雷射再流製程，其中在雷射再流製程中，溝槽充填材料具有一溫度，此溫度高於溝槽充填材料的第一熔點且低於第一突出鰭及第二突出鰭的第二熔點；在雷射再流製程之後，允許溝槽充填材料固化；使溝槽充填材料圖案化，其中溝槽充填材料的剩餘部分形成閘極堆疊的一部分；及在閘極堆疊的一側上形成源極/汲極區。在一個實施例中，在再流製程之前，孔隙存在於溝槽充填材料中，且在再流製程之後，孔隙的大小至少部分地減小。在一個實施例中，在再流製程之後，消除孔隙。在一個實施例中，其中第一突出鰭及第二突出鰭由結晶矽形成，且溝槽充填材料包含非晶矽。在一個實施例中，該方法進一步包括：在固化溝槽充填材料之後，使溝槽充填材料平坦化；及使溝槽充填材料圖案化以形成條帶。在一個實施例中，該方法進一步包括：在條帶的側壁上形成閘極間隔墊；移除條帶以在閘極間隔墊之間形成附加的溝槽；及在附加的溝槽中形成替代閘極堆疊。在一個實施例中，基礎結構包含表面介電區，其中溝槽充填材料接觸表面介電區，且其中在再流製程中，溝槽充填材料的溫度進一步 低於表面介電區的第三熔點。在一個實施例中，該方法進一步包括以下步驟：在再流製程中加熱或冷卻基礎結構及溝槽充填材料。在一個實施例中，在開始再流製程之前開始加熱或冷卻基礎結構及溝槽充填材料。在一個實施例中，在開始再流製程的同時開始加熱或冷卻基礎結構及溝槽充填材料。
根據本揭露的一些實施例，一種方法包括：形成延伸至半導體基材中的隔離區；使隔離區凹入，以使得半導體基材的在隔離區之間的部分突出到高於凹入的隔離區以形成突出鰭；沈積矽區，其中矽區延伸至突出鰭之間的溝槽中，且在矽區中形成孔隙；使矽區的頂表面平坦化，其中在平坦化之後，將孔隙密封在矽區中；在將孔隙密封在矽區中的情況下，減小孔隙的大小；及使矽區圖案化。在一個實施例中，矽區包含非晶矽。在一個實施例中，減小孔隙的大小包含用以使矽區再流的再流製程。在一個實施例中，矽區包含高於孔隙的底部的第一部分、及低於孔隙的底部的第二部分，且再流製程導致第一部分被熔化，且第二部分貫穿再流製程保持為固體。在一個實施例中，在再流製程中，將矽區加熱到一溫度，該溫度高於矽區的第一熔化溫度且低於突出鰭及隔離區的第二熔點。在一個實施例中，在減小孔隙的大小之前，將孔隙完全密封在矽區內。
根據本揭露的一些實施例，一種方法包括：將第一材料沈積至突出結構及基層上，其中突出結構突出到高於 基層，且將孔隙密封在第一材料中，且其中第一材料具有第一熔點；突出結構包含具有第二熔點的第二材料；且基層的與第一材料接觸的表面區包含具有第三熔點的第三材料，且第一熔點低於第二熔點及第三熔點中的兩者；及使第一材料再流以消除孔隙，其中藉由將輻射投射在第一材料上來執行再流。在一個實施例中，輻射包含脈衝雷射。在一個實施例中，將輻射投射在第一材料上達短於1微秒的一時間段。在一個實施例中，第一材料及第二材料中的兩者包含矽。
前述內容概括了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露的各態樣。熟習此項技術者應瞭解，他們可容易地使用本揭露作為設計或修改其他製程及用於實施相同目的的結構及/或達成本文所介紹的實施例的相同優點的基礎。熟習此項技術者亦應認識到，此類等效構造不會脫離本揭露的精神及範疇，且他們可在不脫離本揭露的精神及範疇的情況下在本文中做出各種改變、替換及更改。
200:流程
202,204,206,208,210,212,214,216,218,220,222,224,226,228,230:製程

Claims (10)

  1. 一種半導體元件的製造方法，包含：在一基礎結構上方形成一第一突出鰭及一第二突出鰭，其中一溝槽位於該第一突出鰭與該第二突出鰭之間；沈積延伸至該溝槽中的一溝槽充填材料；對該溝槽充填材料執行一雷射再流製程，其中在該雷射再流製程中，該溝槽充填材料具有一溫度，該溫度高於該溝槽充填材料的一第一熔點且低於該第一突出鰭及該第二突出鰭的一第二熔點；在該雷射再流製程之後，允許該溝槽充填材料固化；使該溝槽充填材料圖案化，其中該溝槽充填材料的一剩餘部分形成一閘極堆疊的一部分；以及在該閘極堆疊的一側上形成一源極/汲極區。
  2. 如請求項1所述之半導體元件的製造方法，其中在該雷射再流製程之前，一孔隙存在於該溝槽充填材料中，且在該雷射再流製程之後，該孔隙的大小至少部分地減小。
  3. 如請求項1所述之半導體元件的製造方法，進一步包含：在該溝槽充填材料固化之後，使該溝槽充填材料平坦化，其中執行該平坦化使該溝槽充填材料圖案化。
  4. 如請求項1所述之半導體元件的製造方法，其中該基礎結構包含一表面介電區，其中該溝槽充填材料接觸該表面介電區，且其中在該雷射再流製程中，該溝槽充填材料的該溫度進一步低於該表面介電區的一第三熔點。
  5. 如請求項1所述之半導體元件的製造方法，進一步包含：在該雷射再流製程中加熱或冷卻該基礎結構及該溝槽充填材料。
  6. 一種半導體元件的製造方法，包含：形成延伸至一半導體基材中的複數個隔離區；使該些隔離區凹入，以使得該半導體基材的在該些隔離區之間的部分突出到高於該些凹入的隔離區以形成突出鰭；沈積一矽區，其中該矽區延伸至該些突出鰭之間的溝槽中，且在該矽區中形成複數個孔隙；使該矽區的一頂表面平坦化，其中在該平坦化之後，將該些孔隙密封在該矽區中；在該些孔隙密封在該矽區中的情況下，藉由使該矽區再流而減小該些孔隙的大小；以及蝕刻該矽區以形成多個閘極堆疊。
  7. 如請求項6所述之半導體元件的製造方法， 其中在該再流中，將該矽區加熱到一溫度，該溫度高於該矽區的一第一熔化溫度且低於該些突出鰭及該些隔離區的第二熔點。
  8. 如請求項6所述之半導體元件的製造方法，其中在該減小該些孔隙的大小之前，將該些孔隙完全密封在該矽區內。
  9. 如請求項6所述之半導體元件的製造方法，其中該減小該些孔隙的大小包含用以使該矽區再流的一雷射再流製程。
  10. 一種半導體元件的製造方法，包含：將一第一材料沈積到一突出結構及一基層上，其中該突出結構突出到高於該基層，且將一孔隙密封在該第一材料中，且其中：該第一材料具有一第一熔點；該突出結構包含具有一第二熔點的一第二材料；且該基層的與該第一材料接觸的一表面區包含具有一第三熔點的一第三材料，且該第一熔點低於該第二熔點及該第三熔點中的兩者；以及使該第一材料再流以消除該孔隙，其中藉由將一輻射投射在該第一材料上來執行該再流，蝕刻該第一材料以形成多個閘極堆疊。
TW110104333A 2020-04-16 2021-02-04 半導體元件的製造方法 TWI762181B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063010916P 2020-04-16 2020-04-16
US63/010,916 2020-04-16
US16/939,718 US11605555B2 (en) 2020-04-16 2020-07-27 Trench filling through reflowing filling material
US16/939,718 2020-07-27

Publications (2)

Publication Number Publication Date
TW202141592A TW202141592A (zh) 2021-11-01
TWI762181B true TWI762181B (zh) 2022-04-21

Family

ID=76609125

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104333A TWI762181B (zh) 2020-04-16 2021-02-04 半導體元件的製造方法

Country Status (5)

Country Link
US (4) US11605555B2 (zh)
KR (1) KR102499937B1 (zh)
CN (1) CN113078110B (zh)
DE (1) DE102020120729B4 (zh)
TW (1) TWI762181B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202323556A (zh) * 2021-09-30 2023-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 使用可熔材料在間隙內形成材料的方法
US20250040214A1 (en) * 2023-07-27 2025-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TW202518559A (zh) 2023-10-23 2025-05-01 聯華電子股份有限公司 平坦化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293697A1 (en) * 2015-03-30 2016-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including active fins and methods of manufacturing the same
US20200035784A1 (en) * 2015-09-15 2020-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TW202008468A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US20200083112A1 (en) * 2016-09-30 2020-03-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JP4407685B2 (ja) * 2006-10-11 2010-02-03 セイコーエプソン株式会社 半導体装置の製造方法および電子機器の製造方法
US9640423B2 (en) * 2015-07-30 2017-05-02 GlobalFoundries, Inc. Integrated circuits and methods for their fabrication
KR102312824B1 (ko) * 2016-03-17 2021-10-13 어플라이드 머티어리얼스, 인코포레이티드 고 종횡비 구조들에서의 갭충전을 위한 방법들
US10504747B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US10510865B2 (en) 2018-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Cap layer and anneal for gapfill improvement
US11081395B2 (en) 2018-07-31 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor having air gap and method for manufacturing the same
US11114346B2 (en) * 2019-08-06 2021-09-07 Tokyo Electron Limited High density logic formation using multi-dimensional laser annealing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293697A1 (en) * 2015-03-30 2016-10-06 Samsung Electronics Co., Ltd. Semiconductor devices including active fins and methods of manufacturing the same
US20200035784A1 (en) * 2015-09-15 2020-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20200083112A1 (en) * 2016-09-30 2020-03-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
TW202008468A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20210327749A1 (en) 2021-10-21
US20250343069A1 (en) 2025-11-06
TW202141592A (zh) 2021-11-01
US20240379407A1 (en) 2024-11-14
KR102499937B1 (ko) 2023-02-15
US11605555B2 (en) 2023-03-14
US20230215758A1 (en) 2023-07-06
DE102020120729A1 (de) 2021-10-21
CN113078110A (zh) 2021-07-06
KR20210128893A (ko) 2021-10-27
CN113078110B (zh) 2025-05-06
DE102020120729B4 (de) 2023-09-28
US12451390B2 (en) 2025-10-21

Similar Documents

Publication Publication Date Title
TWI742435B (zh) 半導體裝置及其形成方法
US11527430B2 (en) Semiconductor device and method
KR102248390B1 (ko) 용융 어닐링 소스 및 드레인 영역
US10861751B2 (en) Method of semiconductor integrated circuit fabrication
US11961768B2 (en) CMOS FinFET structures including work-function materials having different proportions of crystalline orientations and methods of forming the same
US12125876B2 (en) Semiconductor device and method
US12451390B2 (en) Trench filling through reflowing filling material
CN113299646B (zh) 集成电路结构及其形成方法
US11830947B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
KR20190064452A (ko) 게이트 시일들을 갖는 회로 디바이스들
KR20180069706A (ko) 핀형 전계 효과 트랜지스터를 위한 소스 및 드레인 형성 기법
TWI854271B (zh) 半導體元件結構的形成方法
TWI764292B (zh) 半導體元件及其製造方法
CN220382092U (zh) 集成电路结构
TWI850698B (zh) 半導體裝置及其製造方法
US20240128125A1 (en) Semiconductor device and method of forming the same
TW202601794A (zh) 半導體裝置及其製造方法