[go: up one dir, main page]

TWI764292B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法

Info

Publication number
TWI764292B
TWI764292B TW109132980A TW109132980A TWI764292B TW I764292 B TWI764292 B TW I764292B TW 109132980 A TW109132980 A TW 109132980A TW 109132980 A TW109132980 A TW 109132980A TW I764292 B TWI764292 B TW I764292B
Authority
TW
Taiwan
Prior art keywords
fin structure
layer
concentration
sige
source
Prior art date
Application number
TW109132980A
Other languages
English (en)
Other versions
TW202117853A (zh
Inventor
張筱君
沈冠傑
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202117853A publication Critical patent/TW202117853A/zh
Application granted granted Critical
Publication of TWI764292B publication Critical patent/TWI764292B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10P14/3411—
    • H10P14/3808—
    • H10P95/90—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在製造包括Fin FET的半導體元件之方法中，形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構，在鰭片結構之上形成覆蓋層，在被覆蓋層覆蓋的鰭片結構上執行熱操作，以及在上鰭片結構之源極/汲極區中形成源極/汲極磊晶層。熱操作改變上鰭片結構中的鍺分布。

Description

半導體元件及其製造方法
本揭示內容是關於一種半導體元件及一種製造半導體元件的方法，特別是關於鰭式場效電晶體之通道區。
隨著半導體工業在追求較高元件密度、較高效能及較低成本中已前進至奈米技術製程節點，來自製造及設計問題兩者的挑戰已導致諸如鰭式場效電晶體(fin field effect transistor,Fin FET)的三維設計之開發，以及具有高k(介電常數)材料的金屬閘極結構之使用。金屬閘極結構通常藉由使用閘極替換技術來製造，且源極及汲極藉由使用磊晶生長方法來形成。
本揭示提供一種包括鰭式場效電晶體的製造半導體元件之方法包含以下步驟。形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構；在鰭片結構之上形成覆蓋層； 在被覆蓋層覆蓋的鰭片結構上執行熱操作；以及在上鰭片結構之源極/汲極區中形成源極/汲極磊晶層，其中熱操作改變上鰭片結構中的鍺分布。
本揭示提供一種製造包括鰭式場效電晶體的半導體元件之方法包含以下步驟。形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構；在鰭片結構之上形成襯裡層；在襯裡層之上形成絕緣材料層；使絕緣材料層及襯裡層凹入以暴露上鰭片結構之上部分；在上鰭片結構之暴露上部分之上形成覆蓋層；對具有覆蓋層的鰭片結構執行熱操作；以及在上鰭片結構之源極/汲極區中形成源極/汲極磊晶層，其中熱操作改變上鰭片結構中的鍺分布。
本揭示提供一種半導體元件，包含鰭片結構、閘極結構以及源極/汲極磊晶層。鰭片結構具有通道區及源極/汲極區；閘極結構包括在通道區之上的閘極介電質層及在閘極介電質層之上的閘極電極；源極/汲極磊晶層形成於源極/汲極區中，其中通道區包括SiGe，SiGe具有非均勻Ge濃度，使得鰭片結構之表面處或附近的Ge濃度高於鰭片結構之中心處的Ge濃度。
H1、H2、H3:高度
W1、W2:寬度
10:基板
15:Si1-xGex層/SiGe層
20:鰭片結構
22:襯裡層
24:覆蓋層
25:表面SiGe層
30:絕緣層/絕緣材料層
32:隔離絕緣層
35:退火操作
40:犧牲閘極結構
42:犧牲閘極介電質層
44:犧牲閘極電極/犧牲閘極電極層
46:帽絕緣層
48:側壁間隔物
50:源極/汲極結構
60:層間介電質層/ILD層
80:熔化雷射退火操作
100:金屬閘極結構
102:閘極介電質層
104:功函數調整層
106:主體金屬閘極電極層
當與附圖一起閱讀時，自以下詳細描述最好地理解本揭示。應強調，根據工業中之標準實踐，各種特徵未按比例描繪且僅使用於圖解目的。實際上，出於論述之清晰 性可任意地增加或減少各種特徵之尺寸。
第1圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第2圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第3圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第4圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第5圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第6圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第7圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第8圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第9A圖及第9B圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第10A圖及第10B圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第11A圖及第11B圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面 圖。
第12圖繪示根據本揭示之實施方式在深度方向上的元素分析結果。
第13圖繪示根據本揭示之實施方式在深度方向上的模擬元素分析。
第14圖繪示根據本揭示之實施方式的能帶圖。
第15圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第16圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第17圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第18圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第19圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第20圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第21圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第22圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第23圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
第24圖繪示根據本揭示之實施方式的順序半導體元件製造操作之各種階段中之一的橫截面圖。
應理解，以下揭示內容提供用於實行本揭示之不同特徵的許多不同實施方式或實施例。以下描述組件及佈置的特定實施方式或實施例以簡化本揭示。當然，此等僅為實施例且不欲為限制。例如，元件之尺寸不限於所揭示的範圍或值，但可取決於元件之製程條件及/或所要的性質。此外，以下描述中的第二特徵上方或之上的第一特徵之形成可包括其中第一特徵及第二特徵係直接接觸地形成的實施方式，且亦可包括其中額外特徵可介入第一特徵及第二特徵而形成，使得第一特徵及第二特徵可並不直接接觸的實施方式。為簡單及清晰起見，各種特徵可以不同比例任意地繪製。在伴隨圖式中，可出於簡化而省略一些層/特徵。
此外，為便於描述，本文可使用諸如「下方」、「之下」、「下部」、「之上」及「上部」等空間相對術語來描述一個元件或特徵與另一元件(多個)或特徵(多個)之關係，如圖中所例示。除圖中所描繪的定向之外，空間相對術語還意欲涵蓋元件在使用或操作中的不同定向。可以其他方式來定向裝置(旋轉90度或以其他定向)，並且同樣地可相應地解釋本文所使用的空間相對描述詞。另外，術語「由...製成」可意味「包含」或「由...組成」。此外，在 以下製造過程中，在所描述的操作中/之間可存在一或多個額外操作，且可改變操作的次序。在本揭示中，片語「A、B及C中之一者」意味「A、B及/或C」(A、B、C、A及B、A及C、B及C，或A、B及C)，且不意味來自A的一個元件、來自B的一個元件及來自C的一個元件，除非另有描述。與以一個實施方式描述的彼等相同或類似的材料、配置、尺寸、製程及/或操作可使用在其他實施方式中，並且可省略詳細解釋。
所揭示的實施方式係關於半導體元件及其製造方法，特別係關於，鰭式場效電晶體(fin field effect transistor；Fin FET)之通道區。諸如本文於此所揭示的實施方式通常不僅適用於Fin FET，而且亦適用於其他FET。
由於其相較於Si的較高載子移動率，矽鍺(SiGe)為適合於p型FET之通道區的半導體材料中之一者。雖然通道區中的高Ge濃度增加載子(電洞)遷移率，但高Ge濃度通道將由於鰭片結構之中心處的較少閘極控制而遭受更嚴重的電流洩漏，例如，次臨界電流洩漏。
在本揭示中，SiGe通道區具有非均勻Ge濃度。具體而言，FinFET之SiGe鰭片通道在鰭片結構之表面附近具有相較於鰭片結構之中心的較高Ge濃度。在具有SiGe鰭片結構的情況下，可能由於鰭片結構之表面區處的較高Ge濃度而藉由較高載子移動率及較低臨界電壓Vt來增強狀態電流，同時由於鰭片結構之中心區處的較低Ge 濃度而抑制次臨界區處的電流洩漏。
第1圖至第11B圖繪示根據本揭示之一個實施方式的用於製造Fin FET元件的各種階段的示例性橫截面圖。應理解，可在藉由第1圖至第11B圖所示的製程之前、期間及之後提供額外操作，且對於方法之額外實施方式，可替換或消除以下所描述的一些操作中。除非另有解釋，操作/製程之次序可為可互換的，而半導體層及基板為結晶性。
如第1圖中所示，提供基板10。基板10為例如具有在自約1×1015cm-3至約1×1016cm-3之範圍內的雜質濃度的p型矽基板。在其他實施方式中，基板為具有在自約1×1015cm-3至約1×1016cm-3之範圍內的雜質濃度的n型矽基板。基板10可包括已以雜質(例如，p型或n型導電率)適當地摻雜的各種區。
在基板10上磊晶地形成Si1-xGex層15，如第2圖中所示。在一些實施方式中，蝕刻(圖案化)基板之一部分或整個表面且然後在基板10之刻蝕表面上磊晶地形成Si1-xGex層15。在一些實施方式中，鍺濃度x在一些實施方式中係在自約0.1至約0.3之範圍內，且在其他實施方式中係在自約0.15至約0.25之範圍內。當Ge濃度超過0.3時，介面缺陷(Dit缺陷)及/或擺動缺陷(wiggle defects)可能增加，而當Ge濃度低於0.1時，不能獲得鍺之高遷移率(低遷移率)。
SiGe層15可藉由化學氣相沈積(chemical vapor deposition,CVD)、原子層沈積(atomic layer deposition,ALD)、分子束磊晶(molecular beam epitaxy,MBE)或任何其他合適的磊晶生長製程而形成。在一些實施方式中，SiGe層15係藉由使用含Si氣體諸如SiH4、Si2H6或SiCl2H2，及含Ge氣體諸如GeH4、Ge2H6或GeCl2H2，在約80托至150托之壓力下，在約600℃至800℃之溫度處生長。在一些實施方式中，執行原位摻雜。在一些實施方式中，SiGe層15之厚度在自約20nm至約100nm之範圍內，而在其他實施方式中在自約40nm至80nm之範圍內。在一些實施方式中，在形成SiGe層15之前，磊晶地形成具有較低Ge濃度的一或多個SiGe層當作基板10上的緩衝層。在一些實施方式中，SiGe層15進一步包括Sn。SiGe層15中的Ge濃度為大體上均勻的。
如第3圖中所示，形成一或多個鰭片結構20。鰭片結構20可藉由任何合適的方法來圖案化。例如，鰭片結構可使用一或多個光微影製程來圖案化，一或多個光微影製程包括雙圖案化(double-patterning)或多圖案化(multi-patterning)製程。通常，雙圖案化或多圖案化製程結合光微影和自我對準製程，從而允許圖案被創造，舉例來說，圖案比使用單個、直接光微影製程獲得的節距還小。例如，在一個實施方式中，在基板之上形成犧牲層且使用光微影製程圖案化此犧牲層。間隔物係使用自我對準製程與圖案化的犧牲層並排地形成。然後移除犧牲層， 剩餘的間隔物，或心軸然後可用來圖案化鰭片結構。結合光微影及自我對準製程的多圖案化製程通常導致形成一對鰭片結構。在第3圖中，繪示一個鰭片結構20。然而，一個FET的鰭片結構的數目不限於一個。在一些實施方式中，一個FET形成兩個、三個、四個或更多個鰭片結構。在一些實施方式中，形成一或多個虛擬鰭片結構鄰近於主動鰭片結構(多個)20。
在一些實施方式中，如第3圖中所示，基板10之一部分亦經蝕刻以形成鰭片底部結構。在其他實施方式中，整個鰭片結構20係由SiGe層15製成。上鰭片結構(SiGe層15)之高度H1在一些實施方式中在自約20nm至約100nm之範圍內，而在其他實施方式中在自約40nm至約80nm之範圍內。底部鰭片結構(基板10之部分)之高度H2在一些實施方式中在自約0nm至約20nm之範圍內，而在其他實施方式中在自約5nm至約10nm之範圍內。在SiGe層15和底部鰭片結構之間的介面處的鰭片結構20之寬度W1在一些實施方式中在自約10nm至約50nm之範圍內，而在其他實施方式中在自約15nm至約30nm之範圍內。
然後，如第4圖中所示，形成一或多個襯裡層22以覆蓋鰭片結構20。在一些實施方式中，鰭片襯裡層22包括一或多層氧化矽、氮化矽、SiON、SiCN及SiOCN或任何其他合適的材料。在一些實施方式中，鰭片襯裡層22之厚度在自約10nm至約20nm之範圍內。鰭片襯裡 層22可藉由使用CVD，諸如電漿增強化學氣相沈積(plasma-enhanced chemical vapor deposition,PECVD)、常壓化學氣相沈積(atmospheric pressure chemical vapor deposition,APCVD)、低壓CVD(low-pressure CVD,LPCVD)，及高密度電漿CVD(high density plasma CVD,HDPCVD)、原子層沈積(atomic layer deposition,ALD)，及任何其他合適的膜形成製程來形成。在一些實施方式中，襯裡層22為單個氮化矽層，而在其他實施方式中，襯裡層22為氧化矽及氮化矽之雙層。
隨後，如第5圖中所示，執行熔化雷射退火操作80，使鍺重新分布在SiGe鰭片結構20中，以具有非均勻Ge分布。當雷射光經由鰭片襯裡層22輻照至SiGe鰭片結構時，加熱SiGe鰭片結構之輻照部分至超過其熔點且變成熔化狀態，且在雷射輻射之後，鰭片結構之熔化部分再結晶。在再結晶製程中，鍺傾向於移動至鰭片結構之表面，從而導致具有相較於鰭片結構之中心的較高鍺濃度的表面區。
在一些實施方式中，雷射之能量在自約0.5J/cm2至約5J/cm2之範圍內，而在其他實施方式中，在自約1.0J/cm2至約2.0J/cm2之範圍內。在一些實施方式中，雷射輻射時間在自0.1奈秒至10奈秒之範圍內，而在其他實施方式中，在自約0.5奈秒至約5奈秒之範圍內。在一些實施方式中，加熱SiGe鰭片結構20至超過SiGe之熔 點。在一些實施方式中，加熱溫度在自約1200℃至約1400℃之範圍內。在其他實施方式中，溫度在自約800℃至約1200℃之範圍內。雷射退火條件設定取決於鰭片結構中的鍺含量。在一些實施方式中，設定最佳或所要的雷射退火能量以使SiGe鰭片為近似熔化狀態，使得鍺可如再生長地重新分布，且鍺分佈具有鰭片表面處的較高濃度及鰭片中心處的較低濃度。若雷射能量太高而超出前面提到的範圍，則SiGe鰭片結構將處於完全熔化狀態中，應避免此狀況。若能量太低，則SiGe鰭片不重新生長，此意味鍺濃度將不改變。在一些實施方式中，熔化雷射退火操作80係在惰性氣體環境諸如N2、Ar或He環境中執行。
在熔化雷射退火操作80之後，形成絕緣層30，如第6圖中所示。形成絕緣層30於厚層內，使得鰭片結構20完全嵌入厚層中，如第6圖中所示。
用於絕緣層30的絕緣材料可包括一或多層的氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、摻氟矽酸鹽玻璃(fluorine-doped silicate glass,FSG)、或低k介電材料。隔離絕緣層係藉由LPCVD(低壓化學氣相沈積)、電漿CVD或流動CVD形成。在流動CVD中，可沈積流動的介電材料而非氧化矽。流動的介電材料，如其名稱所暗示，可在沈積期間「流動」以填充具有高深寬比的縫隙或空間。通常，添加各種化學至含矽前驅物以允許沈積膜流動。在一些實施方式中，添加氮氫鍵。流動介電質前驅物之實施例，尤其流動氧化矽前驅物之實施例包括 矽酸鹽、矽氧烷、甲基半矽氧烷(methyl silsesquioxane,MSQ)、氫半矽氧烷(hydrogen silsesquioxane,HSQ)、MSQ/HSQ、全氫矽氮烷(perhydrosilazane,TCPS)、全氫聚矽氮烷(perhydro-polysilazane,PSZ)、正矽酸乙酯(tetraethyl orthosilicate,TEOS)或甲矽烷基胺(silyl-amine)，諸如三甲矽烷基胺(trisilylamine,TSA)。此等流動氧化矽材料係在多操作製程中形成。在沈積流動的膜之後，流動的膜經固化且然後退火以移除不需要的元素(多種)以形成氧化矽。當移除不需要的元素(多種)時，流動的膜緻密且收縮。流動的膜可摻雜硼及/或磷。
此外，如第7圖中所示，執行退火操作35。在一些實施方式中，退火操作35包括在惰性氣體環境諸如N2、Ar或He環境中使用紅外光的快速熱退火(rapid thermal annealing,RTA)。退火操作35之溫度低於熔化雷射退火操作80之溫度以防止進一步鍺重新分布，且在自約600℃至約700℃之範圍內。在一些實施方式中，退火時間在自約1秒至60秒之範圍內。可利用其他退火操作，諸如板材烘烤。
在退火操作35之後，絕緣層30凹入，以便暴露鰭片結構20之上部分，以形成隔離絕緣層32，如第8圖中所示。亦向下蝕刻鰭片襯裡層22，如第8圖中所示。隔離絕緣層32亦可稱為「淺溝槽隔離(shallow-trench-isolation,STI)」層。在一些實施 方式中，使絕緣材料層30凹入至等於或高於在基板10與SiGe層15之間的介面的水平。在其他實施方式中，使絕緣材料層30凹入至低於在基板10與SiGe層15之間的介面的水平。
隔離絕緣層32之上表面的鰭片結構之高度H3在一些實施方式中在自約20nm至約100nm之範圍內，且在其他實施方式中在自約40nm至約80nm之範圍內。在隔離絕緣層32之上表面之水平處的鰭片結構20之寬度W2在一些實施方式中在自約10nm至約50nm之範圍內，且在其他實施方式中在自約15nm至約30nm之範圍內。
在形成隔離絕緣層32之後，在鰭片結構20之上形成犧牲閘極結構40，如第9A圖及第9B圖中所示。第9A圖為沿著閘極延伸方向(X)的橫截面圖，且第9B圖為沿著源極-至-汲極方向(Y)的橫截面圖。
為製造犧牲閘極結構40，在隔離絕緣層32及暴露的鰭片結構20之上形成介電質層及多晶矽層，且然後執行圖案化操作以便獲得閘極結構，閘極結構包括由多晶矽製成的犧牲閘極電極44，及犧牲閘極介電質層42。在一些實施方式中，多晶矽層藉由使用硬遮罩來圖案化，且硬遮罩保留在犧牲閘極電極44上作為帽絕緣層46。硬遮罩(帽絕緣層46)包括一或多層的絕緣材料。在一些實施方式中，帽絕緣層46包括在氧化矽層之上形成的氮化矽層。在其他實施方式中，帽絕緣層46包括在氮化矽層之上形成的 氧化矽層。帽絕緣層46的絕緣材料可藉由CVD、PVD、ALD、電子束蒸發(e-beam evaporation)或其他合適的製程形成。在一些實施方式中，犧牲閘極介電質層42包括一或多層的氧化矽、氮化矽、氮氧化矽或高k介電質。在一些實施方式中，犧牲閘極介電質層42之厚度在自約2nm至約20nm之範圍內，而在其他實施方式中在自約2nm至約10nm之範圍內。
此外，在犧牲閘極結構40之兩個側壁上形成閘極側壁間隔物48，如第9B圖中所示。側壁間隔物48包括一或多層的絕緣材料，諸如SiO2、SiN、SiON、SiOCN或SiCN，絕緣材料係藉由CVD、PVD、ALD、電子束蒸發或其他合適的製程形成。可將低k介電質材料用作側壁間隔物。側壁間隔物48係藉由絕緣材料的毯覆層之形成和各向異性刻蝕之執行而形成。在一個實施方式中，側壁間隔物層係由基於氮化矽的材料諸如SiN、SiON、SiOCN或SiCN製成。
然後，如第10A圖及第10B圖中所示，形成磊晶源極/汲極結構50。第10A圖為沿著閘極延伸方向(X)的橫截面圖，第10B圖為沿著源極-至-汲極方向(Y)的橫截面圖。
在一些實施方式中，源極/汲極結構50包括形成於凹部中的一或多個磊晶半導體層，該凹部形成於鰭片結構20中。
在一些實施方式中，鰭片結構20之上部分藉由乾 式蝕刻及/或濕式蝕刻操作凹入。在一些實施方式中，使鰭片結構20之上部分向下凹入(蝕刻)至等於或低於隔離絕緣層32之上表面的水平。
磊晶源極/汲極結構50係由具有相較於鰭片結構20(通道區)的不同晶格常數的一或多層半導體材料所製成。在一些實施方式中，形成具有相較於SiGe層15或Ge較高的Ge濃度的SiGe。在凹入的鰭片結構的上部分之上磊晶地形成磊晶源極/汲極結構50。由於形成為鰭片結構20的基板之晶體定向(例如(100)平面)，在一些實施方式中，磊晶源極/汲極結構50側向地生長且具有如菱形的形狀。
源極/汲極磊晶層50可藉由使用含Si氣體諸如SiH4、Si2H6或SiCl2H2，及/或含Ge氣體諸如GeH4、Ge2H6或GeCl2H2，在約80托至150托之壓力下，在約600℃至800℃之溫度處生長。
在一些實施方式中，在形成磊晶源極/汲極結構50之後，在磊晶源極/汲極結構50之上形成矽化物層。在磊晶源極/汲極結構50之上形成金屬材料諸如Ni、Ti、Ta及/或W，且執行退火操作來形成矽化物層。在其他實施方式中，在磊晶源極/汲極結構50之上形成矽化物材料諸如NiSi、TiSi、TaSi及/或WSi，且可執行退火操作。執行退火操作在低於熔化雷射退火操作80之溫度的溫度處，以防止進一步鍺重新分布，且溫度在自約250℃至約850℃之範圍內。金屬材料或矽化物材料係藉由CVD或ALD 形成。在一些實施方式中，矽化物層之厚度在自約4nm至約10nm之範圍內。在退火操作之前或之後，選擇性地移除在隔離絕緣層32之上形成的金屬材料或矽化物材料。在一些實施方式中，在形成金屬閘極結構之後形成矽化物層。
然後，形成金屬閘極結構100，如第11A圖及第11B圖中所示。第11A圖為沿著閘極延伸方向(X)的橫截面圖，第11B圖為沿著源極-至-汲極方向(Y)的橫截面圖。
在形成磊晶源極/汲極結構50之後，在磊晶源極/汲極結構50之上形成一或多個層間介電質(interlayer dielectric,ILD)層60。在一些實施方式中，在形成ILD層之前，在源極/汲極磊晶結構50及側壁間隔物48之上形成蝕刻終止層(etch stop layer,ESL)。ESL係由氮化矽或基於氮化矽的材料(例如，SiON、SiCN或SiOCN)製成。用於ILD層60的材料包括包含Si、O、C及/或H的化合物，諸如氧化矽、SiCOH及SiOC。有機材料諸如聚合物可用於ILD層60。
在形成ILD層60之後，執行平面化操作，諸如回蝕(etch-back)製程及/或化學機械研磨(chemical mechanical polishing,CMP)製程，來暴露犧牲閘極電極層44之上表面。然後，移除犧牲閘極電極層44，從而形成閘極空間。當犧牲閘極電極層44為多晶矽且ILD層60為氧化矽時，濕式蝕刻劑諸如四甲基氫氧化銨 (tetramethylammonium hydroxide,TMAH)溶液可用來選擇性地移除犧牲閘極電極層。此外，藉由適當蝕刻製程移除犧牲閘極介電質層42。
在SiGe層15之上形成閘極介電質層102。在一些實施方式中，在SiGe層15之上形成介面層(未示出)。在一些實施方式中，介面層可包括具有0.2nm至1.5nm之厚度的氧化矽、氧化SiGe或氧化鍺。在其他實施方式中，介面層之厚度在約0.5nm至約1.0nm之範圍內。
閘極介電質層102包括一或多層的介電質材料，諸如氧化矽、氮化矽，或高k介電質材料、其他合適的介電質材料及/或其組合。高k介電質材料之實施例包括HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他合適的高k介電質材料，及/或其組合。閘極介電質層係藉由例如化學氣相沈積(CVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、高密度電漿CVD(HDPCVD)，或其他合適的方法，及/或其組合而形成。閘極介電質層102之厚度在一些實施方式中在自約1nm至約10nm之範圍內，而在其他實施方式中可在自約2nm至約7nm之範圍內。
在閘極介電質層之上形成金屬閘極電極。金屬閘極電極包括一或多個功函數調整層(work function adjustment layer)104及主體金屬閘極電極層106。功 函數調整層104係由導電材料諸如TiN、TaN、TaAlC、TiC、TaC、Co、Al、TiAl、HfTi、TiSi、TaSi或TiAlC之單層，或此等材料中之二或更多者之多層製成。對於p通Fin FET，將TiAlC、Al、TiAl、TaN、TaAlC、TiN、TiC及Co中之一或多者用作功函數調整層。主體金屬閘極電極層106包括任何合適的金屬材料，諸如鋁、銅、鈦、鉭、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金屬合金、其他合適的材料，及/或其組合。在沈積金屬閘極結構的適當材料之後，執行平面化操作，諸如CMP。
應理解，FinFET經歷進一步CMOS製程以形成各種特徵諸如觸點/通孔、互連金屬層、介電質層、鈍化層等。
第12圖繪示根據本揭示之實施方式在深度方向上使用SIMS(secondary ion mass spectrometry，二次離子質譜法)的元素分析結果。此分析係對Si層上具有毯覆SiGe層的樣本執行的分析。SiGe層之厚度為30nm且Ge濃度為55原子%(Si0.45Ge0.55)。BSL的兩條線顯示在熔化雷射退火操作之前的Ge分布。高E及低E的兩條線顯示在兩個不同能量條件的情況下在熔化雷射退火操作之後的Ge分布。高E的雷射能量為1.72J/cm2，低E的雷射能量為1.58J/cm2。
如第12圖中所示，在熔化雷射退火之前，鍺幾乎均勻地分布在SiGe層中。在熔化雷射退火操作之後，Ge 濃度比SiGe層之表面附近較高且在自SiGe層之表面約2-4nm處具有峰值。
當雷射能量高時，Ge濃度自峰值單調地降低至鰭片結構之中心。當雷射能量低時，Ge濃度降低至最小值然後再次增加。
第13圖繪示在Ge分布之後依深度方向的模擬元素分析。在重新分布之前的Ge濃度為20原子%。在鰭片結構之表面處，Ge濃度為約5-15原子%，且峰值濃度自表面約1-5nm之深度處約為30-40%。
當鰭片寬度W2(在隔離絕緣層(isolation insulating layer,STI)之水平處量測)為15nm時，鰭片結構之中心(7.5nm深度)處的Ge濃度為約20-25原子%。當鰭片寬度W2為30nm時，鰭片結構之中心(15nm深度)處的Ge濃度為約15-20原子%。比較高能雷射退火及低能雷射退火，相較於高能雷射退火之情況，低能雷射退火導致的從峰值朝向鰭片結構之中心的較陡斜坡。在一些實施方式中，由於鍺藉由熱製程重新分布，Ge濃度逐漸改變，因此，在SiGe鰭片結構中沒有濃度階(concentration step)或沒有具有可觀察介面的不同組成的多層，例如藉由穿透式電子顯微鏡(TEM)的可觀察介面。第13圖中所示的Ge分布為關於鰭片結構之中心沿著X方向大體上對稱。因此，當沿著X方向切割整個鰭片結構時，在Ge分布中存在兩個峰值。
在一些實施方式中，最高Ge濃度與最低Ge濃度 之間的差異在自約5至約35個百分點之範圍內。
第14圖繪示為何鰭片結構(通道區)之表面附近的較高Ge濃度改善接通電流(on-current)及電流洩漏的理論解釋。如第14圖中所示，電流ID取決於構成通道區的半導體材料之能帶隙Eg及載子遷移率。第14圖之能帶圖繪示表面區(Si1-xGex)之能帶及中心區(Si1-yGey)之能帶，x>y，參考Si能帶圖。在鰭片表面區處，由於能帶隙Eg較小且載子遷移率較高，所以可增加接通電流。在鰭片結構之中心處，△Ev較小，因此可抑制帶間(band-to-band)穿隧電流。
第15圖至第20圖繪示根據本揭示之另一實施方式的用於製造Fin FET元件的各種階段的示例性橫截面圖。應理解，可在第15圖至第20圖所示的製程之前、期間及之後提供額外操作，對於方法之額外實施方式，可替換或消除以下所描述的一些操作中。操作/製程之次序可為可互換的。
在形成如第4圖中所示的鰭片襯裡層22之後，形成絕緣材料層30而不執行熔化雷射退火，如第15圖中所示。
類似於第7圖，執行如第16圖中所示的退火操作35。在一些實施方式中，退火操作35包括在諸如N2、Ar或He環境的惰性氣體環境中使用紅外光的RTA。退火操作35之溫度在自約600℃至約700℃之範圍內。在一些實施方式中，退火時間在自約1秒至60秒之範圍內。在退 火操作35之後，使絕緣層30及鰭片襯裡層22凹入，以便暴露鰭片結構20之上部分，以形成隔離絕緣層32，如第17圖中所示。
如第18圖中所示，然後形成覆蓋層24於暴露的SiGe鰭片結構20上以重新覆蓋Dit缺陷。亦形成覆蓋層於隔離絕緣層32之上表面上。在一些實施方式中，覆蓋層24包括磊晶半導體層，諸如具有較SiGe鰭片結構低的Ge濃度的結晶Si或SiGe。磊晶半導體層係藉由磊晶生長選擇性地形成。在一些實施方式中，因為覆蓋層24係選擇性地形成於SiGe鰭片結構20上，所以沒有覆蓋層24形成於隔離絕緣層32上。在其他實施方式中，覆蓋層為非晶形或多晶Si。在一些實施方式中，覆蓋層24之厚度在自約5nm至約10nm之範圍內。
在形成覆蓋層之後，執行熔化雷射退火操作80，經由覆蓋層重新分布在SiGe鰭片結構20中的鍺，如第19圖中所示。在一些實施方式中，雷射之能量在自約0.5J/cm2至約5J/cm2之範圍內，而在其他實施方式中，在自約1.0J/cm2至約2.0J/cm2之範圍內。在一些實施方式中，雷射輻射時間在自0.1奈秒至10奈秒之範圍內，而在其他實施方式中，在自約0.5奈秒至約5奈秒之範圍內。在一些實施方式中，加熱SiGe鰭片結構20至超過SiGe之熔點。在一些實施方式中，加熱溫度在自約1200℃至約1400℃之範圍內。在其他實施方式中，溫度在自約800℃至約1200℃之範圍內。在一些實施方式中，熔化雷 射退火操作80係在惰性氣體環境諸如N2、Ar或He環境中執行。覆蓋層24可保護SiGe鰭片結構20免受不期望的氧化。
在一些實施方式中，在熔化雷射退火操作之後，移除覆蓋層24。在其他實施方式中，保留覆蓋層24且當作通道之一部分。在某些實施方式中，鍺移動至覆蓋層24中，形成表面SiGe層25，如第20圖中所示。在一些實施方式中，表面SiGe層25之Ge濃度小於峰值Ge濃度。在其他實施方式中，峰值位於表面SiGe層25內。
之後，執行關於第9A圖至第11B圖所解釋的操作。
第21圖至第24圖繪示根據本揭示之另一實施方式的用於製造Fin FET元件的各種階段的示例性橫截面圖。應理解，可在藉由第21圖至第24圖所示的製程之前、期間及之後提供額外操作，且對於方法之額外的實施方式，可替換或消除以下所描述的一些操作。操作/製程之次序可為可互換的。
在形成鰭片襯裡層22之後，如第4圖中所示，形成絕緣材料層30而不執行熔化雷射退火，如第21圖中所示。
類似於第7圖，執行退火操作35，如第22圖中所示。在一些實施方式中，退火操作35包括在諸如N2、Ar或He環境的惰性氣體環境中使用紅外光的RTA。退火操作35之溫度在自約600℃至約700℃之範圍內。在 一些實施方式中，退火時間在自約1秒至60秒之範圍內。
隨後，執行熔化雷射退火操作80，經由絕緣層30及襯裡層22重新分布在SiGe鰭片結構20中的鍺，如第23圖中所示。在一些實施方式中，雷射之能量在自約0.5J/cm2至約5J/cm2之範圍內，而在其他實施方式中，在自約1.0J/cm2至約2.0J/cm2之範圍內。在一些實施方式中，雷射輻射時間在自0.1奈秒至10奈秒之範圍內，而在其他實施方式中，在自約0.5奈秒至約5奈秒之範圍內。在一些實施方式中，加熱SiGe鰭片結構20至超過SiGe之熔點。在一些實施方式中，加熱溫度在自約1200℃至約1400℃之範圍內。在其他實施方式中，溫度在自約800℃至約1200℃之範圍內。在一些實施方式中，熔化雷射退火操作80係在惰性氣體環境諸如N2、Ar或He環境中執行。當襯裡層22係由氮化矽製成時，襯裡層22可保護SiGe鰭片結構20免受不期望的氧化。
在退火操作80之後，使絕緣層30及鰭片襯裡層22凹入，以便暴露鰭片結構20之上部分，以形成隔離絕緣層32，如第24圖中所示。之後，執行關於第9A圖至第11B圖所解釋的操作。
在本揭示中，FinFET之通道區係由具有非均勻鍺分布的SiGe製成。具體而言，SiGe鰭片結構之表面處或附近的Ge濃度高於鰭片結構之中心的Ge濃度。在此SiGe鰭片結構的情況下，由於鰭片結構之表面區處的較高Ge濃度而可能藉由較高載子移動率及較低臨界電壓Vt來 增強接通狀態電流(on-state current)，同時由於鰭片結構之中心區處的較低Ge濃度而抑制次臨界區處的電流洩漏。
將理解，本文未必已論述所有優點，對於所有實施方式或實施例並不要求特定優點，且其他實施方式或實施例可提供不同的優點。
根據本揭示之一個態樣，在製造包括Fin FET的半導體元件之方法中，形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構，在鰭片結構之上形成覆蓋層，在被覆蓋層覆蓋的鰭片結構上執行熱操作，以及上鰭片結構之源極/汲極區中形成源極/汲極磊晶層。熱操作改變上鰭片結構中的鍺分布。在一或多個前述及以下實施方式中，在形成源極/汲極磊晶層之前執行熱操作。在一或多個前述及以下實施方式中，熱操作為熔化雷射退火。在一或多個前述及以下實施方式中，熔化雷射退火引起上鰭片結構的熔化，然後上鰭片結構再結晶，具有相較於執行熔化雷射退火之前的不同鍺分布。在一或多個前述及以下實施方式中，在熱操作之前的上鰭片結構之Ge濃度在自15原子%至30原子%之範圍內。在一或多個前述及以下實施方式中，在熱操作之後，上鰭片結構之表面處或附近的Ge濃度高於上鰭片結構之中心處的Ge濃度。在一或多個前述及以下實施方式中，Ge濃度從上鰭片結構之表面在自1nm至5nm之範圍內的深度處具有峰值。在一或多個前述及以下實施 方式中，上鰭片結構中的最高Ge濃度與最低Ge濃度之間的差異在自5至35個百分點之範圍內。在一或多個前述及以下實施方式中，覆蓋層係由氮化矽製成。在一或多個前述及以下實施方式中，覆蓋層為磊晶半導體層。在一或多個前述及以下實施方式中，覆蓋層包括二或更多個絕緣材料層。在一或多個前述及以下實施方式中，在熱操作之後，至少部分地移除覆蓋層。
根據本揭示之另一態樣，在製造包括Fin FET的半導體元件之方法中，形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構，在鰭片結構之上形成襯裡層，在襯裡層之上形成絕緣材料層，使絕緣材料層及襯裡層凹入以暴露上鰭片結構之上部分，在上鰭片結構之暴露上部分之上形成覆蓋層，對具有覆蓋層的鰭片結構執行熱操作，以及在上鰭片結構之源極/汲極區中形成源極/汲極磊晶層。熱操作改變上鰭片結構中的鍺分布。在一或多個前述及以下實施方式中，在熱操作之前的上鰭片結構之Ge濃度在自15原子%至30原子%之範圍內。在一或多個前述及以下實施方式中，覆蓋層為具有相較於熱操作之前的上鰭片結構的較低Ge濃度的磊晶形成的Si層或磊晶形成的SiGe。在一或多個前述及以下實施方式中，覆蓋層之厚度在自5nm至10nm之範圍內。在一或多個前述及以下實施方式中，熱操作為熔化雷射退火。在一或多個前述及以下實施方式中，熔化雷射退火之能量在自1.0J/cm2至2.0 J/cm2之範圍內。在一或多個前述及以下實施方式中，熔化雷射退火之時間持續時間在自0.5奈秒至5奈秒之範圍內。
根據本揭示之另一態樣，在製造包括Fin FET的半導體元件之方法中，形成鰭片結構，鰭片結構具有由SiGe製成的上鰭片結構及由相較於上鰭片結構的不同材料製成的底部鰭片結構，在鰭片結構之上形成襯裡層，在襯裡層之上形成絕緣材料層，經絕緣材料層及襯裡層在鰭片結構上執行熱操作，以及在上鰭片結構之源極/汲極區中形成源極/汲極磊晶層。熱操作改變上鰭片結構中的鍺分布。
根據本揭示之一個態樣，半導體元件包括鰭片結構，鰭片結構具有通道區及源極/汲極區；閘極結構，閘極結構包括在通道區之上的閘極介電質層及在閘極介電質層上方的閘極電極；以及源極/汲極磊晶層，源極/汲極磊晶層形成於源極/汲極區中。通道區包括SiGe，SiGe具有非均勻Ge濃度，使得鰭片結構之表面處或附近的Ge濃度高於鰭片結構之中心處的Ge濃度。在一或多個前述及以下實施方式中，Ge濃度在通道區中逐漸地改變。在一或多個前述及以下實施方式中，與閘極介電質層接觸的通道區之表面處或附近的Ge濃度高於通道區之中心處的Ge濃度。在一或多個前述及以下實施方式中，Ge濃度從通道區之表面的在自1nm至5nm之範圍內的深度處具有峰值。在一或多個前述及以下實施方式中，峰值處的Ge濃度在自30原 子%至40原子%之範圍內。在一或多個前述及以下實施方式中，通道區中的最低Ge濃度在自10原子%至25原子%之範圍內。在一或多個前述及以下實施方式中，在通道區中的最高Ge濃度與最低Ge濃度之間的差異在自5至35個百分點之範圍內。在一或多個前述及以下實施方式中，半導體元件進一步包括隔離絕緣層，鰭片結構自隔離絕緣層突出。在一或多個前述及以下實施方式中，鰭片結構包括鰭片底部結構及包括通道區的上鰭片部分，且鰭片底部結構係由相較於上鰭片部分的不同半導體材料製成。在一或多個前述及以下實施方式中，半導體元件進一步包括襯裡層，襯裡層設置在鰭片底部結構之側面上。在一或多個前述及以下實施方式中，襯裡層覆蓋上鰭片部分的底部部分。在一或多個前述及以下實施方式中，在隔離絕緣層之上表面之水平處沿著閘極延伸方向的通道之寬度在自15nm至30nm之範圍內。在前述及以下實施方式中之一或多個中，Ge濃度具有兩個峰值。在一或多個前述及以下實施方式中，通道區之表面處的Ge濃度在自5原子%至15原子%之範圍內。
根據本揭示之另一態樣，半導體元件包括鰭片結構，鰭片結構具有通道區及源極/汲極區；閘極結構，閘極結構包括在通道區上方的閘極介電質層及在閘極介電質層上方的閘極電極；以及源極/汲極磊晶層，源極/汲極磊晶層形成於源極/汲極區中。通道區包括具有非均勻Ge濃度的SiGe層及在SiGe層之上的帽半導體層(cap semiconductor layer)。在一或多個前述及以下實施方式中，在SiGe層與帽半導體層之間的介面處或附近的SiGe層中的Ge濃度高於在通道區之中心處的Ge濃度。在一或多個前述及以下實施方式中，Ge濃度從通道區之介面在自1nm至5nm之範圍內的深度處具有峰值。在一或多個前述及以下實施方式中，峰值處的Ge濃度在自30原子%至40原子%之範圍內。在一或多個前述及以下實施方式中，峰值處的Ge濃度高於帽半導體層中的Ge濃度。
根據本揭示之另一態樣，半導體元件包括鰭片結構，鰭片結構具有鰭片底部結構及上鰭片部分，上鰭片部分包括通道區及源極/汲極區；隔離絕緣層，通道區自隔離絕緣層突出；閘極結構，閘極結構包括在通道區之上的閘極介電質層及在閘極介電質層之上的閘極電極；以及源極/汲極磊晶層，源極/汲極磊晶層形成於源極/汲極區中。與閘極介電質層接觸的通道區之表面處或附近的Ge濃度高於通道區之中心處的Ge濃度。
前述內容概括若干實施方式或實施例之特徵，使得熟習此項技術者可更好地理解本揭示之態樣。熟習此項技術者應瞭解，他們可容易地將本揭示用作設計或修改用於實現相同目的及/或達成本文引入的實施方式或實施例之相同優點的其他過程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造不脫離本揭示之精神及範疇，且他們可在不脫離本揭示之精神及範疇的情況下在本文中做出各種變化、置換，及變更。
10:基板
15:Si1-xGex層/SiGe層
22:襯裡層
24:覆蓋層
32:隔離絕緣層
80:熔化雷射退火操作

Claims (10)

  1. 一種製造包括鰭式場效電晶體的半導體元件之方法，該方法包含：形成一鰭片結構，該鰭片結構具有由SiGe製成的一上鰭片結構及由相較於該上鰭片結構的一不同材料製成的一底部鰭片結構；在該鰭片結構之上形成一覆蓋層；在被該覆蓋層覆蓋的該鰭片結構上執行一熱操作；以及在該上鰭片結構之一源極/汲極區中形成一源極/汲極磊晶層，其中該熱操作改變該上鰭片結構中的一鍺分布，其中在該熱操作之後，該上鰭片結構之一表面處或附近的一Ge濃度於深度方向上高於該上鰭片結構之一中心處的一Ge濃度。
  2. 如請求項1所述之方法，其中在形成該源極/汲極磊晶層之前執行該熱操作。
  3. 如請求項1所述之方法，其中該熱操作為一熔化雷射退火。
  4. 如請求項3所述之方法，其中該熔化雷射退火引起該上鰭片結構之熔化，然後該上鰭片結構再結晶，具有相較於執行該熔化雷射退火之前的一不同鍺分布。
  5. 如請求項1所述之方法，其中在該熱操作之前的該上鰭片結構之一Ge濃度在自15原子%至30原子%之一範圍內。
  6. 如請求項1所述之方法，其中該Ge濃度從該上鰭片結構之該表面在自1nm至5nm之一範圍內的一深度處具有一峰值。
  7. 一種製造包括鰭式場效電晶體的半導體元件之方法，該方法包含：形成一鰭片結構，該鰭片結構具有由SiGe製成的一上鰭片結構及由相較於該上鰭片結構的一不同材料製成的一底部鰭片結構；在該鰭片結構之上形成一襯裡層；在該襯裡層之上形成一絕緣材料層；使該絕緣材料層及該襯裡層凹入以暴露該上鰭片結構之一上部分；在該上鰭片結構之該暴露上部分之上形成一覆蓋層；對具有該覆蓋層的該鰭片結構執行一熱操作；以及在該上鰭片結構之一源極/汲極區中形成一源極/汲極磊晶層，其中該熱操作改變該上鰭片結構中的一鍺分布，其中在該熱操作之後，該上鰭片結構之一表面處或附近的一Ge 濃度於深度方向上高於該上鰭片結構之一中心處的一Ge濃度。
  8. 如請求項7所述之方法，其中在該熱操作之前的該上鰭片結構之一Ge濃度在自15原子%至30原子%之一範圍內。
  9. 如請求項8所述之方法，其中該覆蓋層為具有相較於該熱操作之前的該上鰭片結構的一較低Ge濃度的一磊晶形成的Si層或一磊晶形成的SiGe。
  10. 一種半導體元件，包含：一鰭片結構，該鰭片結構具有一通道區及一源極/汲極區；一閘極結構，該閘極結構包括在該通道區之上的一閘極介電質層及在該閘極介電質層之上的一閘極電極；以及一源極/汲極磊晶層，該源極/汲極磊晶層形成於該源極/汲極區中，其中該通道區包括SiGe，該SiGe具有一非均勻Ge濃度，使得該鰭片結構之一表面處或附近的一Ge濃度於深度方向上高於該鰭片結構之一中心處的一Ge濃度。
TW109132980A 2019-10-16 2020-09-23 半導體元件及其製造方法 TWI764292B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/654,470 2019-10-16
US16/654,470 US11296227B2 (en) 2019-10-16 2019-10-16 Method of manufacturing semiconductor devices and semiconductor devices

Publications (2)

Publication Number Publication Date
TW202117853A TW202117853A (zh) 2021-05-01
TWI764292B true TWI764292B (zh) 2022-05-11

Family

ID=75268609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109132980A TWI764292B (zh) 2019-10-16 2020-09-23 半導體元件及其製造方法

Country Status (5)

Country Link
US (3) US11296227B2 (zh)
KR (1) KR102290724B1 (zh)
CN (1) CN112670181B (zh)
DE (1) DE102019129104B4 (zh)
TW (1) TWI764292B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202212650A (zh) * 2020-05-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積含硼及鎵的矽鍺層之方法
US20220359679A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Backside source/drain contacts and methods of forming the same
FR3143187A1 (fr) * 2022-12-13 2024-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un transistor à effet de champ à canal sige

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442117A (zh) * 2012-12-20 2014-11-01 英特爾股份有限公司 薄膜電晶體元件從矽至矽鍺的轉換
US20150364555A1 (en) * 2014-03-21 2015-12-17 International Business Machines Corporation P-fet with graded silicon-germanium channel
US20160064526A1 (en) * 2014-08-28 2016-03-03 Globalfoundries Inc. Methods of forming alternative channel materials on finfet semiconductor devices
US20180308764A1 (en) * 2017-04-20 2018-10-25 International Business Machines Corporation Vertical silicon/silicon-germanium transistors with multiple threshold voltages
US20180337098A1 (en) * 2017-05-16 2018-11-22 International Business Machines Corporation Dual channel cmos having common gate stacks
TW201924042A (zh) * 2017-11-17 2019-06-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8211772B2 (en) * 2009-12-23 2012-07-03 Intel Corporation Two-dimensional condensation for uniaxially strained semiconductor fins
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9224822B2 (en) * 2013-09-10 2015-12-29 Globalfoundries Inc. High percentage silicon germanium alloy fin formation
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9379218B2 (en) 2014-04-25 2016-06-28 International Business Machines Corporation Fin formation in fin field effect transistors
KR102083632B1 (ko) * 2014-04-25 2020-03-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105280496B (zh) * 2014-06-05 2019-06-11 联华电子股份有限公司 具有鳍状结构的半导体元件及其制作方法
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9263555B2 (en) * 2014-07-03 2016-02-16 Globalfoundries Inc. Methods of forming a channel region for a semiconductor device by performing a triple cladding process
US9564489B2 (en) 2015-06-29 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple gate field-effect transistors having oxygen-scavenged gate stack
US9378952B1 (en) * 2015-09-30 2016-06-28 International Business Machines Corporation Tall relaxed high percentage silicon germanium fins on insulator
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10164012B2 (en) * 2015-11-30 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9711608B1 (en) * 2016-06-03 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10068995B2 (en) * 2016-07-14 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including field effect transistor and a method for fabricating the same
US10079233B2 (en) * 2016-09-28 2018-09-18 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
US10062782B2 (en) * 2016-11-29 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device with multilayered channel structure
US9991262B1 (en) * 2017-06-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device on hybrid substrate and method of manufacturing the same
US10211307B2 (en) 2017-07-18 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing inner spacers in a gate-all-around (GAA) FET through multi-layer spacer replacement
US10403550B2 (en) * 2017-08-30 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10497577B2 (en) 2017-08-31 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
US11195764B2 (en) * 2018-04-04 2021-12-07 International Business Machines Corporation Vertical transport field-effect transistors having germanium channel surfaces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201442117A (zh) * 2012-12-20 2014-11-01 英特爾股份有限公司 薄膜電晶體元件從矽至矽鍺的轉換
US20150364555A1 (en) * 2014-03-21 2015-12-17 International Business Machines Corporation P-fet with graded silicon-germanium channel
US20160064526A1 (en) * 2014-08-28 2016-03-03 Globalfoundries Inc. Methods of forming alternative channel materials on finfet semiconductor devices
US20180308764A1 (en) * 2017-04-20 2018-10-25 International Business Machines Corporation Vertical silicon/silicon-germanium transistors with multiple threshold voltages
US20180337098A1 (en) * 2017-05-16 2018-11-22 International Business Machines Corporation Dual channel cmos having common gate stacks
TW201924042A (zh) * 2017-11-17 2019-06-16 台灣積體電路製造股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
DE102019129104B4 (de) 2021-11-18
US11961911B2 (en) 2024-04-16
US20240250173A1 (en) 2024-07-25
US20210119032A1 (en) 2021-04-22
KR20210045906A (ko) 2021-04-27
US11296227B2 (en) 2022-04-05
CN112670181A (zh) 2021-04-16
TW202117853A (zh) 2021-05-01
CN112670181B (zh) 2024-08-27
KR102290724B1 (ko) 2021-08-19
DE102019129104A1 (de) 2021-04-22
US20220231158A1 (en) 2022-07-21
US12490454B2 (en) 2025-12-02

Similar Documents

Publication Publication Date Title
TWI736884B (zh) 半導體裝置的形成方法
US11239084B2 (en) Semiconductor device and manufacturing method thereof
US11830930B2 (en) Circuit devices with gate seals
TW202029350A (zh) 製造半導體裝置的方法以及半導體裝置
CN107464840A (zh) 半导体器件及其制造方法
US11233140B2 (en) Semiconductor device and manufacturing method thereof
TW201803114A (zh) 半導體結構的製造方法
US12490454B2 (en) Method of manufacturing semiconductor devices and semiconductor devices
KR101786213B1 (ko) 반도체 디바이스 및 그 제조 방법
US11316046B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
TWI785518B (zh) 製造半導體裝置的方法和半導體裝置
TWI754266B (zh) 半導體裝置及其製造方法
US20210351041A1 (en) Method of manufacturing semiconductor devices and semiconductor devices
KR102571375B1 (ko) 반도체 디바이스를 제조하는 방법 및 반도체 디바이스
KR102355231B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111834225B (zh) 半导体器件及其制造方法
US12389655B2 (en) Circuit devices with gate seals
WO2013189127A1 (zh) 半导体结构及其制造方法