[go: up one dir, main page]

TWI746165B - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TWI746165B
TWI746165B TW109131837A TW109131837A TWI746165B TW I746165 B TWI746165 B TW I746165B TW 109131837 A TW109131837 A TW 109131837A TW 109131837 A TW109131837 A TW 109131837A TW I746165 B TWI746165 B TW I746165B
Authority
TW
Taiwan
Prior art keywords
forming
gate
etching
dielectric
metal gate
Prior art date
Application number
TW109131837A
Other languages
English (en)
Other versions
TW202114059A (zh
Inventor
馮玠寧
洪志昌
陳炳宏
林益安
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202114059A publication Critical patent/TW202114059A/zh
Application granted granted Critical
Publication of TWI746165B publication Critical patent/TWI746165B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H10P70/27—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P50/71—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一方法包含形成閘極介電層，在閘極介電層的底部上方形成金屬閘極條帶，並對金屬閘極條帶進行第一蝕刻製程以移除金屬閘極條帶的一部分，非等向性地進行第一蝕刻製程，在第一蝕刻製程之後，對金屬閘極條帶進行第二蝕刻製程以移除金屬閘極條帶的殘留部分，第二蝕刻製程包含等向性蝕刻製程，將介電材料填充於金屬閘極條帶被移除的此部分和殘留部分所留下的凹口中。

Description

半導體裝置的形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置的形成方法。
金屬氧化物半導體(Metal-Oxide-Semiconductor，MOS)為積體電路的基礎構件。現有的金屬氧化物半導體裝置一般具有閘極電極，閘極電極具有使用摻雜操作(例如離子佈植或熱成長)摻雜p型雜質或n型雜質的多晶矽。閘極電極的功函數調整至矽的能帶邊緣。對於n型金屬氧化物半導體(n-type MOS，NMOS)裝置，功函數可調整至靠近矽的導電帶。對於p型金屬氧化物半導體(p-type MOS，PMOS)裝置，功函數可調整至靠近矽的價帶。透過選擇合適的雜質，可實現調整多晶矽閘極電極的功函數。
有著多晶矽閘極電極的金屬氧化物半導體裝置表現出載子耗盡效應(carrier depletion effect)，載子耗盡效應也被稱為多晶耗盡效應(poly depletion effect)。當施加的電場從靠近閘極介電質的閘極區掃除載子，進而形成耗盡層，發生多晶耗盡效應。在n型摻雜多晶矽層中，耗盡層包含離子化的非移動施體位點，其中在p型摻雜多晶矽層中，耗盡層包含離子化的非移動受體位點。耗盡效應導致有效閘極介電質厚度增加，使得在半導體表面的表面上形成反轉層更加困難。
多晶耗盡的問題可透過形成金屬閘極電極來解決，使得用於n型金屬氧化物半導體裝置和p型金屬氧化物半導體裝置的金屬閘極也可具有能帶邊緣功函數。
在一些實施例中，提供半導體裝置的形成方法，此方法包含形成閘極介電層；在閘極介電層的底部上方形成金屬閘極條帶；對金屬閘極條帶進行第一蝕刻製程以移除金屬閘極條帶的一部分，其中非等向性地進行第一蝕刻製程；在第一蝕刻製程之後，對金屬閘極條帶進行第二蝕刻製程以移除金屬閘極條帶的殘留部分，其中第二蝕刻製程包含等向性蝕刻製程；以及將介電材料填充於金屬閘極條帶被移除的此部分和殘留部分所留下的凹口中。
在一些其他實施例中，提供半導體裝置的形成方法，此方法包含在介電虛設鰭上方形成閘極堆疊物 ，且閘極堆疊物接觸介電虛設鰭，其中閘極堆疊物包含:第一部分，在介電虛設鰭的第一側上；第二部分，在介電虛設鰭的第二側上；第三部分，與閘極堆疊物重疊，其中第三部分將第一部分和第二部分互連；蝕刻第三部分以暴露出介電虛設鰭的頂表面和側壁，其中在蝕刻之後，留下第三部分的殘留部分，且殘留部分將第一部分和第二部分互連；以及蝕刻殘留部分。
在另外一些實施例中，提供半導體裝置的形成方法，此方法包含形成金屬閘極條帶；在金屬閘極條帶上方形成非晶層；在非晶層上方形成圖案化硬遮罩；使用圖案化硬遮罩作為蝕刻遮罩蝕刻非晶層，其中暴露出金屬閘極條帶；蝕刻金屬閘極條帶以在金屬閘極條帶中形成凹口，其中凹口具有底表面低於下方介電虛設鰭的頂表面，且下方介電虛設鰭的頂表面和兩側側壁暴露於凹口中；進行熱蝕刻製程以移除金屬閘極條帶的殘留部分；以及將介電材料填充至凹口中。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
依據一些實施例，提供使用切割金屬閘極製程形成的電晶體及其形成方法。依據一些實施例，顯示形成電晶體的中間階段。討論一些實施例的一些變化。在各種視圖和顯示的實施例中，使用相似的參考符號來標註相似的元件。在一些顯示的實施例中，使用鰭式場效電晶體(FinFETs)的形成作為解釋本發明實施例的概念的範例。其他類型的電晶體(例如平面電晶體、全環繞式閘極(GAA)電晶體或類似物)也可用於本發明實施例。本文討論的實施例提供範例使得能夠進行或使用本揭露的主題，且本發明所屬技術領域中具通常知識者將容易理解在保留在不同實施例的預期範圍內的同時可進行修改。以下圖式中相似的參考符號和特徵代表相似的組件。雖然可討論方法實施例以特定順序進行，但是其他方法實施例可以任何邏輯順序進行。
第1-4、5A、5B、6-9、10A、10B、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、14D、15A、15B、16A、16B、16C、17A、17B、17C、18A和18B圖顯示依據一些實施例之形成鰭式場效電晶體的中間階段的透視圖、剖面示意圖和平面圖。這些圖式所示的製程也可示意性地反映於第21圖所示的製程流程200中。
第1圖顯示初始結構的透視圖。初始結構包含晶圓10，晶圓10更包含基底20。基底20可為半導體基底，半導體基底可為矽基底、矽鍺基底或由其他半導體材料形成的基底。基底20可摻雜p型雜質或n型雜質。隔離區22(例如淺溝槽隔離(Shallow Trench Isolation，STI)區，因此有時也被稱為淺溝槽隔離區)可從基底20的頂表面延伸至基底20中形成。對應的製程顯示於第21圖的製程流程200中的製程202。基底20在相鄰隔離區22之間的部分被稱為半導體條帶24。依據本發明一些實施例，半導體條帶24為原始基底20的一部分，因此半導體條帶24的材料與基底20的材料相同。依據本發明其他實施例，透過蝕刻基底20在隔離區22之間的部分以形成凹口，並進行磊晶以在凹口中再成長另一半導體材料，以形成半導體條帶24。因此，半導體條帶24由不同於基底20的半導體材料形成。依據一些實施例，半導體條帶24由Si、SiP、SiC、SiPC、SiGe、SiGeB、Ge或第III-V族化合物半導體(例如InP、GaAs、AlAs、InAs、InAlAs、InGaAs)或類似物形成。
隔離區22可包含襯墊氧化物(未顯示)。襯墊氧化物可由熱氧化物形成，熱氧化物透過將基底20的表面層的熱氧化形成。襯墊氧化物也可為沉積的氧化矽層，舉例來說，氧化矽層透過使用原子層沉積(Atomic Layer Deposition，ALD)、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition，HDPCVD)、化學氣相沉積(Chemical Vapor Deposition，CVD)或類似方法形成。隔離區22也可包含在襯墊氧化物上方的介電材料，其中介電材料可透過使用可流動化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)、旋塗或類似方法形成。
第2圖顯示形成介電虛設條帶25，可透過蝕刻半導體條帶24的其中一者以形成凹口，且接著以介電材料填充凹口來形成介電虛設條帶25。對應的製程顯示於第21圖所示的製程流程200中的製程204。介電材料可包含或為高介電常數介電材料，例如氮化矽。再者，選擇介電虛設條帶25的材料，使得介電虛設條帶25的材料相對於金屬閘極的材料(例如鎢和氮化鈦)和隔離區22的材料(例如氧化矽)具有高蝕刻選擇性。介電虛設條帶25的底表面可高於、齊平於或低於隔離區22的底表面。
請參照第3圖，將隔離區22凹陷，使得半導體條帶24和介電虛設條帶25的頂部突出高於隔離區22的剩下部分的頂表面22A，以分別形成突出鰭24’和介電虛設鰭25’。對應的製程顯示於第21圖所示的製程流程200中的製程206。可透過使用乾蝕刻製程進行蝕刻，其中使用HF3 和NH3 作為蝕刻氣體。依據本發明其他實施例，可透過使用濕蝕刻製程進行將隔離區22凹陷的步驟。舉例來說，蝕刻化學品可包含HF溶液。
在上述顯示的實施例中，可透過任何合適的方法將鰭圖案化。舉例來說，鰭可透過使用一個或多個光微影製程(包含雙重圖案化或多重圖案化製程)來圖案化。一般來說，雙重圖案化或多重圖案化製程結合了光微影和自對準製程，以創造具有較小間距的圖案，舉例來說，此圖案具有比使用單一直接光微影製程可獲得的間距更小的圖案。舉例來說，在一實施例中，犧牲層形成於基底上方並透過使用光微影製程圖案化。間隔物透過使用自對準製程形成於圖案化犧牲層旁邊。接著，移除犧牲層，且可接著使用剩下的間隔物或心軸(mandrel)將鰭圖案化。
請參照第3圖，在突出鰭24’和介電虛設鰭25’的頂表面和側壁上形成虛設閘極堆疊物30。對應的製程顯示於第21圖所示的製程流程200中的製程208。虛設閘極堆疊物30可包含虛設閘極介電質32和在虛設閘極介電質32上方的虛設閘極電極34。舉例來說，虛設閘極電極34可透過使用多晶矽形成，且也可使用其他材料。每個虛設閘極堆疊物30可包含在虛設閘極電極34上方的一個(或複數個)硬遮罩層36。硬遮罩層36可由氮化矽、氧化矽、氮碳化矽或前述之多層形成。虛設閘極堆疊物30可橫跨單一個或複數個突出鰭24’和介電虛設鰭25’及/或隔離區22。虛設閘極堆疊物30也可具有長度方向垂直於突出鰭24’的長度方向。
接著，閘極間隙壁38形成於虛設閘極堆疊物30的側壁上。依據本發明的一些實施例，閘極間隙壁38由介電材料形成，例如氮化矽、氧化矽、氮碳化矽、氮氧化矽、氮碳氧化矽或類似物，且可具有單層結構或包含複數個介電層的多層結構。
依據本發明一些實施例，進行蝕刻步驟(以下稱為源極/汲極凹陷)以蝕刻突出鰭24’未被虛設閘極堆疊物30和閘極間隙壁38覆蓋的部分，以得到第4圖的結構。對應的製程顯示於第21圖所示的製程流程200中的製程210。此凹陷可為非等向性，因此保護突出鰭24’在虛設閘極堆疊30和閘極間隙壁38正下方的部分不被蝕刻。依據一些實施例，凹陷的半導體條帶24的頂表面可低於隔離區22的頂表面22A。突出鰭24’的被蝕刻的部分留下的空間被稱為凹口40。在蝕刻製程中，不蝕刻介電虛設鰭25’。舉例來說，可使用SiCONi(NF3 和NH3 )、Certas(HF和NH3 )或類似物蝕刻突出鰭24’。
接著，透過在凹口40中選擇性地成長半導體材料來形成源極/汲極區42(有時也被稱為磊晶區)，以得到第5A圖的結構。對應的製程顯示於第21圖所示的製程流程200中的製程212。依據一些實施例，源極/汲極區42包含矽鍺、矽、矽碳或類似物。依據最終的鰭式場效電晶體為p型鰭式場效電晶體或n型鰭式場效電晶體，隨著磊晶的進行，可原位摻雜p型雜質或n型雜質。舉例來說，當最終的鰭式場效電晶體為p型鰭式場效電晶體，可成長矽鍺硼(SiGeB)、GeB或類似物。相反地，當最終的鰭式場效電晶體為n型鰭式場效電晶體，可成長矽磷(SiP)、矽碳磷(SiCP)或類似物。依據本發明其他實施例，源極/汲極區42可由第III-V族化合物半導體形成，例如GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlAs、AlP、GaP、前述之組合或前述之多層。在源極/汲極區42完全填充凹口40之後，源極/汲極區42開始水平地擴展，且可形成刻面(facets)。
依據本發明其他實施例，第5B圖顯示包覆(cladding)源極/汲極區42的形成。依據這些實施例，未將第4圖所示的突出鰭24’凹陷，且磊晶區41成長於突出鰭24’上。依據最終的鰭式場效電晶體為p型鰭式場效電晶體或n型鰭式場效電晶體，磊晶區41的材料可相似於第5A圖所示的源極/汲極區42的材料。因此，源極/汲極區42包含突出鰭24’和磊晶區41。可進行(或可不進行)佈植以植入n型雜質或p型雜質。
第6圖顯示形成接觸蝕刻停止層(Contact Etch Stop Layer，CESL)46和層間介電質(Inter-Layer Dielectric，ILD)48的結構之後的透視圖。對應的製程顯示於第21圖所示的製程流程200中的製程214。接觸蝕刻停止層46可由氮化矽、氮碳化矽或類似物形成。接觸蝕刻停止層46可透過使用順應性沉積方法形成，舉例來說，例如原子層沉積或化學氣相沉積。層間介電質48可包含介電材料，舉例來說，介電材料透過使用可流動化學氣相沉積、旋塗、化學氣相沉積或其他沉積方法形成。層間介電質48也可由含氧介電材料形成，其可為氧化矽基，例如氧化矽、磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)或類似物。進行平坦化製程(例如化學機械研磨(Chemical Mechanical Polish，CMP)製程或機械研磨製程)使層間介電質48、虛設閘極堆疊物30和閘極間隙壁38的頂表面彼此齊平。
接著，以取代閘極堆疊物54取代包含硬遮罩層36、虛設閘極電極34和虛設閘極介電質32的虛設閘極堆疊物30，如第7圖所示。依據本發明一些實施例，取代製程包含在一個或複數個蝕刻步驟中蝕刻如第6圖所示的硬遮罩層36、虛設閘極電極34和虛設閘極介電質32，以得到形成於閘極間隙壁38之間的開口。對應的製程顯示於第21圖所示的製程流程200中的製程216。接著，如第7圖所示，形成(取代)閘極堆疊物54，閘極堆疊物54包含閘極介電層50(有時被稱為高介電常數介電層)和閘極電極52(有時被稱為金屬閘極)。對應的製程顯示於第21圖所示的製程流程200中的製程218。閘極堆疊物54的形成包含形成/沉積複數層，且接著進行平坦化製程，例如化學機械研磨製程或機械研磨製程。依據本發明一些實施例，每個閘極介電層50包含界面層(Interfacial Layer，IL)作為其下部。界面層形成於突出鰭24’暴露的表面上。界面層可包含氧化物層，例如氧化矽層，其透過突出鰭24’的熱氧化、化學氧化製程或沉積製程形成。每個閘極介電層50也可包含形成於界面層上方的高介電常數介電層。因此，閘極介電層50也可被稱為高介電常數介電層，儘管閘極介電層50可包含界面層。高介電常數介電層可包含高介電常數介電材料，例如HfO2 、ZrO2 、HfZrOx 、HfSiOx 、HfSiON、ZrSiOx 、HfZrSiOx 、Al2 O3 、HfAlOx 、HfAlN、ZrAlOx 、La2 O3 、TiO2 、Yb2 O3 、氮化矽或類似物。高介電常數介電材料的介電常數(k值)大於3.9，且可大於7.0。高介電常數介電層可形成為順應性層，且延伸於突出鰭24’的側壁上和閘極間隙壁38的側壁上。閘極介電層50也延伸至介電虛設鰭25’的頂表面和側壁上，除了如果界面層透過熱氧化形成，則在介電虛設鰭25’可不形成界面層。因此，閘極介電層50在突出鰭24’上的部分(包含界面層和高介電常數材料)可比在閘極介電層50在介電虛設鰭25’上的部分更厚。依據本發明的一些實施例，閘極介電層50透過使用原子層沉積或化學氣相沉積形成。
閘極電極52形成於閘極介電層50的頂部上，並填充由移除的虛設閘極堆疊物所留下的溝槽的剩下部分。閘極電極52的子層未顯示於第7圖中，然而實際上，由於子層之間組成的差異，因此子層之間彼此為可區分的。至少下部子層的沉積可透過使用例如原子層沉積或化學氣相沉積的順應性沉積方法進行，使得閘極電極52(及每個子層)的垂直部分和水平部分的厚度彼此大致相同。
閘極電極52中的子層可包含氮化鈦矽(TSN)層、氮化鉭(TaN)層、氮化鈦(TiN)層、鈦鋁(TiAl)層、額外的TiN及/或TaN層以及填充金屬。以下可將閘極電極52稱為金屬閘極。這些子層的一些層定義了對應的鰭式場效電晶體的功函數。再者，p型鰭式場效電晶體的金屬層和n型鰭式場效電晶體的金屬層可彼此不同，因此金屬層的功函數適用於對應的p型鰭式場效電晶體或n型鰭式場效電晶體。填充金屬可包含鎢、鈷或類似物。
接著，如第8圖所示，形成硬遮罩56。對應的製程顯示於第21圖所示的製程流程200中的製程220。硬遮罩56的材料不同於層間介電質48的材料，使得硬遮罩56可在後續的蝕刻製程(舉例來說，如第14C圖所示)中保護層間介電質48。依據本發明一些實施例，硬遮罩56的形成包含透過蝕刻將層間介電質48(可能和接觸蝕刻停止層46)凹陷以形成凹口，並進行平坦化以移除介電材料的多餘部分。如第8圖所示，在將層間介電質48凹陷的期間，可輕微凹陷或可不凹陷金屬閘極。在將層間介電質48凹陷的步驟中，可將接觸蝕刻停止層46凹陷(如第8圖所示)或不將接觸蝕刻停止層46凹陷。
接著，如第9圖所示，形成硬遮罩58。對應的製程顯示於第21圖所示的製程流程200中的製程222。硬遮罩58可由非晶矽、氧化鋯(ZrO2 )或類似物形成。依據本發明一些實施例，硬遮罩58的形成包含透過蝕刻將閘極堆疊物54凹陷以形成凹口，並進行平坦化製程以將硬遮罩58的頂表面平坦化。硬遮罩58可包含重疊並接觸閘極電極52和硬遮罩56的一些部分。硬遮罩60形成於硬遮罩58上方，硬遮罩60可由氮化矽、氮氧化矽、碳氧化矽、氮碳氧化矽或類似物形成。
三層蝕刻遮罩62形成於硬遮罩60上方。對應的製程顯示於第21圖所示的製程流程200中的製程224。蝕刻遮罩62可包含下層64、中間層66和上層68。下層64可由交聯光阻形成。中間層66可由無機材料形成，例如氮氧化矽或類似物。上層68可由光阻形成，將上層68曝光並顯影以形成開口70。開口70與介電虛設鰭25’重疊。
接著，蝕刻中間層66和下層64以將開口70向下延伸。接著，使用三層蝕刻遮罩62的剩下部分以蝕刻下方的硬遮罩60，使得開口70延伸至硬遮罩60中。可在此製程中部分消耗三層蝕刻遮罩62，且接著使用例如灰化或蝕刻來移除三層蝕刻遮罩62的剩下部分。最終的結構如第10A圖所示，第10A圖顯示開口70在硬遮罩60中。
第10B圖顯示一些突出鰭24’、介電虛設鰭25’和閘極電極52的平面圖。突出鰭24’可在閘極電極52正下方，且源極/汲極區42可形成於閘極電極52之間。突出鰭24’和源極/汲極區42對齊彼此平行的直線，這些直線在X方向上。複數個閘極電極52由彼此平行的條帶形成，且在Y方向上。X方向和Y方向也顯示於第10A圖中。再者，第10A圖所示的透視圖顯示第10B圖中的區域71。
後續圖式第11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、14D、15A、15B、16A、16B和16C圖顯示依據一些實施例之切割閘極電極52的製程。在這些圖式中，圖號可包含字母“A”、字母“B”或字母“C”。字母“A”表示對應圖式為由與含有第10A和10B圖的線A-A的垂直平面相同的垂直平面所得到的剖面示意圖。字母“B”表示對應圖式(除了第15B圖)為由與含有第10A和10B圖的線B-B的垂直平面相同的垂直平面所得到的剖面示意圖，其中垂直平面切入閘極電極52。字母“C”表示對應圖式為由與含有第10A和10B圖的C-C的垂直平面相同的垂直平面所得到的剖面示意圖，其中垂直平面切割通過源極/汲極區42。
第11A、11B和11C圖分別顯示由第10A和10B圖的垂直參考剖面A-A、B-B和C-C所得到的剖面示意圖。如第11A圖所示，閘極電極52、層間介電質48和硬遮罩56的一些部分在開口70正下方。介電虛設鰭25’和突出鰭24’的水平高度顯示介電虛設鰭25’和突出鰭24’的位置，介電虛設鰭25’和突出鰭24’的水平高度高於隔離區22的頂表面22A且低於對應的頂表面25TS和24TS。第11B圖顯示開口70與介電虛設鰭25’的一部分重疊，並橫向延伸超出介電虛設鰭25’的兩側邊緣。在顯示的範例實施例中，閘極電極52在介電虛設鰭25’的左側的部分用於形成第一鰭式場效電晶體的第一閘極電極，且閘極電極52在介電虛設鰭25’的右側的部分用於形成第二鰭式場效電晶體的第二閘極電極。第11B圖所示的連續閘極電極52將在後續製程中被切割為第一閘極電極和第二閘極電極。
第12A、12B、12C、13A、13B、13C圖顯示將開口70變窄的製程的剖面示意圖。由於微影製程的限制的緣故，開口70的寬度W1(第11C圖)可能無法形成得夠小。因此，如第12A、12B和12C圖所示，形成順應性遮罩層72延伸至開口70中。順應性遮罩層72可由相同或不同於硬遮罩60的材料所形成，且可由氮化矽、氮氧化矽、碳氧化矽、氮碳氧化矽或類似物形成或包括前述材料。
接著，如13A、13B和13C圖所示，進行非等向性蝕刻製程以蝕刻順應性遮罩層72。移除遮罩層72的水平部分。開口70中的遮罩層72的剩下部分留在硬遮罩60的側壁上。因此，開口70的寬度W2小於第11C圖中的開口70的寬度W1。
請參照第14A、14B和14C圖，使用硬遮罩60和遮罩層72作為蝕刻遮罩來蝕刻硬遮罩58。對應的製程顯示於第21圖所示的製程流程200中的製程226。因此，暴露出閘極電極52。在此製程中不蝕刻硬遮罩56。接著，蝕刻暴露的閘極電極52，如第14A圖所示。對應的製程顯示於第21圖所示的製程流程200中的製程228。此蝕刻可使用選自氯基氣體及/或氟基氣體的製程氣體來進行，但不限於此。舉例來說，蝕刻氣體可包含Cl2 、BCl3 、CH4 、CF4 、CHF3 、CH2 F2 、H2 或前述之組合。可添加載氣，例如Ar或He。依據一些實施例，將氧氣(O2 )添加至蝕刻氣體以氧化閘極電極52將被蝕刻的部分。此蝕刻可在壓力約3mTorr與約10mTorr之間的範圍中進行。在此蝕刻中產生電漿，並施加適當的偏壓電壓，使得蝕刻為非等向性。施加射頻功率，且射頻功率可在約500W與約900W之間的範圍中。在如第14B圖所示蝕刻通過閘極電極52之後，暴露出閘極介電層50，也蝕刻通過閘極介電層50，並暴露出介電虛設鰭25’。
如第14C圖所示，蝕刻硬遮罩58的步驟中，蝕刻可停止於硬遮罩56上，硬遮罩56具有比層間介電質48更高的蝕刻選擇性(相對於硬遮罩58)。因此，可有效地停止蝕刻。否則，如果不形成硬遮罩56，在蝕刻通過硬遮罩58之後，由於層間介電質48的蝕刻速率可能不夠低，可顯著地損壞層間介電質48。舉例來說，硬遮罩56在蝕刻中的耗損小於約15nm。
閘極電極52的蝕刻進行至閘極電極52的被蝕刻部分的頂表面低於介電虛設鰭25’的頂表面25TS，如第14A和14B圖所示。高度差ΔH可大於約10nm，且可在約10nm與30nm之間的範圍中。如第14B圖所示，當閘極電極52的被蝕刻部分的頂表面低於頂表面25TS時，在介電虛設鰭25’的左側的閘極電極52A與在介電虛設鰭25’的右側的閘極電極52B電性隔離。然而，在蝕刻製程之後，閘極電極52可具有剩下的殘留部分52’(第14A圖)，殘留部分52’為閘極電極52的頂部尖端部分，且在之後被稱為金屬閘極殘留物或閘極電極52的殘留部。殘留部分52’難以由過蝕刻移除，因為需要仔細控制過蝕刻。否則，開口70可能橫向擴展以到達相鄰的突出鰭24’，進而導致裝置失效。
殘留部分52’可導致閘極電極52A和52B的不利的橋接，其可導致裝置失效。參照第14D圖討論原因，第14D圖顯示閘極電極52A和52B以及殘留部分52’的透視圖。如第14D圖所示，閘極電極52A和52B在介電虛設鰭25’的兩側上。殘留部分52’不利地將閘極電極52A和52B電性互連。因此，為了消除金屬閘極橋接。在後續的等向性蝕刻製程中移除殘留部分52’。
請參照14A、14B和14C圖，當硬遮罩58由非晶矽(或一些其他材料)形成或包含非晶矽(或一些其他材料)時，可進行氧化製程以將硬遮罩58的側壁表面部分氧化而形成保護層74，保護層74在後續的等向性蝕刻製程中保護硬遮罩58。對應的製程顯示於第21圖所示的製程流程200中的製程230。舉例來說，矽可與WF6 (用於後續的等向性蝕刻製程中)反應以形成WO3 、WF2 O2 和SiF4 ，且WO3 更與WF6 反應以形成氣態WF2 O2 ，因此將耗損矽。保護層74(例如SiO2 )不與WF6 反應，因此可保護非晶矽免於被蝕刻。依據一些實施例，使用H2 O(水蒸氣)和氨(NH3 )作為製程氣體來進行氧化製程。水用於將非晶矽氧化以形成氧化矽。另一方面，當進行氧化製程時，閘極電極52也暴露於氧化。當硬遮罩58並非由非晶矽形成或包含非晶矽時，也可進行氧化製程，氧化製程具有將殘留部分52’氧化的功能。
為了防止過度氧化閘極電極52，添加氨以減少閘極電極52的氧化。控制製程條件使得保護層74可具有合適的厚度，同時不會過度氧化閘極電極52。依據一些實施例，進行氧化在水蒸氣的流量為約50sccm與約1500sccm之間的範圍中，且氨的流量為約10sccm與約1500sccm之間的範圍中。氧化持續時間可在約30秒與約300秒之間的範圍中。氧化期間晶圓10的溫度可在約350°C與約480°C之間的範圍中。當硬遮罩58由非晶矽形成時，或當硬遮罩58由其他材料(例如氧化鋯)形成時，可省略氧化製程，在後續的等向性蝕刻製程中可不損壞這些材料。
接著，進行等向性蝕刻以蝕刻殘留部分52’。對應的製程顯示於第21圖所示的製程流程200中的製程232。依據一些實施例，使用氟基蝕刻氣體及/或氯基蝕刻氣體進行等向性蝕刻。除了氟基蝕刻氣體及/或氯基蝕刻氣體之外，蝕刻氣體也可包含NF3 、H2 、He、Ar、O2 及/或類似物。蝕刻製程可為在沒有開啟電漿的情況下在升高的溫度下進行的熱蝕刻製程。
依據本發明一些實施例，氟基蝕刻氣體可包含金屬氟化物，例如氟化鎢(例如WF6 )。金屬氟化物與在先前製程中產生的金屬氧化物反應，其中金屬氧化物包含由於蝕刻閘極電極52期間和氧化硬遮罩58期間添加氧的緣故而產生的閘極電極52的氧化部分。舉例來說，可將殘留部分52’氧化為氧化鎢或氧化鈷。殘留部分52’中的氮化鈦也可氧化為氧化鈦(或氮氧化鈦)。由於殘留部分52’非常薄，因此可有效地氧化殘留部分52’，而不氧化閘極電極52的下部。
依據一些實施例，在等向性蝕刻製程中，NF3 可具有流量在約0sccm與約500sccm之間的範圍中，H2 可具有流量在約0sccm與約500sccm之間的範圍中，WF6 可具有流量在約100sccm與約500sccm之間的範圍中，He可具有流量在約0sccm與約1000sccm之間的範圍中，Ar可具有流量在約0sccm與約1000sccm之間的範圍中，且O2 可具有流量在約0sccm與約200sccm之間的範圍中。蝕刻時間可在約10秒與約90秒之間的範圍中。在等向性蝕刻期間提高晶圓10的溫度，且晶圓10的溫度可在約400°C與約500°C的範圍中，或更高的溫度。
以下化學反應式為顯示如何移除殘留部分52’的範例，其中移除的殘留部分52’包括鈦，其中已將鈦氧化以形成氧化鈦(TiO2 ): TiO2 (s) + WF6 (g) à WO3 (s) + WF2 O2 (g) + TiF4 (g)                [反應式1]
在反應式中，字母“s”和“g”分別代表對應的材料為固體或氣體。由於在提高的溫度進行等向性蝕刻，舉例來說，提高的溫度在約400°C與約550°C的範圍中，或更高的溫度，在此溫度下，TiF4 可昇華為氣體。在此溫度下，WF2 O2 也可為氣體。因此，在對應的反應腔體中將WF2 O2 和TiF4 抽空。氧化鎢WO3 (其也可在將金屬閘極中的填充金屬氧化時產生)為固體，且可與WF6 (g)反應以再次產生氣體WF2 O2 ，進而將WF2 O2 抽空。透過相似反應，如果在殘留部分52’中含有其他類型的金屬，也將這些金屬移除。
在等向性蝕刻製程中，也移除與殘留部分52’在相同水平高度之閘極介電層50的尖端部分50’(第14D圖)。閘極介電層50的尖端部分50’(殘留物)的移除確保移除了閘極介電層50和閘極電極52的混合材料。以下範例顯示氧化鉿透過蝕刻製程移除: HfO2 (s) + WF6 (g) à WO3 (s) + WF2 O2 (g) + HfF4 (g)        [反應式2]
相似地，WF2 O2 和HfF4 為在提高的溫度下的氣體，且從對應的反應腔體抽空。WO3 為固體，且可與WF6 (g)再次反應以產生氣體WF2 O2 ，進而將WF2 O2 抽空。因此，移除HfO2 ，HfO2 可為閘極介電層50的一部分。
等向性蝕刻製程可包含或可不包含金屬氟化物蝕刻氣體，例如氯化硼(例如BCl3 )可取代金屬氟化物，或除了金屬氟化物之外，可將氯化硼(例如BCl3 )添加至蝕刻氣體中。與不使用金屬氟化物相比(取而代之的是，使用金屬氯化物)，金屬氯化物導致由反應產生的產物的昇華溫度降低。依據一些實施例，透過使用金屬氯化物蝕刻氣體，產生的反應產物可具有昇華溫度低於約200°C，且昇華溫度可在約100°C與約200°C之間的範圍中。舉例來說，反應式3顯示反應: HfO2 + 2BCl3 àHfCl4 (s) +2BOCl(g)                     [反應式3] 其中HfCl4 的昇華溫度低於HfF4 。例如BF3 的氣體可與HfCl4 一起產生。再者，當WF6 與HfO2 反應時(反應式2)如果產生HfF4 ，則發生以下反應: HfF4 + BCl3 àHfCl4 (s) +BF3 (g)                            [反應式4]
反應式4顯示HfF4 與BCl3 反應以產生HfCl4 ，HfCl4 具有低的昇華溫度。相似地，氧化鈦與BCl3 反應以產生氯化鈦(TiClx )，氯化鈦也可比氟化鈦在更低的溫度下昇華。
第15A圖顯示在等向性蝕刻以移除殘留部分52’之後的結構，其顯示閘極電極52的剩下部分的全部頂表面低於介電虛設鰭25’的頂表面25TS。第15B圖顯示透視圖，其顯示透過移除金屬閘極殘留物，電性隔離閘極電極52A和52B。由於在等向性蝕刻中閘極電極52和閘極介電層50的蝕刻選擇性，閘極電極52的頂表面可稍微高於、稍微低於或與閘極介電層50的頂表面齊平。
第16A、16B和16C圖顯示以介電材料填充開口70以形成隔離區78。對應的製程顯示於第21圖所示的製程流程200中的製程234。隔離區78可由氮化矽、氧化矽、氮氧化矽或類似物形成或包括前述材料。如第16B圖所示，隔離區78將閘極電極52A和52B彼此電性絕緣。依據一些實施例，在介電虛設鰭25’的左側的閘極電極52A和源極/汲極區42(第16C圖)形成鰭式場效電晶體80A的一部分，而在介電虛設鰭25’的右側的閘極電極52B和源極/汲極區42(第16C圖)形成鰭式場效電晶體80B的一部分。在後續的製程中，進行平坦化製程(例如化學機械研磨製程或機械研磨製程)以移除隔離區78的頂部。舉例來說，依據一些實施例，平坦化製程可停止於硬遮罩56的頂表面上，且第16A、16B和16C圖中的水平面82代表平坦化的對應停止水平高度。
第17A圖顯示在形成隔離區78之後的第16A、16B和16C圖的結構的平面圖。先前的金屬閘極切割製程導致隔離區78將鰭式場效電晶體80B的閘極電極與相鄰的鰭式場效電晶體(例如鰭式場效電晶體80A)的金屬閘極絕緣。為了將鰭式場效電晶體80B的突出鰭24’與相鄰的鰭式場效電晶體進一步電性絕緣，進行鰭切割製程以切割突出鰭24’在區域86中的部分。對應的製程包含形成並圖案化蝕刻遮罩(未顯示)，其中開口形成於蝕刻遮罩中以暴露區域86中的部件。接著，蝕刻閘極電極52在區域86中的部分以暴露正下方的突出鰭24’。第17B圖顯式剖面示意圖，其中顯示區域86，並移除閘極電極52在區域86中的部分。使用虛線矩形顯示突出鰭24’的位置。接著，蝕刻突出鰭24’，且對應的凹口可延伸至低於隔離區22的底表面22B。此個別的製程被稱為切割鰭製程。對應的製程顯示於第21圖所示的製程流程200中的製程236。接著，介電材料填充於凹口中以形成隔離區88。隔離區88可由氮化矽、氧化矽、氮氧化矽或類似物形成或包括前述材料。在形成隔離區88之後，進行平坦化製程，並移除隔離區88在閘極電極52上方的部分。第17B圖顯示第17A圖中的參考剖面17B-17B。第17C圖進一步顯示第17A圖中的參考剖面17C-17C。如第17C圖所示，隔離區88將不同的鰭式場效電晶體的突出鰭24’和源極/汲極區42彼此切開。
第18A和18B圖顯示硬遮罩90的形成，其中透過蝕刻硬遮罩58(第16B圖)以形成凹口，並將硬遮罩90填充至凹口中，接著進行平坦化製程來形成，使得硬遮罩90的頂表面與隔離區78的頂表面共平面。硬遮罩90可由氮化矽、氧化矽、氮氧化矽或類似物形成或包括前述材料。接著，沉積蝕刻停止層92和層間介電質94，接著形成閘極接觸插塞96以接觸閘極電極52。第18B圖顯示形成源極/汲極矽化物區98、下方源極/汲極接觸插塞100和上方源極/汲極接觸插塞102。依據一些實施例，源極/汲極矽化物區98和下方源極/汲極接觸插塞100的形成包含蝕刻層間介電質48和接觸蝕刻停止層46以形成接觸開口，並將金屬層(例如Ti)沉積至接觸開口中，在金屬層上方形成阻障層(例如TiN)，進行退火製程以形成矽化物區，並以金屬材料(例如鎢、鈷或類似物)沉積剩下的接點。
用於蝕刻金屬閘極殘留物的本發明實施例也可用於形成其他類型的電晶體，例如平面電晶體和全環繞式閘極電晶體。舉例來說，第19圖顯示形成全環繞式閘極電晶體的通道部分，全環繞式閘極電晶體的通道部分包含半導體奈米結構104(例如奈米線、奈米片等)、界面層106、高介電常數介電質108和金屬層110(例如由TiAlC形成的功函數金屬層)。本發明實施例可應用於透過蝕刻將金屬層110切割成隔開的部分，使得每個部分可用於形成全環繞式閘極電晶體，其中移除了金屬層110的切割部分如第20圖所示。對應結構的上視圖相似於第17A圖的結構，除了第20圖以半導體奈米結構取代第17A圖的突出鰭24’。相似地，金屬層110和可能的高介電常數介電質108的蝕刻以及金屬層110的殘留物的移除可與前述本質上相同，故不贅述於此。再者，本發明實施例可應用於切割高介電常數介電質108。由於依據一些實施例之蝕刻金屬的方法為等向性，因此雖然金屬層110和高介電常數介電質108不面向外面，但是可切割金屬層110和高介電常數介電質108。
從樣品晶圓得到的實驗結果指出透過使用本發明實施例來移除金屬閘極殘留物，可有效地移除金屬閘極殘留物而不導致金屬閘極中的開口顯著擴大。實驗結果更指出透過進行氧化製程以在非晶矽硬遮罩58的側壁上形成保護層74，有效地控制了損壞。
本發明實施例具有一些優點特徵。使用電漿蝕刻來切割金屬閘極而不在閘極間隙壁地側壁上留下金屬閘極殘留物是很困難的。金屬閘極殘留物可導致打算透過切割製程隔開的金屬閘極發生電性短路。依據本發明一些實施例，使用等向性蝕刻製程以移除金屬閘極殘留物。再者，蝕刻的產物為氣體，且可被移除。此有效地移除透過蝕刻製程可能產生的金屬氧化物。由於金屬氧化物影響電晶體的臨界電壓，因此透過移除金屬氧化物(透過氣體)，最終電晶體的臨界電壓不會有金屬氧化物的不利影響。
依據本發明一些實施例，一方法包含形成閘極介電層；在閘極介電層的底部上方形成金屬閘極條帶；對金屬閘極條帶進行第一蝕刻製程以移除金屬閘極條帶的一部分，其中非等向性地進行第一蝕刻製程；在第一蝕刻製程之後，對金屬閘極條帶進行第二蝕刻製程以移除金屬閘極條帶的殘留部分，其中第二蝕刻製程包括等向性蝕刻製程；以及將介電材料填充於金屬閘極條帶被移除的此部分和殘留部分所留下的凹口中。在一實施例中，進行第一蝕刻製程直到暴露出金屬閘極條帶下方的介電虛設鰭。在一實施例中，進行第一蝕刻製程直到金屬閘極條帶被移除的部分產生的對應凹口具有底表面低於介電虛設鰭的頂表面，且殘留部分包括低於頂表面的下部和高於頂表面的上部。在一實施例中，使用包括氟化鎢的蝕刻氣體進行第二蝕刻製程。在一實施例中，蝕刻氣體更包括氯化鎢。在一實施例中，以電漿進行第一蝕刻製程，且第二蝕刻製程包括沒有電漿的熱蝕刻製程。在一實施例中，在第二蝕刻製程中，進一步蝕刻與金屬閘極條帶的殘留部分在相同水平高度的閘極介電層的尖端部分。在一實施例中，使用相同的蝕刻遮罩進行第一蝕刻製程和第二蝕刻製程。在一實施例中，此方法更包含在金屬閘極條帶上方形成硬遮罩；將硬遮罩圖案化；以及將硬遮罩氧化以在硬遮罩的側壁上形成保護層，其中保護層暴露於第二蝕刻製程。
依據本發明一些實施例，一方法包含在介電虛設鰭上方形成閘極堆疊物 ，且閘極堆疊物接觸介電虛設鰭，其中閘極堆疊物包括:第一部分，在介電虛設鰭的第一側上；第二部分，在介電虛設鰭的第二側上；第三部分，與閘極堆疊物重疊，其中第三部分將第一部分和第二部分互連；蝕刻第三部分以暴露出介電虛設鰭的頂表面和側壁，其中在蝕刻之後，留下第三部分的殘留部分，且殘留部分將第一部分和第二部分互連；以及蝕刻殘留部分。在一實施例中，第一部分和第二部分分別形成第一鰭式場效電晶體和第二鰭式場效電晶體的金屬閘極。在一實施例中，使用包括金屬氟化物的蝕刻氣體進行蝕刻第三部分。在一實施例中，金屬氟化物包括氟化鎢。在一實施例中，蝕刻氣體更包括金屬氯化物。在一實施例中，殘留部分包括閘極堆疊物的閘極介電質的一部分以及閘極堆疊物的金屬閘極的一部分，且在蝕刻殘留部分的步驟中，移除閘極介電質的此部分和金屬閘極的此部分。
依據本發明一些實施例，一方法包含形成金屬閘極條帶；在金屬閘極條帶上方形成非晶層；在非晶層上方形成圖案化硬遮罩；使用圖案化硬遮罩作為蝕刻遮罩蝕刻非晶層，其中暴露出金屬閘極條帶；蝕刻金屬閘極條帶以在金屬閘極條帶中形成凹口，其中凹口具有底表面低於下方介電虛設鰭的頂表面，且下方介電虛設鰭的頂表面和兩側側壁暴露於凹口中；進行熱蝕刻製程以移除金屬閘極條帶的殘留部分；以及將介電材料填充至凹口中。在一實施例中，其中在蝕刻金屬閘極條帶之後，閘極間隙壁的側壁暴露於凹口中，且閘極間隙壁在凹口的兩側上，且在蝕刻金屬閘極條帶時不蝕刻閘極間隙壁。在一實施例中，此方法更包含在蝕刻非晶層之後以及在蝕刻金屬閘極條帶之前，將非晶層的表面部分氧化。在一實施例中，使用水蒸氣和氨作為製程氣體進行氧化。在一實施例中，使用包括金屬氟化物的製程氣體蝕刻金屬閘極條帶。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10:晶圓 20:基底 22:隔離區 22A,24TS,25TS:頂表面 22B:底表面 24:半導體條帶 24’:突出鰭 25:介電虛設條帶 25’:介電虛設鰭 30:虛設閘極堆疊物 32:虛設閘極介電質 34:虛設閘極電極 36:硬遮罩層 38:閘極間隙壁 40:凹口 41:磊晶區 42:源極/汲極區 46:接觸蝕刻停止層 48,94:層間介電質 50:閘極介電層 50’:尖端部分 52,52A,52B:閘極電極 52’:殘留部分 54:閘極堆疊物 56,58,60,90:硬遮罩 62:蝕刻遮罩 64:下層 66:中間層 68:上層 70:開口 71,86:區域 72:遮罩層 74:保護層 78,88:隔離區 80A,80B:鰭式場效電晶體 82:水平面 92:蝕刻停止層 96:閘極接觸插塞 98:源極/汲極矽化物區 100:下方源極/汲極接觸插塞 102:上方源極/汲極接觸插塞 104:半導體奈米結構 106:界面層 108:高介電常數介電質 110:金屬層 200:製程流程 202,204,206,208,210,212,214,216,218,220,222,224,226,228,230,232,234,236:製程 ΔH:高度差 W1,W2:寬度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1-4、5A、5B、6-9、10A、10B、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、14D、15A、15B、16A、16B、16C、17A、17B、17C、18A和18B圖顯示依據一些實施例之形成鰭式場效電晶體(Fin Field-Effect Transistors，FinFETs)的中間階段的透視圖、剖面示意圖和平面圖。 第19和20圖顯示依據一些實施例之形成全環繞式閘極(Gate All-Around，GAA)電晶體的中間階段的剖面示意圖。 第21圖顯示依據一些實施例之形成鰭式場效電晶體的製程流程。
200:製程流程
202,204,206,208,210,212,214,216,218,220,222,224,226,228,230,232,234,236:製程

Claims (15)

  1. 一種半導體裝置的形成方法，包括：形成一閘極介電層；在該閘極介電層的底部上方形成一金屬閘極條帶；對該金屬閘極條帶進行一第一蝕刻製程以移除該金屬閘極條帶的一部分，其中非等向性地進行該第一蝕刻製程；在該第一蝕刻製程之後，對該金屬閘極條帶進行一第二蝕刻製程以移除該金屬閘極條帶的一殘留部分，其中該第二蝕刻製程包括一等向性蝕刻製程；以及將一介電材料填充於該金屬閘極條帶被移除的該部分和該殘留部分所留下的一凹口中。
  2. 如請求項1之半導體裝置的形成方法，其中進行該第一蝕刻製程直到暴露出該金屬閘極條帶下方的一介電虛設鰭。
  3. 如請求項2之半導體裝置的形成方法，其中進行該第一蝕刻製程直到該金屬閘極條帶被移除的該部分產生的一對應凹口具有一底表面低於該介電虛設鰭的一頂表面，且該殘留部分包括低於該頂表面的一下部和高於該頂表面的一上部。
  4. 如請求項1至3中任一項之半導體裝置的形成方法，其中以電漿進行該第一蝕刻製程，且該第二蝕刻製程包括沒有電漿的一熱蝕刻製程。
  5. 如請求項1至3中任一項之半導體裝置的形成方法，其中在該第二蝕刻製程中，進一步蝕刻與該金屬閘極條帶的該殘留部分在相同水平高度的該閘極介電層的一尖端部分。
  6. 如請求項1至3中任一項之半導體裝置的形成方法，其中使用相同的一蝕刻遮罩進行該第一蝕刻製程和該第二蝕刻製程。
  7. 如請求項1至3中任一項之半導體裝置的形成方法，更包括：在該金屬閘極條帶上方形成一硬遮罩；將該硬遮罩圖案化；以及將該硬遮罩氧化以在該硬遮罩的側壁上形成一保護層，其中該保護層暴露於該第二蝕刻製程。
  8. 一種半導體裝置的形成方法，包括：在一介電虛設鰭上方形成一閘極堆疊物，且該閘極堆疊物接觸該介電虛設鰭，其中該閘極堆疊物包括：一第一部分，在該介電虛設鰭的一第一側上；一第二部分，在該介電虛設鰭的一第二側上；一第三部分，與該閘極堆疊物重疊，其中該第三部分將該第一部分和該第二部分互連；蝕刻該第三部分以暴露出該介電虛設鰭的頂表面和側壁，其中在蝕刻之後，留下該第三部分的一殘留部分，且該殘留部分將該第一部分和該第二部分互連；以及蝕刻該殘留部分。
  9. 如請求項8之半導體裝置的形成方法，其中該第一部分和該第二部分分別形成一第一鰭式場效電晶體和一第二鰭式場效電晶體的金屬閘極。
  10. 如請求項8或9之半導體裝置的形成方法，其中使用包括一金屬氟化物的一蝕刻氣體進行蝕刻該第三部分。
  11. 如請求項10之半導體裝置的形成方法，其中該蝕刻氣體更包括一金屬氯化物。
  12. 如請求項8或9之半導體裝置的形成方法，其中該殘留部分包括該閘極堆疊物的一閘極介電質的一部分以及該閘極堆疊物的一金屬閘極的一部分，且在蝕刻該殘留部分的步驟中，移除該閘極介電質的該部分和該金屬閘極的該部分。
  13. 一種半導體裝置的形成方法，包括：形成一金屬閘極條帶；在該金屬閘極條帶上方形成一非晶層；在該非晶層上方形成一圖案化硬遮罩；使用該圖案化硬遮罩作為一蝕刻遮罩蝕刻該非晶層，其中暴露出該金屬閘極條帶；蝕刻該金屬閘極條帶以在該金屬閘極條帶中形成一凹口，其中該凹口具有一底表面低於一下方介電虛設鰭的一頂表面，且該下方介電虛設鰭的該頂表面和兩側側壁暴露於該凹口中；進行一熱蝕刻製程以移除該金屬閘極條帶的一殘留部分；以及將一介電材料填充至該凹口中。
  14. 如請求項13之半導體裝置的形成方法，其中在蝕刻該金屬閘極條帶之後，一閘極間隙壁的側壁暴露於該凹口中，且該閘極間隙壁在該凹口的兩側上，且在蝕刻該金屬閘極條帶時不蝕刻該閘極間隙壁。
  15. 如請求項13或14之半導體裝置的形成方法，更包括：在蝕刻該非晶層之後以及在蝕刻該金屬閘極條帶之前，將該非晶層的一表面 部分氧化。
TW109131837A 2019-09-17 2020-09-16 半導體裝置的形成方法 TWI746165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/572,831 2019-09-17
US16/572,831 US11145752B2 (en) 2019-09-17 2019-09-17 Residue removal in metal gate cutting process

Publications (2)

Publication Number Publication Date
TW202114059A TW202114059A (zh) 2021-04-01
TWI746165B true TWI746165B (zh) 2021-11-11

Family

ID=74686734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109131837A TWI746165B (zh) 2019-09-17 2020-09-16 半導體裝置的形成方法

Country Status (5)

Country Link
US (1) US11145752B2 (zh)
KR (1) KR102334898B1 (zh)
CN (1) CN112530868B (zh)
DE (1) DE102019126339B4 (zh)
TW (1) TWI746165B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830725B2 (en) * 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
US12336211B2 (en) 2021-05-27 2025-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric layer on semiconductor device and method of forming the same
KR102840208B1 (ko) 2021-06-22 2025-08-01 삼성전자주식회사 반도체 소자
US12520553B2 (en) * 2021-10-12 2026-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Forming seams with desirable dimensions in isolation regions
US20230197819A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Integrated circuit structures having metal gate plug landed on dielectric dummy fin

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348850A1 (en) * 2014-05-29 2015-12-03 United Microelectronics Corp. Mask set and method for fabricating semiconductor device by using the same
US20160380077A1 (en) * 2014-09-09 2016-12-29 United Microelectronics Corp. Method for manufacturing semiconductor device having metal gate
US20180204933A1 (en) * 2014-03-31 2018-07-19 Stmicroelectronics, Inc. Soi finfet transistor with strained channel
US20190139969A1 (en) * 2017-11-09 2019-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Cutting Metal Gates in Fin Field Effect Transistors

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960010065B1 (en) 1992-12-15 1996-07-25 Hyundai Electronics Ind Tungsten plug forming method of semiconductor device
DE102006052630A1 (de) 2006-10-19 2008-04-24 Robert Bosch Gmbh Mikromechanisches Bauelement mit monolithisch integrierter Schaltung und Verfahren zur Herstellung eines Bauelements
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US10497811B2 (en) * 2016-12-15 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET structures and methods of forming the same
US10199503B2 (en) * 2017-04-24 2019-02-05 International Business Machines Corporation Under-channel gate transistors
CN108807532B (zh) * 2017-04-28 2021-07-06 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10134604B1 (en) * 2017-04-28 2018-11-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10510873B2 (en) 2017-06-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10283503B2 (en) 2017-07-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods thereof
US10529833B2 (en) 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US10943830B2 (en) 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10497571B2 (en) * 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
DE102019101555B4 (de) 2018-09-28 2023-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metall-gate-schneideform
US10916477B2 (en) 2018-09-28 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor devices and methods of forming the same
US20200312849A1 (en) * 2019-03-25 2020-10-01 International Business Machines Corporation Gate recess uniformity in vertical field effect transistor
US11011626B2 (en) * 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180204933A1 (en) * 2014-03-31 2018-07-19 Stmicroelectronics, Inc. Soi finfet transistor with strained channel
US20150348850A1 (en) * 2014-05-29 2015-12-03 United Microelectronics Corp. Mask set and method for fabricating semiconductor device by using the same
US20160380077A1 (en) * 2014-09-09 2016-12-29 United Microelectronics Corp. Method for manufacturing semiconductor device having metal gate
US20190139969A1 (en) * 2017-11-09 2019-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Cutting Metal Gates in Fin Field Effect Transistors

Also Published As

Publication number Publication date
TW202114059A (zh) 2021-04-01
DE102019126339A1 (de) 2021-03-18
KR102334898B1 (ko) 2021-12-07
CN112530868A (zh) 2021-03-19
KR20210033388A (ko) 2021-03-26
CN112530868B (zh) 2024-12-06
US20210083072A1 (en) 2021-03-18
US11145752B2 (en) 2021-10-12
DE102019126339B4 (de) 2021-08-12

Similar Documents

Publication Publication Date Title
KR102379421B1 (ko) 더미 게이트 절단 공정 및 결과적인 게이트 구조물들
TWI736884B (zh) 半導體裝置的形成方法
US11854903B2 (en) Footing removal in cut-metal process
TWI668744B (zh) 半導體裝置及其形成方法
TWI746165B (zh) 半導體裝置的形成方法
TWI876130B (zh) 半導體裝置及其形成方法
TW202002280A (zh) 半導體裝置及其形成方法
TWI790618B (zh) 半導體製造方法與其元件
TWI713122B (zh) 半導體裝置的形成方法
TWI724611B (zh) 積體電路裝置及其形成方法
KR20200127119A (ko) 임계 전압 스프레드를 높이는 선택적 에칭
TWI801975B (zh) 半導體結構及其形成方法
TWI777381B (zh) 半導體裝置及其製造方法
US20220320086A1 (en) Semiconductor device and manufacturing method thereof
TW201916122A (zh) 半導體元件的製造方法
TW201724523A (zh) 半導體元件及其製造方法
TWI807325B (zh) 半導體裝置及其形成方法
US20240096707A1 (en) Footing Removal in Cut-Metal Process
US20250294790A1 (en) Semiconductor structure and forming method thereof
TWI866160B (zh) 半導體結構及其形成方法
CN113745112B (zh) 半导体器件的形成方法
TW202331934A (zh) 半導體裝置結構之形成方法