[go: up one dir, main page]

TWI742750B - 柱狀半導體裝置及其製造方法 - Google Patents

柱狀半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI742750B
TWI742750B TW109122895A TW109122895A TWI742750B TW I742750 B TWI742750 B TW I742750B TW 109122895 A TW109122895 A TW 109122895A TW 109122895 A TW109122895 A TW 109122895A TW I742750 B TWI742750 B TW I742750B
Authority
TW
Taiwan
Prior art keywords
layer
impurity
semiconductor pillar
forming
aforementioned
Prior art date
Application number
TW109122895A
Other languages
English (en)
Other versions
TW202121654A (zh
Inventor
舛岡富士雄
原田望
Original Assignee
新加坡商新加坡優尼山帝斯電子私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商新加坡優尼山帝斯電子私人有限公司 filed Critical 新加坡商新加坡優尼山帝斯電子私人有限公司
Publication of TW202121654A publication Critical patent/TW202121654A/zh
Application granted granted Critical
Publication of TWI742750B publication Critical patent/TWI742750B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10W20/089—
    • H10P50/283—
    • H10P50/73—

Landscapes

  • Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在SRAM單元的形成中，形成帶狀接觸孔C3，該帶狀接觸孔C3係於俯視時並不與形成於Si柱6a、6c、6d、6f的頂部的外周及上方之N+層32a、32c、32d、32f重疊，且與連接在Si柱6b、6e的頂部之P+層32b、32e上的W層33b、33e的一部分重疊，且在X方向、Y方向都相連，且在Y方向延伸。然後，形成通過接觸孔C3而連接P+層32b、32e之電源配線金屬層Vdd。然後，在形成電源配線金屬層Vdd之後，形成於俯視時與電源配線金屬層Vdd正交之字元配線金屬層WL。

Description

柱狀半導體裝置及其製造方法
本發明係關於柱狀半導體裝置及其製造方法。
近年來，在LSI(Large Scale Integration：大型積體電路)中採用了三維構造電晶體。其中，屬於柱狀半導體裝置之SGT(Surrounding Gate Transistor：環繞閘極電晶體)，係作為提供高積體度的半導體裝置之半導體元件而受到矚目。而且，日益要求具有SGT之半導體裝置的更高積體化、高性能化。
在一般的平面型MOS電晶體中，通道(channel)係在沿著半導體基板的上表面之水平方向延伸。相對於此，SGT的通道是在與半導體基板的上表面垂直的方向延伸(參照例如專利文獻1、非專利文獻1)。因此，與平面型MOS電晶體相比較，SGT可做到半導體裝置的高密度化。
圖5顯示N通道SGT的模式構造圖。(a)圖為剖面圖，(b)圖為平面圖。在具有P型或i型(本質型)的導電型之Si柱120(以下將矽半導體柱稱為「Si柱」)內的上下的位置，形成有在一方為源極之情況，另一方為汲極之N+層121a、121b(以下將含有高濃度的施體雜質之半導體區域稱為「N+層」)。該作為源極、汲極之N+層121a、121b間的Si柱120的部分為通道區域122。以圍繞該 通道區域122的型態形成有閘極絕緣層123。在垂直方向形成有N+層121b，N+層121b的下端位於閘極絕緣層123的上端，在垂直方向形成有N+層121a，N+層121a的上端位於閘極絕緣層123的下端。以圍繞該閘極絕緣層123的型態形成有閘極導體層124。SGT由作為源極、汲極之N+層121a、121b、通道區域122、閘極絕緣層123、閘極導體層124所構成。通過在N+層121b上的絕緣層125挖設形成的接觸孔C，N+層121b與源極配線金屬層S連接。因此，俯視時，SGT的佔有面積係相當於平面型MOS電晶體的單一的源極或汲極N+層的佔有面積。因而，具有SGT之電路晶片與具有平面型MOS電晶體之電路晶片相比較，可實現晶片尺寸的更加縮小化。
若要更進一步縮小晶片的尺寸，則有應克服的課題。如圖5所示，讓源極配線金屬層S與N+層121b相連之接觸孔C，於俯視時係形成於Si柱120上。晶片尺寸不斷縮小化，Si柱120與鄰接的Si柱之距離會變短。隨之，於俯視時接觸孔C與鄰接的接觸孔的距離也變短。因此，接觸孔形成工序被要求要微細化及高密度化。
圖6顯示採用SGT而構成的SRAM單元(SRAM cell；靜態隨機存取記憶體單元)的電路圖。本SRAM單元電路係包含兩個反相器(inverter)電路。一個反相器電路係由作為負載電晶體之P通道SGT_Pc1、及作為驅動電晶體之N通道SGT_Nc1所構成。另一個反相器電路係由作為負載電晶體之P通道SGT_Pc2、及作為驅動電晶體之N通道SGT_Nc2所構成。P通道SGT_Pc1的閘極與N通道SGT_Nc1的閘極相連接。P通道SGT_Pc2的汲極與N通道SGT_Nc2的汲極相連接。P通道SGT_Pc2的閘極與N通道SGT_Nc2的閘極相連接。P通道SGT_Pc1的汲極與N通道SGT_Nc1的汲極相連接。
如圖6所示，P通道SGT_Pc1、Pc2的源極係連接至電源端子Vdd、N通道SGT_Nc1、Nc2的源極係連接至接地端子Vss。兩個反相器電路的兩側配置有選擇N通道SGT_SN1、SN2。選擇N通道SGT_SN1、SN2的閘極係連接至字元線端子WLt。選擇N通道SGT_SN1的源極、汲極係連接至N通道SGT_Nc1、P通道SGT_Pc1的汲極及位元線端子BLt。選擇N通道SGT_SN2的源極、汲極係連接至N通道SGT_Nc2、P通道SGT_Pc2的汲極及互補位元線端子BLRt。如此具有SRAM單元之電路，係由包括兩個負載P通道SGT_Pc1、Pc2、兩個驅動用N通道SGT_Nc1、Nc2、兩個選擇用SN1、SN2之合計六個SGT所構成(參照例如專利文獻2)。在此SRAM單元中，兩個負載P通道SGT_Pc1、Pc2的Si柱係形成得最接近。在此情況，負載P通道SGT_Pc1、Pc2的上部P+層上的接觸孔形成會成為SRAM單元的高度積體化上的問題。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開平2-188966號公報
[專利文獻2]美國專利申請案公開第2010/0219483號說明書
[專利文獻3]美國專利US 8530960B2號說明書
[非專利文獻]
[非專利文獻1]Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
[非專利文獻2]C.Y.Ting, V.J.Vivalda, and H.G.Schaefer:“Study of planarized sputter-deposited SiO2”, J.Vac.Sci. Technol. 15(3), p.p.1105-1112, May/June (1978)
[非專利文獻3]A.Raley, S.Thibaut, N. Mohanty, K. Subhadeep, S. Nakamura, et al.:“Self-aligned quadruple patterning integration using spacer on spacer pitch splitting at the resist level for sub-32nm pitch applications” Proc. Of SPIE Vol.9782, 2016
如何做到採用SGT而構成的電路的高度積體化。
本發明的一個面向之製造方法係包含將複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)用於負載用SGT、驅動用SGT、選擇用SGT而構成的SRAM(靜態隨機存取記憶體；Static Random Access Memory)單元電路的形成工序，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；前述製造方法係於前述形成工序中具有：
形成俯視時形成前述SGT的第一半導體柱、及與前述第一半導體柱鄰接之形成前述SGT的第二半導體柱作為前述半導體柱之工序；
分別形成連接於前述第一半導體柱的頂部之第一雜質層、及連接於前述第二半導體柱的頂部之第二雜質層作為前述第一雜質區域之工序；
覆蓋前述第一雜質層及前述第二雜質層而形成第一層間絕緣層之工序；
在前述第一層間絕緣層形成俯視時與前述第一雜質層及前述第二雜質層相連之第一帶狀接觸孔之工序；以及
形成通過前述第一帶狀接觸孔而與前述第一雜質層及前述第二雜質層連接之配線導體層之工序，
其中，在垂直方向，在前述第一雜質層及前述第二雜質層的上表面、與前述第一帶狀接觸孔的上表面之間的區域，且為在俯視時與前述第一帶狀接觸孔重疊的區域中，並不存在有非為前述配線導體層的其他的配線導體層，
且俯視時，於形成有前述第一帶狀接觸孔的區域內並不存在非為前述第一半導體柱及前述第二半導體柱的其他的半導體柱。
前述製造方法較佳為：
前述配線導體層係由金屬、合金、多量地含有施體或受體雜質原子的半導體層的單層或複數層所形成。
前述製造方法較佳為具有：
在前述第一雜質層及前述第二雜質層的上表面，形成由金屬或合金構成的第一導體層之工序，
且俯視時，前述第一帶狀接觸孔係與前述第一導體層的一部分區域重疊而存在。
前述製造方法較佳為具有：
在相較於前述閘極導體層上表面更上方，且在前述第一半導體柱及前述第二半導體柱的頂部外周部，形成第二層間絕緣層之工序；
形成位於前述第二層間絕緣層上且圍繞前述第一半導體柱的頂部側面之第一材料層、及圍繞前述第二半導體柱的頂部側面之第二材料層之工序；
在與前述第一材料層及前述第二材料層的側面相接之外周部，形成第三層間絕緣層之工序；
將前述第一材料層及前述第二材料層去除，而形成圍繞前述第一半導體柱的頂部之第一凹部、及圍繞前述第二半導體柱的頂部之第二凹部之工序；
形成圍繞前述第一半導體柱的頂部，且在前述第一凹部內形成之前述第一雜質層，同時形成圍繞前述第二半導體柱的頂部，且在前述第二凹部內形成之前述第二雜質層之工序，
在前述第一雜質層上，且在前述第一凹部內形成第二導體層，同時在前述第二雜質層上，且在前述第二凹部內形成第三導體層之工序；
在前述第三層間絕緣層、前述第二導體層、前述第三導體層之上形成第四層間絕緣層之工序；以及
形成俯視時至少一部分與前述第二導體層及前述第三導體層的兩者皆重疊，且底部與前述第四層間絕緣層相接之前述第一帶狀接觸孔之工序。
前述製造方法較佳為：
以磊晶成長方式形成前述第一雜質層及前述第二雜質層。
本發明的另一面向之製造方法係包含採用複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)而構成的電路的形成工序，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極 絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；前述製造方法係在前述形成工序中具有：
形成俯視時形成前述SGT的第一半導體柱、及與前述第一半導體柱鄰接之形成前述SGT的第二半導體柱作為前述半導體柱之工序；
在相較於前述閘極導體層上表面更上方，且在前述第一半導體柱及前述第二半導體柱的頂部外周部，形成第一層間絕緣層之工序；
形成位於前述第一層間絕緣層上且圍繞前述第一半導體柱的頂部側面之第一材料層、及圍繞前述第二半導體柱的頂部側面之第二材料層之工序；
在與前述第一材料層及前述第二材料層的側面相接之外周部，形成第二層間絕緣層之工序；
在前述第一材料層、前述第二材料層及前述第二層間絕緣層，形成俯視時至少一部分與前述第一半導體柱、前述第二半導體柱、前述第一材料層及前述第二材料層重疊且相連的第一帶狀凹部之工序；
將前述第一材料層及前述第二材料層去除，而形成俯視時包含前述第一帶狀凹部之第二帶狀凹部之工序；
在前述第二帶狀凹部內形成第一雜質層之工序；以及
形成與前述第一雜質層連接的第一配線導體層之工序，
且前述第一雜質層係與前述第一雜質區域及前述第二雜質區域相連成一體。
前述製造方法較佳為：
形成於前述第一半導體柱及前述第二半導體柱之前述SGT，係為SRAM電路中之負載用SGT。
前述製造方法較佳為：
前述第一配線導體層係由金屬、合金、多量地含有施體或受體雜質原子的半導體層的單層或複數層所形成。
前述製造方法較佳為具有：
在前述第二帶狀凹部內的上表面形成單結晶半導體薄膜層之工序；以及
接著在前述第二帶狀凹部形成前述第一雜質層之工序。
前述製造方法較佳為：
前述第一配線導體層係形成在前述第一雜質層之上且在前述第二帶狀凹部內。
前述製造方法較佳為具有：
在前述第一配線導體層上形成第三層間絕緣層之工序；
在前述第三層間絕緣層形成俯視時具有比前述第一配線導體層更小的面積之第一接觸孔之工序；以及
形成通過前述第一接觸孔而與前述第一配線導體層相連的第二配線導體層之工序。
本發明的另一面向之柱狀半導體裝置係包含將複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)用於負載用SGT、驅動用SGT、選擇用SGT而構成的SRAM(靜態隨機存取記憶體；Static Random Access Memory)單元電路，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體 柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；以及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；其中前述柱狀半導體裝置係在前述SRAM單元電路中具有：
俯視時，作為前述半導體柱而構成前述負載用SGT之第一半導體柱、及作為前述半導體柱而構成前述負載用SGT之與前述第一半導體柱鄰接之第二半導體柱；
作為前述第一雜質區域而連接於前述第一半導體柱的頂部之第一雜質層；
作為前述第一雜質區域而連接於前述第二半導體柱的頂部之第二雜質層；
覆蓋前述第一雜質層及前述第二雜質層之第一層間絕緣層；
位於前述第一層間絕緣層，而且俯視時至少一部分與前述第一雜質層及前述第二雜質層重疊且相連之第一帶狀接觸孔；以及
通過前述第一帶狀接觸孔而與前述第一雜質層及前述第二雜質層連接之第一配線導體層，
其中，在垂直方向，在前述第一雜質層及前述第二雜質層的上表面、與前述第一帶狀接觸孔的上表面之間的區域，且為在俯視時與前述第一帶狀接觸孔重疊的區域，並不存在有非為前述第一配線導體層的其他的配線導體層，
且俯視時，於形成有前述第一帶狀接觸孔之區域內並不存在有非為前述第一半導體柱及前述第二半導體柱的其他的半導體柱。
前述柱狀半導體裝置較佳為具有：
第二層間絕緣層，位在相較於前述閘極導體層上表面更上方，且位在前述第一半導體柱及前述第二半導體柱的頂部外周部，且其上表面位置位於相較於前述第一半導體柱及前述第二半導體柱的上表面位置更下方；
以同心圓狀圍繞前述第一半導體柱頂部的側面及上表面之第三雜質層、及以同心圓狀圍繞前述第二半導體柱頂部的側面及上表面之第四雜質層；以及
位在前述第三雜質層上且與前述第三雜質層相同形狀之第一導體層、及位在前述第四雜質層上且與前述第四雜質層相同形狀之第二導體層，
且前述第一帶狀接觸孔於俯視時係至少一部分與前述第一導體層及前述第二導體層重疊。
前述柱狀半導體裝置較佳為：
前述第一雜質層及前述第二雜質層係包含前述第三雜質層及前述第四雜質層，且相連成一體而位在前述第一帶狀接觸孔內，
該柱狀半導體裝置係在前述第一雜質層及前述第二雜質層之上，且在前述第一帶狀接觸孔內具有前述第一配線導體層。
前述柱狀半導體裝置較佳為具有：
前述第一配線導體層上的第三層間絕緣層；
位在前述第三層間絕緣層之俯視時具有比前述第一配線導體層更小的面積之第二帶狀接觸孔；以及
通過前述第二帶狀接觸孔而與前述第一配線導體層相連之第二配線導體層。
1:P層基板
2,2a,2b,2A,2B:N層
3,3aa,3ab,3ba,3bb,3Aa,3Ab,3Ba,3Bb,32a,32c,32d,32f,32A,32C,32D,32F,46a,46c,46d,46e,47a,47c,47d:N+層
4a,4b,4aa,4bb,4Aa,4Ba,32b,32e,32B,32E,40b,46,46b,47b,47e:P+層
6:i層
6a,6b,6c,6d,6e,6f,6A,6B,6C,6D,6E,6F:Si柱
7,7a,7b,7c,7d,7e,7f,49a,49b,49c,49d,49e:遮罩材料層
8:SiGe層
8a,8b:帶狀SiGe層
9a,9b,10,10a,10b,12aa,12ab,2ba,12bb,17a,17b:帶狀遮罩材料層
13aa,13ab,13ba,13bb:帶狀SiN層
13a,13b,13c,16,27,27a,29,35a,35b,41:SiN層
15,22,22a,25,25a,28a,28b,28c,28d,28e,28f,31a,31b,31c,31d,31e,31f,37,38,39,40,49,50,51,52:SiO2層
19a,19b,19c,19d,19e,19f,19g,19h:遮罩材料層
20a,20b,20c,20d,20e,20f,20g,20h:SiN柱
30a,30b,30c,30d,30e,30f,30A,30B,30C,30D,30E,30F,43,43A:凹部
23,23a:HfO2層
24a,24b,24c,24d,24A,24B,24C,24D:TiN層
33a,33b,33c,33d,33e,33f,34a,34b,50a,50b,50c,50d,50e:W層
21a,21b,55a,55b:Si柱台
42:阻劑層
45:Si層
C1,C2,C3,C4,C5,C6,C7,C8,C9,C10,Ca,Cb,Cc,Cd,Ce,Cf,Cg,Ch:接觸孔
BL:位元輸出配線金屬層
RBL:互補位元輸出配線金屬層
Vdd,VDD:電源配線金屬層、電源端子
Vss1,Vss2:接地配線金屬層
WL:字元配線金屬層
XC1,XC2:連接配線金屬層
圖1A係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1B係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1C係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1D係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1E係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1F係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1G係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1H係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1I係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1J係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1K係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1L係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1M係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1N係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1O係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1P係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1Q係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1R係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1S係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖1T係用來說明第一實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2A係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2B係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2C係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2D係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2E係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2F係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖2G係用來說明本發明的第二實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖3A係用來說明本發明的第三實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖3B係用來說明本發明的第三實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖3C係用來說明本發明的第三實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖4係用來說明本發明的第四實施型態之具有SGT的柱狀半導體裝置的製造方法之平面圖及剖面構造圖。
圖5係顯示習知例的SGT之模式構造圖。
圖6係採用習知例的SGT而構成的SRAM單元的電路圖。
以下，參照圖式來說明本發明的實施型態之柱狀半導體裝置的製造方法。
(第一實施型態)
以下，參照圖1A至圖1T來說明本發明的第一實施型態之具有SGT的SRAM單元電路的製造方法。(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之剖面構造圖，(c)顯示沿著(a)的Y-Y’線之剖面構造圖。
如圖1A所示，在P層基板1上以磊晶成長法形成N層2。然後，在N層2的表層以離子植入法形成N+層3及P+層4a、4b。然後，形成i層6。然後，形成由例如SiO2層、氧化鋁(Al2O3，以下稱為AlO)層、SiO2層所構成之遮罩材料層7。然後，堆積矽鍺(SiGe)層8。然後，堆積由SiO2層所構成之遮罩材料層9。然後，堆積由SiN層所構成之遮罩材料層10。其中，i層6可採用含有少量的施體或受體雜質原子之N型、或P型的Si而形成。
接著，以利用微影(lithography)法形成之俯視時在Y方向延伸的帶狀阻劑層(未圖示)作為遮罩，對遮罩材料層10進行蝕刻。藉此，形成俯視時在Y方向延伸的帶狀遮罩材料層(未圖示)。以阻劑層作為遮罩對該帶狀遮罩材料層進行等向性蝕刻，會使得帶狀遮罩材料層的寬度形成得比阻劑層的寬度窄。藉此，形成具有比利用微影法所能形成的最小的阻劑層的寬度還要小的寬度之帶狀遮罩材料層10a、10b。然後，以帶狀遮罩材料層10a、10b作為蝕刻遮罩，以例如RIE(Reactive Ion Etching；反應離子蝕刻)方式對遮罩材料層9進行蝕刻而形成帶狀遮罩材料層9a、9b。經等向性蝕刻而形成的帶狀遮罩材料層10a、10b的剖面係底部的寬度比頂部的寬度寬之梯形形狀，相對於此，帶狀遮罩材料層9a、9b的剖面因為是以RIE法而蝕刻形成的，所以為矩形。此矩形剖面直接關係到以帶狀遮罩材料層9a、9b作為遮罩之蝕刻圖案(etching pattern)的精度的提高。接著，以帶狀遮罩材料層9a、9b作為遮罩，以例如RIE法對SiGe層8進行蝕刻，形成如圖1B所示之帶狀SiGe層8a、8b。前述的帶狀遮罩材料層9a、9b上的帶狀遮罩材料層10a、10b，可在SiGe層8的蝕刻之前就加以去除，亦可使之留著。
接著，於全體以ALD(Atomic Layered Deposition；原子層沉積)法形成覆蓋遮罩材料層7、帶狀SiGe層8a、8b、帶狀遮罩材料層9a、9b之SiN層(未圖示)。此情況，SiN層12的剖面的頂部會產生圓角。此圓角較佳形成為位於比帶狀遮罩材料層9a、9b更上部。然後，以例如FCVD(Flow Chemical Vapor Deposition：流動式化學氣相沉積)法所得之SiO2層(未圖示)覆蓋全體，然後，以CMP(Chemical Mechanical Polishing；化學機械研磨)方式，將SiO2層、SiN層研磨到上表面位置到達帶狀遮罩材料層9a、9b的上表面位置，形成SiN層13a、13b、13c。然後，對於SiN層13a、13b、13c的頂部進行蝕刻而形成凹部。此時係形成為該凹部的底部位置在帶狀遮罩材料層9a、9b的下部位置。然後，使SiN層(未圖示)被覆於全體，再以CMP法對全體進行研磨，將SiN層研磨到上表面位置到達遮罩材料層9a、9b的上表面位置。然後，將以FCVD法形成的SiO2層去除掉。藉此，如圖1C所示，在帶狀遮罩材料層9a、9b的兩側，形成於俯視時具有與SiN層13a、13b、13c的頂部形狀相同形狀的帶狀遮罩材料層12aa、12ab、12ba、12bb。
接著，如圖1D所示，以帶狀遮罩材料層9a、9b、12aa、12ab、12ba、12bb作為遮罩，對SiN層13a、13b、13c進行蝕刻，形成帶狀SiN層13aa、13ab、13ba、13bb。在此情況，於俯視時，帶狀SiN層13aa、13ab、13ba、13bb的寬度係相同。
接著，將帶狀遮罩材料層9a、9b、帶狀SiGe層8a、8b予以去除。藉此，如圖1E所示，在遮罩材料層7上形成帶狀SiN層13aa、13ab、13ba、13bb，其各自的頂部上具有俯視時在Y方向延伸，且相互平行排列的帶狀遮罩材料層12aa、12ab、12ba、12bb。
接著，覆蓋全體而形成以FCVD法所得之SiO2層(未圖示)。然後，以CMP法，將SiO2層研磨到其上表面位置與帶狀遮罩材料層12aa、12ab、12ba、12bb的上表面位置相同，而如圖1F所示形成SiO2層15。然後，在SiO2層15、帶狀遮罩材料層12aa、12ab、12ba、12bb上形成SiN層16。然後，用與形成帶狀SiN層13aa、13ab、13ba、13bb之方法相同的基本的手法，在SiN層16上形成在X方向延伸且相互平行排列之帶狀遮罩材料層17a、17b。
接著，如圖1G所示，以帶狀遮罩材料層17a、17b作為遮罩，對SiN層16、帶狀遮罩材料層12aa、12ab、12ba、12bb、帶狀SiN層13aa、13ab、13ba、13bb、遮罩材料層7進行RIE蝕刻。然後，將殘存的SiN層16、SiO2層15去除掉。藉此，形成頂部具有於俯視時呈矩形的遮罩材料層19a、19b、19c、19d、19e、19f、19g、19h之SiN柱20a、20b、20c、20d、20e、20f、20g、20h。
接著，如圖1H所示，將矩形的遮罩材料層19b、19g、及SiN柱20b、20g去除掉。
接著，以遮罩材料層19a、19c、19d、19e、19f、19h、及SiN柱20a、20c、20d、20e、20f、20h作為遮罩，對遮罩材料層7進行蝕刻，如圖1I所示，形成遮罩材料層7a、7b、7c、7d、7e、7f。在此蝕刻中，係例如藉由進行利用CDE(Chemical Dry Etching；化學性乾蝕刻)法的等向性蝕刻，使得俯視時之遮罩材料層7a、7b、7c、7d、7e、7f的形狀呈圓形。此CDE蝕刻在遮罩材料層 7a、7b、7c、7d、7e、7f的於俯視時的形狀在此工序之前已是圓形的情況就不需要進行。然後，將遮罩材料層19a、19c、19d、19e、19f、19h、及SiN柱20a、20c、20d、20e、20f、20h去除掉。然後，以遮罩材料層7a、7b、7c、7d、7e、7f作為遮罩，對i層6進行蝕刻，在N+層3、及P+層4a、4b上形成Si柱6a、6b、6c、6d、6e、6f。
接著，如圖1J所示，對於連接在Si柱6a、6b、6c的底部之N+層3、P+層4a、N層2、P層基板1進行蝕刻，形成由P層基板1的上部、N層2a、N+層3aa、3ab、及P+層4aa所構成之Si柱台21a。同時，對於連接在Si柱6d、6e、6f的底部之N+層3、P+層4b、N層2、P層基板1進行蝕刻，形成由P層基板1的上部、N層2b、N+層3ba(未圖示)、3bb(未圖示)、及P+層4bb所構成之Si柱台21b。然後，在N+層3aa、3ab、3ba、3bb、P+層4aa、4bb、N層2a、2b的外周部、及P層基板1上形成SiO2層22。然後，以ALD法覆蓋全體而形成HfO2層23、TiN層(未圖示)。此情況，在Si柱6b、6c間、及Si柱6d、6e間，TiN層的側面與側面係相接觸。然後，在圍繞Si柱6a的外周之HfO2層23上形成TiN層24a，並圍繞Si柱6b、6c的外周的HfO2層23而形成TiN層24b，圍繞Si柱6d、6e的外周的HfO2層23而形成TiN層24c，圍繞Si柱6f的外周的HfO2層23而形成TiN層24d。然後，使全體被覆上SiO2層(未圖示)，然後，以CMP法對全體進行研磨，使上表面位置到達遮罩材料層7a、7b、7c、7d、7e、7f的上表面位置。然後，以RIE法對於平坦化之後的SiO2層(未圖示)進行回蝕刻(etch back)，形成SiO2層25。然後，以遮罩材料層7a、7b、7c、7d、7e、7f、及SiO2層25作為遮罩，將HfO2層23、及TiN層24a、24b、24c、24d的頂部去除掉。TiN層24a、24b、24c、24d成為SGT的閘極導體層。此閘極導體層係有 助於SGT的閾值電壓的設定之層，可用由單層或複數層所構成的閘極導體材料層形成。此閘極導體材料層在Si柱6b、6c間、及Si柱6d、6e間係整個側面相接而形成。此外，可與閘極導體材料層相連而形成例如鎢(W)層，將此W層用作為配線導體層。此W層亦可為其他的導體材料層。
接著，如圖1K所示，在Si柱6a至6f的外周部的SiO2層25上形成SiN層27。然後，使全體被覆上SiO2層(未圖示)。然後，以RIE法對該SiO2層進行蝕刻，藉此在露出的Si柱6a至6f的頂部、及遮罩材料層7a至7f的側面，形成俯視時等寬度的SiO2層28a、28b、28c、28d、28e、28f。在本情況，使SiO2層28b與SiO2層28c相分離而形成，也同樣使SiO2層28d與SiO2層28e相分離而形成。
接著，使全體被覆上SiN層(未圖示)。然後，如圖1L所示，以CMP法進行研磨，研磨到SiN層的上表面位置到達遮罩材料層7a至7f的上表面位置，形成SiN層29。然後，將圍繞於Si柱6a至6f的頂部之SiO2層28a、28b、28c、28d、28e、28f去除掉，形成圍繞Si柱6a至6f的頂部之凹部30a、30b、30c、30d、30e、30f。因為SiO2層28a、28b、28c、28d、28e、28f係相對於Si柱6a至6f以自對準(self alignment)方式形成，所以凹部30a、30b、30c、30d、30e、30f會相對於Si柱6a至6f自對準而形成。
接著，如圖1M所示，將遮罩材料層7a、7b、7c、7d、7e、7f去除掉，在Si柱6a至6f的頂部外周及上部形成凹部30A、30B、30C、30D、30E、30F。
接著，以CVD法使全體被覆上SiO2層(未圖示)。然後，如圖1N所示，以CMP法進行研磨，研磨到SiO2層的上表面位置到達SiN層29的上表 面位置，在凹部30A、30B、30C、30D、30E、30F內形成覆蓋Si柱6a至6f的頂部之SiO2層31a、31b(未圖示)、31c、31d、31e(未圖示)、31f。然後，以微影法、化學蝕刻法將SiO2層31b、31e去除掉。然後，以選擇性磊晶成長法，在凹部30B、30E內形成覆蓋Si柱6b、6e的頂部之含有受體雜質之P+層32b、32e。P+層32b、32e的外周係形成為於俯視時不會超出凹部30B、30E的外周。此外，在形成P+層32b、32e之前，較佳為使Si柱6b、6e的頂部略為氧化後，進行將該氧化膜去除之處理，及進行Si柱6b、6e的頂部表層的損傷層的去除、及洗淨。另外，P+層32b、32e亦可採用選擇性磊晶成長法以外的例如分子束結晶成長法等之其他的方法而形成單晶的P+層32b、32e。又，P+層32b、32e亦可在使全面被覆上含有受體雜質的半導體層之後，以CMP法研磨到上表面位置到達SiN層29的上表面位置之後，以CDE法、或化學蝕刻法對上表面進行蝕刻而形成。
接著，使全體被覆上SiO2層(未圖示)，然後以CMP法研磨到SiO2層的上表面位置到達與SiN層29的上表面位置相同的位置，使SiO2層(未圖示)被覆於P+層32b、32e上。然後，利用微影法及化學蝕刻，將SiO2層31a、31c、31d、31f去除掉。然後，如圖1O所示，以選擇性磊晶成長法，在凹部30A、30C、30D、30F內形成覆蓋Si柱6a、6c、6d、6f的頂部之含有施體雜質之N+層32a、32c、32d、32f。N+層32a、32c、32d、32f的外周係形成為於俯視時不會超出凹部30A、30C、30D、30F的外周。然後，將P+層32b、32e上的SiO2層去除掉。
接著，使全體被覆上薄Ta層(未圖示)及W層(未圖示)。然後，如圖1P所示，以CMP法進行研磨，研磨到W層的上表面位置到達SiN層29的上表面位置，形成W層33a、33b、33c、33d、33e、33f。在本情況，在N+層32a、32c、32d、32f、P+層32b、32e、與W層33a、33b、33c、33d、33e、33f之間之 Ta層，係為用來使兩邊的層的接觸電阻減小之緩衝層。此緩衝層亦可為單層或複數層的其他的材料層。
接著，如圖1Q所示，在TiN層24c、N+層3aa、P+層4aa之上形成接觸孔C1。同時，在TiN層24b、N+層3bb、P+層4bb之上形成接觸孔C2。然後，使全體被覆上薄緩衝Ti層(未圖示)及W層(未圖示)。然後，以RIE法進行蝕刻，蝕刻到W層的上表面位置位於比接觸孔C1、C2的上表面位置更下方，在接觸孔C1、C2內形成W層34a(未圖示)、34b。然後，使全體被覆上SiN層(未圖示)。然後，使用CMP法，將SiN層研磨到上表面位置到達W層33a、33b、33c、33d、33f的上表面位置，在接觸孔C1內的W層34a上、及接觸孔C2內的W層34b上形成SiN層35a(未圖示)、35b。
接著，使全體被覆上SiO2層(未圖示)。然後，如圖1R所示，在全體形成SiO2層37之後，使用微影法、及RIE法，形成於俯視時與Si柱6b、6e上的W層33b、33e的至少一部分重疊，且在Y方向延伸的帶狀接觸孔C3。另外，帶狀接觸孔C3的底部亦可到達SiN層27的上表面。
接著，如圖1S所示，形成填滿帶狀接觸孔C3，且連接W層33b與33e之電源配線金屬層Vdd。電源配線金屬層Vdd並不限於用金屬形成，亦可用合金、或由多量地含有施體或受體雜質的半導體所構成的材料層的單層、或複數層來形成。
接著，如圖1T所示，形成覆蓋全體且上表面平坦的SiO2層38。然後，透過形成於N+層32c上的W層33c上之接觸孔C4而形成接地配線金屬層Vss1。同時，透過形成於N+層32d上的W層33d上之接觸孔C5而形成接地配線金屬層Vss2。形成覆蓋全體且上表面平坦的SiO2層39。然後，透過形成於 TiN層24a、24d上之接觸孔C6、C7而形成字元配線金屬層WL。然後，形成覆蓋全體且上表面平坦的SiO2層40。然後，透過形成於N+層32a、32f上的W層33a、33f之接觸孔C8、C9而形成互補位元輸出配線金屬層RBL、位元輸出配線金屬層BL。如此，就在P層基板1上形成SRAM單元電路。就本SRAM電路而言，係在Si柱6b、6e形成負載SGT，在Si柱6c、6d形成驅動SGT，在Si柱6a、6f形成選擇SGT。
另外，藉由圖1N、圖1O所示的N+層32a、32c、32d、32f、及P+層32b、32e的形成後的熱工序，使施體、或受體雜質從N+層32a、32c、32d、32f、及P+層32b、32e擴散到Si柱6a至6f的頂部，而形成N+層32A、32C、32D、32F(未圖示)、P+層32B、32E(未圖示)。N+層32A、32C、32D、32F、P+層32B、32E的分佈形狀，係依熱工序的紀錄、及Si柱6a至6f的直徑，而形成於Si柱6a至6f的頂部表層、或形成於整個頂部內部。藉此，使N+層32a、32c、32d、32f、P+層32b、32e、N+層32A、32C、32D、32F、P+層32B、32E連接於Si柱6a至6f的頂部而形成。另外，N+層32A、32C、32D、32F、P+層32B、32E的垂直方向的下端的位置，可與閘極TiN層24a、24b、24c、24d的上端位置相同、或相分離、或相重疊，只要可做正常的SGT動作即可。
此外，在圖1J的狀態，亦可沒有遮罩材料層7a、7b、7c、7d、7e、7f。在此情況，可在圖1K或圖1L，藉由蝕刻Si柱6a至6f的頂部、或使得Si柱6a至6f的頂部氧化然後加以去除之工序等，使Si柱6a至6f頂部的上表面位置比SiN層29低。
另外，在前述帶狀接觸孔C3的形成中，下述的條件為必要。
(條件1)
於俯視時，在帶狀接觸孔C3的區域內沒有負載SGT以外的Si(就本實施型態而言為6a、6c、6d、6f)。
(條件2)
在形成帶狀接觸孔C3的整個帶狀領域中，從帶狀接觸孔C3的上表面一直到底部的整體皆形成屬於導體層之電源配線金屬層Vdd。因此，於俯視時，與帶狀接觸孔C3交叉的配線金屬層(就本實施型態而言為字元配線金屬層WL)，為了防止與電源配線金屬層Vdd之電氣短路，必須在垂直方向形成於比帶狀接觸孔C3更上部。
(條件3)
於俯視時，帶狀接觸孔C3可與在Y方向上鄰接的其他的SRAM單元相連而形成，亦可相分離而形成。不過，於俯視時，形成負載SGT之Si柱(就本實施型態而言為Si柱6b、6e)間必須在X方向、Y方向都相連。
(條件4)
帶狀接觸孔C3係為了連接於Si柱的頂部之作為SGT的源極或汲極的雜質區域(就本實施型態而言為P+層32b、32e)、與金屬、合金等的配線導電層之連接而形成。
根據第一實施型態之製造方法，可得到如下的特徵。
(特徵1)
過去，係在要形成負載SGT之各個Si柱6b、6e上分別形成獨立的接觸孔。該兩個接觸孔的距離，與在其他的驅動SGT、選擇SGT的接觸上的距離相比較係最為接近。在此情況，當SRAM單元不斷高積體化，就會難以用一次的微影法、RIE蝕刻法形成該兩個獨立的接觸孔。因此，會有要例如分兩次進行微影法、 及RIE蝕刻法的工序之必要性。在此情況，除了成本隨著工序數增加而增加的問題之外，還有因為要留兩次微影工序間的遮罩對合的裕度(margin)而產生的積體度降低之問題。還有，為了精度良好地形成獨立的精細鄰接的兩個接觸孔所產生的製造上的困難性也是問題。相對於此，本實施型態係形成於俯視時與形成負載SGT的兩個Si柱6b、6e上的P+層32b、32e、及W層33b、33e重疊之帶狀接觸孔C3。藉此，電源配線金屬層Vdd與P+層32b、32e通過帶狀接觸孔C3而連接。如上所述，本實施型態並不在Si柱6b、6e上形成獨立的接觸孔。因此，可藉由一次的微影法、RIE蝕刻法形成接觸孔而使得成本減低、以及沒有要留遮罩對合裕度之問題而可防止積體度降低。此外，與過去之形成兩個獨立的接觸孔之方法相比較，帶狀接觸孔C3可形成得較寬，而有圖案精度可較好之優點。因此，根據本實施型態可低成本地形成高積體度、高精度之採用SGT而構成的SRAM單元。
(特徵2)
與帶狀接觸孔C3鄰接而形成接觸孔C4、C5。Si柱6b、6c及Si柱6d、6e若高密度地形成，帶狀接觸孔C3、與接觸孔C4、C5的間隔就會變短，就容易發生電源配線金屬層Vdd、與接地配線金屬層Vss1、Vss2間之電氣短路。對此，本實施型態係在以自對準方式形成的SiO2層28b、28c、28d、28e去除後所形成的凹部30B、30E內，形成P+層32b、32e、及覆蓋該P+層32b、32e之低電阻的W層33b、33e。因此，於俯視時，帶狀接觸孔C3只要與W層33b、33e的一部分重疊而形成即可。因此，可在不會使SRAM單元的積體度減低的情況下形成帶狀接觸孔C3、及接觸孔C4、C5。
又，本實施型態中，雖然是針對一個SRAM單元係由六個SGT構成之SRAM單元的形成進行說明，但在採用六個以外的SGT而構成的SRAM單元之情況，只要滿足上述條件，就可得到同樣的功效。另外，在由複數個SGT所構成的邏輯元件的形成中，在連接於形成SGT之鄰接的半導體柱的頂部之雜質層相互間相連的電路的形成上也可適用本實施型態所提供的製造方法。因此，也可做到邏輯電路的高積體化。
(第二實施型態)
以下，參照圖2A至圖2G來說明本發明的第二實施型態之具有SGT的SRAM單元電路的製造方法。(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之剖面構造圖，(c)顯示沿著(a)的Y-Y’線之剖面構造圖。
進行圖1A至圖1Q之工序。然後，使全體被覆上阻劑層(未圖示)。然後，使用微影法，如圖2A所示，在SiN層41、遮罩材料層7a至7f、SiO2層28a至28f之上，形成於俯視時具有與Si柱6b、6e重疊的帶狀窗之阻劑層42。
接著，如圖2B所示，以阻劑層42作為遮罩，以RIE法進行蝕刻，蝕刻到SiN層41、遮罩材料層7b、7e、及SiO2層28b、28e的上表面位置位於比Si柱6b、6e的頂部上表面位置更下方，而形成凹部43。此凹部43的底部可到達SiN層27。
接著，將阻劑層42去除掉。然後，如圖2C所示，將Si柱6b、6e上的遮罩材料層7b、7e、及SiO2層28b、28e去除掉而形成凹部43A。凹部43A係由在Y方向延伸之矩形部、及圍繞Si柱6b、6e的頂部之去除掉SiO2層28b、28e後的部分所構成。
接著，在全體被覆以ALD法所得之薄Si層(未圖示)、及以磊晶成長法所得之含有受體雜質之P+層(未圖示)。然後，對P+層、薄Si層進行研磨，研磨到其上表面位置到達SiN層41的上表面位置，而如圖2D所示，形成薄Si層45b、及P+層46。
接著，如圖2E所示對薄Si層45、及P+層46的上部進行蝕刻而形成P+層46b。然後，使用CVD法及CMP法，形成位於P+層46b的上部，且其上表面位置位於SiN層41的上表面位置之遮罩材料層49b。然後，將在Si柱6a、6c、6d、6f的頂部的外周部及上方的遮罩材料層7a、7c、7d、7f、及SiO2層28a、28c、28d、28f去除掉，在Si柱6a、6c、6d、6f的頂部上形成凹部43A、43C、43D、43E。P+層46b亦可如第一實施型態中所述，以選擇性磊晶成長法形成。另外，亦可採用例如分子束結晶成長法等之其他的方法而形成單結晶的P+層46b。
接著，如圖2F所示，使用與P+層46b相同的方法，在凹部43A、43C、43D、43E內形成薄Si層45a、45c(未圖示)、45d、45e(未圖示)、及含有施體雜質之N+層46a、46c、46d(未圖示)、46e(未圖示)。然後，在N+層46a、46c、46d、46e上，形成其上表面位置與SiN層41的上表面位置相同之遮罩材料層49a、49c、49d、49e。
接著，將遮罩材料層49a、49b、49c、49d、49e去除掉。然後，如圖2G所示，使用CVD法及CMP法，在N+層46a、46c、46d、46e、及P+層46b上形成W層50a、50b、50c、50d、50e。然後，在全體形成SiO2層52。然後，使用微影法及RIE蝕刻法，形成將W層50b上的SiO2層52去除而形成的帶狀接觸孔C10。然後，形成通過帶狀接觸孔C10而與W層50b相連的帶狀電 源配線金屬層VDD。然後，藉由進行圖1T所示的工序，在P層基板1上形成SRAM單元電路。W層50a、50b、50c、50d、50e可採用單層或複數層的由其他的金屬、或合金所構成的導體層而形成。
此外，亦可與第一實施型態一樣，在薄Si層之下的Si柱6a、6c、6d、6f的頂部，形成含有施體雜質原子之雜質層，在Si柱6b、6e的頂部形成含有受體雜質原子之雜質層。該雜質層亦可在薄Si層45a至45f形成後，藉由來自P+層46b、N+層46a、46c、46d、46e之受體雜質原子、及施體雜質原子的熱擴散而形成。或者，該雜質層可在薄Si層45a至45f之形成前，使Si柱6a至6f的頂部含有受體雜質原子、及施體雜質原子，而使P+層46b、N+層46a、46c、46d、46e形成。
根據第二實施型態之製造方法，可得到如下的特徵。
(特徵1)
第一實施型態中，P+層32b、32e係藉由選擇性磊晶成長法而形成於Si柱6b、6e的頂部外周部的凹部30B、30E之中。對於與Si柱6b、6e的頂部相接的P+層32b、32e有要具有良好的結晶性之要求。若其結晶性不好，就會發生利用P+層32b、32e而構成的二極體的電阻會變大、或洩漏電流會變大、或接合耐壓會降低等問題。要使其結晶性良好，所要求的是使結晶成長的凹部30B、30E的俯視時的面積要寬。然而，隨著SRAM單元的高密度化，凹部30B、30E的面積會變小，因此難以形成具有良好的結晶性之P+層32b、32e。對此，本實施型態中，使磊晶成長之凹部43A的面積係比第一實施型態之凹部30B、30E還要大，因此可形成結晶性良好的P+層46。因此可做到二極體電阻、洩漏電流之減低、及高耐壓化。
(特徵2)
本實施型態中，P+層46b、N+層46a、46c、46d、46e係包含相對於Si柱6a至6f的頂部以自對準方式呈同心圓狀圍繞之雜質區域。因此，鄰接的Si柱6b、6c、及同樣鄰接的Si柱6d、6e之兩個Si柱間距離可縮短。因此可做到SRAM單元的高密度化。同樣的，在P+層46b、N+層46a、46c、46d、46e上之W層50a至50e係形成在以自對準方式形成的凹部43A至43E內。因此，可使得用來連接W層50b上與電源配線金屬層VDD之接觸孔C10離開鄰接的Si柱6a、6c、6d、6f上的W層50a、50c、50d、50e。因此，可做到SRAM單元的高密度化。
(第三實施型態)
以下，參照圖3A至圖3C來說明本發明的第三實施型態之具有SGT的SRAM單元電路的製造方法。(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之剖面構造圖，(c)顯示沿著(a)的Y-Y’線之剖面構造圖。
如圖3A所示，在P層基板1上，形成由N層2A、N+層3Aa、3Ab、P+層4Aa所構成之Si柱台55a、及由N層2B、N+層3Ba(未圖示)、3Bb(未圖示)、P+層4Ba所構成之Si柱台55b。然後，在Si柱台55a、55b上形成Si柱6A、6B、6C、6D、6E、6F。連結Si柱6B、6E的中心之直線係沿著Y方向。同樣的，連結Si柱6A、6D之直線、及連結Si柱6C、6F的中心之直線也是沿著Y方向。然後，在Si柱6A至6F的底部外周部形成SiO2層22a。然後，以ALD法形成覆蓋全體之閘極HfO2層23a。然後，在圍繞Si柱6A之HfO2層23a外周形成圍繞的閘極TiN層24A。同時，在圍繞Si柱6B、6C之HfO2層23a外周形成圍繞的閘極TiN層24B。同時，在圍繞Si柱6D、6E之HfO2層23a外周形成圍繞的閘極TiN層24C。同時，在圍繞Si柱6F之HfO2層23a外周形成圍繞的閘極TiN層24D(未圖示)。然後，形成圍繞閘極TiN層24A、24B、24C、24D之SiO2層25a。然後，形成通過形成於SiO2層25a之接觸孔Ca而與TiN層24C、N+層3Aa、P+層4Aa連接，且上表面位置比TiN層24A至24D的上表面位置低之W層26a。同時，形成通過形成於SiO2層25a之接觸孔Cb而與TiN層24B、N+層3Bb、P+層4Ba連接，且上表面位置比TiN層24A至24D的上表面位置低之W層26b。然後，在Si柱6A至6F的頂部的外周部，且在閘極TiN層24A至24D的上端上形成SiN層27a。然後，在Si柱6A、6C、6D、6F的頂部形成N+層46a、46c、46d(未圖示)、46f(未圖示)、及P+層46b。然後，以選擇性磊晶成長法形成N+層47a、47c、47d(未圖示)、47f(未圖示)、及P+層47b、47e。
接著，如圖3B所示，在全體形成SiO2層49。然後，藉由微影法及RIE蝕刻，形成底部位置位在比P+層47b、47e的上表面位置更下方，且於俯視時與Si柱6B、6E重疊且在Y方向延伸之帶狀接觸孔Cc。然後，形成通過接觸孔Cc與P+層47b、47e連接之電源配線金屬層Vdd。
接著，如圖3C所示，形成覆蓋全體且上表面平坦之SiO2層49。然後，通過形成於N+層47a上之接觸孔Cd而形成接地配線金屬層Vss1。同時，通過形成於N+層47f上之接觸孔Ce而形成接地配線金屬層Vss2。然後，形成覆蓋全體且上表面平坦之SiO2層51。然後，通過形成於TiN層24A、24D上之接觸孔Cf、Cg而形成字元配線金屬層WL。然後，覆蓋全體而形成上表面平坦之SiO2層52。然後，通過形成於N+層47c、47d上之接觸孔Ch、Ci而形成位元輸出配線金屬層BL、及互補位元輸出配線金屬層RBL。至此，在P層基板1上形成SRAM單元電路。
根據第三實施型態之製造方法，可得到如下的特徵。
第一實施型態中，Si柱6b及6e係在X方向相錯開而形成。相對於此，本實施型態中，Si柱6C、6E的中心係位在沿著Y方向延伸的一條線上。
本實施型態中之Si柱6A至6F之在SRAM單元內的配置，與第一實施型態中之Si柱6a至6f的配置不同，但本實施型態具有與第一實施型態相同的特徵。本實施型態係形成於俯視時與形成負載SGT之兩個Si柱6B、6E上的P+層47b、47e重疊之帶狀接觸孔Cc。藉此，電源配線金屬層Vdd與P+層47b、47e通過帶狀接觸孔Cc而連接。如上所述，本實施型態並不在Si柱6B、6E上形成獨立的接觸孔。因此，可藉由一次的微影法、RIE蝕刻法形成接觸孔而使得成本減低、以及沒有要留遮罩對合裕度之問題而可防止積體度降低。此外，與過去之形成兩個獨立的接觸孔之方法相比較，帶狀接觸孔Cc可形成得較寬，而有圖案精度可較好之優點。因此，根據本實施型態可低成本地形成高積體度、高精度之採用SGT而構成之SRAM單元。
(第四實施型態)
以下，參照圖4來說明本發明的第四實施型態之具有SGT的SRAM單元電路的製造方法。(a)顯示平面圖，(b)顯示沿著(a)的X-X’線之剖面構造圖，(c)顯示沿著(a)的Y-Y’線之剖面構造圖。
如圖4所示，並不形成圖2G所示的接觸孔C10、及電源配線金屬層VDD。W層50b係作為電源配線金屬層VDD。
根據第四實施型態之製造方法，因為沒有接觸孔C10、及圖2G中之電源配線金屬層VDD的形成工序，所以可使製造簡易化。
另外，本發明之實施型態雖然是在一個半導體柱形成一個SGT，但在形成2個以上的SGT之電路的形成上，也適用本發明。
又，第一實施型態中，雖然是形成Si柱6a至6f，但亦可為由其他的半導體材料所構成之半導體柱。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中之N+層32a、32c、32d、32f、及P+層32b、32e，亦可由含有施體、或受體雜質之矽、或其他的半導體材料層形成。以及，N+層32a、32c、32d、32f、與P+層32b、32e，可用不同的半導體材料層形成。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，N+層32a、32c、32d、32f、及P+層32b、32e，係利用選擇性磊晶成長法而形成。但亦可利用其他的方法來選擇性地形成N+層32a、32c、32d、32f、P+層32b、32e，包含重複進行CDE(Chemical Dry Etching)及通常的磊晶成長，在凹部30A至30F內的Si柱6a至6f的頂部上形成N+層32a、32c、32d、32f、及P+層32b、32e之方法在內。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中之Si柱6a至6f的外周部的SiN層27、形成於露出的Si柱6a至6f的頂部及遮罩材料層7a至7f的側面之SiO2層28a至28f、圍繞SiO2層28a至28f之SiN層29，只要是符合本發明的目的之材料即可，亦可為由單層或複數層所構成之包含有機材料或無機材料之其他的材料層。另外，Si柱6a至6f的外周部的SiN層27亦可不是形成於Si柱6a至6f的外周部全體，只要至少形成於閘極TiN層24a、24b、24c、24d上即可。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，遮罩材料層7係由SiO2層、氧化鋁(Al2O3，以下稱為AlO)層、SiO2層所形成。但遮罩材料層7只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之包含有機材料或無機材料之其他的材料層。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，如圖1C、圖1D所示，在全體將以ALD法形成的帶狀SiN層13aa、13ab、13ba、13bb形成於帶狀SiGe層8a、8b的兩側。但帶狀SiN層13aa、13ab、13ba、13bb、及帶狀SiGe層8a、8b只要是符合本發明的目的之材料即可，亦可採用由單層或複數層所構成之包含有機材料或無機材料之其他的材料層。此點在本發明的其他的實施型態都一樣。
又，如利用圖1A至圖1G說明過的，與在Y方向延伸的帶狀遮罩材料層12aa、12ab、12ba、12bb、及帶狀SiN層13aa、13ab、13ba、13bb正交，而用與形成帶狀SiN材料層13aa、13ab、13ba、13bb相同的方法形成在X方向延伸的帶狀遮罩材料層17a、17b。因此，可在X方向、及Y方向都高精度且高密度地形成Si柱6a至6f。另外，在本實施型態的說明中，係在形成帶狀遮罩材料層12aa、12ab、12ba、12bb、及帶狀SiN層13aa、13ab、13ba、13bb之後，才形成帶狀遮罩材料層17a、17b。但對此，在形成帶狀遮罩材料層17a、17b之後，才形成帶狀遮罩材料層12aa、12ab、12ba、12bb、及帶狀SiN層13aa、13ab、13ba、13bb之工序，也同樣可高精度且高密度地形成Si柱6a至6f。此外，在設計上，若在Y方向有餘裕，亦可不採用本方法，而是利用微影法及RIE蝕刻法直接形成帶狀遮罩材料層17a、17b，若在X方向有餘裕，亦可不採用本方法，而是利用微影法及RIE蝕刻法直接形成帶狀SiN材料層13aa、13ab、13ba、13bb。又，只要能滿足SRAM單元的性能，亦可採用SADP(Self Aligned Double Patterning，自對準雙重圖案化；參照例如非專利文獻3)、SAQP(Self Aligned Quadruple Patterning，自對準四重圖案化；參照例如非專利文獻3)來形成在X方向延伸的帶狀遮罩材料層12aa、12ab、12ba、12bb、及帶狀遮罩材料層17a、17b。此點在本發明的其他的實施型態都一樣。
又，在第一實施型態中，如利用圖1H、圖1I說明過的，在形成頂部具有矩形的遮罩材料層19a、19b、19c、19d、19e、19f、19g、19h之SiN柱20a、20b、20c、20d、20e、20f、20g、20h之後，將矩形的遮罩材料層19b、19g、及SiN柱20b、20g去除掉。藉此，形成於俯視時在第1圖所示的接觸孔C1、C2所在的區域內沒有Si柱之接觸孔C1、C2形成區域。但對此亦可在接觸孔C1、C2形成區域內形成Si柱之後，將該等Si柱去除掉而形成接觸孔C1、C2形成區域。又，還可採用在形成帶狀遮罩材料層17a、17b之後，進行將接觸孔C1、C2形成區域的帶狀遮罩材料層17a、17b去除掉之工序，藉以使Si柱不會形成於接觸孔C1、C2所在的區域之方法，來形成接觸孔C1、C2形成區域。如上述，除了第一實施型態中說明的方法之外還有其他方法。可採用這些其他方法來作出接觸孔C1、C2形成區域。此點在本發明的其他的實施型態都一樣。
又，在第一實施型態中，如圖1T所示，在Si柱6a至6f的下部，形成在N層2a、2b上相連之作為SGT的源極或汲極之N+層3aa、3ab、3ba、3bb、P+層4aa、4bb。但對此亦可將N+層3aa、3ab、3ba、3bb、P+層4aa、4bb形成於Si柱6a至6f的底部，且透過金屬層、合金層使N+層3aa、3ab、3ba、3bb、P+層4aa、4bb間相連。或者，N+層3aa、3ab、3ba、3bb、P+層4aa、4bb亦可連接於Si柱6a至6f的底部側面而形成。如上述，作為SGT的源極、或汲極之N+層3aa、3ab、3ba、3bb、P+層4aa、4bb可相接於Si柱6a至6f的底部的內部、 或側面外側，而形成於Si柱6a至6f的外周，而且，各自可利用其他的導體材料而電性相連。此點在本發明的其他的實施型態都一樣。
又，在第一實施型態中，帶狀遮罩材料層9a、9b、12aa、12ab、12ba、12bb各自的上表面、與底部之在垂直方向的位置係形成為相同，但只要符合本發明的目的即可，各自的上表面、與底部的位置亦可在垂直方向不相同。
又，在第一實施型態中，帶狀遮罩材料層9a、9b、12aa、12ab、12ba、12bb的厚度、及形狀，會依是否接受CMP研磨、及RIE蝕刻、或洗淨而變化。此變化只要在符合本發明的目的之程度之內，就沒有問題。
又，第一實施型態中之各種配線金屬層34a、34b、WL、Vdd、Vss、BL、RBL的材料，不僅限於金屬，亦可為合金、或者多量地含有受體或施體雜質之半導體層等之導電材料層，而且，可使該等為單層、或組合複數層而構成。此點在本發明的其他的實施型態都一樣。
又，第一實施型態係如圖1J所示，採用TiN層24a、24b、24c、24d作為閘極金屬層。此TiN層24a、24b、24c、24d只要是符合本發明的目的之材料即可，可採用由單層或複數層構成之材料層。TiN層24a、24b、24c、24d可由至少具有希望的功函數(work function)之單層或複數層的金屬層等的導體層所形成。在其外側，可形成例如W層等之其他的導電層。在此情況，W層發揮使閘極金屬層相連的金屬配線層之作用。除了W層之外，亦可採用單層、或複數層之金屬層。另外，雖然採用HfO2層23作為閘極絕緣層，但亦可在各閘極絕緣層採用由單層或複數層所構成的其他的材料層。此點在本發明的其他的實施型態都一樣。
第一實施型態中，Si柱6a至6f之於俯視時的形狀為圓形。Si柱6a至6f的一部分或全部之於俯視時的形狀，亦可容易形成為圓形、橢圓、在一個方向拉長延伸的形狀等的形狀。另外，在與SRAM單元區域分離而形成的邏輯電路區域，也可依照邏輯電路設計，而在邏輯電路區域混合形成於俯視時的形狀不相同之Si柱。這些點在本發明的其他的實施型態都一樣。
又，在第一實施型態中，將N+層3aa、3ab、3ba、3bb、P+層4aa、4bb連接於Si柱6a至6f的底部而形成。亦可在N+層3aa、3ab、3ba、3bb、P+層4aa、4bb上表面形成金屬、矽化物等之合金層。此外，還可在Si柱6a至6f的底部的外周形成以例如磊晶成長法形成的含有施體、或受體雜質原子之P+層、或N+層，而形成SGT的源極、或汲極雜質區域。在此情況，可在與以磊晶成長法形成的N+層或P+層相接的Si柱內部形成N+層或P+層，亦可不形成N+層或P+層。或者，可設置與該P+層、N+層相接，然後延伸之金屬層、或合金層。此點在本發明的其他的實施型態都一樣。
又，第一實施型態係在P層基板1上形成SGT，但亦可採用SOI(Silicon On Insulator，絕緣層上覆矽)基板來取代P層基板1。或者，可採用其他的材料基板，只要可發揮作為基板的作用即可。此點在本發明的其他的實施型態都一樣。
又，第一實施型態中，說明的是在Si柱6a至6f的上下，採用具有相同極性的導電性之N+層3aa、3ab、3ba、3bb、3aa、3ab、3ba、3bb、P+層44b、44g及N+層32a、32c、32d、32f、P+層32b、32e來構成源極、汲極之SGT，但本發明也適用於具有極性不同的源極、汲極之通道型SGT。此點在本發明的其他的實施型態都一樣。
又，第一實施型態係在形成閘極HfO2層23、閘極TiN層24a、24b、24c、24d之後，才形成N+層43a、43c、43d、43e、43f、44a、44c、44d、44e、44f、44h、P+層43b、43g、44b、44g。對此，亦可在形成N+層32a、32c、32d、32f、P+層32b、32e之後，才形成閘極HfO2層23、閘極TiN層24a、24b、24c、24d。此點在本發明的其他的實施型態都一樣。
又，在第二實施型態中，係形成以ALD法形成之薄Si層45、及以磊晶成長法形成之含有受體雜質的P+層46。薄Si層45係用來得到結晶性良好的P+層46之材料層。只要是用來得到結晶性良好的P+層46之材料層即可，亦可為其他的單層或複數層之材料層。
又，在縱型NAND型快閃記憶體電路中，係將半導體柱作為通道，且由圍繞該半導體柱之通道氧化層、電荷蓄積層、層間絕緣層、控制導體層所構成的記憶體單元(memory cell)在垂直方向形成複數段。在各記憶體單元的兩端的半導體柱，有對應於源極之源極線雜質層、及對應汲極之位元線雜質層。而且，相對於一個記憶體單元，其兩側的記憶體單元之一為源極的話，另一個就發揮汲極之作用。如此，縱型NAND型快閃記憶體電路係屬於SGT電路的一種。因此，本發明也適用於混合有NAND型電路之混合電路。
本發明可在未脫離本發明的廣義的精神及範圍之情況下，採取各種實施型態及變化。上述的實施型態只是用來說明本發明的一實施例，並不限定本發明的範圍。上述實施例及變化例可任意地組合。另外，按需要而將上述實施型態的構成要件的一部分去除也是在本發明的技術思想的範圍內。
[產業上可利用性]
根據本發明之柱狀半導體裝置及其製造方法，可得到高密度的柱狀半導體裝置。
1:P層基板
2a,2b:N層
3aa,3ab,32a,32c,32A,32C:N+層
4aa,4bb,32b,32B:P+層
6a,6b,6c,6d,6e,6f:Si柱
27,29,35b:SiN層
22,25,37,38,39,40:SiO2層
23:HfO2層
24a,24b:TiN層
33a,33b,33c,34b:W層
BL:位元輸出配線金屬層
C1,C2,C3,C4,C5,C6,C7,C8,C9:接觸孔
RBL:互補位元輸出配線金屬層
Vdd:電源配線金屬層、電源端子
Vss1,Vss2:接地配線金屬層
WL:字元配線金屬層

Claims (15)

  1. 一種柱狀半導體裝置的製造方法，其係包含將複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)用於負載用SGT、驅動用SGT、選擇用SGT而構成的SRAM(靜態隨機存取記憶體；Static Random Access Memory)單元電路的形成工序，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；前述製造方法於前述形成工序中具有：
    形成俯視時形成前述SGT的第一半導體柱、及與前述第一半導體柱鄰接之形成前述SGT的第二半導體柱作為前述半導體柱之工序；
    分別形成連接於前述第一半導體柱的頂部之第一雜質層、及連接於前述第二半導體柱的頂部之第二雜質層作為前述第一雜質區域之工序；
    覆蓋前述第一雜質層及前述第二雜質層而形成第一層間絕緣層之工序；
    在前述第一層間絕緣層形成俯視時與前述第一雜質層及前述第二雜質層相連之第一帶狀接觸孔之工序；以及
    形成通過前述第一帶狀接觸孔而與前述第一雜質層及前述第二雜質層連接之配線導體層之工序，
    其中，在垂直方向，在前述第一雜質層及前述第二雜質層的上表面、與前述第一帶狀接觸孔的上表面之間的區域，且為在俯視時與前述第一帶狀接觸孔重疊的區域中，並不存在有非為前述配線導體層的其他的配線導體層，
    且俯視時，於形成有前述第一帶狀接觸孔的區域內並不存在非為前述第一半導體柱及前述第二半導體柱的其他的半導體柱。
  2. 如請求項1所述之柱狀半導體裝置的製造方法，其中，
    前述配線導體層係由金屬、合金、多量地含有施體或受體雜質原子的半導體層的單層或複數層所形成。
  3. 如請求項1所述之柱狀半導體裝置的製造方法，具有：
    在前述第一雜質層及前述第二雜質層的上表面，形成由金屬或合金構成的第一導體層之工序，
    且俯視時，前述第一帶狀接觸孔係與前述第一導體層的一部分區域重疊而存在。
  4. 如請求項1所述之柱狀半導體裝置的製造方法，具有：
    在相較於前述閘極導體層上表面更上方，且在前述第一半導體柱及前述第二半導體柱的頂部外周部，形成第二層間絕緣層之工序；
    形成位於前述第二層間絕緣層上且圍繞前述第一半導體柱的頂部側面之第一材料層、及圍繞前述第二半導體柱的頂部側面之第二材料層之工序；
    在與前述第一材料層及前述第二材料層的側面相接之外周部，形成第三層間絕緣層之工序；
    將前述第一材料層及前述第二材料層去除，而形成圍繞前述第一半導體柱的頂部之第一凹部、及圍繞前述第二半導體柱的頂部之第二凹部之工序；
    形成圍繞前述第一半導體柱的頂部，且在前述第一凹部內形成之前述第一雜質層，同時形成圍繞前述第二半導體柱的頂部，且在前述第二凹部內形成之前述第二雜質層之工序，
    在前述第一雜質層上，且在前述第一凹部內形成第二導體層，同時在前述第二雜質層上，且在前述第二凹部內形成第三導體層之工序；
    在前述第三層間絕緣層、前述第二導體層、前述第三導體層之上形成第四層間絕緣層之工序；以及
    形成俯視時至少一部分與前述第二導體層及前述第三導體層的兩者皆重疊，且底部與前述第四層間絕緣層相接之前述第一帶狀接觸孔之工序。
  5. 如請求項4所述之柱狀半導體裝置的製造方法，其中，
    以磊晶成長方式形成前述第一雜質層及前述第二雜質層。
  6. 一種柱狀半導體裝置的製造方法，其係包含採用複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)而構成的電路的形成工序，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；前述製造方法於前述形成工序中具有：
    形成俯視時形成前述SGT的第一半導體柱、及與前述第一半導體柱鄰接之形成前述SGT的第二半導體柱作為前述半導體柱之工序；
    在相較於前述閘極導體層上表面更上方，且在前述第一半導體柱及前述第二半導體柱的頂部外周部，形成第一層間絕緣層之工序；
    形成位於前述第一層間絕緣層上且圍繞前述第一半導體柱的頂部側面之第一材料層、及圍繞前述第二半導體柱的頂部側面之第二材料層之工序；
    在與前述第一材料層及前述第二材料層的側面相接之外周部，形成第二層間絕緣層之工序；
    在前述第一材料層、前述第二材料層及前述第二層間絕緣層，形成俯視時至少一部分與前述第一半導體柱、前述第二半導體柱、前述第一材料層及前述第二材料層重疊且相連的第一帶狀凹部之工序；
    將前述第一材料層及前述第二材料層去除，而形成俯視時包含前述第一帶狀凹部之第二帶狀凹部之工序；
    在前述第二帶狀凹部內形成第一雜質層之工序；以及
    形成與前述第一雜質層連接的第一配線導體層之工序，
    且前述第一雜質層係與前述第一雜質區域及前述第二雜質區域相連成一體。
  7. 如請求項6所述之柱狀半導體裝置的製造方法，其中，
    形成於前述第一半導體柱及前述第二半導體柱之前述SGT，係為SRAM電路中之負載用SGT。
  8. 如請求項6所述之柱狀半導體裝置的製造方法，其中，
    前述第一配線導體層係由金屬、合金、多量地含有施體或受體雜質原子的半導體層的單層或複數層所形成。
  9. 如請求項6所述之柱狀半導體裝置的製造方法，具有：
    在前述第二帶狀凹部內的上表面形成單結晶半導體薄膜層之工序；以及
    接著在前述第二帶狀凹部形成前述第一雜質層之工序。
  10. 如請求項6所述之柱狀半導體裝置的製造方法，其中，
    前述第一配線導體層係形成在前述第一雜質層之上且在前述第二帶狀凹部內。
  11. 如請求項10所述之柱狀半導體裝置的製造方法，具有：
    在前述第一配線導體層上形成第三層間絕緣層之工序；
    在前述第三層間絕緣層形成俯視時具有比前述第一配線導體層更小的面積之第一接觸孔之工序；以及
    形成通過前述第一接觸孔而與前述第一配線導體層相連的第二配線導體層之工序。
  12. 一種柱狀半導體裝置，其係包含將複數個SGT(環繞閘極電晶體；Surrounding Gate Transistor)用於負載用SGT、驅動用SGT、選擇用SGT而構成的SRAM(靜態隨機存取記憶體；Static Random Access Memory)單元電路，其中該複數個SGT係具有：在基板上直立於垂直方向之半導體柱；圍繞前述半導體柱之閘極絕緣層；圍繞前述閘極絕緣層之閘極導體層；與前述半導體柱連接之第一雜質區域，其下端在垂直方向上位於前述閘極絕緣層上端；以及與前述半導體柱連接之第二雜質區域，其上端在垂直方向上位於前述閘極絕緣層下端；前述柱狀半導體裝置在前述SRAM單元電路中具有：
    俯視時，作為前述半導體柱而構成前述負載用SGT之第一半導體柱、及作為前述半導體柱而構成前述負載用SGT之與前述第一半導體柱鄰接之第二半導體柱；
    作為前述第一雜質區域而連接於前述第一半導體柱的頂部之第一雜質層；
    作為前述第一雜質區域而連接於前述第二半導體柱的頂部之第二雜質層；
    覆蓋前述第一雜質層及前述第二雜質層之第一層間絕緣層；
    位於前述第一層間絕緣層，而且俯視時至少一部分與前述第一雜質層及前述第二雜質層重疊且相連之第一帶狀接觸孔；以及
    通過前述第一帶狀接觸孔而與前述第一雜質層及前述第二雜質層連接之第一配線導體層，
    其中，在垂直方向，在前述第一雜質層及前述第二雜質層的上表面、與前述第一帶狀接觸孔的上表面之間的區域，且為在俯視時與前述第一帶狀接觸孔重疊的區域，並不存在有非為前述第一配線導體層的其他的配線導體層，
    且俯視時，於形成有前述第一帶狀接觸孔之區域內並不存在有非為前述第一半導體柱及前述第二半導體柱的其他的半導體柱。
  13. 如請求項12所述之柱狀半導體裝置，具有：
    第二層間絕緣層，位在相較於前述閘極導體層上表面更上方，且位在前述第一半導體柱及前述第二半導體柱的頂部外周部，且其上表面位置位於相較於前述第一半導體柱及前述第二半導體柱的上表面位置更下方；
    以同心圓狀圍繞前述第一半導體柱頂部的側面及上表面之第三雜質層、及以同心圓狀圍繞前述第二半導體柱頂部的側面及上表面之第四雜質層；以及
    位在前述第三雜質層上且與前述第三雜質層相同形狀之第一導體層、及位在前述第四雜質層上且與前述第四雜質層相同形狀之第二導體層，
    且前述第一帶狀接觸孔於俯視時係至少一部分與前述第一導體層及前述第二導體層重疊。
  14. 如請求項13所述之柱狀半導體裝置，其中，
    前述第一雜質層及前述第二雜質層係包含前述第三雜質層及前述第四雜質層，且相連成一體而位在前述第一帶狀接觸孔內，
    該柱狀半導體裝置係在前述第一雜質層及前述第二雜質層之上，且在前述第一帶狀接觸孔內具有前述第一配線導體層。
  15. 如請求項14所述之柱狀半導體裝置，具有：
    前述第一配線導體層上的第三層間絕緣層；
    位在前述第三層間絕緣層之俯視時具有比前述第一配線導體層更小的面積之第二帶狀接觸孔；以及
    通過前述第二帶狀接觸孔而與前述第一配線導體層相連之第二配線導體層。
TW109122895A 2019-07-11 2020-07-07 柱狀半導體裝置及其製造方法 TWI742750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/027541 WO2021005789A1 (ja) 2019-07-11 2019-07-11 柱状半導体装置と、その製造方法
WOPCT/JP2019/027541 2019-07-11

Publications (2)

Publication Number Publication Date
TW202121654A TW202121654A (zh) 2021-06-01
TWI742750B true TWI742750B (zh) 2021-10-11

Family

ID=74114461

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109122895A TWI742750B (zh) 2019-07-11 2020-07-07 柱狀半導體裝置及其製造方法
TW109123404A TWI750729B (zh) 2019-07-11 2020-07-10 柱狀半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109123404A TWI750729B (zh) 2019-07-11 2020-07-10 柱狀半導體裝置及其製造方法

Country Status (6)

Country Link
US (2) US12127385B2 (zh)
JP (2) JP7369471B2 (zh)
KR (2) KR20220034051A (zh)
CN (2) CN114127916A (zh)
TW (2) TWI742750B (zh)
WO (2) WO2021005789A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022234655A1 (ja) * 2021-05-07 2022-11-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体の製造方法
CN117918063A (zh) * 2021-09-06 2024-04-23 新加坡优尼山帝斯电子私人有限公司 使用半导体元件的内存装置
JP2023128046A (ja) * 2022-03-02 2023-09-14 キオクシア株式会社 半導体装置およびその製造方法
WO2024116244A1 (ja) * 2022-11-28 2024-06-06 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド メモリ素子を有した半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208486A1 (ja) * 2015-04-06 2017-12-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
TW201818533A (zh) * 2016-10-28 2018-05-16 美商希諾皮斯股份有限公司 包含垂直奈米線電晶體的邏輯單元及記憶體單元
US20190123053A1 (en) * 2015-04-06 2019-04-25 Unisantis Electronics Singapore Pte. Ltd. Method for producing a pillar-shaped semiconductor memory device

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP4077951B2 (ja) 1998-01-14 2008-04-23 株式会社ルネサステクノロジ 欠陥解析方法、記録媒体及び工程管理方法
JP2009177200A (ja) * 1998-05-01 2009-08-06 Sony Corp 半導体記憶装置
JP3148745B2 (ja) * 1999-08-20 2001-03-26 昭幸 木村 オープンショーケース用シャッタ装置
US7098502B2 (en) * 2003-11-10 2006-08-29 Freescale Semiconductor, Inc. Transistor having three electrically isolated electrodes and method of formation
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array
US7425491B2 (en) * 2006-04-04 2008-09-16 Micron Technology, Inc. Nanowire transistor with surrounding gate
WO2009095999A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
WO2009095997A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体装置およびその製造方法
WO2009096001A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法
WO2009095998A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
US8378425B2 (en) 2008-01-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device
KR100949265B1 (ko) * 2008-04-01 2010-03-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
WO2009153880A1 (ja) * 2008-06-20 2009-12-23 日本ユニサンティスエレクトロニクス株式会社 半導体記憶装置
US8530960B2 (en) 2010-12-07 2013-09-10 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
JP2013069770A (ja) * 2011-09-21 2013-04-18 Elpida Memory Inc 半導体装置及びその製造方法
JP5662590B2 (ja) * 2012-05-18 2015-02-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法及び半導体装置
WO2014199481A1 (ja) * 2013-06-13 2014-12-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する半導体装置とその製造方法
JP5639318B1 (ja) * 2013-08-15 2014-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置の製造方法
JP2015061038A (ja) * 2013-09-20 2015-03-30 マイクロン テクノロジー， インク． 半導体装置
KR20150101726A (ko) * 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 터널링 트랜지스터, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법
WO2015162682A1 (ja) * 2014-04-22 2015-10-29 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
KR20150139255A (ko) * 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP6297430B2 (ja) * 2014-06-30 2018-03-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5692884B1 (ja) * 2014-08-19 2015-04-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Ｓｇｔを有する半導体装置の製造方法
CN108475491B (zh) * 2015-12-18 2021-04-20 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9530863B1 (en) * 2016-04-13 2016-12-27 Globalfoundries Inc. Methods of forming vertical transistor devices with self-aligned replacement gate structures
JP6850659B2 (ja) * 2017-03-31 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10236379B2 (en) * 2017-05-12 2019-03-19 Globalfoundries Inc. Vertical FET with self-aligned source/drain regions and gate length based on channel epitaxial growth process
JP2019009382A (ja) * 2017-06-28 2019-01-17 東芝メモリ株式会社 半導体装置
US10388766B2 (en) * 2017-10-23 2019-08-20 International Business Machines Corporation Vertical transport FET (VFET) with dual top spacer
US10319833B1 (en) * 2017-12-04 2019-06-11 International Business Machines Corporation Vertical transport field-effect transistor including air-gap top spacer
US10439044B1 (en) * 2018-04-17 2019-10-08 International Business Machines Corporation Method and structure of fabricating I-shaped silicon germanium vertical field-effect transistors
US10777658B2 (en) * 2018-04-17 2020-09-15 International Business Machines Corporation Method and structure of fabricating I-shaped silicon vertical field-effect transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017208486A1 (ja) * 2015-04-06 2017-12-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
US20190123053A1 (en) * 2015-04-06 2019-04-25 Unisantis Electronics Singapore Pte. Ltd. Method for producing a pillar-shaped semiconductor memory device
TW201818533A (zh) * 2016-10-28 2018-05-16 美商希諾皮斯股份有限公司 包含垂直奈米線電晶體的邏輯單元及記憶體單元

Also Published As

Publication number Publication date
WO2021005789A1 (ja) 2021-01-14
US20220130842A1 (en) 2022-04-28
WO2021005789A8 (ja) 2021-06-10
WO2021005842A1 (ja) 2021-01-14
US12127385B2 (en) 2024-10-22
JP7357387B2 (ja) 2023-10-06
KR20220034051A (ko) 2022-03-17
US20220139928A1 (en) 2022-05-05
TW202121654A (zh) 2021-06-01
KR20220012325A (ko) 2022-02-03
CN114127916A (zh) 2022-03-01
CN114127917A (zh) 2022-03-01
US12127386B2 (en) 2024-10-22
JPWO2021005789A1 (zh) 2021-01-14
TWI750729B (zh) 2021-12-21
TW202121655A (zh) 2021-06-01
JPWO2021005842A1 (zh) 2021-01-14
KR102689607B1 (ko) 2024-07-29
JP7369471B2 (ja) 2023-10-26

Similar Documents

Publication Publication Date Title
TWI722916B (zh) 柱狀半導體裝置的製造方法
TWI742750B (zh) 柱狀半導體裝置及其製造方法
US12096608B2 (en) Pillar-shaped semiconductor device and manufacturing method thereof
WO2018123823A1 (ja) 柱状半導体装置の製造方法
JPWO2021005842A5 (zh)
JPWO2021005789A5 (zh)
TWI786561B (zh) 柱狀半導體裝置及其製造方法
US20230327001A1 (en) Manufacturing method of pillar-shaped semiconductor device
JPWO2021176693A5 (zh)
TWI815229B (zh) 柱狀半導體記憶裝置及其製造方法
TWI818489B (zh) 柱狀半導體的製造方法
TWI781747B (zh) 柱狀半導體裝置及其製造方法
TWI815211B (zh) 柱狀半導體裝置及其製造方法
WO2023017618A1 (ja) 柱状半導体の製造方法