[go: up one dir, main page]

TW201818533A - 包含垂直奈米線電晶體的邏輯單元及記憶體單元 - Google Patents

包含垂直奈米線電晶體的邏輯單元及記憶體單元 Download PDF

Info

Publication number
TW201818533A
TW201818533A TW106136679A TW106136679A TW201818533A TW 201818533 A TW201818533 A TW 201818533A TW 106136679 A TW106136679 A TW 106136679A TW 106136679 A TW106136679 A TW 106136679A TW 201818533 A TW201818533 A TW 201818533A
Authority
TW
Taiwan
Prior art keywords
vertical nanowire
nanowire transistor
transistor
current path
type vertical
Prior art date
Application number
TW106136679A
Other languages
English (en)
Other versions
TWI668845B (zh
Inventor
維特 莫羅茲
傑米爾 卡瓦
修 努元
Original Assignee
美商希諾皮斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商希諾皮斯股份有限公司 filed Critical 美商希諾皮斯股份有限公司
Publication of TW201818533A publication Critical patent/TW201818533A/zh
Application granted granted Critical
Publication of TWI668845B publication Critical patent/TWI668845B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H10W20/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

提供了一種電路，包含有垂直奈米線電晶體柱的組的SRAM單元。組的各者包含垂直奈米線電晶體，且組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。提供了一種電路，包含有垂直奈米線電晶體柱的組的邏輯單元。組的各者包含垂直奈米線電晶體，且組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。亦提供對於此電路的EDA(電子設計自動化)工具。

Description

包含垂直奈米線電晶體的邏輯單元及記憶體單元
[0001] 本發明關於記憶體單元，且特別關於包含奈米線電晶體的記憶體單元。
[0002] 於積體電路標準單元的設計，通常利用函式庫。由單元函式庫中的項目規定的設計單元的流程可為非常需要的，其中在變數之間的競合，例如單元的大小、單元的驅動功率、單元的速度等，由調整單元的材料、幾何及大小作成。要於單元函式庫中規定的設計單元的程序通常為勞力密集的程序，需要高技能設計者手動地設計及優化單元的設計。 　　[0003] 鰭部場效電晶體(finFET)的發展已提供對於設計者的一些彈性，其可應用於特定單元的變化的有效率的設計。因此，一些功能的函式庫係基於鰭部場效電晶體。鰭部場效電晶體已以具有格(grid)結構的塊狀(block)結構的方式實施，其中鰭部佈局為於基板上以窄間距平行於第一方向，且閘極佈局為穿越鰭部的正交方向。各別的單元使用具有它們的在鰭部中源極、汲極及通道的互補n通道及p通道電晶體的組形成。於利用鰭部場效電晶體的單元中的各別電晶體的驅動功率及其它特性可由增加或減少並行地作為對於給定電晶體的通道結構的使用的相同鰭部的數量而調整。這提供了對於單元函式庫的設計的一些保障。唯，許多電路參數可受益於電路結構的更佳調整。為了良好的調整鰭部場效電晶體型電路，會需要鰭部的複雜重組態或其它結構。 　　[0004] 以下的文獻描述奈米線及二維材料領域中的發展，且併入對於此所示的所有資訊的參照。 [0005] 美國專利公開號US 2015/0370948，公開日2015年12月24日，發明名稱「MEMORY CELLS HAVING TRANSISTORS WITH DIFFERENT NUMBERS OF NANOWIRES OR 2D MATERIAL STRIPS」，發明人Kawa及Moroz，描述使用奈米線及二維材料條實施的電路結構，包含使用這些材料實施的SRAM單元。於一實施方式，SRAM單元使用有奈米線互連的垂直電晶體組態(參照圖28)。唯，於這些例子中的SRAM單元的面積相對地大。對於SRAM單元，單元的大小在操作速度及功率消耗上為關鍵的因子。於SRAM陣列中單元的大小成為關鍵的一個理由是因為各單元必須有足夠的功率以拉下或拉上耦合於單元的位元線的電容。有較小的單元，對於陣列中的給定的一些單元的位元線的長度可被減少，減少位元線電容。 　　[0006] 這些關於緊密的佈局的議題亦一般常應用對於邏輯單元，及其它電路組件。 　　[0007] 想要提供適合用於實施單元函式庫的單元的單元設計架構，其中此單元函式庫可對於較小的佈局提供，允許較佳的電路參數的變化。
[0008] 電路結構基於包含一或更多垂直奈米線電晶體的垂直奈米線柱敘述，其具有致能緊密佈局的特徵。 　　[0009] 此處所述的電路包含一種SRAM單元，SRAM單元包含垂直奈米線電晶體柱的組，組的各者包含垂直奈米線電晶體，且組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。於此所述的一實施方式，組由四垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，第二柱包含二n型垂直奈米線電晶體，第三柱包含一p型垂直奈米線電晶體，且第四柱包含一p型垂直奈米線電晶體。 　　[0010] 此處所述的電路包含一種SRAM單元，SRAM單元包含由以於平行四邊形的佈局配置的六垂直奈米線電晶體柱組成的組，組的各者包含單垂直奈米線電晶體，六垂直奈米線電晶體柱包含含有n型垂直奈米線電晶體的第一至第四柱及含有p型垂直奈米線電晶體的第五及第六柱。SRAM單元包含第一單元內連接器，其包含於第一、第三及第五柱之下的導電物，且連接第五柱中的p型垂直奈米線電晶體(PUL )的電流路徑端部至第一柱中的n型垂直奈米線電晶體(PDL )及第三柱中的n型垂直奈米線電晶體(PGL )的電流路徑端部，及至第二柱中的n型垂直奈米線電晶體(PDR )及第六柱中的p型垂直奈米線電晶體(PUR )的閘極的連接，及第二單元內連接器，包含於第二、第四及第六柱之下的導電物，且連接第六柱中的p型垂直奈米線電晶體(PUR )的電流路徑端部至第二柱中的n型垂直奈米線電晶體(PDR )及第四柱中的n型垂直奈米線電晶體(PGR )的電流路徑端部，及至第一柱中的n型垂直奈米線電晶體(PDL )及第五柱中的p型垂直奈米線電晶體(PUL )的閘極的連接。 　　[0011] 此處所述的電路包含邏輯單元，例如三態緩衝器，邏輯單元包含垂直奈米線電晶體柱的組，組的各者包含垂直奈米線電晶體，且組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。 　　[0012] 用於此處所述的電路單元的實施方式中的垂直奈米線柱可形成於導電墊上，例如摻雜的半導體墊，設置於絕緣層上且用作對於垂直奈米線柱的組的電路線。導電墊可併入電路單元，作為單元內連接器的組件。導電墊可併入電路單元，作為功率導電物(VSS 或VDD )。
[0044] 本發明的實施方式的詳細敘述參照圖式提供。以下的敘述會典型地參照特定的結構的實施方式及方法。需理解的是，無意限制發明至特定的揭示的實施方式及方法，而是發明可使用其它特徵、元件、方法及實施方式而實施。敘述了較佳的實施方式以描述本發明，而不是限制它的範圍，範圍由申請專利範圍定義。所屬技術領域中的通常知識者可理解以下的敘述的多樣均等變化。於多樣的實施方式中的相似的元件一般以相似的參考標號表示。 　　[0045] 此處所用的單詞「奈米線」為一段材料(例如矽)，其具有最小截面尺度小於10 nm，且其由絕緣材料(其可為空氣)套住。此處所用的單詞「奈米線」本身不暗示任意特定的摻雜特性。因此，如此處所用的，「奈米線」為奈米線，其含有縱向段或具有導電性的段，且若對於特定奈米線的材料為適當，適用於作為電晶體的通道、電晶體的源極、電晶體的汲極或作為互連的操作的摻雜濃度。 　　[0046] 此處所用的「二維材料條」為一段材料，其包含纖維或條，其主要由摻雜的或未摻雜「二維材料」的一或更多層組成，例如石墨烯、膦(PH3 )或MoS2 (二硫化鉬)。二維材料可被認為是傾向於形成強鍵結(例如共價鍵)於平面中且有相對弱的鍵(例如凡德瓦鍵)於平面之間的材料，如石墨烯。例如，二維材料的條可以帶的形式組態(單或多層)、以奈米管及編織的形式組態。 　　[0047] 此處所用的單詞「奈米線或二維材料條互連」為奈米線或二維材料條的段或奈米線或二維材料條的組，其延伸從出平面轉彎往另一者。 　　[0048] 此處所用的單詞「奈米線或二維材料條互連」可定向為相對於基板的表面為水平或垂直的任一。對於水平奈米線或二維材料條，出平面轉彎可為水平對垂直轉彎，從一材料至另一者，或於相同的材料，例如至水平奈米線或二維材料條的通孔連接的轉彎。對於垂直奈米線或二維材料條，出平面轉彎可為垂直對水平轉彎，例如從垂直奈米線至於之上或之下的層上的水平導電物的連接。注意，於轉彎的遠側的導電物可為金屬接觸物，於此情況轉彎發生於「接觸」。或是，可為更多奈米線或二維材料條，於此情況「轉彎」不必需構成實際的「接觸」。 　　[0049] 如於此所用的，「奈米線電晶體」包含閘極導電物於奈米線的組上方(其不可為空集合的組，且可以具有單一奈米線)，其以平行的方式連接，且二電流路徑端部於此組中的奈米線上，且於閘極導電物的任一側上。二電流路徑端部被稱為源極端部及汲極端部，或更一般地源極/汲極端部。如於此所用的，用於奈米線電晶體中的奈米線中的電流路徑為在二電流路徑端部之間，經由通道，且由當電壓施加於閘極導電物與奈米線的源極端部之間時產生的電場控制。汲極對源極電流可流經電流路徑。「二維材料條電晶體」可以相同的方式定義，以二維材料條取代奈米線的定義。 　　[0050] 如於此所用的，「奈米線電晶體柱」包含至少一奈米線電晶體。於給定的奈米線電晶體柱中的奈米線電晶體具有奈米線通道，其設置為相對於下伏的基板垂直。若有多於一奈米線電晶體於奈米線電晶體柱中，則全部電晶體奈米線通道可實施於一連續奈米線中，或是於奈米線電晶體柱中的多於一的分開的奈米線堆疊。 　　[0051] 圖1描述6T SRAM的電路示意圖(六電晶體靜態隨機存取記憶體)。6T SRAM單元100使用交叉耦合的反向器的對作為儲存元件以儲存資料的單一位元。此對包含第一反向器(例如，110)，以下拉電晶體PDL 及上拉電晶體PUL 組態，且第二反向器(例如，120)以下拉電晶體PDR 及上拉電晶體PUR 組態。第一反向器具有輸出節點QL ，其連接於第二反向器的閘極導電物，於其至第二反向器的輸入訊號被施加。第二反向器具有輸出節點QR ，其連接於第一反向器的閘極導電物，於其至第一反向器的輸入訊號被施加。SRAM單元包含通過閘極PGL 及PGR 作為存取裝置，以提供對於進及出SRAM單元的資料的可切換資料路徑。字線(WL)控制SRAM單元，對於讀取或寫入。互補位元線BL及BL/提供資料路徑至通過閘極PGL 及PGR 。 　　[0052] 上拉電晶體PUL 及PUR 的源極連接於SRAM單元供應電壓(例如，VDD )，而下拉電晶體PDL 及PDR 的源極連接於SRAM單元接地電壓(例如，VSS )。上拉電晶體PUL 及下拉電晶體PDL 的汲極連接在一起且至第一反向器的輸出節點QL 。通過閘極PGL 連接於第一反向器的輸出節點QL 及位元線BL之間。通過閘極PGL 的閘極端部連接於字線WL。上拉電晶體PUR 及下拉電晶體PDR 的汲極連接在一起且至第二反向器的輸出節點QR 。通過閘極PGR 連接於第二反向器的輸出節點QR 及位元線BL/之間。通過閘極PGR 的閘極端部連接於字線WL。 　　[0053] 對於於下關於SRAM單元的讀取及寫入操作的簡要敘述，令儲存於SRAM單元中的高資料值對應當第一反向器的輸出QL 於高資料值且第二反向器的輸出QR 於低資料值的狀態。在讀取或寫入操作開始時，字線WL由開啟通過閘極PGL 及PGR 而選擇SRAM單元。於讀取或寫入操作結束時，字線WL由關閉通過閘極PGL 及PGR 而不選擇SRAM單元。 　　[0054] 於寫入操作，對應於低資料值的電壓施加於BL及BL/的一者，而對應於高資料值的電壓施加於BL及BL/的另一者，以改變儲存元件的狀態。例如，為了寫入高資料值，對應於高資料值的電壓施加於位元線BL，而對應於低資料值的電壓施加於位元線BL/。為了寫入低資料值，對應於低資料值的電壓施加於位元線BL，而對應於高資料值的電壓施加於位元線BL/。 　　[0055] 當高資料值儲存於SRAM單元中，於第一反向器中，下拉電晶體PDL 被關閉且上拉電晶體PUL 被開啟，使得輸出QL 展現高資料值，而於第二反向器中，下拉電晶體PDR 被開啟且上拉電晶體PUR 被關閉使得輸出QR 展現低資料值。當低資料值儲存於SRAM單元中，於第一反向器中，下拉電晶體PDL 被開啟且上拉電晶體PUL 被關閉，使得輸出QL 展現低資料值，而於第二反向器中，下拉電晶體PDR 被關閉且上拉電晶體PUR 被開啟，使得輸出QR 展現高資料值。 　　[0056] 於讀取操作，對應高資料值的電壓被施加於位元線BL及BL/，且SRAM單元被由字線WL選擇。若高資料值儲存於SRAM單元中，電流流經通過閘極PGR 及下拉電晶體PDR 至接地，且經過上拉電晶體PUL 及通過閘極PGL 至位元線BL。若低資料值儲存於SRAM單元中，電流流經下拉電晶體PDR 及通過閘極PGR 至位元線BL/，且經過通過閘極PGL 及下拉電晶體PDL 至接地。 　　[0057] 圖2A描述基板200上的垂直奈米線陣列的透視圖。用以形成實施於SRAM中的電晶體的陣列中的垂直奈米線包含用於n通道電晶體的複數奈米線，於此稱為n型奈米線(例如，210、211、212、213、214、215、216及217)及用於p通道電晶體的複數奈米線，於此稱為p型奈米線(例如，220、221、222、223、224、225、226及227)。 　　[0058] 此處所述的奈米線可以二維材料條替代。 　　[0059] 於此所述的第一實施方式，各SRAM單元(例如，201、202、203及204)由以2×2佈局配置的四奈米線組成的組實施。於此所述的第二實施方式，各SRAM單元由以3×2佈局配置的六奈米線組成的組實施。 　　[0060] 於圖2A的圖示，陣列中的垂直奈米線被配置使得n型垂直奈米線的二柱(-)與p型垂直奈米線的二柱(+)交替。於另一實施方式，奈米線的配置可為不同。 　　[0061] 圖2B描述垂直奈米線的陣列的頂視圖。如所示，陣列中的垂直奈米線具有第一間距P1，其定義沿著x軸的垂直奈米線之間的中心對中心的距離。相似地，第二間距P2定義沿著y軸的垂直奈米線之間的中心對中心的距離。P1可與P2相同且可由製造製程的最小特徵決定。例如，P1及P2可在20 nm的尺度。 　　[0062] 於另一例子，P1可與P2不同，為了特定的佈局設計的目的。 　　[0063] 圖3A至3D描述SRAM單元的結構的層，其以由以2×2佈局配置的四垂直奈米線組成的組實施。用於圖3A的相同的參考編號亦一般地應用於圖3B至3D，以參照實施方式的相同或相似的元件。關於相同或相似的元件的敘述不重複。 　　[0064] 圖3A描述顯示奈米線電晶體的第一階的透視圖。提供了具有絕緣表面區域的基板300，例如使用標準光微影或其它圖案化技術形成第一導電物330及第二導電物331於其上。第一及第二導電物330、331可包含磊晶矽、多晶矽、摻雜的多晶矽、及矽化鎢、矽化鈦、或材料的組合。 　　[0065] 接著，複數n型奈米線電晶體形成於第一導電物330上且複數p型奈米線電晶體形成於第二導電物331上。 　　[0066] 以下的文獻描述奈米線電晶體的形成方法，其併入對於其所示的所有資訊的參照。 　　[0067] [0068] [0069] [0070] [0071] 閘極導電物膜被圖案化以形成複數閘極導電物，包含第一閘極導電物332及第二閘極導電物333。填充步驟使用絕緣材料(未顯示)，例如，氧化矽，以填充奈米線電晶體之間的空間，之後為平面化技術，例如，CMP，以形成平坦表面。 　　[0072] 圖3B描述於第一階中的奈米線電晶體上的圖案化的層間導電物340、341及分別連接閘極導電物332及333至圖案化的層間導電物340及341的通孔342、343。通孔342、343可使用通孔蝕刻形成，以形成開口於絕緣材料(未顯示)中，其停止於閘極導電物332、333。接著，導電材料被沉積以填充開口以形成複數通孔，包含第一通孔343及第二通孔342。於一例子，導電材料的沉積可繼續以形成層間導電物膜，其之後被圖案化以形成複數圖案化的層間導電物，包含第一圖案化的層間導電物340及第二圖案化的層間導電物341。通孔及圖案化的層間導電物可以此範例中的相同材料作成。於另一例子，圖案化的層間導電物可包含與通孔不同的材料。 　　[0073] 第一單元內連接器(例如，QR )包含第一圖案化的層間導電物340及第一通孔343。相似地，第二單元內連接器(例如，QL )包含第二圖案化的層間導電物341及第二通孔342。 　　[0074] 圖3C描述顯示奈米線電晶體的第二階的透視圖。複數n型奈米線電晶體使用於第一階中的奈米線電晶體的形成方法而形成於第一階中的n型奈米線電晶體上。於第二階中的奈米線電晶體中的垂直奈米線(例如，318、319)分別連接於第一及第二單元內連接器。適用於字線的導電物膜被沉積及圖案化以形成字線導電物(例如，350)，其沿著第二階中的y軸提供於奈米線電晶體中的閘極。填充步驟可使用絕緣材料，且之後CMP製程。 　　[0075] 圖3D描述顯示複數位元線的透視圖。適用於位元線的導電材料被沉積於圖3C的結構上方，且之後被圖案化以形成複數位元線導電物，包含位元線導電物360及361。n型及p型奈米線電晶體設置於基板300上的絕緣層上方的二階中。因為電晶體配置於二階結構中，單元包含奈米線電晶體堆疊於單元中的另一奈米線電晶體的頂上且串接連接至單元中的另一奈米線電晶體，允許高密度佈局。 　　[0076] 此處所述的SRAM單元301包含垂直奈米線電晶體柱的組，且組的各者包含垂直奈米線電晶體，組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。 　　[0077] 於此實施方式，SRAM單元301包含四垂直奈米線電晶體柱，其中第一柱包含二n型垂直奈米線電晶體(例如，PGL 及PDL )，第二柱包含二n型垂直奈米線電晶體(例如，PGR 及PDR )，第三柱包含一p型垂直奈米線電晶體(例如，PUL )，且第四柱包含一p型垂直奈米線電晶體(例如，PUR )。四垂直奈米線電晶體柱可以於平行四邊形(例如，正方形、長方形及菱形)的角的佈局而配置。 　　[0078] 所示的SRAM包含第一單元內連接器(例如，QR )包含第一通孔343及第一圖案化的層間連接器340，且第二單元內連接器(例如，QL )包含第二通孔342及第二圖案化的層間連接器341。第一單元內連接器連接在第四柱中的p型垂直奈米線電晶體(PUR )的電流路徑端部至於第二柱的第一階中的n型垂直奈米線電晶體(PDR )及於第二柱的第二階中的n型垂直奈米線電晶體(PGR )之間的電流路徑端部，且至第一柱的第一階中的n型垂直奈米線電晶體(PDL )及第三柱中的p型垂直奈米線電晶體(PUL )的閘極。第二單元內連接器連接在第三柱中的p型垂直奈米線電晶體(PUL )的電流路徑端部至於第一柱中的於第一階中的n型垂直奈米線電晶體(PDL )及於第二階中的n型垂直奈米線電晶體(PGL )之間的電流路徑端部，且至在第二柱的第一階中的n型垂直奈米線電晶體(PDR )及在第四柱中的p型垂直奈米線電晶體(PUR )的閘極。 　　[0079] 於一例子，於第三柱中的n型奈米線電晶體(例如，PGL 、PDL )包含單垂直奈米線。相似地，於第四柱中的n型奈米線電晶體(例如，PGR 、PDR )包含單垂直奈米線。於另一例子，於第三柱中的n型奈米線電晶體(例如，PGL 、PDL )由圖案化的層間導電物341分開且連接至圖案化的層間導電物341。相似地，於第四柱中的n型奈米線電晶體(例如，PGR 、PDR )由圖案化的層間導電物340分開且連接至圖案化的層間導電物340。 　　[0080] SRAM單元形成於基板300上，其上第一導電物330設置為平行於第二導電物331。基板300包含具有絕緣層(未顯示)(例如氧化矽)的頂表面。第一導電物330連接於單元接地電壓(例如，VSS )，且第二導電物331連接於單元供應電壓(例如，VDD )。複數n型奈米線(例如，310、311)相對於基板的表面垂直地設置且設置於第一導電物330上。第一導電物330設置於第一及第二垂直奈米線電晶體柱中的n型垂直奈米線電晶體之下且接觸垂直奈米線電晶體柱的第一子集中的垂直奈米線電晶體的電流路徑端部。第二導電物331設置於第三及第四垂直奈米線電晶體柱中的p型垂直奈米線電晶體之下且接觸垂直奈米線電晶體柱的第二子集中的垂直奈米線電晶體的電流路徑端部。 　　[0081] 複數p型奈米線(例如，320、321)相對於基板的表面垂直地設置且設置於第二導電物331上。第一閘極導電物332設置為跨越n型奈米線310及p型奈米線320且由閘極氧化物(圖5A的502及圖5B的506)與n型奈米線310及p型奈米線320絕緣，使得第一奈米線電晶體(例如，PDR )及第二奈米線電晶體(例如，PUR )被形成。相似地，第二閘極導電物333設置為跨越n型奈米線311及p型奈米線321且由介電質(未顯示)與n型奈米線311及p型奈米線321絕緣，使得第三奈米線電晶體(例如，PDL )及第四奈米線電晶體(例如，PUL )被形成。第一閘極導電物332及第二閘極導電物333設置於相同階中且彼此絕緣。 　　[0082] 字線導電物350設置為跨越複數n型奈米線(例如，318、319)且與複數n型奈米線絕緣，且連接於在第一及第二垂直奈米線電晶體柱的第二階中的n型垂直奈米線電晶體(即，第五奈米線電晶體(例如，PGR )及第六奈米線電晶體(例如，PGL ))的閘極。第一圖案化的層間導電物340夾於字線導電物350及第一閘極導電物332之間且與字線導電物350及第一閘極導電物332絕緣，且藉由第一通孔343連接於第二閘極導電物333。第二圖案化的層間導電物341設置於與第一圖案化的層間導電物340相同的層中，且經由第二通孔342連接於第一閘極導電物332。因此，第一單元內連接器及第二單元內連接器包含連接對應的閘極至對應的電流路徑端部的各別的第一及第二通孔(例如，343、342)。於此實施方式，第一及第二通孔(例如，343、342)設置於平行四邊形的相對側上。 　　[0083] 設置於字線導電物350上方的為位元線導電物的對，其中於互補位元線中第一位元線導電物360作為BL且第二位元線導電物361作為BL/。第一位元線導電物(BL)360，設置於第一垂直奈米線電晶體柱的第二階中的n型垂直奈米線電晶體的電流路徑端部之上且與其接觸。第二位元線導電物(BL/)361，設置於第二垂直奈米線電晶體柱的第二階中的n型垂直奈米線電晶體的電流路徑端部之上且與其接觸。 　　[0084] 二n型奈米線電晶體(例如，PDL 及PDR )及二p型奈米線電晶體(例如，PUL 及PUR )位於奈米線電晶體的第一階中。於n型奈米線電晶體上的通過閘極PGL 及PGR 位於第二階中。於四垂直奈米線電晶體柱的組中的第一柱包含串接的二垂直電晶體(例如，PGL 、PDL )。又，於四垂直奈米線電晶體柱的組中的第二柱包含串接的二垂直電晶體(例如，PGR 、PDR )。 　　[0085] 圖4為顯示以如圖3D所示的2×2垂直奈米線實施的SRAM的頂視圖的簡化佈局圖。圖4A為圖4的適用圖例。用於圖3D的相同的參考編號應用於圖4，以參照實施方式的相同或相似的元件。關於相同或相似的元件的敘述不重複。於圖4的佈局中，p型奈米線320及321以及n型奈米線311及310定義長方形。又，第二單元內連接器441的通孔342設置於線上，定義於p型奈米線320及321之間的長方形的一側，且第一單元內連接器440的通孔343設置於線上，定義於n型奈米線311及310之間的長方形的相對側。 　　[0086] 於圖4中，閘極導電物332及333各由於直角的沿著x軸的段及沿著y軸的段組成。相似地，第一及第二單元內連接器440、441各包含於直角的沿著x軸的段及沿著y軸的段。 　　[0087] 圖5A為沿著圖4的A-A’的SRAM的截面圖。所示的SRAM中的元件設置於基板300上的絕緣層(未顯示)上。於元件之間的區域以介電質材料填充，介電質例如氧化矽、氮化矽、低介電常數(low-k)介電質(具有相對低於二氧化矽的導磁率，或低於3.9，例如SiOC)、或材料的組合。 　　[0088] 如圖5A所示，n型奈米線電晶體(例如，PDR 、PDL 、PGR 及PGL )的奈米線(例如，310、311、318及319)中的通道(例如，581、582、583及584)由閘極氧化物(例如，502、501、504及503)(例如，二氧化矽或高介電常數(high-κ)絕緣材料(具有相對高於二氧化矽的導磁率，或高於3.9))圍繞，且於第一階中的閘極氧化物(例如，501及502)由對應的閘極導電物(例如，333及332)圍繞，且於第二階中的閘極氧化物(例如，503及504)由相同閘極導電物圍繞，例如字線導電物(例如，350)。n型奈米線電晶體(例如，PDR 、PDL 、PGR 、及PGL )的通道(例如，581、582、583及584)可包含未摻雜、本質的矽。n型奈米線電晶體(例如，PDR 、PDL 、PGR 、及PGL )的源極/汲極為在通道(例如，581、582、583及584)的相對側，且包含n型摻雜材料，例如磷(P)、砷(As)、銻(Sb)或其它材料。 　　[0089] 圖5B為沿著圖4的B-B’的SRAM的截面圖。p型奈米線電晶體(例如，PUL 及PUR )的奈米線(例如，321及320)中的通道(例如，585及586)由閘極氧化物(例如，505及506)(例如，二氧化矽或高介電常數(high-κ)絕緣材料(具有相對高於二氧化矽的導磁率，或高於3.9))圍繞，且閘極氧化物(例如，505及506)由對應的閘極導電物(例如，333及332)圍繞。奈米線電晶體(例如，PDR 、PDL 、PGR 、及PGL )中的通道(例如，585及586)可包含未摻雜的本質矽。p型奈米線電晶體(例如，PUL 及PUR )的源極/汲極為在通道(例如，585及586)的相對側，且包含p型摻雜材料，例如硼(B)或其它材料。 　　[0090] 圖6為顯示以2×2垂直奈米線單元實施的SRAM的頂視圖的另一佈局圖。圖6A為圖6至8及10的適用圖例。與圖4所示的佈局相較，此實施方式的差異在於閘極導電物(例如，632及633)及單元內連接器(例如，640及641)的形狀。於圖6，單元內連接器(例如，640及641)為三角形，且有圓角。閘極導電物(例如，632及633)各由有圓角的沿著x軸的段及有沿著y軸延伸的圓的末端的片組成。第一及第二通孔(例如，643及642)設置於由垂直奈米線定義的平行四邊形的相對側上。 　　[0091] 圖6的沿著A-A’及B-B’的截面實質相同於圖5A及5B的截面圖，且不再次描述或敘述。 　　[0092] 圖7為顯示以2×2垂直奈米線單元實施的SRAM的頂視圖的再另一佈局圖。於此實施方式中，與圖4及6所示的佈局相較，圖7的實施方式的差異在於閘極導電物(例如，732及733)及單元內連接器(例如，740及741)的形狀，且差異在於通孔(例如，742及743)的位置。通孔742及743設置於不在定義由垂直奈米線定義的長方形的側的線。於此例，第一通孔743設置於或接近長方形的中心，且第二通孔742設置於長方形外，由約沿著x軸的長方形的寬度的一半的距離。單元內連接器(例如，740及741)包含適配通孔的位置的不同形狀。例如，第一單元內連接器740為有圓角的三角形，且第二單元內連接器741為包含沿著x軸的段及於從x軸約45度角向外延伸的有圓末端的片。相似地，閘極導電物732及733具有不同的形狀，包含圍繞於奈米線之間連接在一起的對應的垂直奈米線的類碟形的區域，且有延伸至對應的通孔的片。在閘極導電物732上的片設置於類碟形區域的右側上，且以從x軸的約負45度角向外及向下延伸至對應的通孔(例如，742)。在閘極導電物733上的片設置於類碟形區域之間，且沿y軸延伸至對應的通孔(例如，743)。 　　[0093] 圖7的沿著A-A’及B-B’的截面實質相同於圖5A及5B的截面圖，且不再次描述或敘述。 　　[0094] 圖8為顯示以2×2垂直奈米線單元實施的SRAM的頂視圖的再另一佈局圖，其配置於非長方形的平行四邊形中。第一通孔843即第二通孔842設置於由垂直奈米線定義的平行四邊形外，且於重合於平行於x軸的平行四邊形的相對側的各別的線上。與圖4、6及7所示的長方形佈局相較，圖8的實施方式的差異在於閘極導電物(例如，832及833)的形狀，其為平行於x軸的直線段，且差異在於單元內連接器(例如，840及841)的形狀，其為等腰直角三角形，且有具有斜邊的圓角設置於相對於x軸的銳角。又，圖8的實施方式差異在於n型及p型奈米線的配置，使得第一導電物830、第二導電物831及字線導電物850不正交於位元線導電物860、861。字線導電物850及圖案化的VSS 及VDD 導電物設置於銳角，例如於此例中對於x軸45度，而位元線設置為平行於x軸。 　　[0095] 圖8的沿著A-A’及B-B’的截面實質相同於圖5A及5B的截面圖，且不再次描述或敘述。 　　[0096] 圖9為以扭轉配置的垂直奈米線的陣列的頂視圖，其可用於如圖4或6所示的佈局的單元。又，奈米線的陣列的扭轉配置可用於如圖7及8所示的佈局的單元，且有修改以允許通孔的配置。與圖2B所示的奈米線配置相較，圖9的扭轉的或蜂巢的配置可被組態為具有較大的密度或較小的晶片尺寸。 　　[0097] 圖10為顯示以扭轉配置的垂直奈米線單元實施的SRAM的頂視圖的佈局圖。於圖10的配置，通孔1042及1043設置於由四垂直奈米線定義的平行四邊形的內、外或側上，且更接近平行四邊形的一角，相對於另一角而言。於此實施方式，閘極導電物(例如，1032及1033)設計為具有長條的形狀，且單元內連接器(例如，1040及1041)設計為具有三角形的形狀。 　　[0098] 圖11為基板1100上的垂直奈米線的陣列的頂視圖，於其上各SRAM單元(例如，1101、1102、1103及1104)以3×2垂直奈米線單元實施，其可包含電晶體的單層。於此例子，SRAM單元1101的佈局可為單元1103的佈局的沿著y軸的鏡像。相似地，SRAM單元1102的佈局可為單元1104的佈局的沿著y軸的鏡像。 　　[0099] 圖12A至12F描述SRAM單元的結構的層，其以由以3×2佈局配置的六垂直奈米線組成的組實施。 　　[0100] 圖12A描述顯示基板1200上的複數導電物的透視圖。提供了如結晶矽晶圓的基板1200，其具有絕緣層，例如氧化矽膜(未顯示)及包含導電材料的導電物膜，其包含例如摻雜的磊晶矽、摻雜的多晶矽、矽化鎢、矽化鈦、或材料的組合。可使用光微影技術或其它圖案化製程以形成複數單元內連接器(例如，1270及1271)。單元內連接器包含導電材料的條，其具有被組態為用於三奈米線電晶體的著陸墊導電物的沿著x軸的段，且具有被組態為用於通孔的著陸墊的側向延伸。複數的單元內連接器1270及1271彼此絕緣。於一例子，導電物可為以n型材料重摻雜的多晶矽或磊晶矽。 　　[0101] 圖12B描述顯示n型及p型奈米線的層的透視圖。複數垂直奈米線形成於單元內連接器1270及1271上。p型奈米線元件1220及1221包含用於p型電晶體的源極/汲極材料，且n型奈米線元件1210、1211、1212及1213包含用於n型電晶體的源極/汲極材料。 　　[0102] 接著，包含用於n型及p型電晶體的通道材料的通道元件(例如，1281、1282、1283、1284、1285及1286)形成於源極/汲極奈米線元件(1210、1211、1212、1213、1220及1221)的頂上，接著沉積絕緣材料(未顯示)以填充n型及p型奈米線之間的空間。閘極介電質形成為圍繞通道元件。 　　[0103] 此處所述的奈米線可以二維材料條替代。 　　[0104] 使用通孔蝕刻以形成開口於絕緣材料中，其停止於單元內連接器(1270及1271)的側向延伸。導電材料之後被沉積以填充開口以形成複數通孔(1242及1243)。第一單元內連接器包含第二通孔1242，且第二單元內連接器包含第一通孔1243。 　　[0105] 圖12C描述顯示包含複數閘極導電物(例如，1232、1233及1250)的層的透視圖。閘極導電物膜包含多晶矽且可被沉積且圖案化以形成圍繞通道元件1282、1286的第一閘極導電物1232、圍繞通道元件1281、1285的第二閘極導電物1233、及圍繞通道元件1283、1284的第三閘極導電物1250。第一閘極導電物1232藉由第二通孔1242被動的且電的連接於第一單元內連接器1270。相似地，第二閘極導電物1233藉由第一通孔1243被動的且電的連接於第二單元內連接器1271。 　　[0106] 圖12D描述顯示包含n型及p型源極/汲極奈米線元件的層於對應的通道元件上，以完成六電晶體SRAM單元的四n型及二p型奈米線電晶體(例如，PGL 、PGR 、PDL 、PDR 、PUL 及PUR )的層，的透視圖。 　　[0107] 圖12E描述顯示包含於第一導電物階中的複數功率端部導電物(例如，1230及1231)的下一層的透視圖。為複數的功率端部導電物1230及1231可包含多樣的導電材料，例如摻雜的/未摻雜的多晶矽、矽化鈦、矽化鎢、鈦、或材料的組合。 　　[0108] 圖12F描述顯示包含於第二導電物階中的複數位元線導電物的層的透視圖。可使用接觸孔蝕刻，例如，以形成開口於絕緣材料中以暴露奈米線電晶體PGL 及PGR 的頂表面。可使用例如鎢、鈦或其它金屬或金屬合金及/或摻雜的半導體的導電物材料的沉積，以填充絕緣材料中的開口，以形成接觸物(例如，1262及1263)且形成薄膜於絕緣材料上方。可使用光微影技術或其它圖案化製程以形成複數位元線導電物(例如，1260及1261)。 　　[0109] 此處所述的SRAM單元包含由配置為於平行四邊形中的3×2佈局的六垂直奈米線電晶體柱組成的組，組的各者包含單垂直奈米線電晶體。六柱包含第一至第四柱，其包含n型垂直奈米線電晶體，及第五柱及第六柱，其包含p型垂直奈米線電晶體。第一柱包含n型垂直奈米線電晶體PDL ，第二柱包含n型垂直奈米線電晶體PDR ，第三柱包含n型垂直奈米線電晶體PGL ，第四柱包含n型垂直奈米線電晶體PGR ，第五柱包含p型垂直奈米線電晶體PUL ，且第六柱包含p型垂直奈米線電晶體PUR 。 　　[0110] 於圖12F的圖示，SRAM單元包含奈米線電晶體，設置於基板1200上的絕緣層上方的單階中。因為電晶體配置於單階中，沒有單元中的奈米線電晶體堆疊於單元中的另一奈米線電晶體的頂上且串接連接至單元中的另一奈米線電晶體。又，所有六奈米線電晶體的閘極可設置於單圖案化的導電物層中。 　　[0111] 第一單元內連接器1270及第二單元內連接器1271設置於基板1200上方且彼此絕緣。奈米線電晶體PGL 、PDL 及PUL 的源極/汲極區連接於第一單元內連接器1270，且奈米線電晶體PGR 、PDR 及PUR 的源極/汲極區連接於第二單元內連接器1271。第一閘極導電物1232為奈米線電晶體PDR 及PUR 的閘極，且藉由第二通孔1242連接於第一單元內連接器1270。第二閘極導電物1233為奈米線電晶體PDL 及PUL 的閘極，且藉由第一通孔1243連接於第二單元內連接器1271。第三閘極導電物1250為奈米線電晶體PGL 及PGR 的閘極，且亦作為單元的字線。所有奈米線電晶體PGL 、PDL 、PUL 、PGR 、PDR 及PUR 設置於結構的相同階中。 　　[0112] 第一單元內連接器，包含於第一、第三及第五柱之下的導電物，且連接第五柱中的p型垂直奈米線電晶體(PUL )的電流路徑端部至第一柱中的n型垂直奈米線電晶體(PDL )及第三柱中的n型垂直奈米線電晶體(PGL )的電流路徑端部，及連接至第二柱中的n型垂直奈米線電晶體(PDR )及第六柱中的p型垂直奈米線電晶體(PUR )的閘極。相似地，第二單元內連接器，包含於第二、第四及第六柱之下的導電物，且連接第六柱中的p型垂直奈米線電晶體(PUR )的電流路徑端部至第二柱中的n型垂直奈米線電晶體(PDR )及第四柱中的n型垂直奈米線電晶體(PGR )的電流路徑端部，及連接至第一柱中的n型垂直奈米線電晶體(PDL )及第五柱中的p型垂直奈米線電晶體(PUL )的閘極。第一單元內連接器及第二單元內連接器包含連接對應的閘極至對應的電流路徑端部的各別的第一及第二通孔，第一及第二通孔設置於平行四邊形內。 　　[0113] 第一導電物1230連接n型奈米線電晶體PDL 及PDR 的源極/汲極區，且連接於單元接地電壓(例如，VSS )。第二導電物1231連接p型奈米線電晶體PUL 及PUR 的源極/汲極區，且亦連接於單元供應電壓(例如，VDD )。於SRAM的互補位元線中，第一位元線導電物1260作為BL且第二位元線導電物1261作為BL/。 　　[0114] 第一導電物1230(VSS )設置於第一及第二柱中的n型垂直奈米線電晶體PDL 及PDR 的電流路徑端部上方且與其接觸，且第二導電物1231(VDD )設置於第五及第六柱中的p型垂直奈米線電晶體PUL 及PUR 的電流路徑端部上方且與其接觸。 　　[0115] 第一位元線導電物1260(BL)，設置於第三柱中的n型垂直奈米線電晶體PGL 的電流路徑端部之上且與其接觸。第二位元線導電物1261(BL/)，設置於第四柱中的n型垂直奈米線電晶體PGR 的電流路徑端部之上且與其接觸。 　　[0116] 圖13為顯示以如圖12F所示的3×2垂直奈米線單元實施的SRAM的頂視圖的簡化佈局圖。 　　[0117] 圖13A為圖13的適用圖例。用於圖12F的相同的參考編號應用於圖13，以參照實施方式的相同或相似的元件。關於相同或相似的元件的敘述不重複。 　　[0118] 圖14A為沿著圖13的A-A’的SRAM的截面圖。所示的SRAM中的元件設置於基板300上的絕緣層(未顯示)上。於元件之間的區域以介電質材料填充，介電質例如氧化矽、氮化矽、低介電常數(low-k)介電質(具有相對低於二氧化矽的導磁率，或低於3.9，例如SiOC)、或材料的組合。 　　[0119] 如圖14A所示，n型奈米線電晶體PGL 及PGR 的通道元件(例如，1283及1284)由介電質材料(例如，1203及1204)圍繞，其作為閘極氧化物且可包含例如二氧化矽或高介電常數絕緣材料的材料。通道元件(例如，1283及1284)亦由閘極(即，第三閘極導電物1250)圍繞。於此例子，接觸物(例如，1263及1262)可具有相同於位元線導電物(例如，1260及1261)的材料。於另一例子，接觸物可具有其它材料，例如氮化鈦，以作為襯墊以增強黏著且避免由矽及金屬之間的接觸造成的空穴。 　　[0120] 圖14B為沿著圖13的B-B’的SRAM的截面圖。n型奈米線電晶體PDL 及PDR 的通道元件(例如，1281及1282)由介電質材料(例如，1201及1202)圍繞，其作為閘極氧化物且可包含例如二氧化矽或高介電常數絕緣材料的材料。通道元件(例如，1281及1282)亦由閘極(即，第一閘極導電物1232及第二閘極導電物1233)圍繞。第一導電物1230接觸奈米線電晶體PDL 及PDR 的n型源極/汲極區，且從位元線導電物(例如，1260及1261)分開。 　　[0121] 圖14C為沿著圖13的C-C’的SRAM的截面圖。p型奈米線電晶體PUL 及PUR 的通道元件(例如，1285及1286)由介電質材料(例如，1205及1206)圍繞，其作為閘極氧化物且可包含例如二氧化矽或高介電常數絕緣材料的材料。通道元件(例如，1285及1286)亦由閘極(即，第二閘極導電物1233及第一閘極導電物1232)圍繞。第二導電物1231連接奈米線電晶體PUL 及PUR 的p型源極/汲極區，且從位元線導電物(例如，1260及1261)分開。 　　[0122] 圖14D為沿著圖13的D-D’的SRAM的截面圖。於所示的截面，第一通孔(QH )連接第二閘極導電物1233及第二單元內連接器1271，且第二通孔(QL )連接第一閘極導電物1232及第一單元內連接器1270。 　　[0123] 圖15為顯示由以3×2垂直奈米線實施的SRAM的頂視圖的簡化佈局圖，根據另一實施方式。圖15A為圖15的適用圖例。用於圖12F的相似的參考編號亦一般地應用於圖15，以參照實施方式的相同或相似的元件。關於相同或相似的元件的敘述不重複。 　　[0124] 與圖13所示的佈局相較，圖15的實施方式的差異在於單元內連接器的結構及第一及第二閘極導電物(例如，1532及1533)的形狀。在圖15中閘極導電物1532及1533可具有較簡單的形狀，以對於單元內連接器的二額外的接觸通孔為代價。單元內連接器(例如，1570或1571)各包含在基板上的單元內連接器段及橋導電物(例如，1590或1591)。通孔(1592、1593或1594、1595)耦合橋導電物至基板上的單元內連接器段，且連接橋導電物至對應的閘極導電物。二通孔及橋結構以圖13中使用的基板上的單一單元內連接器取代一通孔，以連接第一閘極導電物1532至第一單元內連接器1570且連接第二閘極導電物1533至第二單元內連接器1571。圖15的沿著A-A’、B-B’及C-C’的截面實質相同於圖14A、14B及14C的截面圖，且不再次描述或敘述。 　　[0125] 圖16為沿著圖15的D-D’的SRAM的截面圖。如所示，第一橋導電物1590由通孔1592及1593被動的且電的連接第二閘極導電物1533及第二單元內連接器1571在一起，且從位元線導電物(例如，1560及1561)分開。第一單元內連接器包含第一橋導電物(例如，1590)於垂直奈米線電晶體的閘極上方的圖案化的導電物層中，且通孔(例如，1592、1593)的第一對連接對應的閘極導電物(例如，1533)至第一橋導電物(例如，1590)，且連接第一橋導電物(例如，1590)至第一單元內連接器(例如，1570)的導電物於柱之下，通孔的第一及第二對設置於平行四邊形內。 　　[0126] 相似地，圖15的第二橋導電物1591被動的且電的連接第一閘極導電物1532及第一單元內連接器1570。第二單元內連接器包含第二橋導電物(例如，15的1591)於垂直奈米線電晶體的閘極上方的圖案化的導電物層中，且通孔(例如，1594、1595)的第二對連接對應的閘極導電物(例如，1532)至第二橋導電物(例如，1591)，且連接第二橋導電物(例如，1591)至第二單元內連接器(例如，1571)的導電物於柱之下。 　　[0127] 通孔的第一及第二對設置於平行四邊形內。 　　[0128] 圖17為描述三態緩衝器電路的電路示意圖。三態緩衝器電路包含串接連接的第一p型電晶體TP1、第二p型電晶體TP2、第一n型電晶體TN1及第二n型電晶體TN2。第一p型電晶體TP1的源極連接於緩衝供應電壓(例如，VDD )，而第一n型電晶體TN1的源極連接於接地(例如，VSS )。控制訊號EN施加於第二n型電晶體TN2的閘極且控制訊號EN/施加於第二p型電晶體TP2的閘極。 　　[0129] 於第一狀態，施加於電晶體TP2的閘極的控制訊號EN/於低位準且輸入訊號於低位準。當控制訊號EN/施加於電晶體的閘極，TP2於低位準，且當控制訊號EN施加於電晶體的閘極，TN2於高位準，電晶體TP2及TN2皆切換至開啟狀態，其造成電晶體TP1及TN1操作為反向器電路。因此，於低位準的輸入訊號IN被反轉且於高位準的輸出訊號OUT被輸出。 　　[0130] 於第二狀態，施加於電晶體TP2的閘極的控制訊號EN/於低位準且輸入訊號IN於高位準。相似於第一狀態，電晶體TP1及TN1操作作為反向器電路。因此，於高位準的輸入訊號IN被反轉且於低位準的輸出訊號OUT被輸出。 　　[0131] 於第三狀態，施加於電晶體TP2的閘極的控制訊號EN/於高位準。當施加於電晶體TP2的閘極的控制訊號EN/於高位準，且當施加於電晶體TP2的閘極的控制訊號EN於低位準，電晶體TP2及TN2皆切換至關閉狀態。因此，高阻抗設置於輸出節點，因而造成於耦合於其它電路的輸出節點斷線。 　　[0132] 圖18至21描述邏輯單元的層，其中包含由配置為1×2佈局的二垂直奈米線柱組成的組實施的三態緩衝器。用於圖18的相同的參考編號亦一般地應用於圖19至21，以參照實施方式的相同或相似的元件。關於相同或相似的元件的敘述不重複。 　　[0133] 圖18描述顯示奈米線電晶體的第一階的透視圖。提供了具有絕緣表面區域的基板1800，例如使用標準光微影或其它圖案化技術形成第一導電物1830及第二導電物1831於其上。第一及第二導電物1830、1831可包含磊晶矽、多晶矽、摻雜的多晶矽、及矽化鎢、矽化鈦、或材料的組合。 　　[0134] 接著，n型垂直奈米線電晶體形成於第一導電物1830上，且p型垂直奈米線電晶體形成於第二導電物1831上。n型及p型垂直奈米線電晶體的奈米線(例如，1810及1820)中的通道元件與閘極導電物1832絕緣且由閘極導電物1832圍繞。閘極導電物由於直角的沿著x軸的段及沿著y軸的段組成。 　　[0135] 此處所述的奈米線可以二維材料條替代。 　　[0136] 填充步驟使用絕緣材料(未顯示)，例如，氧化矽，以填充奈米線電晶體之間的空間，之後為平面化技術，例如，CMP，以形成平坦表面。 　　[0137] 圖19描述顯示圖案化的導電物1840上覆通孔1842的透視圖，其提供在上覆的圖案化的導電物及於第一階中的奈米線電晶體的閘極之間的連接。通孔1842可使用通孔蝕刻形成，以形成開口於絕緣材料(未顯示)中，其停止於閘極導電物1832。接著，導電材料被沉積以填充開口以形成設置於閘極導電物1832的側向延伸上的通孔1842。 　　[0138] 於一例子，導電材料的沉積可繼續以形成層間導電物膜，其之後被圖案化以形成圖案化的導電物1840。通孔及圖案化的導電物可以此範例中的相同材料作成。於另一例子，圖案化的導電物可包含與通孔不同的材料。 　　[0139] 圖20描述顯示奈米線電晶體的第二階的透視圖。n型垂直奈米線電晶體設置於在於第一階中的n型奈米線電晶體上，且p型垂直奈米線電晶體設置於在於第一階中的p型奈米線電晶體上。於第二階中的n型垂直奈米線電晶體包含於第二階中的第一閘極導電物1850，且於第二階中的p型垂直奈米線電晶體包含於第二階中的第二閘極導電物1851。第一及第二閘極導電物沿著y軸延伸且彼此分開。 　　[0140] 圖21描述顯示於第二階中的奈米線電晶體上方的輸出導電物1860的透視圖。導電材料沉積於圖20的結構上方，且之後被圖案化以形成輸出導電物1860，其連接於第二階中的n型及p型奈米線電晶體的源極/汲極元件。 　　[0141] 所示的三態緩衝器電路為邏輯單元的例子，其包含垂直奈米線電晶體柱的組。三態緩衝器之外的邏輯單元可使用垂直奈米線柱組態，包含有二n型單元的一垂直奈米線柱及有二p型單元的一垂直奈米線柱。一般而言，邏輯單元中的組的各者包含垂直奈米線電晶體，且組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。三態緩衝器單元中的二垂直奈米線電晶體柱的組成的組，第一柱包含二n型垂直奈米線電晶體，且第二柱包含二p型垂直奈米線電晶體。於一組中的二垂直奈米線柱及於相鄰的組中的二垂直奈米線柱可以配置為於平行四邊形(例如，正方形、長方形及菱形)的角的佈局。 　　[0142] 第一垂直奈米線電晶體柱包含串接連接的第一n型奈米線電晶體TN1及第二n型奈米線電晶體TN2。第二垂直奈米線電晶體柱包含串接連接的第一p型奈米線電晶體TP1及第二p型奈米線電晶體TP2。於組中的各垂直奈米線電晶體柱包含單垂直奈米線。 　　[0143] 第一導電物1830設置於第一垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且與其接觸，且第二導電物1831設置於第二垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且與其接觸。 　　[0144] 第一導電物1830連接n型奈米線電晶體(例如，TN1)的源極/汲極元件至接地電壓(例如，VSS )。第二導電物1831連接p型奈米線電晶體(例如，TP1)的源極/汲極元件至供應電壓(例如，VDD )。圖案化的導電物1840連接於輸入節點且藉由通孔1842連接於閘極導電物1832。於第二階中的第一閘極導電物1850連接於控制訊號EN，作為第二n型電晶體TN2的閘極。相似地，於第二階中的第二閘極導電物1851連接於控制訊號EN/，作為第二p型電晶體TP2的閘極。輸出導電物1860連接於第二階中的奈米線電晶體(例如，TN2、TP2)的源極/汲極元件，且連接於輸出節點。 　　[0145] 包含導電物(例如，1860)的單元內連接器連接第二柱中的p型垂直奈米線電晶體的電流路徑端部至第一柱中的n型垂直奈米線電晶體的電流路徑端部。包含導電物(例如，1832)的第二單元內連接器連接第一柱的第一階中的n型垂直奈米線電晶體的閘極及於第二柱的第一階中的p型垂直奈米線電晶體的閘極。包含導電物(例如，1832)的第二單元內連接器形成對於第一柱的第一階中的n型垂直奈米線電晶體的閘極及第二柱的第一階中的p型垂直奈米線電晶體的閘極的全環繞閘極結構，且導電物(例如，1832)具有側向延伸。又，第二單元內連接器包含設置於側向延伸上的通孔(例如，1842)，其連接導電物(例如，1832)至上覆的圖案化的導電物(例如，1840)。 　　[0146] 於此例，通孔(例如，1842)組態為提供至頂部的標準單元的銷(例如，輸入訊號)。相似地，為了提供其它訊號，例如EN及EN/，可使用通孔或通孔的組作成。 　　[0147] 於另一例子，於複雜的單元結構中可不需要通孔或通孔的組，其中於閘極導電物1832的階的區域互連可為足夠。 　　[0148] 於再另一例，第二單元內連接器可具有為三角形形狀或其它形狀的導電物，組態用以連接上覆圖案化的導電物。 　　[0149] 圖22顯示示意積體電路設計流程的簡化表示。如於此的所有流程圖，可以理解的是，圖22的許多步驟可被結合，平行執行或以不同的順序執行而不影響所達成的功能。於一些例子，只有當特定的其它改變也被作出時，步驟的重排列才會達成相同的結果，且於其它例子，只有在特定的條件被滿足時，步驟的重排列才會達成相同的結果。 　　[0150] 於高位準，圖22的程序開始為產品概念(方塊3000)，且於EDA(電子設計自動化)軟體設計程序(方塊3010)中實現。當設計完成，進行製造製程(方塊3050)及封裝及組裝製程(方塊3060)，最終造成完成的積體電路晶片(造成3070)。 　　[0151] EDA軟體設計程序(方塊3010)實際上由許多步驟3012至3030構成，為了簡化以線性方式顯示。於實際的積體電路設計程序，特定的設計可能需要回去進行一些步驟直到通過特定測試。相似地，於任意實際設計程序，這些步驟會以不同的順序及組合進行。此敘述因而以脈絡及一般解釋的方式提供，而不是對於特定積體電路的特定或建議的設計流程。 　　[0152] 現在要提供EDA軟體設計流程(方塊3010)的組成步驟的簡易敘述。 　　[0153] 系統設計(方塊3012)：設計者描述他們要實現的功能，他們可執行的假設如何的計畫以精進功能；檢查成本等。硬體-軟體架構選擇可於此階段進行。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含Model Architect、Saber、System Studio及DesignWare®的產品。 　　[0154] 邏輯設計及功能驗證(方塊3014)：於此階段，對於系統中的模組的高階描述語言(HDL)碼，例如VHDL或Verilog碼，被寫入，且設計對於功能精確性檢查。更詳細地，檢查設計以確保它回應於特定的輸入刺激產生正確的輸出。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含VCS、VERA、DesignWare®、Magellan、Formality、ESP及LEDA的產品。 　　[0155] 用於測試的合成及設計(方塊3016)：此處，VHDL/Verilog被翻譯成網表(netlist)。此網表可對於目標技術最佳化。此外，進行用以允許檢查完成的晶片的測試的設計及實施。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含Design Compiler®、Physical Compiler、Test Compiler、Power Complier、FPGA Compiler、TetraMAX及DesignWare®的產品。如於此所述的用於使用奈米線及二維材料條單元的設計的最佳化會於此階段進行。 　　[0156] 網表驗證(方塊3018)：於此步驟，網表被檢查以依照時間限制及為了與VHDL/Verilog源碼對應。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含Formality、PrimeTime及VCS的產品。 　　[0157] 設計計畫(方塊3020)：此處，對於晶片的整體配置圖對於時間及頂階路由被建構且分析。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含Astro及IC Compiler的產品。基於奈米線及/或基於二維材料條，單元選擇、佈局及最佳化可於此階段進行。 　　[0158] 實體實施(方塊3022)：設置(電路元件的設置)及路由(電路元件的連接)於此步驟進行。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此步驟，包含AstroRail、Primetime及Star RC/XT的產品。於此步驟基於奈米線及/或基於二維材料條，單元佈局、映射及互連配置可被實施或最佳化，使用例如基於奈米線電晶體柱的奈米線單元及此處所述的結構。 　　[0159] 分析及抽出(方塊3024)：於此步驟，電路功能於電晶體階被驗證，此依序允許假設如何的精進。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此階段，包含Custom Designer、PrimeRail、AstroRail、Primetime及Star RC/XT的產品。 　　[0160] 實體驗證(方塊3026)：於此階段，對於以下的多樣的檢查功能被執行以確保正確：製造、電議題、微影議題及電路。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此階段，包含Hercules的產品。 　　[0161] 下線(tape-out)(方塊3027)：此階段提供對於遮罩的生產的「下線」資料，遮罩係對於用以產生完成的晶片的微影製程。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此階段，包含CATS(R)家族的產品。 　　[0162] 解析度增強(方塊3028)：此階段涉及佈局的幾何操控，以改進設計的可製造性。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此階段，包含Proteus/ Progen、ProteusAF及PSMGen的產品。 　　[0163] 遮罩準備(方塊3030)：此階段包含遮罩資料準備及遮罩本身的寫入的兩者。範例EDA軟體產品已可從Synopsys, Inc.得到，其可用於此階段，包含CATS(R)家族的產品。 　　[0164] 基於奈米線及/或二維材料條的實施方式，此處所述的技術可用於在一或更多上述階段時，包含例如一或更多階段3016至3022及3030。又，奈米線電晶體柱單元技術提供彈性，其致能工程改變命令ECO的實施，包含在設計驗證階段期間的單元尺寸的修改。 　　[0165] 圖23A、23B、23C為電腦系統的簡化方塊圖，其適合與技術的實施方式一起使用，以及技術的電路設計及電路實施方式。電腦系統3110典型地包含至少一處理器3114，其藉由匯流排子系統3112與許多周邊裝置通訊。這些周邊裝置包含儲存子系統3124，包含記憶體子系統3126及檔案儲存子系統3128、使用者介面輸入裝置3122、使用者介面輸出裝置3120、及網路介面子系統3116。輸入及輸出裝置允許使用者與電腦系統3110互動。網路介面子系統3116提供介面至外部網路，包含至通訊網路3118的介面，且藉由通訊網路3118耦合至於其它電腦系統中的對應的介面裝置。通訊網路3118可包含許多互連的電腦系統及通訊鍊結。此通訊鍊結可為有線鍊結、光學鍊結、無線鍊結、或任意其它用於資訊的通訊的機制。雖然於一實施方式通訊網路3118為網際網路，通訊網路3118可為任意適合的電腦網路。 　　[0166] 使用者介面輸入裝置3122可包含鍵盤、指向裝置例如滑鼠、軌跡球、觸控板、或圖形平板、掃描器、整合於顯示器中的觸控螢幕、音訊輸入裝置例如聲音辨識系統、麥克風、及其他類型的輸入裝置。一般而言，單詞「輸入裝置」的使用有意地包含用以輸入資訊至電腦系統3110或通訊網路3118的所有可能的裝置的類型及方法。 　　[0167] 使用者介面輸出裝置3120可包含顯示器子系統、印表機、傳真機器、或非視覺顯示例如聲音輸出裝置。顯示器子系統可包含陰極射線管(CRT)、平面裝置例如液晶顯示器(LCD)、投影裝置、或其它用於產生可視影像的機制。顯示器子系統亦可提供非可視顯示，例如藉由聲音輸出裝置。一般而言，單詞「輸出裝置」的使用有意地包含用以從電腦系統3110輸出資訊至使用者或另一機器或電腦系統的所有可能的裝置的類型及方法。 　　[0168] 儲存子系統3124儲存基本程式及資料結構，其提供此處所述的EDA工具的一些或所有的功能，包含奈米線電晶體柱單元函式庫，其中至少一單元規定使用配置於如此處所述的奈米線電晶體柱的組中的垂直奈米線電晶體的組的電路實施，及應用於函式庫及用於使用函式庫的實體及邏輯設計的單元的發展的工具。這些軟體模組一般由處理器3114執行。 　　[0169] 記憶體子系統3126典型地包含許多記憶體，其包含用於當程式執行時的指令及資料的儲存的主隨機存取記憶體(RAM)3130，及唯讀記憶體(ROM)3132，其中固定的指令被儲存。檔案儲存子系統3128提供對於程式及資料檔案的持續的儲存，且可包含硬碟、軟碟伴隨關聯的可移除媒體、CD-ROM碟、光學碟、或可移除媒體匣。實施特定實施方式的功能的資料庫及模組可由檔案儲存子系統3128儲存。 　　[0170] 匯流排子系統3112提供對於使電腦系統3110的多樣的組件及子系統彼此按計畫地通訊的機制。雖然匯流排子系統3112示意地顯示為單匯流排，匯流排子系統的替代的實施方式可使用多匯流排。 　　[0171] 電腦系統3110本身可為多樣類型，包含個人電腦、可攜電腦、工作站、電腦終端、網路電腦、電視、大型主機、或任意其它資料處理系統或使用者裝置。因為電腦及網路的不斷改變的本質，圖18A所示的電腦系統3110的敘述有意的僅為為了描述較佳實施方式的目的特定例子。電腦系統3110的許多其它組態可能具有對於圖23A所示的電腦系統而言的更多或更少組件。 　　[0172] 圖23B顯示記憶體3140，例如非暫態、電腦可讀資料儲存媒介，其關聯於檔案儲存子系統3128，及/或關聯於網路介面子系統3116，且可包含規定電路設計的資料結構，其包含從奈米線及/或二維材料條函式庫的單元，或其它基於奈米線單元的或基於二維材料條的單元。於另一實施方式，記憶體3140儲存單元函式庫，其包含使用彈性的奈米線及/或二維材料條結構實施的單元。記憶體3140可為硬碟、軟碟、CD-ROM、光學碟、可移除媒體匣、或其它儲存電腦可讀資料於揮發或非揮發形式的媒介。記憶體3140顯示儲存電路設計3180，包含例如實施單元或巨單元的電路的幾何特徵的描述，其包含使用如於此所述的配置於奈米線電晶體柱的組中的垂直奈米線電晶體的組的電路實施。 　　[0173] 圖23C為表示由所述的技術產生的積體電路3190的方塊，其包括使用配置於如此處所述的奈米線電晶體柱的組中的垂直奈米線電晶體的組的電路實施，及/或選自奈米線單元函式庫的單元。 　　[0174] 圖24為用於設計奈米線或二維材料單元的程序的簡化的流程圖，對於使用配置於奈米線電晶體柱的組中的垂直奈米線電晶體的組的電路實施，對於單元函式庫。方法可被執行，例如，由互動軟體工具，其由單元設計者使用以產生單元的函式庫。步驟的次序可被修改作為適合特定的設計。根據簡化的流程圖，要被包含於單元函式庫中的基礎單元被選擇(3200)。此基礎單元可為如上所述的反向器、正反器、邏輯閘、邏輯方塊或其它單元結構。 　　[0175] 於其他例子，使用者可規定單元特徵，例如於開啟狀態中的電晶體的導電度，或單元的可驅動性。設計工具可使用使用者規定的特徵以決定單元特徵，其包含奈米線電晶體柱的佈局配置，及單元內連接器及閘極導電物的形狀及位置。使用者輸入可規定或提供用以決定其它特徵的輸入，例如包含閘極尺度，及關於單元中的物體的形狀及位置的特徵(例如，功率導電物、閘極、主動區域的單元邊界、位置及寬度)及其它(3201)。 　　[0176] 基礎單元輸入可包含SRAM單元或邏輯單元的規格，對於使用配置於如於此所述的奈米線電晶體柱的組中的垂直奈米線電晶體的組的電路實施。於此實施方式，程序轉換包含以平行組態的複數鰭部的具有有通道的特定電晶體的電路成為被轉換的電路，被轉換的電路以具有通道的被轉換的特定電晶體取代特定電晶體，其包含使用配置於此處所述的奈米線電晶體柱的組中的垂直奈米線電晶體的組的一或多者。 　　[0177] 接著，圖案化的閘極導電物層被規定以形成閘極於對於單元中的電晶體的電晶體奈米線電晶體柱的階中(3202)。接著，圖案化的導電物層被規定以建立適當的互連(3203)。複數圖案化的導電物層包含功率導電物。接著，層間連接器被規定以設置連接於垂直奈米線電晶體、閘極導電物、奈米線互連或二維材料條互連及導電物之間，於一或更多圖案化的導電物層中(3204)。 　　[0178] 對於單元函式庫中的項目產生機器可讀規格的程序可包含執行抽出程序以定義電路的實體特徵及表現，例如時間參數例如延遲、輸入及輸出電容、增益及面積等。抽出程序可包含使用電子設計自動化工具執行，例如與圖24參照的那些(3205)。於此方法中產出的規格可包含實施於可執行檔案中的佈局檔案，其使用表示包含奈米線電晶體柱的組的元件的規定的幾何形狀的開放架構系統交換標準(OASIS)格式或圖形資料系統II(GDS II)格式檔案。規格可包含時間檔案，於可執行自由時間檔案格式(.lib)或於另一電腦可讀格式。對於單元函式庫的項目可使用規格產生且儲存於電腦可讀記憶體中，其中項目包含電腦可讀規格。 　　[0179] 被規定的單元之後被儲存作為單元函式庫中的項目，為積體電路設計使用(3206)。單元函式庫中的項目中的規格可由運行配置程序的電腦執行，以控制電路與其它電路或組件的實體配置。 　　[0180] 如此，於此敘述的脈絡的電路的機器可讀規格包含元件的功能組態，例如階層組態，及組態匹配應用程式介面(API)，需要由以下執行：用於從網表映射單元的工具、用於配置及路由的工具、用於最佳化的工具、及/或涉及使用此電路的積體電路的生產及積體電路設計的其它工具。 　　[0181] 程序可重覆以定義極多的電路，其用作為建造積體電路中的方塊。電路的規格可用以產生單元函式庫，其包含極多的單元，其實施不同功能及效能規格。此外，單元函式庫可被實施為其中複數項目規定共同電路組態的實施，例如圖1所示的SRAM單元電路。 　　[0182] 圖25為用於代表的設計自動程序的流程圖，其可實施為由如圖23A、23B及23C表示的系統等執行的邏輯，包含垂直奈米線電晶體柱單元函式庫，其具有使用至少一垂直奈米線單元實施的單元，如此處所述的。根據程序的第一步驟，定義電路描述的資料結構，例如網表，被遍歷於資料處理系統中(3300)。儲存於資料庫或其它電腦可讀媒體中的單元函式庫與資料處理系統耦合，其包含垂直奈米線電晶體單元，如於此所述的，由資料處理系統存取，且用以匹配函式庫中的單元與電路描述的元件(3301)。時間分析可使用單元函式庫中的可執行結構及時間規格執行，基於其它組件及電路，且基於關於其它組件及電路的評估(3302)。匹配的單元之後對於積體電路佈局設置且路由(3303)。接著，設計驗證及測試被執行(3304)。最後，垂直奈米線單元可被修改以最佳化對於電路的時間或功率規格(3305)。垂直奈米線單元的修改可包含遮罩改變，其造成對於圖案化的導電物層中及於圖案化的單元內連接器中的導電物的改變，以改變於特定電晶體中利用的垂直奈米線或二維材料條的佈局配置。這些改變可於一些例子中完成而不需要改變由單元佔據的積體電路的面積。 　　[0183] 於上所述的垂直奈米線電晶體柱架構可用以產生彈性函式庫，其包含達到不同功能規格的複數垂直奈米線。 　　[0184] 一般而言，於垂直奈米線電晶體柱架構的產生，彈性函式庫使用此處所述的架構而致能。於此函式庫，標準單元可由「軟巨集」組成，其可含有關於於實施中所用的垂直奈米線、它們的下伏元件的確切位置或確切佈局配置的一些彈性。 　　[0185] 函式庫包含：複數奈米線或二維材料條單元及包括垂直奈米線電晶體柱的組的至少一單元，其利用單元中可得的奈米線或二維材料條選項的子集，留下用於最佳化程序的空間，其不需要改變由單元中的配置消耗的佈局的區域。 　　[0186] 之後的表提供具有複數項目的奈米線單元函式庫的組織的啟發式的表示。替代實施方式可包含二維材料條於函式庫中。可以電腦可讀形式包含於項目中的資訊的一些於表中說明。 [0187] 於由上表表示的單元函式庫中，有用於NAND單元(包含NAND-1及NAND-2)的項目的組。於規定NAND單元的項目的組中的項目可規定功能電路，其共同的具有對於NAND單元的電路組態。於規定具有共同電路組態的功能電路的組中的項目以相同的方式規定相同數量的電晶體互連的實施。對於SRAM單元的項目可定義單元結構，其包含垂直奈米線柱的組，如此處所述的。對於邏輯單元的項目可定義單元結構，其包含垂直奈米線柱的組，如此處所述的。 　　[0188] 項目包含規定電路的實體實施的結構特徵的電腦可讀參數，例如對於電路結構中的材料的各層的結構元件的幾何佈局檔案，其可使用電腦程式語言實施，例如GDS II。 　　[0189] 項目亦包含電腦可讀參數，其規定用以當電路與其它電路或組件配置時刺激電路的實體實施的時間特徵。例如，單元可包含自由時間檔案(即，.lib檔案)，其含有與單元關聯的電腦可讀時間、延遲及功率參數。這些時間參數可由作在多樣的條件下的單元的SPICE(積體電路強調模擬程式)模擬得到，使用規定單元的結構特徵的機器可讀參數。單元函式庫中的項目可根據由使用者提供的效能規格來選擇，以滿足電路設計中的元件，例如網表。 　　[0190] 又，項目可定義或被用以定義對於各單元或巨單元的及對於整合於單元或巨單元中的電路的微影遮罩層。規格可之後由電腦程式利用以產生對於實施為電路設計選擇的單元或巨單元的製造製程的遮罩的組。 　　[0191] 因此，項目具有運行配置程序以控制電路與其它電路或組件的實體配置的電腦的結果的功能控制。配置程序利用項目以評估由項目規定的單元的區域及時間行為，基於關於接近其它單元及單元及其它組件間的互連的電容的假設。配置程序利用此評估以作出電路設計的單元與其它單元的配置，要被利用於迭代程序，其決定單元間的互連的最終配置及路由。 　　[0192] 又，單元函式庫中的項目的另一方案，此處所述的SRAM單元的規格可由記憶體編譯器使用作為位元單元，以編譯記憶體電路的實體佈局(表示為例如於非暫態機器可讀記憶體中的GDS實例)，其基於SRAM單元及記憶體電路的其它需求的規格。記憶體編譯器的輸出為對於符合需求的記憶體電路的電路佈局檔案，例如密度、間距匹配的陣列與支持的字線、位元線及周邊電路或葉端單元(例如，字線驅動器、感測放大器等)。編譯的記憶體電路可具有選擇的一些單元，其實施為規定的、選擇的陣列區域，選擇的陣列高寬比及其它特徵。範例記憶體編譯器實施方式可基於商業記憶體編譯器的結構，包含Synopsys DesignWare Memory Compiler，可從Synopsys, Inc of Mountain View, CA得到。 　　[0193] 雖然本發明由參照較佳的實施方式及例子於上詳細敘述而揭示，可以理解的是這些例子有意地為描述性的而不是限制性的方式。可以理解的是，對於所屬技術領域中具有通常知識者而言，修改及組合會容易地作出，修改及組合會於以下的申請專利範圍的發明的精神及範疇中。
[0194]
200‧‧‧基板
201‧‧‧SRAM單元
202‧‧‧SRAM單元
203‧‧‧SRAM單元
204‧‧‧SRAM單元
210‧‧‧奈米線
211‧‧‧奈米線
212‧‧‧奈米線
213‧‧‧奈米線
214‧‧‧奈米線
215‧‧‧奈米線
216‧‧‧奈米線
217‧‧‧奈米線
220‧‧‧奈米線
221‧‧‧奈米線
222‧‧‧奈米線
223‧‧‧奈米線
224‧‧‧奈米線
225‧‧‧奈米線
226‧‧‧奈米線
227‧‧‧奈米線
300‧‧‧基板
310‧‧‧奈米線
311‧‧‧奈米線
318‧‧‧奈米線
319‧‧‧奈米線
320‧‧‧奈米線
321‧‧‧奈米線
330‧‧‧導電物
331‧‧‧導電物
332‧‧‧閘極導電物
333‧‧‧閘極導電物
340‧‧‧層間導電物
341‧‧‧層間導電物
342‧‧‧通孔
343‧‧‧通孔
350‧‧‧字線導電物
360‧‧‧位元線導電物
361‧‧‧位元線導電物
440‧‧‧單元內連接器
441‧‧‧單元內連接器
501‧‧‧閘極氧化物
502‧‧‧閘極氧化物
503‧‧‧閘極氧化物
504‧‧‧閘極氧化物
505‧‧‧閘極氧化物
506‧‧‧閘極氧化物
581‧‧‧通道
582‧‧‧通道
583‧‧‧通道
584‧‧‧通道
585‧‧‧通道
586‧‧‧通道
632‧‧‧閘極導電物
633‧‧‧閘極導電物
640‧‧‧單元內連接器
641‧‧‧單元內連接器
642‧‧‧通孔
643‧‧‧通孔
732‧‧‧閘極導電物
733‧‧‧閘極導電物
740‧‧‧單元內連接器
741‧‧‧單元內連接器
742‧‧‧通孔
743‧‧‧通孔
830‧‧‧導電物
831‧‧‧導電物
832‧‧‧閘極導電物
833‧‧‧閘極導電物
840‧‧‧單元內連接器
841‧‧‧單元內連接器
842‧‧‧通孔
843‧‧‧通孔
850‧‧‧字線導電物
860‧‧‧位元線導電物
861‧‧‧位元線導電物
1032‧‧‧閘極導電物
1033‧‧‧閘極導電物
1040‧‧‧單元內連接器
1041‧‧‧單元內連接器
1042‧‧‧通孔
1043‧‧‧通孔
1100‧‧‧基板
1101‧‧‧SRAM單元
1102‧‧‧SRAM單元
1103‧‧‧SRAM單元
1104‧‧‧SRAM單元
1200‧‧‧基板
1210‧‧‧奈米線元件
1211‧‧‧奈米線元件
1212‧‧‧奈米線元件
1213‧‧‧奈米線元件
1220‧‧‧奈米線元件
1221‧‧‧奈米線元件
1232‧‧‧閘極導電物
1233‧‧‧閘極導電物
1242‧‧‧通孔
1243‧‧‧通孔
1250‧‧‧閘極導電物
1260‧‧‧位元線導電物
1261‧‧‧位元線導電物
1262‧‧‧接觸物
1263‧‧‧接觸物
1270‧‧‧單元內連接器
1271‧‧‧單元內連接器
1281‧‧‧通道元件
1282‧‧‧通道元件
1283‧‧‧通道元件
1284‧‧‧通道元件
1285‧‧‧通道元件
1286‧‧‧通道元件
1532‧‧‧閘極導電物
1533‧‧‧閘極導電物
1560‧‧‧位元線導電物
1561‧‧‧位元線導電物
1570‧‧‧單元內連接器
1571‧‧‧單元內連接器
1590‧‧‧橋導電物
1591‧‧‧橋導電物
1592‧‧‧通孔
1593‧‧‧通孔
1594‧‧‧通孔
1595‧‧‧通孔
1800‧‧‧基板
1810‧‧‧奈米線
1820‧‧‧奈米線
1830‧‧‧導電物
1831‧‧‧導電物
1832‧‧‧閘極導電物
1840‧‧‧導電物
1842‧‧‧通孔
1850‧‧‧閘極導電物
1851‧‧‧閘極導電物
1860‧‧‧導電物
3110‧‧‧電腦系統
3112‧‧‧匯流排子系統
3114‧‧‧處理器
3116‧‧‧網路介面子系統
3118‧‧‧通訊網路
3120‧‧‧使用者介面輸出裝置
3122‧‧‧使用者介面輸入裝置
3124‧‧‧儲存子系統
3126‧‧‧記憶體子系統
3128‧‧‧檔案儲存子系統
3130‧‧‧隨機存取記憶體
3132‧‧‧唯讀記憶體
3140‧‧‧記憶體
3180‧‧‧電路設計
3190‧‧‧積體電路
[0013] 圖1描述6T SRAM的電路示意圖(六電晶體靜態隨機存取記憶體)。 　　[0014] 圖2A描述基板200上的垂直奈米線陣列的透視圖。 　　[0015] 圖2B描述垂直奈米線的陣列的頂視圖。 　　[0016] 圖3A、3B、3C及3D描述以2×2佈局配置的四奈米線的組的SRAM的層。 　　[0017] 圖4為顯示以由圖3D所示的以2×2佈局配置的四奈米線組成的組SRAM的頂視圖的簡化的佈局的圖。 　　[0018] 圖4A為圖4的適用圖例。 　　[0019] 圖5A為沿著圖4的A-A’的SRAM的截面圖。 　　[0020] 圖5B為沿著圖4的B-B’的SRAM的截面圖。 　　[0021] 圖6為顯示由以2×2佈局配置的四奈米線組成的組實施的SRAM的頂視圖的佈局圖，根據另一實施方式。 　　[0022] 圖6A為圖6、7、8及10的適用圖例。 　　[0023] 圖7為顯示由以2×2佈局配置的四奈米線組成的組實施的SRAM的頂視圖的佈局圖，根據再另一實施方式。 　　[0024] 圖8為顯示由以2×2佈局配置的四奈米線組成的組實施的SRAM的頂視圖的佈局圖，根據再另一實施方式。 　　[0025] 圖9為以扭轉配置的垂直奈米線的陣列的頂視圖。 　　[0026] 圖10為顯示由以2×2佈局配置的四奈米線組成的組實施的SRAM的頂視圖的佈局圖，根據再另一替代實施方式。 　　[0027] 圖11為基板1100上的垂直奈米線的陣列的頂視圖，於其上各SRAM單元以3×2垂直奈米線實施。 　　[0028] 圖12A至12F描述由以3×2佈局配置的六垂直奈米線的組的SRAM的層。 　　[0029] 圖13為顯示圖12F所示的由以3×2佈局配置的六垂直奈米線的組實施的SRAM的頂視圖的簡化佈局圖。 　　[0030] 圖13A為圖13的適用圖例。 　　[0031] 圖14A為沿著圖13的A-A’的SRAM的截面圖。 　　[0032] 圖14B為沿著圖13的B-B’的SRAM的截面圖。 　　[0033] 圖14C為沿著圖13的C-C’的SRAM的截面圖。 　　[0034] 圖14D為沿著圖13的D-D’的SRAM的截面圖。 　　[0035] 圖15為顯示由以3×2垂直奈米線實施的SRAM的頂視圖的簡化佈局圖，根據另一實施方式。 　　[0036] 圖15A為圖15的適用圖例。 　　[0037] 圖16為沿著圖15的D-D’的SRAM的截面圖。 　　[0038] 圖17為描述三態緩衝器的電路示意圖。 　　[0039] 圖18至21描述邏輯單元的層，其中包含以由二垂直奈米線組成的組實施的三態緩衝器。 　　[0040] 圖22描述範例積體電路設計流程的簡化表示。 　　[0041] 圖23A、23B及23C為電腦系統的簡化方塊圖，其適合與技術的實施方式一起使用，以及技術的電路設計及電路實施方式。 　　[0042] 圖24為設計對於單元函式庫的奈米線或二維材料單元的程序的簡化流程圖。 　　[0043] 圖25為用於代表的設計自動程序的流程圖，其可實施為由如圖23A、23B及23C表示的系統等執行的邏輯，包含奈米線或二維材料條單元函式庫，其具有使用至少一奈米線單元及/或至少一二維材料條單元實施的單元，如此處所述的。

Claims (69)

  1. 一種電路，包含： 　　SRAM單元，該SRAM單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  2. 如請求項第1項的電路，其中該組由四垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，第二柱包含二n型垂直奈米線電晶體，第三柱包含一p型垂直奈米線電晶體，且第四柱包含一p型垂直奈米線電晶體。
  3. 如請求項第2項的電路，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置。
  4. 如請求項第2項的電路，其中該四垂直奈米線電晶體柱以於長方形的角的佈局而配置。
  5. 如請求項第2項的電路，其中該SRAM單元包含： 　　第一單元內連接器(QR )，連接在該第四柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至於該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及於該第二柱的第二階中的該n型垂直奈米線電晶體(PGR )之間的電流路徑端部，且至在該第一柱的第一階中的該n型垂直奈米線電晶體(PDL )及在該第三柱中的該p型垂直奈米線電晶體(PUL )的閘極；及 　　第二單元內連接器(QL )，連接在該第三柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至於該第一柱的該第一階中的該n型垂直奈米線電晶體(PDL )及於該第一柱的該第二階中的該n型垂直奈米線電晶體(PGL )之間的電流路徑端部，且至在該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及在該第四柱中的該p型垂直奈米線電晶體(PUR )的閘極。
  6. 如請求項第5項的電路，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形的相對側上。
  7. 如請求項第5項的電路，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形外。
  8. 如請求項第5項的電路，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一通孔設置於該平行四邊形內且該第二通孔設置於該平行四邊形外。
  9. 如請求項第1項的電路，其中該SRAM單元包含第一導電物設置於該垂直奈米線電晶體柱的第一子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第一子集中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該垂直奈米線電晶體柱的第二子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第二子集中的該垂直奈米線電晶體的該電流路徑端部。
  10. 如請求項第2項的電路，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二垂直奈米線電晶體柱中的n型垂直奈米線電晶體的電流路徑端部之下且接觸該第一及第二垂直奈米線電晶體柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第三及第四垂直奈米線電晶體柱中的p型垂直奈米線電晶體的電流路徑端部之下且接觸該第三及第四垂直奈米線電晶體柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  11. 如請求項第2項的電路，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第一及第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該閘極。
  12. 一種電腦系統，適配於處理電路設計的電腦實施表示，該電腦系統包含： 　　處理器及耦合於該處理器的記憶體，該記憶體儲存可由該處理器執行的指令，包含用以從單元函式庫中選擇單元及/或用以使用選擇的單元編譯記憶體佈局的指令； 　　該單元函式庫包含對於複數單元的項目，該單元函式庫中的項目包含為電腦可執行語言的特定單元的規格；及 　　於該單元函式庫或該選擇的單元中的至少一項目，包含SRAM單元的實體結構及時間參數的規格，該SRAM單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  13. 如請求項第12項的電腦系統，其中該組由四垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，第二柱包含二n型垂直奈米線電晶體，第三柱包含一p型垂直奈米線電晶體，且第四柱包含一p型垂直奈米線電晶體。
  14. 如請求項第13項的電腦系統，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置。
  15. 如請求項第13項的電腦系統，其中該四垂直奈米線電晶體柱以於長方形的角的佈局而配置。
  16. 如請求項第13項的電腦系統，其中該SRAM單元包含： 　　第一單元內連接器(QR )，連接在該第四柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至於該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及於該第二柱的第二階中的該n型垂直奈米線電晶體(PGR )之間的電流路徑端部，且至在該第一柱的第一階中的該n型垂直奈米線電晶體(PDL )及在該第三柱中的該p型垂直奈米線電晶體(PUL )的閘極；及 　　第二單元內連接器(QL )，連接在該第三柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至於該第一柱的該第一階中的該n型垂直奈米線電晶體(PDL )及於該第一柱的該第二階中的該n型垂直奈米線電晶體(PGL )之間的電流路徑端部，且至在該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及在該第四柱中的該p型垂直奈米線電晶體(PUR )的閘極。
  17. 如請求項第16項的電腦系統，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形的相對側上。
  18. 如請求項第16項的電腦系統，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形外。
  19. 如請求項第16項的電腦系統，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一通孔設置於該平行四邊形內且該第二通孔設置於該平行四邊形外。
  20. 如請求項第12項的電腦系統，其中該SRAM單元包含第一導電物設置於該垂直奈米線電晶體柱的第一子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第一子集中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該垂直奈米線電晶體柱的第二子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第二子集中的該垂直奈米線電晶體的該電流路徑端部。
  21. 如請求項第13項的電腦系統，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二垂直奈米線電晶體柱中的n型垂直奈米線電晶體的電流路徑端部之下且接觸該第一及第二垂直奈米線電晶體柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第三及第四垂直奈米線電晶體柱中的p型垂直奈米線電晶體的電流路徑端部之下且接觸該第三及第四垂直奈米線電晶體柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  22. 如請求項第13項的電腦系統，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第一及第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該閘極。
  23. 如請求項第12項的電腦系統，其中該指令更包含用以利用於該至少一項目中的該規格以決定該單元的實體配置的邏輯。
  24. 一種電腦程式產品，包含： 　　記憶體裝置，具有儲存於其上的單元的機器可讀規格，該單元的該規格包含電腦可讀參數，規定電路的實體實施的結構特徵，該規格可由運行配置程序的電腦執行，以控制該電路與其它電路或組件的實體配置或被記憶體編譯器使用以編譯使用該單元的記憶體陣列，該電路包含： 　　　　SRAM單元，該SRAM單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  25. 如請求項第24項的電腦程式產品，其中該組由四垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，第二柱包含二n型垂直奈米線電晶體，第三柱包含一p型垂直奈米線電晶體，且第四柱包含一p型垂直奈米線電晶體。
  26. 如請求項第25項的電腦程式產品，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置。
  27. 如請求項第25項的電腦程式產品，其中該四垂直奈米線電晶體柱以於長方形的角的佈局而配置。
  28. 如請求項第25項的電腦程式產品，其中該SRAM單元包含： 　　第一單元內連接器(QR )，連接在該第四柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至於該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及於該第二柱的第二階中的該n型垂直奈米線電晶體(PGR )之間的電流路徑端部，且至該第一柱的第一階中的該n型垂直奈米線電晶體(PDL )及該第三柱中的該p型垂直奈米線電晶體(PUL )的閘極；及 　　第二單元內連接器(QL )，連接在該第三柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至於該第一柱的該第一階中的該n型垂直奈米線電晶體(PDL )及於該第一柱的該第二階中的該n型垂直奈米線電晶體(PGL )之間的電流路徑端部，且至在該第二柱的第一階中的該n型垂直奈米線電晶體(PDR )及在該第四柱中的該p型垂直奈米線電晶體(PUR )的閘極。
  29. 如請求項第28項的電腦程式產品，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形的相對側上。
  30. 如請求項第28項的電腦程式產品，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形外。
  31. 如請求項第28項的電腦程式產品，其中該四垂直奈米線電晶體柱以於平行四邊形的角的佈局而配置，且該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一通孔設置於該平行四邊形內且該第二通孔設置於該平行四邊形外。
  32. 如請求項第24項的電腦程式產品，其中該SRAM單元包含第一導電物設置於該垂直奈米線電晶體柱的第一子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第一子集中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該垂直奈米線電晶體柱的第二子集中的垂直奈米線電晶體的電流路徑端部之下且接觸該垂直奈米線電晶體柱的該第二子集中的該垂直奈米線電晶體的該電流路徑端部。
  33. 如請求項第25項的電腦程式產品，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二垂直奈米線電晶體柱中的n型垂直奈米線電晶體的電流路徑端部之下且接觸該第一及第二垂直奈米線電晶體柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第三及第四垂直奈米線電晶體柱中的p型垂直奈米線電晶體的電流路徑端部之下且接觸該第三及第四垂直奈米線電晶體柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  34. 如請求項第25項的電腦程式產品，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第一垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第一及第二垂直奈米線電晶體柱的該第二階中的該n型垂直奈米線電晶體的該閘極。
  35. 如請求項第24項的電腦程式產品，更包含用以利用該單元的該規格以決定該電路的實體配置的邏輯。
  36. 一種電路，包含SRAM單元，該SRAM單元包含由以於平行四邊形的佈局配置的六垂直奈米線電晶體柱組成的組，該組的各者包含單垂直奈米線電晶體，該六垂直奈米線電晶體柱包含含有n型垂直奈米線電晶體的第一至第四柱及含有p型垂直奈米線電晶體的第五及第六柱，且包含： 　　　　第一單元內連接器，包含於該第一、第三及第五柱之下的導電物，且連接該第五柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第三柱中的該n型垂直奈米線電晶體(PGL )的電流路徑端部，及至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第六柱中的該p型垂直奈米線電晶體(PUR )的閘極的連接；及 　　　　第二單元內連接器，包含於該第二、第四及第六柱之下的導電物，且連接該第六柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第四柱中的該n型垂直奈米線電晶體(PGR )的電流路徑端部，及至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第五柱中的該p型垂直奈米線電晶體(PUL )的閘極的連接。
  37. 如請求項第36項的電路，其中該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形內。
  38. 如請求項第36項的電路，其中該第一單元內連接器及該第二單元內連接器包含各別的橋導電物於該垂直奈米線電晶體的該閘極及通孔的第一及第二對上方的圖案化的導電物層中，該通孔的第一及第二對連接對應的該閘極至各別的該橋導電物且連接各別的該橋導電物至該柱之下的第一及第二單元內連接器的該導電物，該通孔的第一及第二對設置平行四邊形內。
  39. 如請求項第36項的電路，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二柱中的n型垂直奈米線電晶體的電流路徑端部上方且接觸該第一及第二柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第五及第六柱中的p型垂直奈米線電晶體的電流路徑端部上方且接觸該第五及第六柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  40. 如請求項第36項的電路，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第三柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第三柱中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第四柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第四柱中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第三及第四柱中的該n型垂直奈米線電晶體的該閘極。
  41. 一種電腦系統，適配於處理電路設計的電腦實施表示，該電腦系統包含： 　　處理器及耦合於該處理器的記憶體，該記憶體儲存可由該處理器執行的指令，包含用以從單元函式庫中選擇單元及/或用以使用選擇的單元編譯記憶體佈局的指令； 　　該單元函式庫包含對於複數單元的項目，該單元函式庫中的項目包含為電腦可執行語言的特定單元的規格；及 　　至少一項目於該單元函式庫或該選擇的單元中，包含SRAM單元的實體結構及時間參數的規格，該SRAM單元包含由以於平行四邊形的佈局配置的六垂直奈米線電晶體柱組成的組，該組的各者包含單垂直奈米線電晶體，該六垂直奈米線電晶體柱包含含有n型垂直奈米線電晶體的第一至第四柱及含有p型垂直奈米線電晶體的第五及第六柱，且包含： 　　　　第一單元內連接器，包含於該第一、第三及第五柱之下的導電物，且連接該第五柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第三柱中的該n型垂直奈米線電晶體(PGL )的電流路徑端部，及至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第六柱中的該p型垂直奈米線電晶體(PUR )的閘極的連接；及 　　　　第二單元內連接器，包含於該第二、第四及第六柱之下的導電物，且連接該第六柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第四柱中的該n型垂直奈米線電晶體(PGR )的電流路徑端部，及至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第五柱中的該p型垂直奈米線電晶體(PUL )的閘極的連接。
  42. 如請求項第41項的電腦系統，其中該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形內。
  43. 如請求項第41項的電腦系統，其中該第一單元內連接器及該第二單元內連接器包含各別的橋導電物於該垂直奈米線電晶體的該閘極及通孔的第一及第二對上方的圖案化的導電物層中，該通孔的第一及第二對連接對應的該閘極至各別的該橋導電物且連接各別的該橋導電物至該柱之下的第一及第二單元內連接器的該導電物，該通孔的第一及第二對設置平行四邊形內。
  44. 如請求項第41項的電腦系統，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二柱中的n型垂直奈米線電晶體的電流路徑端部上方且接觸該第一及第二柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第五及第六柱中的p型垂直奈米線電晶體的電流路徑端部上方且接觸該第五及第六柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  45. 如請求項第41項的電腦系統，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第三柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第三柱中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第四柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第四柱中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第三及第四柱中的該n型垂直奈米線電晶體的該閘極。
  46. 如請求項第41項的電腦系統，其中該指令更包含用以利用於該至少一項目中的該規格以決定該單元的實體配置的邏輯。
  47. 一種電腦程式產品，包含： 　　記憶體裝置，具有儲存於其上的單元的機器可讀規格，該單元的該規格包含電腦可讀參數，規定電路的實體實施的結構特徵，該規格可由運行配置程序的電腦執行，以控制該電路與其它電路或組件的實體配置或被記憶體編譯器使用以編譯使用該單元的記憶體陣列，該電路包含： 　　SRAM單元，該SRAM單元包含由以於平行四邊形的佈局配置的六垂直奈米線電晶體柱組成的組，該組的各者包含單垂直奈米線電晶體，該六垂直奈米線電晶體柱包含含有n型垂直奈米線電晶體的第一至第四柱及含有p型垂直奈米線電晶體的第五及第六柱，且包含： 　　　　第一單元內連接器，包含於該第一、第三及第五柱之下的導電物，且連接該第五柱中的該p型垂直奈米線電晶體(PUL )的電流路徑端部至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第三柱中的該n型垂直奈米線電晶體(PGL )的電流路徑端部，及至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第六柱中的該p型垂直奈米線電晶體(PUR )的閘極的連接；及 　　　　第二單元內連接器，包含於該第二、第四及第六柱之下的導電物，且連接該第六柱中的該p型垂直奈米線電晶體(PUR )的電流路徑端部至該第二柱中的該n型垂直奈米線電晶體(PDR )及該第四柱中的該n型垂直奈米線電晶體(PGR )的電流路徑端部，及至該第一柱中的該n型垂直奈米線電晶體(PDL )及該第五柱中的該p型垂直奈米線電晶體(PUL )的閘極的連接。
  48. 如請求項第47項的電腦程式產品，其中該第一單元內連接器及該第二單元內連接器包含連接對應的該閘極至對應的該電流路徑端部的各別的第一及第二通孔，該第一及第二通孔設置於該平行四邊形內。
  49. 如請求項第47項的電腦程式產品，其中該第一單元內連接器及該第二單元內連接器包含各別的橋導電物於該垂直奈米線電晶體的該閘極及通孔的第一及第二對上方的圖案化的導電物層中，該通孔的第一及第二對連接對應的該閘極至各別的該橋導電物且連接各別的該橋導電物至該柱之下的第一及第二單元內連接器的該導電物，該通孔的第一及第二對設置平行四邊形內。
  50. 如請求項第47項的電腦程式產品，其中該SRAM單元包含第一導電物(VSS )設置於該第一及第二柱中的n型垂直奈米線電晶體的電流路徑端部上方且接觸該第一及第二柱中的該n型垂直奈米線電晶體的該電流路徑端部，及第二導電物(VDD )設置於該第五及第六柱中的p型垂直奈米線電晶體的電流路徑端部上方且接觸該第五及第六柱中的該p型垂直奈米線電晶體的該電流路徑端部。
  51. 如請求項第47項的電腦程式產品，其中該SRAM單元包含： 　　第一位元線導電物(BL)，設置於該第三柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第三柱中的該n型垂直奈米線電晶體的該電流路徑端部； 　　第二位元線導電物(BL/)，設置於該第四柱中的該n型垂直奈米線電晶體的電流路徑端部之上且接觸該第四柱中的該n型垂直奈米線電晶體的該電流路徑端部；及 　　字線導電物(WL)，連接至該第三及第四柱中的該n型垂直奈米線電晶體的該閘極。
  52. 如請求項第47項的電腦程式產品，更包含用以利用該單元的該規格以決定該電路的實體配置的邏輯。
  53. 一種電路，包含邏輯單元，該邏輯單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  54. 如請求項第53項的電路，其中該組由二奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，且第二柱包含二p型垂直奈米線電晶體。
  55. 如請求項第54項的電路，其中該邏輯單元包含連接於該第二柱中的p型垂直奈米線電晶體的電流路徑端部至於該第一柱中的n型垂直奈米線電晶體的電流路徑端部的單元內連接器；及 　　第二單元內連接器，連接於該第一柱的第一階中的n型垂直奈米線電晶體的閘極及於該第二柱的第一階中的p型垂直奈米線電晶體的閘極。
  56. 如請求項第54項的電路，其中該邏輯單元包含第一導電物設置於該第一垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第一垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該第二垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第二垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部。
  57. 如請求項第55項的電路，其中該第二單元內連接器包含： 　　導電物，形成對於該第一柱的該第一階中的該n型垂直奈米線電晶體的該閘極及該第二柱的該第一階中的該p型垂直奈米線電晶體的該閘極的全環繞閘極結構，該導電物具有側向延伸；及 　　通孔，設置於該側向延伸上，連接該導電物至上覆的圖案化的導電物。
  58. 一種電腦系統，適配於處理電路設計的電腦實施表示，該電腦系統包含： 　　處理器及耦合於該處理器的記憶體，該記憶體儲存可由該處理器執行的指令，包含用以從單元函式庫中選擇單元的指令； 　　該單元函式庫包含對於複數單元的項目，該單元函式庫中的項目包含為電腦可執行語言的特定單元的規格；及 　　於該單元函式庫中的至少一項目，包含邏輯單元的實體結構及時間參數的規格，該邏輯單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  59. 如請求項第58項的電腦系統，其中該組由二垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，且第二柱包含二p型垂直奈米線電晶體。
  60. 如請求項第59項的電腦系統，其中該邏輯單元包含： 　　單元內連接器，連接該第二柱中的p型垂直奈米線電晶體的電流路徑端部至該第一柱中的n型垂直奈米線電晶體的電流路徑端部；及 　　第二單元內連接器，連接於該第一柱的第一階中的n型垂直奈米線電晶體的閘極至於該第二柱的第一階中的p型垂直奈米線電晶體的閘極。
  61. 如請求項第59項的電腦系統，其中該邏輯單元包含第一導電物設置於該第一垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第一垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該第二垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第二垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部。
  62. 如請求項第60項的電腦系統，其中該第二單元內連接器包含： 　　導電物，形成對於該第一柱的該第一階中的該n型垂直奈米線電晶體的該閘極及該第二柱的該第一階中的該p型垂直奈米線電晶體的該閘極的全環繞閘極結構，該導電物具有側向延伸；及 　　通孔，設置於該側向延伸上，連接該導電物至上覆的圖案化的導電物。
  63. 如請求項第58項的電腦系統，其中該指令更包含用以利用於該至少一項目中的該規格以決定該單元的實體配置的邏輯。
  64. 一種電腦程式產品，包含： 　　記憶體裝置，具有儲存於其上的單元的機器可讀規格，該單元的該規格包含電腦可讀參數，規定電路的實體實施的結構特徵，該規格可由運行配置程序的電腦執行，以控制該電路與其它電路或組件的實體配置，該電路包含： 　　邏輯單元，該邏輯單元包含垂直奈米線電晶體柱的組，該組的各者包含垂直奈米線電晶體，且該組的至少一者為包含串接的二垂直奈米線電晶體的垂直奈米線電晶體柱。
  65. 如請求項第64項的電腦程式產品，其中該組由二垂直奈米線電晶體柱組成，第一柱包含二n型垂直奈米線電晶體，且第二柱包含二p型垂直奈米線電晶體。
  66. 如請求項第65項的電腦程式產品，其中該邏輯單元包含： 　　單元內連接器，連接該第二柱中的p型垂直奈米線電晶體的電流路徑端部至該第一柱中的n型垂直奈米線電晶體的電流路徑端部；及 　　第二單元內連接器，連接於該第一柱的第一階中的n型垂直奈米線電晶體的閘極及於該第二柱的第一階中的p型垂直奈米線電晶體的閘極。
  67. 如請求項第65項的電腦系統，其中該邏輯單元包含第一導電物設置於該第一垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第一垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部，及第二導電物設置於該第二垂直奈米線電晶體柱中的垂直奈米線電晶體的電流路徑端部之下且接觸該第二垂直奈米線電晶體柱中的該垂直奈米線電晶體的該電流路徑端部。
  68. 如請求項第66項的電腦程式產品，其中該第二單元內連接器包含： 　　導電物，形成對於該第一柱的該第一階中的該n型垂直奈米線電晶體的該閘極及該第二柱的該第一階中的該p型垂直奈米線電晶體的該閘極的全環繞閘極結構，該導電物具有側向延伸；及 　　通孔，設置於該側向延伸上，連接該導電物至上覆的圖案化的導電物。
  69. 如請求項第64項的電腦程式產品，更包含用以利用該單元的該規格以決定該電路的實體配置的邏輯。
TW106136679A 2016-10-28 2017-10-25 包含垂直奈米線電晶體的邏輯單元及記憶體單元 TWI668845B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662414461P 2016-10-28 2016-10-28
US62/414,461 2016-10-28

Publications (2)

Publication Number Publication Date
TW201818533A true TW201818533A (zh) 2018-05-16
TWI668845B TWI668845B (zh) 2019-08-11

Family

ID=62019967

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136679A TWI668845B (zh) 2016-10-28 2017-10-25 包含垂直奈米線電晶體的邏輯單元及記憶體單元

Country Status (2)

Country Link
US (1) US10312229B2 (zh)
TW (1) TWI668845B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742750B (zh) * 2019-07-11 2021-10-11 新加坡商新加坡優尼山帝斯電子私人有限公司 柱狀半導體裝置及其製造方法
CN115763407A (zh) * 2021-09-03 2023-03-07 南亚科技股份有限公司 半导体元件及其制备方法
TWI892235B (zh) * 2023-03-09 2025-08-01 台灣積體電路製造股份有限公司 半導體結構

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102699046B1 (ko) * 2016-12-15 2024-08-27 삼성전자주식회사 수직형 트랜지스터를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10083971B1 (en) * 2017-07-19 2018-09-25 Globalfoundries Inc. Vertical SRAM structure with cross-coupling contacts penetrating through common gates to bottom S/D metal contacts
US20200144330A1 (en) * 2017-09-19 2020-05-07 Intel Corporation Multi-channel vertical transistor for embedded non-volatile memory
US10727230B2 (en) * 2017-11-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated semiconductor device with 2D material layer
US11081569B2 (en) * 2017-12-15 2021-08-03 International Business Machines Corporation Resistor loaded inverter structures
JPWO2019142670A1 (ja) * 2018-01-19 2021-01-07 株式会社ソシオネクスト 半導体集積回路装置
WO2019225314A1 (ja) * 2018-05-22 2019-11-28 株式会社ソシオネクスト 半導体集積回路装置
US11742346B2 (en) * 2018-06-29 2023-08-29 Intel Corporation Interconnect techniques for electrically connecting source/drain regions of stacked transistors
US10593681B1 (en) * 2018-08-21 2020-03-17 International Business Machines Corporation Three-dimensional monolithic vertical transistor memory cell with unified inter-tier cross-couple
US10833089B2 (en) * 2018-11-16 2020-11-10 International Business Machines Corporation Buried conductive layer supplying digital circuits
US10804266B2 (en) * 2018-11-16 2020-10-13 International Business Machines Corporation Microelectronic device utilizing stacked vertical devices
US11164879B2 (en) * 2018-11-16 2021-11-02 International Business Machines Corporation Microelectronic device with a memory element utilizing stacked vertical devices
US11171142B2 (en) * 2018-11-16 2021-11-09 International Business Machines Corporation Integrated circuit with vertical structures on nodes of a grid
CN110634870B (zh) * 2019-09-23 2022-03-18 中国科学院微电子研究所 Sram单元及包括sram单元的存储器和电子设备
US11362110B2 (en) * 2019-09-27 2022-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10985164B1 (en) * 2019-09-27 2021-04-20 Nanya Technology Corporation Semiconductor device with nanowire contact and method for fabricating the same
US11107906B2 (en) 2019-10-10 2021-08-31 Samsung Electronics Co., Ltd. Integrated circuit devices including a vertical field-effect transistor (VFET) and methods of forming the same
US11018264B1 (en) * 2019-12-16 2021-05-25 Intel Corporation Three-dimensional nanoribbon-based logic
US11251182B2 (en) 2020-03-17 2022-02-15 International Business Machines Corporation Staggered stacked vertical crystalline semiconducting channels
TWI801832B (zh) * 2020-03-31 2023-05-11 台灣積體電路製造股份有限公司 記憶體電路、記憶體單元以及記憶體單元的操作方法
US11282843B2 (en) 2020-05-22 2022-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device, SRAM cell, and manufacturing method thereof
US11557537B2 (en) 2020-08-06 2023-01-17 Micron Technology, Inc. Reduced pitch memory subsystem for memory device
US12039242B2 (en) * 2020-08-31 2024-07-16 Taiwan Semiconductor Manufacturing Company Ltd. Structure and method of non-rectangular cell in semiconductor device
US12224281B2 (en) * 2020-12-04 2025-02-11 Tokyo Electron Limited Interdigitated device stack
CN112687691B (zh) * 2020-12-10 2022-11-22 光华临港工程应用技术研发(上海)有限公司 一种存储器件以及电子装置
US12086522B2 (en) * 2021-01-29 2024-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating netlist including proximity-effect-inducer (PEI) parameters
US12183738B2 (en) * 2021-01-29 2024-12-31 Samsung Electronics Co., Ltd. Cross-coupled gate design for stacked device with separated top-down gate
US11785756B2 (en) * 2021-03-03 2023-10-10 Micron Technology, Inc. Thin film transistor random access memory
CN113097208B (zh) * 2021-04-01 2024-01-12 长鑫存储技术有限公司 集成电路结构
US11678475B2 (en) * 2021-07-21 2023-06-13 International Business Machines Corporation Static random access memory using vertical transport field effect transistors
US12245413B2 (en) * 2021-09-07 2025-03-04 Macronix International Co., Ltd. Three-dimensional semiconductor structures
US12424492B2 (en) * 2021-12-16 2025-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned contact for embedded memory
CN116247050A (zh) * 2022-01-30 2023-06-09 台湾积体电路制造股份有限公司 电流分配引脚结构及其形成方法
US12426228B2 (en) * 2022-08-25 2025-09-23 International Business Machines Corporation SRAM with staggered stacked FET
US20240373654A1 (en) * 2023-05-05 2024-11-07 International Business Machines Corporation Hybrid memory on front and backside of a wafer
WO2025032475A1 (ja) * 2023-08-10 2025-02-13 株式会社半導体エネルギー研究所 記憶回路、処理装置及び電子機器
EP4675675A1 (en) * 2024-07-02 2026-01-07 Imec VZW A method for producing conductive lines in an interconnect structure of a semiconductor chip

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406497A (en) 1990-09-05 1995-04-11 Vlsi Technology, Inc. Methods of operating cell libraries and of realizing large scale integrated circuits using a programmed compiler including a cell library
US5612563A (en) 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
WO1993024896A1 (en) 1992-06-02 1993-12-09 Hewlett-Packard Company Computer-aided design methods and apparatus for multilevel interconnect technologies
US6155725A (en) 1994-04-19 2000-12-05 Lsi Logic Corporation Cell placement representation and transposition for integrated circuit physical design automation system
US6601220B1 (en) 1996-10-22 2003-07-29 International Business Machines Corporation Method for transistor-level calculation of the precharge time of domino logic circuits with unlocked evaluation paths
US6314019B1 (en) 1999-03-29 2001-11-06 Hewlett-Packard Company Molecular-wire crossbar interconnect (MWCI) for signal routing and communications
JP2001339047A (ja) 2000-05-29 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置
US6340882B1 (en) 2000-10-03 2002-01-22 International Business Machines Corporation Accurate current source with an adjustable temperature dependence circuit
IL159223A0 (en) 2001-06-08 2004-06-01 Magma Design Automation Inc Method for generating design constraints for modules in a hierarchical integrated circuit design system
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6904575B2 (en) 2002-06-11 2005-06-07 International Business Machines Corporation Method for improving chip yields in the presence of via flaring
DE10250868B8 (de) 2002-10-31 2008-06-26 Qimonda Ag Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
US6897098B2 (en) 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
US7301206B2 (en) 2003-08-01 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
KR100585157B1 (ko) 2004-09-07 2006-05-30 삼성전자주식회사 다수의 와이어 브릿지 채널을 구비한 모스 트랜지스터 및그 제조방법
US7185294B2 (en) 2004-09-23 2007-02-27 Verisilicon Holdings, Co Ltd Standard cell library having globally scalable transistor channel length
JP2006148063A (ja) 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
US7629629B2 (en) 2004-12-28 2009-12-08 Panasonic Corporation Semiconductor nanowire and semiconductor device including the nanowire
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US7526739B2 (en) 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
WO2007022359A2 (en) 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
US20070052012A1 (en) 2005-08-24 2007-03-08 Micron Technology, Inc. Vertical tunneling nano-wire transistor
US7343570B2 (en) 2005-11-02 2008-03-11 International Business Machines Corporation Methods, systems, and media to improve manufacturability of semiconductor devices
US7439560B2 (en) 2005-12-06 2008-10-21 Canon Kabushiki Kaisha Semiconductor device using semiconductor nanowire and display apparatus and image pick-up apparatus using the same
KR100672032B1 (ko) 2005-12-22 2007-01-19 삼성전자주식회사 수직형 트랜지스터를 이용한 반도체 회로
EP1804286A1 (en) 2005-12-27 2007-07-04 Interuniversitair Microelektronica Centrum Elongate nanostructure semiconductor device
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US20080246076A1 (en) 2007-01-03 2008-10-09 Nanosys, Inc. Methods for nanopatterning and production of nanostructures
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP2010525557A (ja) 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
US8212235B2 (en) 2007-04-25 2012-07-03 Hewlett-Packard Development Company, L.P. Nanowire-based opto-electronic device
WO2009023304A2 (en) 2007-05-02 2009-02-19 Atomate Corporation High density nanotube devices
US20080315430A1 (en) 2007-06-22 2008-12-25 Qimonda Ag Nanowire vias
US7892956B2 (en) 2007-09-24 2011-02-22 International Business Machines Corporation Methods of manufacture of vertical nanowire FET devices
FR2923646A1 (fr) 2007-11-09 2009-05-15 Commissariat Energie Atomique Cellule memoire sram dotee de transistors a structure multi-canaux verticale
US8587989B2 (en) 2008-06-20 2013-11-19 Nantero Inc. NRAM arrays with nanotube blocks, nanotube traces, and nanotube planes and methods of making same
SG192532A1 (en) 2008-07-16 2013-08-30 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
JPWO2010073610A1 (ja) 2008-12-24 2012-06-07 パナソニック株式会社 スタンダードセル・ライブラリ及び半導体集積回路
KR101076767B1 (ko) 2009-02-11 2011-10-26 광주과학기술원 나노소자 논리회로 및 그 제조방법
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
FR2945891B1 (fr) 2009-05-19 2011-07-15 Commissariat Energie Atomique Structure semiconductrice et procede de realisation d'une structure semiconductrice.
EP2254149B1 (en) 2009-05-22 2014-08-06 Unisantis Electronics Singapore Pte. Ltd. SRAM using vertical transistors with a diffusion layer for reducing leakage currents
US8216902B2 (en) 2009-08-06 2012-07-10 International Business Machines Corporation Nanomesh SRAM cell
US20110185323A1 (en) 2009-08-21 2011-07-28 William Matthew Hogan Stacked Integracted Circuit Verification
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
CN102884651B (zh) 2010-03-08 2015-09-09 京畿大学校产学协力团 具有纳米线的发光显示设备
US8359558B2 (en) 2010-03-16 2013-01-22 Synopsys, Inc. Modeling of cell delay change for electronic design automation
US8324940B2 (en) 2010-04-13 2012-12-04 International Business Machines Corporation Nanowire circuits in matched devices
EP2378557B1 (en) 2010-04-19 2015-12-23 Imec Method of manufacturing a vertical TFET
JP5395738B2 (ja) 2010-05-17 2014-01-22 株式会社東芝 半導体装置
JP5566776B2 (ja) 2010-05-21 2014-08-06 株式会社東芝 抵抗変化メモリ
JP5073014B2 (ja) 2010-06-11 2012-11-14 株式会社東芝 半導体装置およびその製造方法
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
FR2968125B1 (fr) 2010-11-26 2013-11-29 Centre Nat Rech Scient Procédé de fabrication d'un dispositif de transistor a effet de champ implémenté sur un réseau de nanofils verticaux, dispositif de transistor résultant, dispositif électronique comprenant de tels dispositifs de transistors, et processeur comprenant au moins un tel dispositif électronique
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8625334B2 (en) 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
CN104011849B (zh) 2011-12-23 2016-12-28 英特尔公司 Cmos纳米线结构
CN106952958B (zh) 2011-12-23 2021-07-20 英特尔公司 具有调制的纳米线数目的半导体器件
US9590089B2 (en) 2011-12-30 2017-03-07 Intel Corporation Variable gate width for gate all-around transistors
US8492208B1 (en) 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
US8976573B2 (en) 2012-04-13 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for SRAM cells
US8490244B1 (en) 2012-04-16 2013-07-23 International Business Machines Corporation Methodologies for automatic 3-D device structure synthesis from circuit layouts for device simulation
US9224809B2 (en) 2012-05-17 2015-12-29 The Board Of Trustees Of The University Of Illinois Field effect transistor structure comprising a stack of vertically separated channel nanowires
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
KR101937851B1 (ko) 2012-06-27 2019-04-10 삼성전자 주식회사 반도체 집적 회로, 그 설계 방법 및 제조방법
US8964453B2 (en) 2012-06-28 2015-02-24 Synopsys, Inc. SRAM layouts
US8813012B2 (en) 2012-07-16 2014-08-19 Synopsys, Inc. Self-aligned via interconnect using relaxed patterning exposure
KR101678405B1 (ko) 2012-07-27 2016-11-22 인텔 코포레이션 나노와이어 트랜지스터 디바이스 및 형성 기법
US9443050B2 (en) 2012-08-01 2016-09-13 Oregon State University Low-voltage swing circuit modifications
US9786850B2 (en) 2012-09-07 2017-10-10 President And Fellows Of Harvard College Methods and systems for scaffolds comprising nanoelectronic components
US8679902B1 (en) 2012-09-27 2014-03-25 International Business Machines Corporation Stacked nanowire field effect transistor
KR102002380B1 (ko) 2012-10-10 2019-07-23 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US20140151639A1 (en) 2012-12-03 2014-06-05 International Business Machines Corporation Nanomesh complementary metal-oxide-semiconductor field effect transistors
US8890119B2 (en) 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
KR20140106270A (ko) 2013-02-26 2014-09-03 삼성전자주식회사 집적 회로 장치 및 그 제조 방법
US8875071B2 (en) 2013-03-15 2014-10-28 Lsi Corporation Deployment of custom shift array macro cells in automated application specific integrated circuit design flow
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US9000530B2 (en) 2013-04-23 2015-04-07 International Business Machines Corporation 6T SRAM architecture for gate-all-around nanowire devices
US8974141B2 (en) 2013-08-05 2015-03-10 Eddie Williford Paddle converter
US9257545B2 (en) 2013-09-12 2016-02-09 Globalfoundries Inc. Stacked nanowire device with variable number of nanowire channels
US20150112646A1 (en) 2013-10-23 2015-04-23 Qualcomm Incorporated METHODS OF DESIGNING THREE DIMENSIONAL (3D) INTEGRATED CIRCUITS (ICs) (3DICs) AND RELATED SYSTEMS AND COMPONENTS
KR102191215B1 (ko) 2013-12-20 2020-12-16 삼성전자주식회사 에스램 셀 및 그 제조 방법
US9009638B1 (en) 2013-12-30 2015-04-14 International Business Machines Corporation Estimating transistor characteristics and tolerances for compact modeling
US10026658B2 (en) 2014-04-14 2018-07-17 Taiwan Semiconductor Manufacturing Company Limited Methods for fabricating vertical-gate-all-around transistor structures
US20150318288A1 (en) 2014-05-01 2015-11-05 Globalfoundries Inc. Vertical transistor static random access memory cell
US9684753B2 (en) 2014-06-09 2017-06-20 International Business Machines Corporation Techniques for generating nanowire pad data from pre-existing design data
US20150370948A1 (en) 2014-06-23 2015-12-24 Synopsys, Inc. Memory cells having transistors with different numbers of nanowires or 2d material strips
US9400862B2 (en) * 2014-06-23 2016-07-26 Synopsys, Inc. Cells having transistors and interconnects including nanowires or 2D material strips
JP2017526157A (ja) * 2014-06-23 2017-09-07 インテル・コーポレーション 縦型トランジスタアーキテクチャを形成するための技術
US9378320B2 (en) * 2014-06-23 2016-06-28 Synopsys, Inc. Array with intercell conductors including nanowires or 2D material strips
US10037397B2 (en) 2014-06-23 2018-07-31 Synopsys, Inc. Memory cell including vertical transistors and horizontal nanowire bit lines
US9361418B2 (en) 2014-06-23 2016-06-07 Synopsys, Inc. Nanowire or 2D material strips interconnects in an integrated circuit cell
US9276108B2 (en) 2014-06-26 2016-03-01 Taiwan Semiconductor Manufacturing Company Limited Memory cell array and cell structure thereof
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US20160063163A1 (en) * 2014-08-26 2016-03-03 Synopsys, Inc. Arrays with compact series connection for vertical nanowires realizations
US9691471B2 (en) 2014-09-15 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells with vertical gate-all-round MOSFETs
US9472468B2 (en) 2014-12-11 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Nanowire CMOS structure and formation methods
US9472551B2 (en) 2015-02-13 2016-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical CMOS structure and method
US9419003B1 (en) 2015-05-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9620509B1 (en) 2015-10-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory device with vertical FET devices
US9515077B1 (en) 2015-12-18 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory cell
US9558809B1 (en) 2015-12-18 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Layout of static random access memory array
US10043796B2 (en) 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors
US9530863B1 (en) * 2016-04-13 2016-12-27 Globalfoundries Inc. Methods of forming vertical transistor devices with self-aligned replacement gate structures
US9711511B1 (en) 2016-06-27 2017-07-18 Globalfoundries Inc. Vertical channel transistor-based semiconductor memory structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742750B (zh) * 2019-07-11 2021-10-11 新加坡商新加坡優尼山帝斯電子私人有限公司 柱狀半導體裝置及其製造方法
TWI750729B (zh) * 2019-07-11 2021-12-21 新加坡商新加坡優尼山帝斯電子私人有限公司 柱狀半導體裝置及其製造方法
CN115763407A (zh) * 2021-09-03 2023-03-07 南亚科技股份有限公司 半导体元件及其制备方法
TWI892235B (zh) * 2023-03-09 2025-08-01 台灣積體電路製造股份有限公司 半導體結構

Also Published As

Publication number Publication date
US20180122793A1 (en) 2018-05-03
TWI668845B (zh) 2019-08-11
US10312229B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
TWI668845B (zh) 包含垂直奈米線電晶體的邏輯單元及記憶體單元
CN106575600B (zh) 包括纳米线或2d材料带的集成电路部件的设计工具
US10256223B2 (en) Cells having transistors and interconnects including nanowires or 2D material strips
US9691768B2 (en) Nanowire or 2D material strips interconnects in an integrated circuit cell
US9378320B2 (en) Array with intercell conductors including nanowires or 2D material strips
TWI576716B (zh) 用於垂直奈米線實現之具有緊密串聯連接的陣列
US20150370948A1 (en) Memory cells having transistors with different numbers of nanowires or 2d material strips
TWI492081B (zh) 靜態隨機存取記憶體佈局
CN106663594B (zh) 具有含不同数量的纳米线或2d材料带的晶体管的存储单元和逻辑单元
US20240120258A1 (en) Integrated circuit including backside wiring and method of designing the same