JP7369471B2 - 柱状半導体装置と、その製造方法 - Google Patents
柱状半導体装置と、その製造方法 Download PDFInfo
- Publication number
- JP7369471B2 JP7369471B2 JP2021530457A JP2021530457A JP7369471B2 JP 7369471 B2 JP7369471 B2 JP 7369471B2 JP 2021530457 A JP2021530457 A JP 2021530457A JP 2021530457 A JP2021530457 A JP 2021530457A JP 7369471 B2 JP7369471 B2 JP 7369471B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- semiconductor pillar
- layers
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
- H10D30/694—IGFETs having charge trapping gate insulators, e.g. MNOS transistors characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H10W20/089—
-
- H10P50/283—
-
- H10P50/73—
Landscapes
- Semiconductor Memories (AREA)
- Engineering & Computer Science (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Description
本発明は、柱状半導体装置と、その製造方法に関する。
近年、ＬＳＩ（Large Scale Integration)に３次元構造トランジスタが使われている。その中で、柱状半導体装置であるＳＧＴ（Surrounding Gate Transistor）は、高集積な半導体装置を提供する半導体素子として注目されている。また、ＳＧＴを有する半導体装置の更なる高集積化、高性能化が求められている。
通常のプレナー型ＭＯＳトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に延在する。これに対して、ＳＧＴのチャネルは、半導体基板の上表面に対して垂直方向に延在する（例えば、特許文献１、非特許文献１を参照）。このため、ＳＧＴはプレナー型ＭＯＳトランジスタと比べ、半導体装置の高密度化が可能である。
図５に、ＮチャネルＳＧＴの模式構造図を示す。（ａ）図は断面図であり、（ｂ）図は平面図である。Ｐ型又はｉ型（真性型）の導電型を有するＳｉ柱１２０（以下、シリコン半導体柱を「Ｓｉ柱」と称する。）内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるＮ+層１２１ａ、１２１ｂ（以下、ドナー不純物を高濃度で含む半導体領域を「Ｎ+層」と称する。）が形成されている。このソース、ドレインとなるＮ+層１２１ａ、１２１ｂ間のＳｉ柱１２０の部分がチャネル領域１２２となる。このチャネル領域１２２を囲むようにゲート絶縁層１２３が形成されている。垂直方向において、ゲート絶縁層１２３の上端に下端が位置するＮ+層１２１ｂが形成され、垂直方向において、ゲート絶縁層１２３の下端に上端が位置するＮ+層１２１aが形成される。このゲート絶縁層１２３を囲むようにゲート導体層１２４が形成されている。ＳＧＴは、ソース、ドレインとなるＮ+層１２１ａ、１２１ｂ、チャネル領域１２２、ゲート絶縁層１２３、ゲート導体層１２４より構成されている。Ｎ+層１２１ｂ上の絶縁層１２５に開けられコンタクトホールＣを介してＮ+層１２１ｂとソース配線金属層Ｓが接続されている。これにより、平面視において、ＳＧＴの占有面積は、プレナー型ＭＯＳトランジスタの単一のソース又はドレインＮ+層の占有面積に相当する。そのため、ＳＧＴを有する回路チップは、プレナー型ＭＯＳトランジスタを有する回路チップと比較して、更なるチップサイズの縮小化が実現できる。
そして、更にチップサイズの縮小化を図る場合、克服すべき課題がある。図５に示すように、ソース配線金属層ＳとＮ+層１２１ｂを繋げるコンタクトホールＣが、平面視においてＳｉ柱１２０上に形成される。チップサイズの縮小化が進むと、Ｓｉ柱１２０と隣接するＳｉ柱との距離が短くなる。これに伴い、平面視においてコンタクトホールＣに隣接するコンタクトホールの距離が短くなる。このため、コンタクトホール形成工程の微細化と高密度化が求められる。
図６に、ＳＧＴを用いたＳＲＡＭセル（Static Random Access Memory）回路図を示す。本ＳＲＡＭセル回路は２個のインバータ回路を含んでいる。１つのインバータ回路は負荷トランジスタとしてのＰチャネルＳＧＴ_Ｐｃ１と、駆動トランジスタとしてのＮチャネルＳＧＴ_Ｎｃ１と、から構成されている。もう１つのインバータ回路は負荷トランジスタとしてのＰチャネルＳＧＴ_Ｐｃ２と、駆動トランジスタとしてのＮチャネルＳＧＴ_Ｎｃ２と、から構成されている。ＰチャネルＳＧＴ_Ｐｃ１のゲートとＮチャネルＳＧＴ_Ｎｃ１のゲートが接続されている。ＰチャネルＳＧＴ_Ｐｃ２のドレインとＮチャネルＳＧＴ_Ｎｃ２のドレインが接続されている。ＰチャネルＳＧＴ_Ｐｃ２のゲートとＮチャネルＳＧＴ_Ｎｃ２のゲートが接続されている。ＰチャネルＳＧＴ_Ｐｃ１のドレインとＮチャネルＳＧＴ_Ｎｃ１のドレインが接続されている。
図６に示すように、ＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２のソースは電源端子Ｖｄｄに接続されている。そして、ＮチャネルＳＧＴ_Ｎｃ１、Ｎｃ２のソースはグランド端子Ｖｓｓに接続されている。選択ＮチャネルＳＧＴ_ＳＮ１、ＳＮ２が２つのインバータ回路の両側に配置されている。選択ＮチャネルＳＧＴ_ＳＮ１、ＳＮ２のゲートはワード線端子ＷＬｔに接続されている。選択ＮチャネルＳＧＴ_ＳＮ１のソース、ドレインはＮチャネルＳＧＴ_Ｎｃ１、ＰチャネルＳＧＴ_Ｐｃ１のドレインとビット線端子ＢＬｔに接続されている。選択ＮチャネルＳＧＴ_ＳＮ２のソース、ドレインはＮチャネルＳＧＴ_Ｎｃ２、ＰチャネルＳＧＴ_Ｐｃ２のドレインと反転ビット線端子ＢＬＲｔに接続されている。このようにＳＲＡＭセルを有する回路は、２個の負荷ＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２と、２個の駆動用ＮチャネルＳＧＴ_Ｎｃ１、Ｎｃ２と、２個の選択用ＮチャネルＳＧＴ_ＳＮ１、ＳＮ２とからなる合計６個のＳＧＴから構成されている（例えば、特許文献２を参照）。このＳＲＡＭセルにおいて、２個の負荷ＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２のＳｉ柱が最も近く接近して形成される。この場合、負荷ＰチャネルＳＧＴ_Ｐｃ１、Ｐｃ２の上部Ｐ+層上のコンタクトホール形成がＳＲＡＭセルの高集積化において問題となる。
Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991)
A.Raley, S.Thibaut, N. Mohanty, K. Subhadeep, S. Nakamura, etal. : " Self-aligned quadruple patterning integration using spacer on spacer pitch splitting at the resist level for sub-32nm pitch applications" Proc. Of SPIE Vol.9782, 2016
ＳＧＴを用いた回路の高集積化が求められている。
本発明の観点に係る製造方法は、
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を、負荷用ＳＧＴと、駆動用ＳＧＴと、選択用ＳＧＴと、に用いたＳＲＡＭ（Static Random Access Memory）セル回路の形成工程において、
平面視において、前記ＳＧＴを形成する、第１の半導体柱と、前記第１の半導体柱に隣接した前記ＳＧＴを形成する第２の半導体柱とを前記半導体柱として形成する工程と、
前記第１の半導体柱の頂部に接続した第１の不純物層と、前記第２の半導体柱の頂部に接続した第２の不純物層とを、それぞれ前記第１の不純物領域として形成する工程と、
前記第１の不純物層と、前記第２の不純物層と、を覆って第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層に、平面視において、前記第１の不純物層と、前記第２の不純物層とに、繋がった第１の帯状コンタクトホールを形成する工程と、
前記第１の帯状コンタクトホールを介して、前記第１の不純物層と、前記第２の不純物層と、に接続した配線導体層を形成する工程と、を有し、
垂直方向において、前記第１の不純物層と、前記第２の不純物層と、の上面と、前記第１の帯状コンタクトホールの上面との間にある領域で、かつ、平面視において、前記第１の帯状コンタクトホールと重なる領域において、前記配線導体層とは別の他の配線導体層が存在しなく、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、の別の他の半導体柱が、前記第１の帯状コンタクトホールが形成された領域には存在しない、
ことを特徴とする。
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を、負荷用ＳＧＴと、駆動用ＳＧＴと、選択用ＳＧＴと、に用いたＳＲＡＭ（Static Random Access Memory）セル回路の形成工程において、
平面視において、前記ＳＧＴを形成する、第１の半導体柱と、前記第１の半導体柱に隣接した前記ＳＧＴを形成する第２の半導体柱とを前記半導体柱として形成する工程と、
前記第１の半導体柱の頂部に接続した第１の不純物層と、前記第２の半導体柱の頂部に接続した第２の不純物層とを、それぞれ前記第１の不純物領域として形成する工程と、
前記第１の不純物層と、前記第２の不純物層と、を覆って第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層に、平面視において、前記第１の不純物層と、前記第２の不純物層とに、繋がった第１の帯状コンタクトホールを形成する工程と、
前記第１の帯状コンタクトホールを介して、前記第１の不純物層と、前記第２の不純物層と、に接続した配線導体層を形成する工程と、を有し、
垂直方向において、前記第１の不純物層と、前記第２の不純物層と、の上面と、前記第１の帯状コンタクトホールの上面との間にある領域で、かつ、平面視において、前記第１の帯状コンタクトホールと重なる領域において、前記配線導体層とは別の他の配線導体層が存在しなく、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、の別の他の半導体柱が、前記第１の帯状コンタクトホールが形成された領域には存在しない、
ことを特徴とする。
前記製造方法は、
前記配線導体層が、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層より形成される、
ことが望ましい。
前記配線導体層が、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層より形成される、
ことが望ましい。
前記製造方法は、
前記第１の不純物層と、前記第２の不純物層との上面に、金属または合金による第１の導体層を形成する工程を有し、
平面視において、前記第１の帯状コンタクトホールが、前記第１の導体層の一部領域と、重なって存在する、
ことが望ましい。
前記第１の不純物層と、前記第２の不純物層との上面に、金属または合金による第１の導体層を形成する工程を有し、
平面視において、前記第１の帯状コンタクトホールが、前記第１の導体層の一部領域と、重なって存在する、
ことが望ましい。
前記製造方法は、
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部に、第２の層間絶縁層を形成する工程と、
前記第２の層間絶縁層上にあって、且つ前記第１の半導体柱の頂部側面を囲んだ第１の材料層と、前記第２の半導体柱の頂部側面を囲んだ第２の材料層と、を形成する工程と、
前記第１の材料層と、前記第２の材料層と、の側面に接した外周部に、第３の層間絶縁層を形成する工程と、
前記第１の材料層と、前記第２の材料層と、を除去して、前記第１の半導体柱の頂部を囲んだ第１の凹部と、前記第２の半導体柱の頂部を囲んだ第２の凹部と、を形成する工程と、
前記第１の半導体柱の頂部を囲み、且つ前記第１の凹部内に、前記第１の不純物層を形成する工程と、同時に、前記第２の半導体柱の頂部を囲み、且つ前記第２の凹部内に前記第２の不純物層を形成する工程と、
前記第１の不純物層上にあり、且つ前記第１の凹部内に、第２の導体層を形成する工程と、同時に、前記第２の不純物層上にあり、且つ前記第２の凹部内に、第３の導体層を、形成する工程と、
前記第３の層間絶縁層と、前記第２の導体層と、前記第３の導体層と、の上に第４の層間絶縁層を形成する工程と、
平面視において、前記第２の導体層と、前記第３の導体層との両方、に少なくとも一部が重なっており、前記第４の層間絶縁層に、底部が接した前記第１の帯状コンタクトホールを形成する工程と、を有する、
ことが望ましい。
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部に、第２の層間絶縁層を形成する工程と、
前記第２の層間絶縁層上にあって、且つ前記第１の半導体柱の頂部側面を囲んだ第１の材料層と、前記第２の半導体柱の頂部側面を囲んだ第２の材料層と、を形成する工程と、
前記第１の材料層と、前記第２の材料層と、の側面に接した外周部に、第３の層間絶縁層を形成する工程と、
前記第１の材料層と、前記第２の材料層と、を除去して、前記第１の半導体柱の頂部を囲んだ第１の凹部と、前記第２の半導体柱の頂部を囲んだ第２の凹部と、を形成する工程と、
前記第１の半導体柱の頂部を囲み、且つ前記第１の凹部内に、前記第１の不純物層を形成する工程と、同時に、前記第２の半導体柱の頂部を囲み、且つ前記第２の凹部内に前記第２の不純物層を形成する工程と、
前記第１の不純物層上にあり、且つ前記第１の凹部内に、第２の導体層を形成する工程と、同時に、前記第２の不純物層上にあり、且つ前記第２の凹部内に、第３の導体層を、形成する工程と、
前記第３の層間絶縁層と、前記第２の導体層と、前記第３の導体層と、の上に第４の層間絶縁層を形成する工程と、
平面視において、前記第２の導体層と、前記第３の導体層との両方、に少なくとも一部が重なっており、前記第４の層間絶縁層に、底部が接した前記第１の帯状コンタクトホールを形成する工程と、を有する、
ことが望ましい。
前記製造方法は、
前記第１の不純物層と、前記第２の不純物層と、をエピタキシャル結晶成長により形成する、ことが望ましい。
前記第１の不純物層と、前記第２の不純物層と、をエピタキシャル結晶成長により形成する、ことが望ましい。
本発明の別の観点に係る製造方法は、
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を用いた回路の形成工程において、
平面視において、前記ＳＧＴを形成する、第１の半導体柱と、前記第１の半導体柱に隣接した前記ＳＧＴを形成する第２の半導体柱とを前記半導体柱として形成する工程と、
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部に、第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層上にあって、且つ前記第１の半導体柱の頂部側面を囲んだ第１の材料層と、前記第２の半導体柱の頂部側面を囲んだ第２の材料層と、を形成する工程と、
前記第１の材料層と、前記第２の材料層と、の側面に接した外周部に、第２の層間絶縁層を形成する工程と、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、前記第１の材料層と、前記第２の材料層と、に少なくとも一部が重なり、且つ繋がった第１の帯状凹部を、前記第１の材料層、前記第２の材料層、前記第２の層間絶縁層に、形成する工程と、
前記第１の材料層と、前記第２の材料層と、を除去して、平面視において、前記第１の帯状凹部を包含した第２の帯状凹部を形成する工程と、
前記第２の帯状凹部内に第１の不純物層を形成する工程と、
前記第１の不純物層に接続した、第１の配線導体層を形成する工程と、を有し、
前記第１の不純物層は、前記第１の不純物領域と、前記第２の不純物領域と、が一体として繋がっている、
ことを特徴とする。
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を用いた回路の形成工程において、
平面視において、前記ＳＧＴを形成する、第１の半導体柱と、前記第１の半導体柱に隣接した前記ＳＧＴを形成する第２の半導体柱とを前記半導体柱として形成する工程と、
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部に、第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層上にあって、且つ前記第１の半導体柱の頂部側面を囲んだ第１の材料層と、前記第２の半導体柱の頂部側面を囲んだ第２の材料層と、を形成する工程と、
前記第１の材料層と、前記第２の材料層と、の側面に接した外周部に、第２の層間絶縁層を形成する工程と、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、前記第１の材料層と、前記第２の材料層と、に少なくとも一部が重なり、且つ繋がった第１の帯状凹部を、前記第１の材料層、前記第２の材料層、前記第２の層間絶縁層に、形成する工程と、
前記第１の材料層と、前記第２の材料層と、を除去して、平面視において、前記第１の帯状凹部を包含した第２の帯状凹部を形成する工程と、
前記第２の帯状凹部内に第１の不純物層を形成する工程と、
前記第１の不純物層に接続した、第１の配線導体層を形成する工程と、を有し、
前記第１の不純物層は、前記第１の不純物領域と、前記第２の不純物領域と、が一体として繋がっている、
ことを特徴とする。
前記製造方法は、
前記第１の半導体柱と、前記第２の半導体柱と、に形成した前記ＳＧＴは、ＳＲＡＭ回路における負荷用ＳＧＴである、
ことが望ましい。
前記第１の半導体柱と、前記第２の半導体柱と、に形成した前記ＳＧＴは、ＳＲＡＭ回路における負荷用ＳＧＴである、
ことが望ましい。
前記製造方法は、
前記第１の配線導体層が、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層より形成される、
ことが望ましい。
前記第１の配線導体層が、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層より形成される、
ことが望ましい。
前記製造方法は、
前記第２の帯状凹部内の上面に単結晶半導体薄膜層を形成する工程と、
続けて、前記第２の帯状凹部に前記第１不純物層を形成する工程と、を有する、
ことが望ましい。
前記第２の帯状凹部内の上面に単結晶半導体薄膜層を形成する工程と、
続けて、前記第２の帯状凹部に前記第１不純物層を形成する工程と、を有する、
ことが望ましい。
前記製造方法は、
前記第１の配線導体層が、前記第１の不純物層の上にあり、且つ前記第２の帯状凹部内に形成されている、
ことが望ましい。
前記第１の配線導体層が、前記第１の不純物層の上にあり、且つ前記第２の帯状凹部内に形成されている、
ことが望ましい。
前記製造方法は、
前記第１の配線導体層上に、第３の層間絶縁層を形成する工程と、
前記第３の層間絶縁層に、平面視において、前記第１の配線導体層より、小さい面積を有する第１のコンタクトホール形成する工程と、
前記第１のコンタクトホールを介して、前記第１の配線導体層に繋がる第２の配線導体層を形成する工程と、を有する、
ことが望ましい。
前記第１の配線導体層上に、第３の層間絶縁層を形成する工程と、
前記第３の層間絶縁層に、平面視において、前記第１の配線導体層より、小さい面積を有する第１のコンタクトホール形成する工程と、
前記第１のコンタクトホールを介して、前記第１の配線導体層に繋がる第２の配線導体層を形成する工程と、を有する、
ことが望ましい。
本発明の別の観点に係る柱状半導体装置は、
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を、負荷用ＳＧＴと、駆動用ＳＧＴと、選択用ＳＧＴと、に用いたＳＲＡＭ（Static Random Access Memory）セル回路において、
平面視において、前記半導体柱として前記負荷用ＳＧＴを構成する、第１の半導体柱と、前記半導体柱として前記負荷用ＳＧＴを構成する前記第１の半導体柱に隣接した第２の半導体柱と、
前記第１の不純物領域として前記第１の半導体柱の頂部に接続した第１の不純物層と、
前記第１の不純物領域として前記第２の半導体柱の頂部に接続した第２の不純物層と、
前記第１の不純物層と、前記第２の不純物層と、を覆った第１の層間絶縁層と、
前記第１の層間絶縁層にあって、平面視において、第１の不純物層と、前記第２の不純物層とに、少なくとも一部が重なり、且つ繋がった第１の帯状コンタクトホールと、
前記第１の帯状コンタクトホールを介して、前記第１の不純物層と、前記第２の不純物層と、に接続した第１の配線導体層と、を有し、
垂直方向において、前記第１の不純物層と、前記第２の不純物層と、の上面と、前記第１の帯状コンタクトホールの上面との間にある領域で、かつ、平面視において、前記第１の帯状コンタクトホールと重なる領域において、前記第１の配線導体層とは別の他の配線導体層が存在しなく、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、の別の他の半導体柱が、前記第１の帯状コンタクトホールが形成された領域には存在しない、
ことを特徴とする。
基板上に垂直方向に立った半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、垂直方向において、前記ゲート絶縁層上端に下端が位置する、前記半導体柱と接続した第１の不純物領域と、前記ゲート絶縁層下端に上端が位置する、前記半導体柱と接続した第２の不純物領域と、を有する複数のＳＧＴ（Surrounding Gate Transistor）を、負荷用ＳＧＴと、駆動用ＳＧＴと、選択用ＳＧＴと、に用いたＳＲＡＭ（Static Random Access Memory）セル回路において、
平面視において、前記半導体柱として前記負荷用ＳＧＴを構成する、第１の半導体柱と、前記半導体柱として前記負荷用ＳＧＴを構成する前記第１の半導体柱に隣接した第２の半導体柱と、
前記第１の不純物領域として前記第１の半導体柱の頂部に接続した第１の不純物層と、
前記第１の不純物領域として前記第２の半導体柱の頂部に接続した第２の不純物層と、
前記第１の不純物層と、前記第２の不純物層と、を覆った第１の層間絶縁層と、
前記第１の層間絶縁層にあって、平面視において、第１の不純物層と、前記第２の不純物層とに、少なくとも一部が重なり、且つ繋がった第１の帯状コンタクトホールと、
前記第１の帯状コンタクトホールを介して、前記第１の不純物層と、前記第２の不純物層と、に接続した第１の配線導体層と、を有し、
垂直方向において、前記第１の不純物層と、前記第２の不純物層と、の上面と、前記第１の帯状コンタクトホールの上面との間にある領域で、かつ、平面視において、前記第１の帯状コンタクトホールと重なる領域において、前記第１の配線導体層とは別の他の配線導体層が存在しなく、
平面視において、前記第１の半導体柱と、前記第２の半導体柱と、の別の他の半導体柱が、前記第１の帯状コンタクトホールが形成された領域には存在しない、
ことを特徴とする。
前記柱状半導体装置は、
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部にあり、その上面位置が前記第１の半導体柱と、前記第２の半導体柱の上面位置より下にある第２の層間絶縁層と、
前記第１の半導体柱頂部の側面と上面を、同心円状に囲った第３の不純物層と、前記第２の半導体柱頂部の側面と上面を、同心円状に囲った第４の不純物層と、
前記第３の不純物層上にあり、且つ前記第３の不純物層と同じ形状の第1の導体層と、前記第４の不純物層上にあり、且つ前記第４の不純物層と同じ形状の第２の導体層と有し、
前記第１の帯状コンタクトホールは、平面視において、前記第１の導体層と、前記第２の導体層と、に少なくとも一部が重なっている、
ことが望ましい。
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部にあり、その上面位置が前記第１の半導体柱と、前記第２の半導体柱の上面位置より下にある第２の層間絶縁層と、
前記第１の半導体柱頂部の側面と上面を、同心円状に囲った第３の不純物層と、前記第２の半導体柱頂部の側面と上面を、同心円状に囲った第４の不純物層と、
前記第３の不純物層上にあり、且つ前記第３の不純物層と同じ形状の第1の導体層と、前記第４の不純物層上にあり、且つ前記第４の不純物層と同じ形状の第２の導体層と有し、
前記第１の帯状コンタクトホールは、平面視において、前記第１の導体層と、前記第２の導体層と、に少なくとも一部が重なっている、
ことが望ましい。
前記柱状半導体装置は、
前記第１の不純物層と前記第２の不純物層とが、前記第３の不純物層と、前記第４の不純物層を含み、且つ一体として繋がって前記第１の帯状コンタクトホール内にあり、
前記第１の不純物層と前記第２の不純物層と、の上にあり、且つ前記第１の帯状コンタクトホール内に、前記第１の配線導体層を、有する、
ことが望ましい。
前記第１の不純物層と前記第２の不純物層とが、前記第３の不純物層と、前記第４の不純物層を含み、且つ一体として繋がって前記第１の帯状コンタクトホール内にあり、
前記第１の不純物層と前記第２の不純物層と、の上にあり、且つ前記第１の帯状コンタクトホール内に、前記第１の配線導体層を、有する、
ことが望ましい。
前記柱状半導体装置は、
前記第１の配線導体層上の第３の層間絶縁層と、
前記第３の層間絶縁層にある、平面視において、前記第１の配線導体層より、小さい面積を有する第２の帯状コンタクトホールと、
前記第２の帯状コンタクトホールを介して、前記第１の配線導体層に繋がった第２の配線導体層と、を有する、
ことが望ましい。
前記第１の配線導体層上の第３の層間絶縁層と、
前記第３の層間絶縁層にある、平面視において、前記第１の配線導体層より、小さい面積を有する第２の帯状コンタクトホールと、
前記第２の帯状コンタクトホールを介して、前記第１の配線導体層に繋がった第２の配線導体層と、を有する、
ことが望ましい。
以下、本発明の実施形態に係る、柱状半導体装置の製造方法について、図面を参照しながら説明する。
（第１実施形態）
以下、図１Ａ～図１Ｔを参照しながら、本発明の第１実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
以下、図１Ａ～図１Ｔを参照しながら、本発明の第１実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
図１Ａに示すように、Ｐ層基板１上にＮ層２をエピタキシャル結晶成長法により形成する。そして、Ｎ層２の表層にＮ+層３とＰ+層４ａ、４ｂをイオン注入法により形成する。そして、ｉ層６を形成する。そして、例えば、ＳｉＯ2層、酸化アルミニウム（Ａｌ2Ｏ3、以後ＡｌＯと称する）層、ＳｉＯ2層よりなるマスク材料層７を形成する。そして、シリコンゲルマニウム（ＳｉＧｅ）層８を堆積する。そして、ＳｉＯ2層からなるマスク材料層９を堆積する。そして、ＳｉＮ層からなるマスク材料層１０を堆積する。なお、ｉ層６はドナーまたはアクセプタ不純物原子を少量に含むＮ型、またはＰ型のＳｉで形成されてもよい。
次に、リソグラフィ法により形成した平面視においてＹ方向に伸延した帯状レジスト層（図示せず）をマスクにして、マスク材料層１０をエッチングする。これにより、平面視においてＹ方向に伸延した帯状マスク材料層（図示せず）を形成する。レジスト層をマスクにして、この帯状マスク材料層を等方性エッチングすることにより、帯状マスク材料層の幅を、レジスト層の幅より細くなるように形成する。これにより、リソグラフィ法で形成できる最小のレジスト層の幅より小さい幅を持つ帯状マスク材料層１０ａ、１０ｂを形成する。そして、帯状マスク材料層１０ａ、１０ｂをエッチングマスクにして、マスク材料層９を、例えばＲＩＥ（Reactive Ion Etching）により、エッチングして帯状マスク材料層９ａ、９ｂを形成する。等方エッチングにより形成した帯状マスク材料層１０ａ、１０ｂの断面は底部の幅が、頂部の幅より大きい台形状になるのに対して、帯状マスク材料層９ａ、９ｂの断面はＲＩＥによりエッチングされるので、矩形状となる。この矩形断面は、帯状マスク材料層９ａ、９ｂをマスクにした、エッチングパターンの精度向上に繋がる。次に、帯状マスク材料層９ａ、９ｂをマスクにして、ＳｉＧｅ層８を、例えばＲＩＥ法によりエッチングすることにより、図１Ｂにしめすように、帯状ＳｉＧｅ層８ａ、８ｂを形成する。前述の帯状マスク材料層９ａ、９ｂ上の帯状マスク材料層１０ａ、１０ｂは、ＳｉＧｅ層８のエッチングの前に除去してもよく、または残存させていてもよい。
次に、全体に、ＡＬＤ（Atomic Layered Deposition）法によりＳｉＮ層（図示せず）をマスク材料層７、帯状ＳｉＧｅ層８ａ、８ｂ、帯状マスク材料層９ａ、９ｂを覆って形成する。この場合、ＳｉＮ層１２の断面は頂部で丸みを生じる。この丸みは帯状マスク材料層９ａ、９ｂより上部になるように形成するのが望ましい。そして、全体を、例えばフローＣＶＤ（Flow Chemical Vapor Deposition）法によるＳｉＯ2層（図示せず）で覆い、そして、ＣＭＰ(Chemical Mechanical Polishing)により、上表面位置が帯状マスク材料層９ａ、９ｂ上表面位置になるようにＳｉＯ2層と、ＳｉＮ層と、を研磨して、ＳｉＮ層１３ａ、１３ｂ、１３ｃを形成する。そして、ＳｉＮ層１３ａ、１３ｂ、１３ｃの頂部をエッチングして凹部を形成する。この凹部の底部位置が、帯状マスク材料層９ａ、９ｂの下部位置にあるように形成する。そして、全体にＳｉＮ層（図示せず）を被覆し、全体をＣＭＰ法により、上面位置がマスク材料層９ａ、９ｂ上面位置になるようにＳｉＮ層を研磨する。そして、フローＣＶＤにより形成したＳｉＯ2層を除去する。これにより、図１Ｃに示すように、帯状マスク材料層９ａ、９ｂの両側に、平面視においてＳｉＮ層１３ａ、１３ｂ、１３ｃの頂部形状と同じ形状を有する帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂが形成される。
次に、図１Ｄに示すように、帯状マスク材料層９ａ、９ｂ、１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂをマスクにして、ＳｉＮ層１３ａ、１３ｂ、１３ｃをエッチングして、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成する。この場合、平面視において、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂの幅は同じになる。
次に、帯状マスク材料層９ａ、９ｂ、帯状ＳｉＧｅ層８ａ、８ｂを除去する。これにより、図１Ｅに示すように、マスク材料層７上に、平面視においてＹ方向に伸延し、かつ互いに平行に並んだ帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂを、それぞれの頂部上に有する帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂが形成される。
次に、全体を覆って、ＦＣＶＤ法によるＳｉＯ2層（図示せず）を形成する。そして、ＣＭＰ法により、ＳｉＯ2層を、その上表面位置が帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂの上表面位置と同じくなるように、研磨して、図１Ｆに示すように、ＳｉＯ2層１５を形成する。そして、ＳｉＯ2層１５、帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ上に、ＳｉＮ層１６を形成する。そして、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成した方法と、同じ基本的な手法を用いて、ＳｉＮ層１６上にＸ方向に伸延して、且つ互いに平行に並んだ帯状マスク材料層１７ａ、１７ｂを形成する。
次に、図１Ｇに示すように、帯状マスク材料層１７ａ、１７ｂをマスクにして、ＳｉＮ層１６、帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂ、マスク材料層７をＲＩＥエッチングする。そして、残存しているＳｉＮ層１６、ＳｉＯ2層１５を除去する。これにより、平面視において、矩形状のマスク材料層１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ、１９ｈを頂部に有するＳｉＮ柱２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ、２０ｈを形成する。
次に、図１Ｈに示すように、矩形状のマスク材料層１９ｂ、１９ｇ、ＳｉＮ柱２０ｂ、２０ｇを除去する。
次に、マスク材料層１９ａ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｈと、ＳｉＮ柱２０ａ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｈをマスクにして、マスク材料層７をエッチングして、図１Ｉに示すように、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆを形成する。このエッチングにおいて、例えばＣＤＥ（Chemical Dry Etching）法による等方エッチングを行うことにより、平面視において、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆの形状を円形状にする。このＣＤＥエッチングは、この工程の前にマスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆの平面視形状が円形状になっている場合は必要ない。そして、マスク材料層１９ａ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｈと、ＳｉＮ柱２０ａ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｈを除去する。そして、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆをマスクにして、ｉ層６をエッチングして、Ｎ+層３、Ｐ+層４ａ、４ｂ上にＳｉ柱６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆを形成する。
次に、図１Ｊに示すように、Ｓｉ柱６ａ、６ｂ、６ｃの底部に繋がるＮ+層３、Ｐ+層４ａ、Ｎ層２、Ｐ層基板１をエッチングして、Ｐ層基板１の上部、Ｎ層２ａ、Ｎ+層３ａａ、３ａｂ、Ｐ+層４ａａよりなるＳｉ柱台２１ａを形成する。同時に、Ｓｉ柱６ｄ、６ｅ、６ｆの底部に繋がるＮ+層３、Ｐ+層４ｂ、Ｎ層２、Ｐ層基板１をエッチングして、Ｐ層基板１の上部、Ｎ層２ｂ、Ｎ+層３ｂａ（図示せず）、３ｂｂ（図示せず）、Ｐ+層４ｂｂよりなるＳｉ柱台２１ｂを形成する。そして、Ｎ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂ、Ｎ層２ａ、２ｂの外周部と、Ｐ層基板１上にＳｉＯ2層２２を形成する。そして、ＡＬＤ法により、全体を覆って、ＨｆＯ
2 層２３、ＴｉＮ層（図示せず）を形成する。この場合、Ｓｉ柱６ｂ、６ｃ間と、Ｓｉ柱６ｄ、６ｅ間と、ではＴｉＮ層が、側面同士で接触している。そして、Ｓｉ柱６ａの外周を囲んだＨｆＯ
2 層２３上にＴｉＮ層２４ａ、Ｓｉ柱６ｂ、６ｃの外周のＨｆＯ
2 層２３を囲んでＴｉＮ層２４ｂを、Ｓｉ柱６ｄ、６ｅの外周のＨｆＯ
2 層２３を囲んでＴｉＮ層２４ｃを、Ｓｉ柱６ｆの外周のＨｆＯ
2 層２３を囲んでＴｉＮ層２４ｄを形成する。そして、全体にＳｉＯ2層（図示せず）を被覆し、その後に、ＣＭＰ法により全体を、その上面位置が、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆの上面位置になるように研磨する。そして、ＲＩＥ法により平坦化したＳｉＯ2層（図示せず）をエッチバックして、ＳｉＯ2層２５を形成する。そして、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆと、ＳｉＯ2層２５と、をマスクにして、ＨｆＯ
2 層２３、ＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄの頂部を除去する。ＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄはＳＧＴのゲート導体層となる。このゲート導体層は、ＳＧＴの閾値電圧の設定に寄与する層であり、単層または複数層からなるゲート導体材料層から形成してもよい。このゲート導体材料層は、Ｓｉ柱６ｂ、６ｃ間、及びＳｉ柱６ｄ、６ｅ間の側面全体に接して形成される。なお、ゲート導体材料層に繋がって、例えばタングステン（Ｗ）層を形成して、このＷ層を配線導体層として用いてもよい。このＷ層は、他の導体材料層であってもよい。
次に、図１Ｋに示すように、Ｓｉ柱６ａ～６ｆの外周部のＳｉＯ2層２５上に、ＳｉＮ層２７を形成する。そして、全体にＳｉＯ2層（図示せず）を被覆する。そして、ＲＩＥ法により、このＳｉＯ2層をエッチングすることにより、露出しているＳｉ柱６ａ～６ｆの頂部と、マスク材料層７ａ～７ｆの側面に、平面視において、等幅のＳｉＯ2層２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆを形成する。この場合、ＳｉＯ2層２８ｂとＳｉＯ2層２８ｃと、は離れて形成させる。同様に、ＳｉＯ2層２８ｄとＳｉＯ2層２８ｅと、は離れて形成させる。
次に、全体にＳｉＮ層（図示せず）を被覆する。そして、図１Ｌに示すように、ＣＭＰ法により、ＳｉＮ層の上面位置が、マスク材料層７ａ～７ｆの上表面位置になるように研磨して、ＳｉＮ層２９を形成する。そして、Ｓｉ柱６ａ～６ｆの頂部を囲んだＳｉＯ2層２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆを除去して、Ｓｉ柱６ａ～６ｆの頂部を囲んだ凹部３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆを形成する。ＳｉＯ2層２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆがＳｉ柱６ａ～６ｆに対して自己整合で形成されるので、凹部３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆは、Ｓｉ柱６ａ～６ｆに対して自己整合で形成される。
次に、図１Ｍに示すように、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆを除去して、Ｓｉ柱６ａ～６ｆの頂部外周と上部に、凹部３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ，３０Ｅ、３０Ｆを形成する。
次に、ＣＶＤ法により全体に、ＳｉＯ2層（図示せず）を被覆する。そして、図１Ｎに示すように、ＣＭＰ法により、ＳｉＯ2層の上面位置を、ＳｉＮ層２９の上面位置まで研磨して、Ｓｉ柱６ａ～６ｆの頂部を覆い、且つ凹部３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ，３０Ｅ、３０Ｆ内に、ＳｉＯ2層３１ａ、３１ｂ（図示せず）３１ｃ、３１ｄ、３１ｅ（図示せず）、３１ｆを形成する。そして、リソグラフィ法と、ケミカルエッチング法により、ＳｉＯ2層３１ｂ、３１ｅを除去する。そして、選択エピタキシャル結晶成長法によりアクセプタ不純物を含んだＰ+層３２ｂ、３２ｅを、Ｓｉ柱６ｂ、６ｅの頂部を覆い、且つ凹部３０Ｂ、３０Ｅ内に形成する。Ｐ+層３２ｂ、３２ｅの外周が、平面視において、凹部３０Ｂ、３０Ｅの外周より外側にならないように形成する。なお、Ｐ+層３２ｂ、３２ｅを形成する前に、Ｓｉ柱６ｂ、６ｅの頂部を薄く酸化した後に、この酸化膜を除く処理を行い、Ｓｉ柱６ｂ、６ｅの頂部表層のダメージ層の除去、及び洗浄を行うことが望ましい。なお、Ｐ+
層３２ｂ、３２ｅは、選択エピタキシャル結晶成長法以外の、例えば分子線結晶成長法などの他の方法を用いて単結晶であるＰ+層層３２ｂ、３２ｅを形成してもよい。また、Ｐ+
層３２ｂ、３２ｅは、全面にアクセプタ不純物を含んだ半導体層を被覆した後に、ＣＭＰ法により、その上面位置がＳｉＮ層２９の上面位置まで研磨した後に、上面をＣＤＥ法、またはケミカルエッチして形成してもよい。
次に、全体にＳｉＯ2層（図示せず）を被覆し、ＣＭＰ法により、ＳｉＯ2層の上面位置が、ＳｉＮ層２９の上面位置と同じになるように研磨して、Ｐ+層３２ｂ、３２ｅ上に、ＳｉＯ2層（図示せず）を被覆させる。そして、リソグラフィ法とケミカルエッチにより、ＳｉＯ2層３１ａ、３１ｃ、３１ｄ、３１ｆを除去する。そして、図１Ｏに示すように、選択エピタキシャル結晶成長法によりドナー不純物を含んだＮ+層３２ａ、３２ｃ、３２ｄ、３２ｆを、Ｓｉ柱６ａ、６ｃ、６ｄ、６ｆの頂部を覆い、且つ凹部３０Ａ、３０Ｃ、３０Ｄ、３０Ｆ内に形成する。Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆの外周が、平面視において、凹部３０Ａ、３０Ｃ、３０Ｄ、３０Ｆの外周より外側にならないように形成する。そして、Ｐ+層３２ｂ、３２ｅ上の、ＳｉＯ2層を除去する。
次に、全体に薄いＴａ層（図示せず）とＷ層（図示せず）を被覆する。そして、図１Ｐに示すように、ＣＭＰ法により、Ｗ層の上面位置がＳｉＮ層２９の上面位置になるように研磨して、Ｗ層３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆを形成する。この場合、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅと、Ｗ層３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆと、の間にあるＴａ層は、これら２つの層の接触抵抗を小さくさせるための、バッファ層である。このバッファ層は単層または複数層の他の材料層でもよい。
次に、図１Ｑに示すように、ＴｉＮ層２４ｃと、Ｎ+層３ａａと、Ｐ+層４ａａとの上に、コンタクトホールＣ１を形成する。同時に、ＴｉＮ層２４ｂと、Ｎ+層３ｂｂと、Ｐ+層４ｂｂとの上に、コンタクトホールＣ２を形成する。そして、全体に薄いバッファＴｉ層（図示せず）とＷ層（図示せず）とを被覆する。そして、Ｗ層の上面位置がコンタクトホールＣ１，Ｃ２の上面位置より下になるように、ＲＩＥによるエッチバックを行い、コンタクトホールＣ１，Ｃ２内にＷ層３４ａ（図示せず）、３４ｂを形成する。そして、全体にＳｉＮ層（図示せず）を被覆する。そして、ＣＭＰ法を用いて、ＳｉＮ層を上面位置が、Ｗ層３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｆの上面位置になるように研磨して、コンタクトホールＣ１内の、Ｗ層３４ａ上と、コンタクトホールＣ２内のＷ層３４ｂ上と、にＳｉＮ層３５ａ（図示せず）、３５ｂを形成する。
次に、全体にＳｉＯ2層（図示せず）を被覆する。そして、図１Ｒに示すように、全体に、ＳｉＯ2層３７を形成した後に、リソグラフィ法と、ＲＩＥ法を用いて、平面視において、Ｓｉ柱６ｂ、６ｅ上のＷ層３３ｂ、３３ｅの少なくとも一部と重なり、Ｙ方向に伸延した帯状コンタクトホールＣ３を形成する。なお、帯状コンタクトホールＣ３の底部はＳｉＮ層２７の上面まで達していてもよい。
次に、図１Ｓに示すように、帯状コンタクトホールＣ３を埋め、Ｗ層３３ｂと、３３ｅと、を接続した電源配線金属層Ｖｄｄを形成する。なお、電源配線金属層Ｖｄｄは、金属だけでなく、合金、ドナーまたはアクセプタ不純物を多く含んだ半導体よりなる材料層を単層、または複数層用いて形成してもよい。
次に、図１Ｔに示すように、全体を覆って上表面が平坦なＳｉＯ2層３８を形成する。そして、Ｎ+層３２ｃ上のＷ層３３ｃ上に形成したコンタクトホールＣ４を介して、グランド配線金属層Ｖｓｓ１を形成する。同時に、Ｎ+層３２ｄ上のＷ層３３ｄ上に形成したコンタクトホールＣ５を介して、グランド配線金属層Ｖｓｓ２を形成する。全体を覆って上表面が平坦なＳｉＯ2層３９を形成する。そして、ＴｉＮ層２４ａ、２４ｄ上に形成したコンタクトホールＣ６、Ｃ７を介して、ワード配線金属層ＷＬを形成する。そして、全体を覆って上表面が平坦なＳｉＯ2層４０を形成する。そして、Ｎ+層３２ａ、３２ｆ上のＷ層３３ａ、３３ｆに形成したコンタクトホールＣ８，Ｃ９を介して，反転ビット出力配線金属層ＲＢＬ、ビット出力配線金属層ＢＬを形成する。これにより、Ｐ層基板１上にＳＲＡＭセル回路が形成される。本ＳＲＡＭ回路では、Ｓｉ柱６ｂ、６ｅに負荷ＳＧＴが形成され、Ｓｉ柱６ｃ、６ｄに駆動ＳＧＴが形成され、Ｓｉ柱６ａ、６ｆに選択ＳＧＴが形成されている。
なお、図１Ｎ、図１Ｏで示したＮ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅの形成後の熱工程により、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅからＳｉ柱６ａ～６ｆの頂部へのドナー、またはアクセプタ不純物の拡散により、Ｎ+層３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ（図示せず）、Ｐ+層３２Ｂ、３２Ｅ（図示せず）が形成される。Ｎ+層３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ、Ｐ+層３２Ｂ、３２Ｅの分布形状は、熱工程の履歴、及びＳｉ柱６ａ～６ｆの直径により、Ｓｉ柱６ａ～６ｆの頂部表層または、頂部内部全体に形成される。これにより、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅ、Ｎ+層３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ、Ｐ+層３２Ｂ、３２Ｅは、Ｓｉ柱６ａ～６ｆの頂部に接続して、形成される。なお、Ｎ+層３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ、Ｐ+層３２Ｂ、３２Ｅの垂直方向の下端の位置は、ゲートＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄの上端位置と同じであっても、また離れていても、また重なっていても、正常なＳＧＴ動作がなされれば、いずれでもよい。
また、図１Ｊの状態において、マスク材料層７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆはなくてもよい。この場合、図１Ｋまたは、図１Ｌにおいて、Ｓｉ柱６ａ～６ｆの頂部をエッチング、または、Ｓｉ柱６ａ～６ｆの頂部を酸化した後に除去する工程、などにより、Ｓｉ柱６ａ～６ｆ頂部の上面位置をＳｉＮ層２９より低くすることができる。
なお、前記帯状コンタクトホールＣ３の形成において、下記の条件が必要である。
（条件１）
平面視において、帯状コンタクトホールＣ３の領域内には負荷ＳＧＴ以外のＳｉ（本実施形態では６ａ、６ｃ、６ｄ、６ｆが対応する）はない。
（条件２）
帯状コンタクトホールＣ３が形成される帯状領域全体において、帯状コンタクトホールＣ３の上面から、底部までの全体に導体層である電源配線金属層Ｖｄｄが形成される。このため、平面視において、帯状コンタクトホールＣ３と交差する配線金属層（本実施形態ではワード配線金属層ＷＬが対応する）は、電源配線金属層Ｖｄｄとの電気的短絡を防ぐため、垂直方向において、帯状コンタクトホールＣ３より上部に形成されなければいけない。
（条件３）
平面視において、帯状コンタクトホールＣ３はＹ方向において隣接した他のＳＲＡＭセルに繋がって形成されてもよく、また分離されて形成されてもよい。しかし、平面視において、負荷ＳＧＴを形成するＳｉ柱（本実施形態ではＳｉ柱６ｂ、６ｃが対応する）間はＸ方向、Ｙ方向の両方において繋がっていなければいけない。
（条件４）
帯状コンタクトホールＣ３は、Ｓｉ柱の頂部に接続したＳＧＴのソース、またはドレインとなる不純物領域（本実施形態ではＰ+層３２ｂ、３２ｅが対応する）と、金属、合金などの配線導電層と、の接続のために形成される。
（条件１）
平面視において、帯状コンタクトホールＣ３の領域内には負荷ＳＧＴ以外のＳｉ（本実施形態では６ａ、６ｃ、６ｄ、６ｆが対応する）はない。
（条件２）
帯状コンタクトホールＣ３が形成される帯状領域全体において、帯状コンタクトホールＣ３の上面から、底部までの全体に導体層である電源配線金属層Ｖｄｄが形成される。このため、平面視において、帯状コンタクトホールＣ３と交差する配線金属層（本実施形態ではワード配線金属層ＷＬが対応する）は、電源配線金属層Ｖｄｄとの電気的短絡を防ぐため、垂直方向において、帯状コンタクトホールＣ３より上部に形成されなければいけない。
（条件３）
平面視において、帯状コンタクトホールＣ３はＹ方向において隣接した他のＳＲＡＭセルに繋がって形成されてもよく、また分離されて形成されてもよい。しかし、平面視において、負荷ＳＧＴを形成するＳｉ柱（本実施形態ではＳｉ柱６ｂ、６ｃが対応する）間はＸ方向、Ｙ方向の両方において繋がっていなければいけない。
（条件４）
帯状コンタクトホールＣ３は、Ｓｉ柱の頂部に接続したＳＧＴのソース、またはドレインとなる不純物領域（本実施形態ではＰ+層３２ｂ、３２ｅが対応する）と、金属、合金などの配線導電層と、の接続のために形成される。
第１実施形態の製造方法によれば、次のような特徴が得られる。
（特徴１）
従来、負荷ＳＧＴが形成される、Ｓｉ柱６ｂ、６ｅ上のそれぞれに独立したコンタクトホールが形成される。この２つのコンタクトホールの距離は、他の駆動ＳＧＴ、選択ＳＧＴのコンタクトでの距離と比べて一番近い。この場合、ＳＲＡＭセルの高集積化が進むと、この２つの独立したコンタクトホールを、１回のリソグラフィ法と、ＲＩＥエッチング法と、で形成することが難しくなる。このため、例えば、リソグラフィ法と、ＲＩＥエッチング法との工程を２回に分けて行う必要性が生じる。この場合、工程数の増加に伴うコスト増加の問題に加えて、２回のリソグラフィ工程間のマスク合わせマージンを組み込むための集積度の低下が問題になる。また、独立した、微細な隣接した２つのコンタクトホールを精度よく形成するための製造上の困難性が問題になる。これに対して、本実施形態では、平面視において、負荷ＳＧＴが形成される２つのＳｉ柱６ｂ、６ｅ上のＰ+層３２ｂ、３２ｅ、Ｗ層３３ｂ、３３ｅと、重なって帯状コンタクトホールＣ３が形成される。これにより、電源配線金属層Ｖｄｄと、Ｐ+層３２ｂ、３２ｅと、が帯状コンタクトホールＣ３を介して接続される。このように、本実施形態では、Ｓｉ柱６ｂ、６ｅ上に独立したコンタクトホールが形成されない。これにより、１回のリソグラフィ法と、ＲＩＥエッチング法と、によりコンタクトホールが形成されることによるコスト低減と、マスク合わせマージン問題がないことによる集積度の低下と、を防ぐことができる。そして、帯状コンタクトホールＣ３は、従来の２つの独立のコンタクトホールを形成する方法と比べて、広く形成できるので、パターン精度がよくできる利点がある。これにより、本実施形態により低コストで、高集積度、高精度のＳＧＴを用いたＳＲＡＭセルが形成される。
（特徴２）
帯状コンタクトホールＣ３に隣接して、コンタクトホールＣ４、Ｃ５が形成される。Ｓｉ柱６ｂ、６ｃとＳｉ柱６ｄ、６ｅが高密度に形成されると、帯状コンタクトホールＣ３と、コンタクトホールＣ４，Ｃ５の間隔が短くなり、電源配線金属層Ｖｄｄと、グランド配線金属層Ｖｓｓ１，Ｖｓｓ２間の電気的短絡が発生し易くなる。これに対して、本実施形態では、自己整合で形成したＳｉＯ2層２８ｂ、２８ｃ、２８ｄ、２８ｅを除去して形成した凹部３０Ｂ，３０Ｅ内に、Ｐ+層３２ｂ、３２ｄと、このＰ+層３２ｂ、３２ｄを覆って抵抗の低いＷ層３３ｂ、３３ｄが形成されている。これにより、平面視において、帯状コンタクトホールＣ３は、Ｗ層３３ｂ、３３ｄの一部に重なって形成されればよい。これにより、ＳＲＡＭセルの集積度を落とすことなく、帯状コンタクトホールＣ３と、コンタクトホールＣ４，Ｃ５を形成することができる。
（特徴１）
従来、負荷ＳＧＴが形成される、Ｓｉ柱６ｂ、６ｅ上のそれぞれに独立したコンタクトホールが形成される。この２つのコンタクトホールの距離は、他の駆動ＳＧＴ、選択ＳＧＴのコンタクトでの距離と比べて一番近い。この場合、ＳＲＡＭセルの高集積化が進むと、この２つの独立したコンタクトホールを、１回のリソグラフィ法と、ＲＩＥエッチング法と、で形成することが難しくなる。このため、例えば、リソグラフィ法と、ＲＩＥエッチング法との工程を２回に分けて行う必要性が生じる。この場合、工程数の増加に伴うコスト増加の問題に加えて、２回のリソグラフィ工程間のマスク合わせマージンを組み込むための集積度の低下が問題になる。また、独立した、微細な隣接した２つのコンタクトホールを精度よく形成するための製造上の困難性が問題になる。これに対して、本実施形態では、平面視において、負荷ＳＧＴが形成される２つのＳｉ柱６ｂ、６ｅ上のＰ+層３２ｂ、３２ｅ、Ｗ層３３ｂ、３３ｅと、重なって帯状コンタクトホールＣ３が形成される。これにより、電源配線金属層Ｖｄｄと、Ｐ+層３２ｂ、３２ｅと、が帯状コンタクトホールＣ３を介して接続される。このように、本実施形態では、Ｓｉ柱６ｂ、６ｅ上に独立したコンタクトホールが形成されない。これにより、１回のリソグラフィ法と、ＲＩＥエッチング法と、によりコンタクトホールが形成されることによるコスト低減と、マスク合わせマージン問題がないことによる集積度の低下と、を防ぐことができる。そして、帯状コンタクトホールＣ３は、従来の２つの独立のコンタクトホールを形成する方法と比べて、広く形成できるので、パターン精度がよくできる利点がある。これにより、本実施形態により低コストで、高集積度、高精度のＳＧＴを用いたＳＲＡＭセルが形成される。
（特徴２）
帯状コンタクトホールＣ３に隣接して、コンタクトホールＣ４、Ｃ５が形成される。Ｓｉ柱６ｂ、６ｃとＳｉ柱６ｄ、６ｅが高密度に形成されると、帯状コンタクトホールＣ３と、コンタクトホールＣ４，Ｃ５の間隔が短くなり、電源配線金属層Ｖｄｄと、グランド配線金属層Ｖｓｓ１，Ｖｓｓ２間の電気的短絡が発生し易くなる。これに対して、本実施形態では、自己整合で形成したＳｉＯ2層２８ｂ、２８ｃ、２８ｄ、２８ｅを除去して形成した凹部３０Ｂ，３０Ｅ内に、Ｐ+層３２ｂ、３２ｄと、このＰ+層３２ｂ、３２ｄを覆って抵抗の低いＷ層３３ｂ、３３ｄが形成されている。これにより、平面視において、帯状コンタクトホールＣ３は、Ｗ層３３ｂ、３３ｄの一部に重なって形成されればよい。これにより、ＳＲＡＭセルの集積度を落とすことなく、帯状コンタクトホールＣ３と、コンタクトホールＣ４，Ｃ５を形成することができる。
なお、本実施形態では、１つのＳＲＡＭセルを６個のＳＧＴよりなるＳＲＡＭセル形成について説明したが、６個以外のＳＧＴを用いたＳＲＡＭセルにおいても、上記条件をみたせば、同様な効果が得られる。また、複数のＳＧＴよりなるロジック素子形成において、ＳＧＴを形成する隣接した半導体柱の頂部に接続した不純物層同士を繋げる回路形成においても本実施形態の提供する製造方法が適用できる。これにより、ロジック回路の高集積化が図れる。
（第２実施形態）
以下、図２Ａ～図２Gを参照しながら、本発明の第２実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
以下、図２Ａ～図２Gを参照しながら、本発明の第２実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
図１Ａ～図１Ｑまでの工程を行う。そして、全体にレジスト層（図示せず）を被覆する。そして、リソグラフィ法を用いて、図２Ａに示すように、ＳｉＮ層４１、マスク材料層７ａ～７ｆ、ＳｉＯ2層２８ａ～２８ｆの上に、平面視において、Ｓｉ柱６ｂ、６ｅに重なった帯状窓を有するレジスト層４２を形成する。
次に、図２Ｂに示すように、レジスト層４２をマスクにして、ＳｉＮ層４１、マスク材料層７ｂ、７ｅ、ＳｉＯ2層２８ｂ、２８ｅを、その上面位置がＳｉ柱６ｂ、６ｅの頂部上面位置より下になるように、ＲＩＥ法によりエッチングして、凹部４３を形成する。なお、この凹部４３の底部はＳｉＮ層２７まで達してもよい。
次に、レジスト層４２を除去する。そして、図２Ｃに示すように、Ｓｉ柱６ｂ、６ｅ上のマスク材料層７ｂ、７ｅ、ＳｉＯ2層２８ｂ、２８ｅを除去して、凹部４３Ａを形成する。凹部４３Ａは、Ｙ方向に延びた矩形部と、Ｓｉ柱６ｂ、６ｅの頂部を囲んだ、除去したＳｉＯ2層２８ｂ、２８ｅ部分よりなる。
次に、全体にＡＬＤ法による薄いＳｉ層（図示せず）と、エピタキシャル結晶成長法によるアクセプタ不純物を含んだＰ+層（図示せず）を被覆する。そして、Ｐ+層、薄いＳｉ層を、その上面位置がＳｉＮ層４１の上面位置になるように研磨して、図２Ｄに示すように、薄いＳｉ層４５、Ｐ+層４６を形成する。
次に、図２Ｅに示すように薄いＳｉ層４５、Ｐ
+ 層４６の上部をエッチングしてＰ+層４６ｂを形成する。そして、ＣＶＤ法とＣＭＰ法を用いて、Ｐ+層４６ｂの上部にあり、且つその上面位置がＳｉＮ層４１の上面位置にあるマスク材料層４９ｂを形成する。そして、Ｓｉ柱６ａ、６ｃ、６ｄ、６ｆの頂部の外周部と上にあるマスク材料層７ａ、７ｃ、７ｄ、７ｆ、ＳｉＯ2層２８ａ、２８ｃ、２８ｄ、２８ｆを除去して、Ｓｉ柱６ａ、６ｃ、６ｄ、６ｆの頂部上に凹部４３Ａ、４３Ｃ，４３Ｄ，４３Ｅを形成する。なお、Ｐ+層４６ｂは、第１実施形態におけるように、選択エピタキシャル結晶成長法により形成してもよい。また、例えば分子線結晶成長法などの他の方法を用いて単結晶であるＰ+層４６ｂを形成してもよい。
次に、図２Ｆに示すように、Ｐ+層４６ｂと同じ方法を用いて、凹部４３Ａ、４３Ｃ，４３Ｄ，４３Ｅ内に、薄いＳｉ層４５ａ、４５ｃ（図示せず）、４５ｄ、４５ｅ（図示せず）と、ドナー不純物を含んだＮ+層４６ａ、４６ｃ、４６ｄ（図示せず）、４６ｅ（図示せず）を形成する。そして、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅ上に、その上面位置がＳｉＮ層４１の上面位置と同じになるマスク材料層４９ａ、４９ｃ、４９ｄ、４９ｅを形成する。
次に、マスク材料層４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅを除去する。そして、図２Ｇに示すように、ＣＶＤ法と、ＣＭＰ法を用いて、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅ、Ｐ+層４６ｂ、４６ｅ上にＷ層５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅを形成する。そして、全体にＳｉＯ2層５２を形成する。そして、リソグラフィ法と、ＲＩＥエッチング法と、を用いて、Ｗ層５０ｂ上のＳｉＯ2層５２を除去した帯状コンタクトホールＣ１０を形成する。そして、帯状コンタクトホールC１０を介して、Ｗ層５０ｂと繋がった帯状電源配線金属層ＶＤＤを形成する。そして、図１Ｔで示された工程を行うことにより、Ｐ層基板１上にＳＲＡＭセル回路が形成される。なお、Ｗ層５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅは、単層または複数層の他の金属、または合金による導体層より形成してもよい。
なお、第１実施形態と同じく、薄いＳｉ層の下の、Ｓｉ柱６ａ、６ｃ、６ｄ、６ｆの頂部には、ドナー不純物原子を含んだ不純物層と、Ｓｉ柱６ｂ、６ｅの頂部にはアクセプタ不純物原子を含んだ不純物層が形成されていてもよい。この不純物層は、薄いＳｉ層４５ａ～４５ｆの形成後に、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅからのアクセプタ不純物原子、及びドナー不純物原子の熱拡散により形成してもよい。また、この不純物層は、薄いＳｉ層４５ａ～４５ｆの形成前に、Ｓｉ柱６ａ～６ｆの頂部にアクセプタ不純物原子、及びドナー不純物原子を含ませて、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅを形成させてもよい。
第２実施形態の製造方法によれば、次のような特徴が得られる。
（特徴１）
第１実施形態では、Ｐ+層３２ｂ、３２ｅは、選択エピタキシャル結晶成長法により、Ｓｉ柱６ｂ、６ｅの頂部外周部の凹部３０Ｂ、３０Ｅの中に形成された。Ｓｉ柱６ｂ、６ｅの頂部と接するＰ+層３２ｂ、３２ｅは良い結晶性をもつことが求められる。この結晶性が良くないと、Ｐ+層３２ｂ、３２ｅによるダイオードの抵抗が大きくなる、またはリーク電流が大きくなる、または接合耐圧が低下するなどの問題を生じる。この結晶性を良くするには、結晶成長させる凹部３０B、３０Eの平面視における面積を広くすることが求められる。しかし、ＳＲＡＭセルの高密度化により、凹部３０B、３０Eの面積が小さくなるので、良い結晶性を有するＰ+層３２ｂ、３２ｅを形成することが難しくなる。これに対して、本実施形態では、エピタキシャル結晶成長させる凹部４３Ａの面積が、第１実施形態の凹部３０B、３０Eより大きいため、結晶性の良いＰ+層４６を形成することができる。これにより、ダイオード抵抗、リーク電流の低減と、高耐圧化が図れる。
（特徴２）
本実施形態では、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅが、Si柱６ａ～６ｆの頂部に対して、自己整合で同心円状に囲んだ不純物領域を含んでいる。これにより、隣接するＳｉ柱６ｂ、６ｃと、同じく隣接するＳｉ柱６ｄ、６ｅとの２つのＳｉ柱間距離を短くできる。これによりＳＲＡＭセルの高密度化が図れる。同じく、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅ上にあるＷ層５０ａ～５０ｅは、自己整合により形成された凹部４３Ａ～４３Ｅ内に形成されている。これにより、Ｗ層５０ｂ上と電源配線金属層ＶＤＤを接続するためのコンタクトホールＣ１０を、隣接するＳｉ柱６ａ、６ｃ、６ｄ、６ｆ上のＷ層５０ａ、５０ｃ、５０ｄ、５０ｅより離すことができる。これにより、ＳＲＡＭセルの高密度化が図れる。
（特徴１）
第１実施形態では、Ｐ+層３２ｂ、３２ｅは、選択エピタキシャル結晶成長法により、Ｓｉ柱６ｂ、６ｅの頂部外周部の凹部３０Ｂ、３０Ｅの中に形成された。Ｓｉ柱６ｂ、６ｅの頂部と接するＰ+層３２ｂ、３２ｅは良い結晶性をもつことが求められる。この結晶性が良くないと、Ｐ+層３２ｂ、３２ｅによるダイオードの抵抗が大きくなる、またはリーク電流が大きくなる、または接合耐圧が低下するなどの問題を生じる。この結晶性を良くするには、結晶成長させる凹部３０B、３０Eの平面視における面積を広くすることが求められる。しかし、ＳＲＡＭセルの高密度化により、凹部３０B、３０Eの面積が小さくなるので、良い結晶性を有するＰ+層３２ｂ、３２ｅを形成することが難しくなる。これに対して、本実施形態では、エピタキシャル結晶成長させる凹部４３Ａの面積が、第１実施形態の凹部３０B、３０Eより大きいため、結晶性の良いＰ+層４６を形成することができる。これにより、ダイオード抵抗、リーク電流の低減と、高耐圧化が図れる。
（特徴２）
本実施形態では、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅが、Si柱６ａ～６ｆの頂部に対して、自己整合で同心円状に囲んだ不純物領域を含んでいる。これにより、隣接するＳｉ柱６ｂ、６ｃと、同じく隣接するＳｉ柱６ｄ、６ｅとの２つのＳｉ柱間距離を短くできる。これによりＳＲＡＭセルの高密度化が図れる。同じく、Ｐ+層４６ｂ、Ｎ+層４６ａ、４６ｃ、４６ｄ、４６ｅ上にあるＷ層５０ａ～５０ｅは、自己整合により形成された凹部４３Ａ～４３Ｅ内に形成されている。これにより、Ｗ層５０ｂ上と電源配線金属層ＶＤＤを接続するためのコンタクトホールＣ１０を、隣接するＳｉ柱６ａ、６ｃ、６ｄ、６ｆ上のＷ層５０ａ、５０ｃ、５０ｄ、５０ｅより離すことができる。これにより、ＳＲＡＭセルの高密度化が図れる。
（第３実施形態）
以下、図３Ａ～図３Ｃを参照しながら、本発明の第３実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
以下、図３Ａ～図３Ｃを参照しながら、本発明の第３実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
図３Ａに示すように、Ｐ層基板１上に、Ｎ層２Ａ、Ｎ+層３Ａａ、３Ａｂ、Ｐ+層４ＡａよりなるＳｉ柱台５５ａと、Ｎ層２Ｂ、Ｎ+層３Ｂａ（図示せず）、３Ｂｂ（図示せず）、Ｐ+層４ＢａよりなるＳｉ柱台５５ｂが形成される。そして、Ｓｉ柱台５５ａ、５５ｂ上に、Ｓｉ柱６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ、６Ｆが形成される。Ｓｉ柱６Ｂ、６Ｅの中心を結ぶ直線はＹ方向に沿っている。同様に、Ｓｉ柱６Ａ，６Ｄの中心を結ぶ直線と、Ｓｉ柱６Ｃ、６Ｆの中心を結ぶ直線も、Ｙ方向に沿っている。そして、Ｓｉ柱６Ａ～６Ｆの底部外周部に、ＳｉＯ2層２２ａが形成される。そして、全体を覆ってＡＬＤ法によりゲートＨｆＯ
2 層２３ａが形成される。そして、Ｓｉ柱６Ａを囲むＨｆＯ
2 層２３ａを囲みゲートＴｉＮ層２４Ａが形成される。 同時に、Ｓｉ柱６Ｂ、６Ｃを囲むＨｆＯ
2 層２３ａを囲みゲートＴｉＮ層２４Ｂが形成される。同時に、Ｓｉ柱６Ｄ、６Ｅを囲むＨｆＯ
2 層２３ａを囲みゲートＴｉＮ層２４Ｃが形成される。同時に、Ｓｉ柱６Ｆを囲むＨｆＯ
2 層２３ａを囲みゲートＴｉＮ層２４Ｄ（図示せず）が形成される。そして、ゲートＴｉＮ層２４Ａ，２４Ｂ，２４Ｃ，２４Ｄを囲み、ＳｉＯ2層２５ａを形成する。そして、ＳｉＯ2層２５ａに形成したコンタクトホールＣａを介して、ＴｉＮ層２４Ｃと、Ｎ+層３Ａａと、Ｐ+層４Ａａと、に接続し、且つ上面位置がＴｉＮ層２４Ａ～２４Ｄ上面位置より低いＷ層２６ａを形成する。同時に、ＳｉＯ2層２５ａに形成したコンタクトホールＣｂを介して、ＴｉＮ層２４Ｂと、Ｎ+層３Ｂｂと、Ｐ+層４Ｂａと、に接続し、且つ上面位置がＴｉＮ層２４Ａ～２４Ｄ上面位置より低いＷ層２６ｂを形成する。そして、Ｓｉ柱６Ａ～６Ｆの頂部の外周部にあって、ゲートＴｉＮ層２４Ａ～２４Ｄの上端上にＳｉＮ層２７ａを形成する。そして、Ｓｉ柱６Ａ、６Ｃ、６Ｄ，６Ｆの頂部にＮ+層４６ａ、４６ｃ、４６ｄ（図示せず）、４６ｆ（図示せず）と、Ｐ+層４６ｂと、を形成する。そして、選択エピタキシャル結晶成長法により、Ｎ+層４７ａ、４７ｃ、４７ｄ（図示せず）、４７ｆ（図示せず）と、Ｐ+層４７ｂ、４７ｅと、を形成する。
次に、図３Ｂに示すように、全体にＳｉＯ2層４９を形成する。そして、リソグラフィ法と、ＲＩＥエッチングと、により、底部位置がＰ+層４７ｂ、４７ｅの上面位置より下にあり、且つ、平面視において、Ｓｉ柱６Ｂ、６Ｅと重なりＹ方向に伸延した帯状コンタクトホールＣｃを形成する。そして、コンタクトホールＣｃを介して、Ｐ+層４７ｂ、４７ｅと接続した電源配線金属層Ｖｄｄを形成する。
次に、図３Ｃに示すように、全体を覆って上表面が平坦なＳｉＯ2層５０を形成する。そして、Ｎ+層４７ａ上に形成したコンタクトホールＣｄを介して、グランド配線金属層Ｖｓｓ１を形成する。同時に、Ｎ+層４７ｆ上に形成したコンタクトホールＣｅを介して、グランド配線金属層Ｖｓｓ２を形成する。そして、全体を覆って上表面が平坦なＳｉＯ2層５１を形成する。そして、ＴｉＮ層２４Ａ、２４Ｄ上に形成したコンタクトホールＣｆ、Ｃｇを介して、ワード配線金属層ＷＬを形成する。そして、全体を覆って上表面が平坦なＳｉＯ2層５２を形成する。そして、Ｎ+層４７ｃ、４７ｄ上に形成したコンタクトホールＣｈ，Ｃｉを介して，ビット出力配線金属層ＢＬと、反転ビット出力配線金属層ＲＢＬと、を形成する。これにより、Ｐ層基板１上にＳＲＡＭセル回路が形成される。
第３実施形態の製造方法によれば、次のような特徴が得られる。
第１実施形態ではＳｉ柱６ｂと、６ｅとが、Ｘ方向において、ずれて形成されている。これに対して、本実施形態では、Ｓｉ柱６Ｃ、６Ｅの中心は、Ｙ方向に延びた１つの線上にある。
本実施形態でのＳｉ柱６Ａ～６ＦのＳＲＡＭセル内での配置が、第１実施形態でのＳｉ柱６ａ～６ｆとの配置と異なるが、本実施形態は第１実施形態と同じ特徴を有する。本実施形態では、平面視において、負荷ＳＧＴが形成される２つのＳｉ柱６Ｂ、６Ｅ上のＰ+層４７ｂ、４７ｅと、重なって帯状コンタクトホールＣｃが形成される。これにより、電源配線金属層Ｖｄｄと、Ｐ+層４７ｂ、４７ｅと、が帯状コンタクトホールＣｃを介して接続される。このように、本実施形態では、Ｓｉ柱６Ｂ、６Ｅ上に独立したコンタクトホールが形成されない。これにより、１回のリソグラフィ法と、ＲＩＥエッチング法と、によりコンタクトホールが形成されることによるコスト低減と、マスク合わせマージン問題がないことによる集積度の低下と、を防ぐことができる。そして、帯状コンタクトホールＣｃは、従来の２つの独立のコンタクトホールを形成する方法と比べて、広く形成できるので、パターン精度がよくできる利点がある。これにより、本実施形態により底コストで、高集積度、高精度のＳＧＴを用いたＳＲＡＭセルが形成される。
第１実施形態ではＳｉ柱６ｂと、６ｅとが、Ｘ方向において、ずれて形成されている。これに対して、本実施形態では、Ｓｉ柱６Ｃ、６Ｅの中心は、Ｙ方向に延びた１つの線上にある。
本実施形態でのＳｉ柱６Ａ～６ＦのＳＲＡＭセル内での配置が、第１実施形態でのＳｉ柱６ａ～６ｆとの配置と異なるが、本実施形態は第１実施形態と同じ特徴を有する。本実施形態では、平面視において、負荷ＳＧＴが形成される２つのＳｉ柱６Ｂ、６Ｅ上のＰ+層４７ｂ、４７ｅと、重なって帯状コンタクトホールＣｃが形成される。これにより、電源配線金属層Ｖｄｄと、Ｐ+層４７ｂ、４７ｅと、が帯状コンタクトホールＣｃを介して接続される。このように、本実施形態では、Ｓｉ柱６Ｂ、６Ｅ上に独立したコンタクトホールが形成されない。これにより、１回のリソグラフィ法と、ＲＩＥエッチング法と、によりコンタクトホールが形成されることによるコスト低減と、マスク合わせマージン問題がないことによる集積度の低下と、を防ぐことができる。そして、帯状コンタクトホールＣｃは、従来の２つの独立のコンタクトホールを形成する方法と比べて、広く形成できるので、パターン精度がよくできる利点がある。これにより、本実施形態により底コストで、高集積度、高精度のＳＧＴを用いたＳＲＡＭセルが形成される。
（第４実施形態）
以下、図４を参照しながら、本発明の第４実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
以下、図４を参照しながら、本発明の第４実施形態に係る、ＳＧＴを有するＳＲＡＭセル回路の製造方法について説明する。（ａ）は平面図、（ｂ）は（ａ）のＸ－Ｘ’線に沿う断面構造図、（ｃ）は（ａ）のＹ－Ｙ’線に沿う断面構造図を示す。
図４に示すように、図２Ｇに示した、コンタクトホールＣ１０と、電源配線金属層ＶＤＤが形成されない。Ｗ層５０ｂが電源配線金属層ＶＤＤとなっている。
第４実施形態の製造方法によれば、コンタクトホールＣ１０と、図２Ｇにおける電源配線金属層ＶＤＤの形成工程がないので、製造の簡易化が図れる。
なお、本発明に係る実施形態では、１つの半導体柱に１個のＳＧＴを形成したが、２個以上を形成する回路形成においても、本発明を適用できる。
なお、第１実施形態では、Ｓｉ柱６ａ～６ｆを形成したが、ほかの半導体材料よりなる半導体柱であってもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態における、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅは、ドナー、またはアクセプタ不純物を含んだＳｉ、または他の半導体材料層より形成されてもよい。また、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆと、Ｐ+層３２ｂ、３２ｅと、は異なる半導体材料層より形成されてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態では、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅは、選択エピタキシャル結晶成長法を用いて形成した。ＣＤＥ（Chemical Dry Etching）と通常のエピタキシャル結晶成長とを繰り返して、凹部３０Ａ～３０Ｆ内のＳｉ柱６ａ～６ｆの頂部上にＮ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅを形成する方法を含め、他の方法によりＮ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅを選択的に形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態における、Ｓｉ柱６ａ～６ｆの外周部のＳｉＮ層２７と、露出したＳｉ柱６ａ～６ｆの頂部、マスク材料層７ａ～７ｆの側面に形成したＳｉＯ2層２８ａ～２８ｆと、ＳｉＯ2層２８ａ～２８ｆを囲んだＳｉＮ層２９とは、本発明の目的に合う材料であれば、単層または複数層よりなる有機材料または無機材料を含む他の材料層を用いてもよい。また、Ｓｉ柱６ａ～６ｆの外周部のＳｉＮ層２７は、Ｓｉ柱６ａ～６ｆの外周部全体に形成されなくても、少なくともゲートＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄ上に形成されていればよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、マスク材料層７はＳｉＯ2層、酸化アルミニウム（Ａｌ2Ｏ3、以後ＡｌＯと称する）層、ＳｉＯ2層より形成した。マスク材料層７は、本発明の目的に合う材料であれば、単層または複数層よりなる有機材料または無機材料を含む他の材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、図１Ｃ、図１Ｄに示したように、全体に、ＡＬＤ法により形成した帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを帯状ＳｉＧｅ層８ａ、８ｂの両側に形成した。帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂと、帯状ＳｉＧｅ層８ａ、８ｂと、は本発明の目的に合う材料であれば、単層または複数層よりなる有機材料または無機材料を含む他の材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、図１Ａ～図１Ｇにおいて述べたように、Ｙ方向に伸延した帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂ、に直交して、Ｘ方向に伸延した帯状マスク材料層１７ａ、１７ｂを、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成したのと同様な方法により形成した。これにより、Ｘ方向、Ｙ方向共に、高精度で、且つ高密度に、Ｓｉ柱６ａ～６ｆが形成される。そして、本実施形態の説明では、帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成した後に、帯状マスク材料層１７ａ、１７ｂを形成した。これに対して、帯状マスク材料層１７ａ、１７ｂを形成した後に、帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ、帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成する工程でも、同じく高精度で、且つ高密度にＳｉ柱６ａ～６ｆを形成することができる。また、設計において、Ｙ方向に余裕がある場合は、本方法を用いないで、リソグラフィ法とＲＩＥエッチング法により、直接に帯状マスク材料層１７ａ、１７ｂを形成してもよい。また、Ｘ方向に余裕がある場合は、本方法を用いないで、リソグラフィ法とＲＩＥエッチング法により、直接に帯状ＳｉＮ層１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂを形成してもよい。また、ＳＲＡＭセル性能を満足することができれば、Ｘ方向に伸延した帯状マスク材料層１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂ、帯状マスク材料層１７ａ、１７ｂを、ＳＡＤＰ（Self Aligned Double Patterning、例えば非特許文献２を参照）、ＳＡＱＰ（Self Aligned Quadruple Patterning、例えば非特許文献２を参照）を用いて形成しても良い。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、図１Ｈ、図１Ｉで説明したように、矩形状のマスク材料層１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ、１９ｈを頂部に有するＳｉＮ柱２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ、２０ｈを形成した後に、矩形状のマスク材料層１９ｂ、１９ｇ、ＳｉＮ柱２０ｂ、２０ｇを除去した。こにより、平面視において、図１で示したコンタクトホールＣ１、Ｃ２のある領域にＳｉ柱がないコンタクトホールＣ１、Ｃ２形成領域を形成した。これに対し、コンタクトホールＣ１、Ｃ２形成領域にＳｉ柱を形成した後に、これらＳｉ柱を除去して、コンタクトホールＣ１、Ｃ２形成領域を形成してもよい。また、帯状マスク材料層１７ａ、１７ｂを形成した後に、コンタクトホールＣ１、Ｃ２形成領域の帯状マスク材料層１７ａ、１７ｂを除去する工程を行うことにより、コンタクトホールＣ１、Ｃ２のある領域にＳｉ柱を形成させない方法により、コンタクトホールＣ１、Ｃ２形成領域を形成してもよい。上記のように、第１実施形態で説明した方法以外にもある。これ以外の方法によって、コンタクトホールＣ１，Ｃ２形成領域を作ってもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、図１Ｔに示すように、Ｓｉ柱６ａ～６ｆの下部に、ＳＧＴのソースまたはドレインとなるＮ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂがＮ層２ａ、２ｂ上で、繋がって形成された。これに対し、Ｎ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂを、Ｓｉ柱６ａ～６ｆの底部に形成して、かつＮ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂ間を金属層、合金層を介して繋げてもよい。また、Ｎ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂは、Ｓｉ柱６ａ～６ｆの底部側面に接続して形成してもよい。上記のように、ＳＧＴのソース、またはドレインとなるＮ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂは、Ｓｉ柱６ａ～６ｆの底部の内部、または側面外側に接して、その外周に形成されていてもよく、そして、各々が他の導体材料で電気的に繋がっていてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、帯状マスク材料層９ａ、９ｂ、１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂのそれぞれの上表面と、底部の垂直方向における位置が、同じのように形成したが、本発明の目的に合うならば、それぞれの上表面と、底部の位置が垂直方向で異なっていてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、帯状マスク材料層９ａ、９ｂ、１２ａａ、１２ａｂ、１２ｂａ、１２ｂｂの厚さ、及び形状は、ＣＭＰによる研磨、及びＲＩＥエッチング、洗浄により変化する。この変化は、本発明の目的に合う程度の内であれば、問題ない。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態における、各種配線金属層３４ａ、３４ｂ、ＷＬ、Ｖｄｄ、Ｖｓｓ、ＢＬ、ＲＢＬの材料は、金属だけでなく、合金、アクセプタ、またはドナー不純物を多く含んだ半導体層などの導電材料層であってもよく、そして、それらを単層、または複数層組み合わせて構成させてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態では、図１Ｊに示したように、ゲート金属層として、ＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄを用いた。このＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄは、本発明の目的に合う材料であれば、単層または複数層よりなる材料層を用いることができる。ＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄは、少なくとも所望の仕事関数を持つ、単層または複数層の金属層などの導体層より形成できる。この外側に、たとえばＷ層などの他の導電層を形成してもよい。この場合、Ｗ層はゲート金属層を繋げる金属配線層の役割を行う。Ｗ層以外に単層、または複数層の金属層を用いても良い。また、ゲート絶縁層として、ＨｆＯ
2 層２３を用いが、それぞれを単層または複数層よりなる他の材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。
第１実施形態において、Ｓｉ柱６ａ～６ｆの平面視における形状は、円形状であった。そして、Ｓｉ柱６ａ～６ｆの一部または全ての平面視における形状は、円形、楕円、一方向に長く伸びた形状などの形状が容易に形成できる。そして、ＳＲＡＭセル領域から離れて形成されるロジック回路領域においても、ロジック回路設計に応じて、ロジック回路領域に、平面視形状の異なるＳｉ柱が混在して形成することができる。これらのこのことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態において、Ｓｉ柱６ａ～６ｆの底部に接続してＮ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂを形成した。Ｎ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ+層４ａａ、４ｂｂ上面に金属、シリサイドなどの合金層を形成してもよい。また、Ｓｉ柱６ａ～６ｆの底部の外周に例えばエピタキシャル結晶成長法により形成したドナー、またはアクセプタ不純物原子を含んだＰ+層、またはＮ+層を形成してＳＧＴのソース、またはドレイン不純物領域を形成してもよい。この場合、エピタキシャル結晶成長法で形成されたＮ+層またはＰ+層に接したＳｉ柱内部にＮ+層またはＰ+層が形成されていても、いなくてもよい。または、これらＰ+層、Ｎ+層に接して、そして伸延した金属層、または合金層を設けても良い。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態では、Ｐ層基板１上にＳＧＴを形成したが、Ｐ層基板１の代わりにＳＯＩ（Silicon On Insulator）基板を用いても良い。または、基板としての役割を行うものであれば他の材料基板を用いてもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態では、Ｓｉ柱６ａ～６ｆの上下に、同じ極性の導電性を有するＮ+層３ａａ、３ａｂ、３ｂａ、３ｂｂ、Ｐ
+層４４ｂ、とＮ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅを用いて、ソース、ドレインを構成するＳＧＴについて説明したが、極性が異なるソース、ドレインを有するトンネル型ＳＧＴに対しても、本発明が適用できる。このことは、本発明に係るその他の実施形態においても同様である。
また、第１実施形態では、ゲートＨｆＯ
2 層２３、ゲートＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄを形成した後に、Ｎ+層４３ａ，４３ｃ，４３ｄ，４３ｅ、４３ｆ、４４ａ、４４ｃ、４４ｄ、４４ｅ、４４ｆ、４４ｈ、Ｐ+層４３ｂ、４３ｇ、４４ｂ、４４ｇを形成した。これに対し、Ｎ+層３２ａ、３２ｃ、３２ｄ、３２ｆ、Ｐ+層３２ｂ、３２ｅを形成した後に、ゲートＨｆＯ
2 層２３、ゲートＴｉＮ層２４ａ、２４ｂ、２４ｃ、２４ｄを形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第２実施形態において、ＡＬＤ法による薄いＳｉ層４５と、エピタキシャル結晶成長法によるアクセプタ不純物を含んだＰ+層４６を形成した。薄いＳｉ層４５は、結晶性のよいＰ+層４６を得るための材料層である。結晶性のよいＰ+層４６を得るための材料層であれば、他の単層または複数層の材料層であってもよい。
また、縦型ＮＡＮＤ型フラッシュメモリ回路では、半導体柱をチャネルにして、この半導体柱を囲んだトンネル酸化層、電荷蓄積層、層間絶縁層、制御導体層から構成されるメモリセルが複数段、垂直方向に形成される。これらメモリセルの両端の半導体柱には、ソースに対応するソース線不純物層と、ドレインに対応するビット線不純物層がある。また、１つのメモリセルに対して、その両側のメモリセルの一方がソースならば、他方がドレインの役割を行う。このように、縦型ＮＡＮＤ型フラッシュメモリ回路はＳＧＴ回路の１つである。従って、本発明はＮＡＮＤ型フラッシュメモリ回路との混在回路に対しても適用することができる。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
本発明に係る、柱状半導体装置と、その製造方法によれば、高密度の柱状半導体装置が得られる。
１ Ｐ層基板
２、２ａ、２ｂ、２Ａ、２Ｂ Ｎ層
３、３ａａ、３ａｂ、３ｂａ、３ｂｂ、３Ａａ，３Ａｂ、３Ｂａ、３Ｂｂ、３２ａ、３２ｃ、３２ｄ、３２ｆ、３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ、４６ａ、４６ｃ、４６ｄ、４６ｅ、４７ａ、４７ｃ、４７ｄ、４７ｅ Ｎ+層
４ａ、４ｂ、４ａａ、４ｂｂ、４Ａａ、４Ｂａ，３２ｂ、３２ｅ、３２Ｂ、３２Ｅ、４０ｂ、４６、４６ｂ、４７ｂ、４７ｅ Ｐ+層
６ ｉ層
７、１０、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ マスク材料層
９ａ、９ｂ、１０ａ、１０ｂ、１２ａａ、１２ａｂ、１２ｂｂ、１７ａ、１７ｂ 帯状マスク材料層
１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ、１９ｈ 矩形状のマスク材料層
８ ＳｉＧｅ層
８ａ、８ｂ 帯状ＳｉＧｅ層
１３ａ、１３ｂ、１３ｃ、１６、２７、２７ａ、２９、３５ａ、３５ｂ、４１ ＳｉＮ層
１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂ 帯状ＳｉＮ層
８ａ、８ｂ 帯状ＳｉＧｅ層
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ Ｓｉ柱
１５、２２、２２ａ、２５、２５ａ、２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆ、３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、３１ｆ、３７、３８、３９、４０、４９、５０、５１、５２ ＳｉＯ2層
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ、２０ｈ ＳｉＮ柱
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ，３０Ｅ、３０Ｆ、４３、４３Ａ 凹部
２３、２３ａ ＨｆＯ２層
２４ａ、２４ｂ、２４ｃ、２４ｄ、２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ ＴｉＮ層
３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆ、３４ａ、３４ｂ、５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ Ｗ層
２１ａ、２１ｂ、５５ａ、５５ｂ Ｓｉ柱台
４２ レジスト層
４５ Ｓｉ層
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０、Ｃａ、Ｃｂ，Ｃｃ，Ｃｄ，Ｃｅ、Ｃｆ，Ｃｇ，Ｃｈ コンタクトホール
ＷＬ ワード配線金属層
ＢＬ ビット出力配線金属層
ＲＢＬ 反転ビット出力配線金属層
Ｖｓｓ１，Ｖｓｓ２ グランド配線金属層
Ｖｄｄ、ＶＤＤ 電源配線金属層
ＸＣ１、ＸＣ２ 接続配線金属層
２、２ａ、２ｂ、２Ａ、２Ｂ Ｎ層
３、３ａａ、３ａｂ、３ｂａ、３ｂｂ、３Ａａ，３Ａｂ、３Ｂａ、３Ｂｂ、３２ａ、３２ｃ、３２ｄ、３２ｆ、３２Ａ、３２Ｃ、３２Ｄ、３２Ｆ、４６ａ、４６ｃ、４６ｄ、４６ｅ、４７ａ、４７ｃ、４７ｄ、４７ｅ Ｎ+層
４ａ、４ｂ、４ａａ、４ｂｂ、４Ａａ、４Ｂａ，３２ｂ、３２ｅ、３２Ｂ、３２Ｅ、４０ｂ、４６、４６ｂ、４７ｂ、４７ｅ Ｐ+層
６ ｉ層
７、１０、７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ、４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ マスク材料層
９ａ、９ｂ、１０ａ、１０ｂ、１２ａａ、１２ａｂ、１２ｂｂ、１７ａ、１７ｂ 帯状マスク材料層
１９ａ、１９ｂ、１９ｃ、１９ｄ、１９ｅ、１９ｆ、１９ｇ、１９ｈ 矩形状のマスク材料層
８ ＳｉＧｅ層
８ａ、８ｂ 帯状ＳｉＧｅ層
１３ａ、１３ｂ、１３ｃ、１６、２７、２７ａ、２９、３５ａ、３５ｂ、４１ ＳｉＮ層
１３ａａ、１３ａｂ、１３ｂａ、１３ｂｂ 帯状ＳｉＮ層
８ａ、８ｂ 帯状ＳｉＧｅ層
６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ、６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ Ｓｉ柱
１５、２２、２２ａ、２５、２５ａ、２８ａ、２８ｂ、２８ｃ、２８ｄ、２８ｅ、２８ｆ、３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅ、３１ｆ、３７、３８、３９、４０、４９、５０、５１、５２ ＳｉＯ2層
２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｆ、２０ｇ、２０ｈ ＳｉＮ柱
３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｆ、３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ，３０Ｅ、３０Ｆ、４３、４３Ａ 凹部
２３、２３ａ ＨｆＯ２層
２４ａ、２４ｂ、２４ｃ、２４ｄ、２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ ＴｉＮ層
３３ａ、３３ｂ、３３ｃ、３３ｄ、３３ｅ、３３ｆ、３４ａ、３４ｂ、５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ Ｗ層
２１ａ、２１ｂ、５５ａ、５５ｂ Ｓｉ柱台
４２ レジスト層
４５ Ｓｉ層
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０、Ｃａ、Ｃｂ，Ｃｃ，Ｃｄ，Ｃｅ、Ｃｆ，Ｃｇ，Ｃｈ コンタクトホール
ＷＬ ワード配線金属層
ＢＬ ビット出力配線金属層
ＲＢＬ 反転ビット出力配線金属層
Ｖｓｓ１，Ｖｓｓ２ グランド配線金属層
Ｖｄｄ、ＶＤＤ 電源配線金属層
ＸＣ１、ＸＣ２ 接続配線金属層
Claims (8)
- 基板上に垂直方向に立った複数の半導体柱と、前記半導体柱を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層と、を有するＳＧＴ（Surrounding Gate Transistor）よりなるＳＲＡＭ（Static Random Access Memory）セル回路の形成工程において、
前記ＳＧＴを形成する、その頂部に第１のマスク材料層を有する第１の半導体柱と、前記第１の半導体柱に隣接し、その頂部に第２のマスク材料層を有する第２の半導体柱と、を前記半導体柱として形成する工程と、
前記ゲート導体層上面より上にあって、前記第１の半導体柱と、前記第２の半導体柱と、の頂部外周部に、第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層上にあって、且つ前記第１の半導体柱の頂部と前記第１のマスク材料層と、の側面を囲んだ第１の材料層と、前記第２の半導体柱の頂部と、前記第２のマスク材料層と、の側面を囲んだ第２の材料層と、を形成する工程と、
前記第１の材料層と、前記第２の材料層と、の側面に接した外周部に、第２の層間絶縁層を形成する工程と、
前記第１のマスク材料層と、前記第２のマスク材料層と、前記第１の材料層と、前記第２の材料層と、を除去して、前記第１の半導体柱の頂部を囲んだ第１の凹部と、前記第２の半導体柱の頂部を囲んだ第２の凹部を形成する工程と、
前記第１の半導体柱の頂部を囲み、且つ前記第１の凹部内に、第１の不純物層を形成する工程と、前記第２の半導体柱の頂部を囲み、且つ前記第２の凹部内に第２の不純物層を形成する工程と、
前記第１の不純物層上にあり、且つ前記第１の凹部内に、第１の導体層を形成する工程と、前記第２の不純物層上にあり、且つ前記第２の凹部内に、第２の導体層を、形成する工程と、
前記第１の導体層と、前記第２の導体層と、前記第２の層間絶縁層と、の上に第３の層間絶縁層を形成する工程と、
前記第３の層間絶縁層に、前記第１の導体層と、前記第２の導体層と、の一部領域と重なって接した第１の帯状コンタクトホールを形成する工程と、
前記第１の帯状コンタクトホールを埋めて、前記第１の導体層と、前記第２の導体層と、に接続した第１の配線導体層を形成する工程と、を有し、
平面視において、前記第１の帯状コンタクトホールと重なる領域に、前記第１の半導体柱と、前記第２の半導体柱と、は別の前記半導体柱がなく、前記第１の不純物層と、前記第２の不純物層は、ＳＲＡＭセル回路における負荷用ＳＧＴの不純物層である、
ことを特徴とした柱状半導体装置の製造方法。 - 前記第１の導体層と、前記第２の導体層とが、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層より形成される、
ことを特徴とした請求項１に記載の柱状半導体装置の製造方法。 - 前記第１の不純物層と、前記第２の不純物層と、をエピタキシャル結晶成長により形成する、
ことを特徴とした請求項１に記載の柱状半導体装置の製造方法。 - 前記第２の層間絶縁層を形成した後に、平面視において、前記第１のマスク材料層と、前記第１の材料層と、の一部領域と、前記第２のマスク材料層と、前記第２の材料層と、の一部領域と、に重なり、かつ繋がって開口した第３のマスク材料層を形成する工程と、
前記第３のマスク材料層をマスクにして、前記第１のマスク材料層と、前記第１の材料層と、前記第２のマスク材料層と、前記第２の材料層と、前記第２の層間絶縁層と、をエッチングする工程と、
残存した前記第１のマスク材料層と、前記第２のマスク材料層と、前記第１の材料層と、前記第２の材料層と、を除去して、第３の凹部を形成する工程と、
前記第３の凹部内にあって、且つ第１の半導体柱と、前記第２の半導体柱と、の頂部を覆って、前記第１の不純物層と、前記第２の不純物層と、を含み、且つ繋がった第３の不純物層を形成する工程と、
前記第３の不純物層と、の上にあって、且つ前記第３の凹部内に第３の導体層を形成する工程と、
前記第３の導体層上に前記第１の帯状コンタクトホールを形成する工程と、を有し、
平面視において、前記第３の導体層の内側に、前記第１の帯状コンタクトホールが形成されている、
ことを特徴とした請求項１に記載の柱状半導体装置の製造方法。 - 前記第３の凹部内の上面に単結晶半導体薄膜層を形成する工程と、
続けて、前記第３の凹部に前記第３の不純物層と、前記第３の導体層と、を形成する工程と、を有する、
ことを特徴とした請求項４に記載の柱状半導体装置の製造方法。 - 基板上に垂直方向に立った第１の半導体柱と、
前記第１の半導体柱に隣接して立った第２の半導体柱と、
その上面位置が前記第１の半導体柱と、前記第２の半導体柱と、の頂上面より下方にあり、且つ前記第１の半導体柱と、前記第２の半導体柱と、を囲んだゲート絶縁層と、前記ゲート絶縁層を囲んだゲート導体層、とを有するＳＧＴ（Surrounding Gate Transistor）よりなるＳＲＡＭ（Static Random Access Memory）セル回路において、
前記ゲート導体層上にある第１の層間絶縁層と、
前記第１の半導体柱頂部を覆い、且つ、平面視においてその外周が前記第１の半導体柱の外周と等幅に離れている第１の不純物層と、前記第２の半導体柱頂部を覆い、且つ、平面視においてその外周が前記第２の半導体柱の外周と等幅に離れている第２の不純物層と、
前記第１の不純物層上にある第１の導体層と、前記第２の不純物層上にある第２の導体層と、
前記第１の不純物層と、前記第２の不純物層と、前記第１の導体層と、前記第２の導体層と、の外周部にある第２の層間絶縁層と、
前記第２の層間絶縁層に、前記第１の導体層と、前記第２の導体層と、の一部に接続し、且つ平面視において、前記第１の導体層と、前記第２の導体層と、の間で繋がった第１の帯状コンタクトホールと、
前記第１の帯状コンタクトホールを埋めて、前記第１の導体層と、前記第２の導体層と、接続した第１の配線導体層と、を有し、
平面視において、前記第１の帯状コンタクトホールと重なる領域に、前記第１の半導体柱と、前記第２の半導体柱と、は別の前記半導体柱がなく、前記第１の不純物層と、前記第２の不純物層は、前記ＳＲＡＭセル回路における負荷用ＳＧＴの不純物層であり、
且つ、平面視において、前記第１の導体層と、前記第２の導体層と、の一部領域が前記第１の帯状コンタクトホールより外側に突き出している、
ことを特徴とした柱状半導体装置。 - 前記第１の不純物層と、前記第２の不純物層と、に繋がり、同一面上に伸延した領域を有して、且つ前記第１の不純物層と、前記第２の不純物層と、を含んだ、第３の不純物層と、
前記第３の不純物層の上にある第３の導体層と、を有し、
平面視において、前記第１の帯状コンタクトホールが、前記第３の不純物層の内側にある、
ことを特徴とした請求項６に記載の柱状半導体装置。 - 前記第１の導体層と、前記第２の導体層とが、金属、合金、ドナーまたはアクセプタ不純物原子を多く含んだ半導体層の単層または複数層よりなる、
ことを特徴とした請求項６に記載の柱状半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2019/027541 WO2021005789A1 (ja) | 2019-07-11 | 2019-07-11 | 柱状半導体装置と、その製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2021005789A1 JPWO2021005789A1 (ja) | 2021-01-14 |
| JPWO2021005789A5 JPWO2021005789A5 (ja) | 2022-05-10 |
| JP7369471B2 true JP7369471B2 (ja) | 2023-10-26 |
Family
ID=74114461
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021530457A Active JP7369471B2 (ja) | 2019-07-11 | 2019-07-11 | 柱状半導体装置と、その製造方法 |
| JP2021530488A Active JP7357387B2 (ja) | 2019-07-11 | 2020-03-19 | 柱状半導体装置と、その製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021530488A Active JP7357387B2 (ja) | 2019-07-11 | 2020-03-19 | 柱状半導体装置と、その製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US12127385B2 (ja) |
| JP (2) | JP7369471B2 (ja) |
| KR (2) | KR20220034051A (ja) |
| CN (2) | CN114127916A (ja) |
| TW (2) | TWI742750B (ja) |
| WO (2) | WO2021005789A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022234655A1 (ja) * | 2021-05-07 | 2022-11-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体の製造方法 |
| JP7572088B2 (ja) * | 2021-09-06 | 2024-10-23 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体素子を用いたメモリ装置 |
| JP2023128046A (ja) * | 2022-03-02 | 2023-09-14 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| WO2024116244A1 (ja) * | 2022-11-28 | 2024-06-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | メモリ素子を有した半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096465A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| JP2013069770A (ja) | 2011-09-21 | 2013-04-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2016021590A (ja) | 1998-05-01 | 2016-02-04 | ソニー株式会社 | 半導体記憶装置 |
| WO2017208486A1 (ja) | 2015-04-06 | 2017-12-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| JP4077951B2 (ja) | 1998-01-14 | 2008-04-23 | 株式会社ルネサステクノロジ | 欠陥解析方法、記録媒体及び工程管理方法 |
| JP3148745B2 (ja) * | 1999-08-20 | 2001-03-26 | 昭幸 木村 | オープンショーケース用シャッタ装置 |
| US7098502B2 (en) * | 2003-11-10 | 2006-08-29 | Freescale Semiconductor, Inc. | Transistor having three electrically isolated electrodes and method of formation |
| US7241655B2 (en) * | 2004-08-30 | 2007-07-10 | Micron Technology, Inc. | Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array |
| US7425491B2 (en) * | 2006-04-04 | 2008-09-16 | Micron Technology, Inc. | Nanowire transistor with surrounding gate |
| WO2009096001A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置およびメモリ混載半導体装置、並びにそれらの製造方法 |
| WO2009095997A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体装置およびその製造方法 |
| WO2009095999A1 (ja) * | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| US8378425B2 (en) | 2008-01-29 | 2013-02-19 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor storage device |
| US8598650B2 (en) * | 2008-01-29 | 2013-12-03 | Unisantis Electronics Singapore Pte Ltd. | Semiconductor device and production method therefor |
| KR100949265B1 (ko) * | 2008-04-01 | 2010-03-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| WO2009153880A1 (ja) * | 2008-06-20 | 2009-12-23 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体記憶装置 |
| US8530960B2 (en) | 2010-12-07 | 2013-09-10 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
| JP5662590B2 (ja) * | 2012-05-18 | 2015-02-04 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置の製造方法及び半導体装置 |
| WO2014199481A1 (ja) * | 2013-06-13 | 2014-12-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Ｓｇｔを有する半導体装置とその製造方法 |
| WO2015022744A1 (ja) * | 2013-08-15 | 2015-02-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Ｓｇｔを有する半導体装置の製造方法 |
| JP2015061038A (ja) * | 2013-09-20 | 2015-03-30 | マイクロン テクノロジー， インク． | 半導体装置 |
| KR20150101726A (ko) * | 2014-02-27 | 2015-09-04 | 에스케이하이닉스 주식회사 | 터널링 트랜지스터, 그를 포함하는 저항 변화 메모리 장치 및 그 제조방법 |
| WO2015162682A1 (ja) * | 2014-04-22 | 2015-10-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
| KR20150139255A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| JP6297430B2 (ja) * | 2014-06-30 | 2018-03-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5692884B1 (ja) * | 2014-08-19 | 2015-04-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | Ｓｇｔを有する半導体装置の製造方法 |
| JP6104477B2 (ja) * | 2015-04-06 | 2017-03-29 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 柱状半導体メモリ装置と、その製造方法 |
| WO2017103731A1 (en) * | 2015-12-18 | 2017-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the same |
| US9530863B1 (en) * | 2016-04-13 | 2016-12-27 | Globalfoundries Inc. | Methods of forming vertical transistor devices with self-aligned replacement gate structures |
| US10312229B2 (en) * | 2016-10-28 | 2019-06-04 | Synopsys, Inc. | Memory cells including vertical nanowire transistors |
| JP6850659B2 (ja) * | 2017-03-31 | 2021-03-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10236379B2 (en) * | 2017-05-12 | 2019-03-19 | Globalfoundries Inc. | Vertical FET with self-aligned source/drain regions and gate length based on channel epitaxial growth process |
| JP2019009382A (ja) * | 2017-06-28 | 2019-01-17 | 東芝メモリ株式会社 | 半導体装置 |
| US10388766B2 (en) * | 2017-10-23 | 2019-08-20 | International Business Machines Corporation | Vertical transport FET (VFET) with dual top spacer |
| US10319833B1 (en) * | 2017-12-04 | 2019-06-11 | International Business Machines Corporation | Vertical transport field-effect transistor including air-gap top spacer |
| US10439044B1 (en) * | 2018-04-17 | 2019-10-08 | International Business Machines Corporation | Method and structure of fabricating I-shaped silicon germanium vertical field-effect transistors |
| US10777658B2 (en) * | 2018-04-17 | 2020-09-15 | International Business Machines Corporation | Method and structure of fabricating I-shaped silicon vertical field-effect transistors |
-
2019
- 2019-07-11 KR KR1020217042116A patent/KR20220034051A/ko active Pending
- 2019-07-11 CN CN201980098346.0A patent/CN114127916A/zh active Pending
- 2019-07-11 JP JP2021530457A patent/JP7369471B2/ja active Active
- 2019-07-11 WO PCT/JP2019/027541 patent/WO2021005789A1/ja not_active Ceased
-
2020
- 2020-03-19 JP JP2021530488A patent/JP7357387B2/ja active Active
- 2020-03-19 KR KR1020217042121A patent/KR102689607B1/ko active Active
- 2020-03-19 CN CN202080050298.0A patent/CN114127917A/zh active Pending
- 2020-03-19 WO PCT/JP2020/012471 patent/WO2021005842A1/ja not_active Ceased
- 2020-07-07 TW TW109122895A patent/TWI742750B/zh active
- 2020-07-10 TW TW109123404A patent/TWI750729B/zh active
-
2021
- 2021-12-30 US US17/565,738 patent/US12127385B2/en active Active
-
2022
- 2022-01-03 US US17/567,696 patent/US12127386B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016021590A (ja) | 1998-05-01 | 2016-02-04 | ソニー株式会社 | 半導体記憶装置 |
| WO2009096465A1 (ja) | 2008-01-29 | 2009-08-06 | Unisantis Electronics (Japan) Ltd. | 半導体記憶装置 |
| JP2013069770A (ja) | 2011-09-21 | 2013-04-18 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2017208486A1 (ja) | 2015-04-06 | 2017-12-07 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
| WO2018123823A1 (ja) | 2015-04-06 | 2018-07-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102689607B1 (ko) | 2024-07-29 |
| TWI742750B (zh) | 2021-10-11 |
| TW202121655A (zh) | 2021-06-01 |
| US20220130842A1 (en) | 2022-04-28 |
| WO2021005789A1 (ja) | 2021-01-14 |
| CN114127917A (zh) | 2022-03-01 |
| JPWO2021005789A1 (ja) | 2021-01-14 |
| JP7357387B2 (ja) | 2023-10-06 |
| KR20220034051A (ko) | 2022-03-17 |
| KR20220012325A (ko) | 2022-02-03 |
| WO2021005789A8 (ja) | 2021-06-10 |
| CN114127916A (zh) | 2022-03-01 |
| US12127385B2 (en) | 2024-10-22 |
| TWI750729B (zh) | 2021-12-21 |
| TW202121654A (zh) | 2021-06-01 |
| US20220139928A1 (en) | 2022-05-05 |
| US12127386B2 (en) | 2024-10-22 |
| WO2021005842A1 (ja) | 2021-01-14 |
| JPWO2021005842A1 (ja) | 2021-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10651181B2 (en) | Method for producing pillar-shaped semiconductor device | |
| TWI722916B (zh) | 柱狀半導體裝置的製造方法 | |
| JP7138969B2 (ja) | 柱状半導体装置と、その製造方法 | |
| JP7357387B2 (ja) | 柱状半導体装置と、その製造方法 | |
| JPWO2021005789A5 (ja) | ||
| JPWO2021005842A5 (ja) | ||
| JP7610860B2 (ja) | 柱状半導体装置とその製造方法 | |
| WO2022113187A1 (ja) | 柱状半導体装置の製造方法 | |
| TWI815229B (zh) | 柱狀半導體記憶裝置及其製造方法 | |
| JPWO2021176693A5 (ja) | ||
| TWI818489B (zh) | 柱狀半導體的製造方法 | |
| JP7565627B2 (ja) | 柱状半導体装置とその製造方法 | |
| WO2023017618A1 (ja) | 柱状半導体の製造方法 | |
| WO2024142389A1 (ja) | メモリ素子を有する半導体装置 | |
| WO2022059124A1 (ja) | 柱状半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7369471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |