[go: up one dir, main page]

TWI669269B - 在奈米片場效電晶體之內間隔件形成 - Google Patents

在奈米片場效電晶體之內間隔件形成 Download PDF

Info

Publication number
TWI669269B
TWI669269B TW107117712A TW107117712A TWI669269B TW I669269 B TWI669269 B TW I669269B TW 107117712 A TW107117712 A TW 107117712A TW 107117712 A TW107117712 A TW 107117712A TW I669269 B TWI669269 B TW I669269B
Authority
TW
Taiwan
Prior art keywords
channel layer
section
layer
sacrificial
semiconductor material
Prior art date
Application number
TW107117712A
Other languages
English (en)
Other versions
TW201912564A (zh
Inventor
朱利安 弗羅吉爾
Julien Frougier
謝瑞龍
Ruilong Xie
Original Assignee
美商格芯（美國）集成電路科技有限公司
Globalfoundries Us Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司, Globalfoundries Us Inc. filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201912564A publication Critical patent/TW201912564A/zh
Application granted granted Critical
Publication of TWI669269B publication Critical patent/TWI669269B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0241—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] doping of vertical sidewalls, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H10P32/1204—
    • H10P50/283—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明揭示奈米片場效電晶體的結構以及用於形成奈米片場效電晶體的結構的方法。形成本體特徵，該本體特徵包括垂直設於第一與第二奈米片通道層之間的犧牲層。在該本體特徵的側壁處橫向凹入該犧牲層，以暴露該第一及第二奈米片通道層的相應部分。在該本體特徵的該側壁處通過氧化該犧牲層的部分而形成犧牲間隔件。在該第一及第二奈米片通道層的該暴露部分上磊晶生長由半導體材料構成的區段，以收窄垂直隔開該第一與第二奈米片通道層的間隔。移除該犧牲間隔件，以在由該半導體材料構成的該區段與該犧牲層之間形成腔體。在該腔體中共形沉積介電間隔件。

Description

在奈米片場效電晶體之內間隔件形成
本發明係關於半導體裝置製造及積體電路，尤其關於奈米片場效電晶體的結構以及形成奈米片場效電晶體的方法。
場效電晶體的裝置結構通常包括本體區、定義於該本體區中的源極及汲極、以及經配置成切換在該本體區中所形成的通道中的載流子流的閘極電極。當向該閘極電極施加大於指定閾值電壓的控制電壓時，在該源極與汲極之間的該通道中的反型或耗盡層中會發生載流子流，從而產生裝置輸出電流。平面場效電晶體的本體區及通道位於支持閘極電極的基板的頂部表面下方。
鰭式場效電晶體(fin-type field-effect transistor；FinFET)是非平面裝置結構，與平面場效電晶體相比，鰭式場效電晶體可被更密集地封裝於積體電路中。FinFET可包括由半導體材料的實心單體組成的鰭片、形成於該本體的區段中的重摻雜源/汲區、以及包覆位於該源/汲區之間的鰭片本體中的通道的閘極電極。與平面電晶體 相比，在該閘極結構與鰭片本體之間的該設置提升對通道的控制並降低當該FinFET處於其“關”狀態時的漏電流。相應地，與平面電晶體相比，這支援使用較低的閾值電壓，從而提升性能以及降低功耗。
奈米片場效電晶體已被開發為一種先進類型的FinFET，其可額外增加封裝密度。奈米片場效電晶體的本體包括以三維陣列堆疊的多個奈米片通道層。閘極堆疊的區段可呈環繞閘極佈置而圍繞各奈米片通道層的所有側。該奈米片通道層初始被設置為層堆疊，其具有由相對於構成該奈米片通道層的材料(例如，矽)可被選擇性蝕刻的材料(例如，矽-鍺)所組成的犧牲層。通過使用例如鹽酸蒸氣蝕刻並移除該犧牲層，以釋放該奈米片通道層，並提供閘區以形成該閘極堆疊。
在釋放該奈米片通道層之前，自該半導體奈米片層的側表面磊晶生長源汲區。內間隔件位於該犧牲層的側表面與構成該源/汲區的該磊晶半導體材料之間。該內間隔件(由介電材料形成)在結構上的用意是在釋放該奈米片層的該蝕刻製程期間將該源/汲區與該閘區隔離。不過，傳統內間隔件可能具有相關的彎曲度並可能在鄰近該奈米片層的區域中更薄。該彎曲度可能產生於鍺自該犧牲層向該奈米片通道層中的擴散以及所導致的在蝕刻腔體(後續在其中形成介電間隔件)時蝕刻速率的局部變化。結果是傳統的彎曲內間隔件容易破裂並洩漏，從而使在奈米片釋放期間所使用的蝕刻劑抵達並蝕刻該源/汲區。
在本發明的實施例中，提供一種用於形成場效應電晶體的方法。該方法包括形成本體特徵，該本體特徵具有第一奈米片通道層、第二奈米片通道層，以及垂直設於該第一奈米片通道層與該第二奈米片通道層之間的犧牲層。在該本體特徵的側壁處相對該第一奈米片通道層及該第二奈米片通道層橫向凹入該犧牲層，以暴露該第一奈米片通道層的部分及該第二奈米片通道層的部分。在該本體特徵的該側壁處通過氧化該犧牲層的部分形成犧牲間隔件。分別在該第一奈米片通道層的該暴露部分及該第二奈米片通道層的該暴露部分上磊晶生長由半導體材料構成的第一區段及第二區段，以收窄垂直隔開該第一奈米片通道層與該第二奈米片通道層的間隔。移除該犧牲間隔件，以在由該半導體材料構成的該第一區段及該第二區段與該犧牲層之間形成腔體。在該腔體中共形沉積介電間隔件。
在本發明的實施例中，針對場效電晶體提供一種結構。該結構包括：本體特徵，具有第一奈米片通道層及第二奈米片通道層；功能閘極結構，具有閘極電極，該閘極電極具有設於該第一奈米片通道層與該第二奈米片通道層之間的區段；由半導體材料構成的第一區段，位於該第一奈米片通道層的部分上；以及由該半導體材料構成的第二區段，位於該第二奈米片通道層的部分上。介電間隔件設於由該半導體材料構成的該第一區段及該第二區段與該閘極電極的該區段之間的腔體中。
10‧‧‧奈米片通道層
11、13‧‧‧半導體層
12、12’‧‧‧犧牲層
14‧‧‧基板
16‧‧‧介電層
20‧‧‧犧牲閘極結構
21‧‧‧側壁
22‧‧‧介電覆蓋層
24‧‧‧介電間隔件
25‧‧‧側壁
26‧‧‧本體特徵
30、38‧‧‧腔體
32‧‧‧犧牲間隔件
34‧‧‧表面層
36‧‧‧區段、磊晶半導體區段
40‧‧‧介電間隔件
41、43‧‧‧區段
41a、41b‧‧‧表面
42‧‧‧介電間隔件
44‧‧‧源/汲區
45‧‧‧延伸區
46‧‧‧介電層
48‧‧‧功能閘極結構
50、51‧‧‧場效電晶體
包含於並構成本說明書的一部分的附圖說明本發明的各種實施例，並與上面所作的有關本發明的概括說明以及下面所作的有關實施例的詳細說明一起用以解釋本發明的實施例。
第1至9圖顯示依據本發明的實施例處於製程方法的連續製造階段的裝置結構的剖視圖。
第7A圖顯示第7圖中的介電間隔件的其中之一的放大視圖。
第10至13圖顯示依據本發明的實施例處於製程方法的連續製造階段的裝置結構的剖視圖。
請參照第1圖並依據本發明的實施例，以交替序列形成半導體層11及半導體層13，以在基板14上定義層堆疊。基板14由半導體材料組成，例如單晶矽。半導體層11、13可通過磊晶生長製程依序形成，通過反應物的選擇在生長期間交替變化組分。半導體層11由半導體材料組成，而半導體層13可由經選擇成相對於半導體層11的半導體材料而被選擇性移除的半導體材料組成。在一個實施例中，半導體層11可由矽(Si)組成，且半導體層13可由鍺濃度為百分之二十(20%)至百分之六十(60%)的矽鍺(SiGe)組成，與矽相比，其以較高的速率蝕刻。本文中所使用的關於材料移除製程(例如，蝕刻)的術語“選擇性”表示通過合適的蝕刻劑選擇，目標材料的材料移除速率(也就 是，蝕刻速率)大於暴露於該材料移除製程的至少另一種材料的移除速率。半導體層11及半導體層13的數目可不同於所示的代表性數目。
在形成半導體層11、13以後，形成介電層16，其將半導體層11、13與基板14電性隔離。介電層16可通過在半導體層11、13下方蝕刻並用介電材料(例如二氧化矽(SiO2))或各種材料(例如氮化矽、SiBCN、碳摻雜氮化矽(SiNC)、SiN、SiCO、SiNOC等)填充形成。
在該層堆疊的最頂部半導體層13的頂部表面上形成犧牲閘極結構20。犧牲閘極結構20可由半導體材料(例如非晶矽)組成，通過CVD(化學氣相沉積)沉積該半導體材料並利用硬遮罩通過反應離子蝕刻(reactive ion etching；RIE)對其圖案化。犧牲閘極結構20由位於其頂部表面上的介電覆蓋層22覆蓋。
在鄰近犧牲閘極結構20的垂直側壁的位置處的該層堆疊的最頂部半導體層13的頂部表面上形成介電間隔件24。介電間隔件24具有相應的側壁21，該側壁可為平坦的。介電間隔件24可由低k介電材料組成，例如矽-硼-碳-氮化物(SiBCN)或矽-氧-碳-氮化物(SiOCN)。介電間隔件24沿垂直於犧牲閘極結構20的側壁的橫向方向具有給定厚度t0。
請參照第2圖，其中相同的元件符號表示第1圖中類似的特徵且在該製程方法的下一製造階段，通過依賴犧牲閘極結構20及相關介電間隔件24作為蝕刻遮 罩的蝕刻製程，自該層堆疊的半導體層11、13形成鰭片或本體特徵26。該自對準蝕刻製程(可為反應離子蝕刻(RIE)製程)依賴一種或多種蝕刻化學以蝕刻穿過半導體層11、13並停止於介電層16上。介電層16將本體特徵26與基板14電性隔離。
本體特徵26包括自半導體層11圖案化的奈米片通道層10以及自半導體層13圖案化的犧牲層12。奈米片通道層10經設置成沿垂直方向與犧牲層12交替，並沿本體特徵26的側壁25對齊。犧牲層12的其中之一鄰近並直接接觸介電層16。由於介電間隔件24的減小厚度，本體特徵26中的奈米片通道層10及犧牲層12的寬度會小於形成此類本體特徵的傳統製程中的寬度。
請參照第3圖，其中相同的元件符號表示第2圖中類似的特徵且在該製程方法的下一製造階段，通過相對於構成奈米片通道層10及介電層16的材料選擇性蝕刻構成犧牲層12的材料的乾式或濕式等向性蝕刻製程，相對於奈米片通道層10而橫向凹入犧牲層12。本體特徵26的側壁25被腔體30凹入，在該腔體處凹入犧牲層12的表面。犧牲層12的表面沿垂直方向位於介電間隔件24下方。蝕刻犧牲層12的該製程經控制成使該橫向凹入表面不延伸於犧牲閘極結構20下方。奈米片通道層10的周邊部分通過犧牲層12的該橫向凹入而於本體特徵26的側壁25處暴露。犧牲層12的該橫向凹入使它們於側壁25處的相應表面相對於介電間隔件24的側壁21而向內，但仍垂 直位於介電間隔件24下方。奈米片通道層10的暴露端部通過尺寸為d1的垂直間隔隔開，該尺寸等於各犧牲層12的厚度。
請參照第4圖，其中相同的元件符號表示第3圖中類似的特徵且在該製程方法的下一製造階段，通過相對於奈米片通道層10選擇性氧化各凹入犧牲層12的暴露表面，在腔體30(第3圖)內部形成犧牲間隔件32。該選擇性氧化製程是依照在犧牲層12與奈米片通道層10之間所存在的組分而定。在一個實施例中，該選擇性氧化製程可執行於高壓及低溫下，以相對於奈米片通道層10中的矽促進犧牲層12中的矽-鍺的選擇性氧化。通過該選擇性氧化製程消耗位於犧牲層12的側邊的半導體材料，從而收窄犧牲層12的寬度並且還可收窄腔體30。由奈米片通道層10的側邊定義的相應表面突伸超出位於本體特徵26的側壁25處的犧牲間隔件32。在該選擇性氧化步驟之後，接著可將位於與犧牲間隔件32的相應垂直交界處的犧牲層12的邊緣與犧牲閘極結構20的側壁垂直對齊。
各奈米片通道層10的該相應暴露部分可經摻雜以提供表面層34，該表面層可分佈於該暴露部分的外表面下方某一淺深度上。在形成n型奈米片場效電晶體的一個實施例中，可使用來自週期表的第V族(例如，磷(P)及/或砷(As))的n型摻雜物通過例如電漿(plasma)摻雜技術摻雜表面層34，該n型摻雜物使組成的半導體材料具有n型導電性。在形成p型奈米片場效電晶體的一個實施例中， 可使用來自週期表的第III族(例如，硼(B)、鋁(Al)、鎵(Ga)及/或銦(In))的p型摻雜物通過例如電漿摻雜技術摻雜表面層34，該p型摻雜物使組成的半導體材料具有p型導電性。在一個替代實施例中，表面層34及其形成可為視需要的並可自該結構及製程方法省略。
請參照第5圖，其中相同的元件符號表示第4圖中類似的特徵且在該製程方法的下一製造階段，在本體特徵26的側壁25處的奈米片通道層10的暴露表面上形成由半導體材料構成的區段36。區段36可通過磊晶生長製程形成，其中，從奈米片通道層10的暴露表面所提供的生長晶種生長該半導體材料。在一個實施例中，區段36可通過選擇性磊晶生長(selective epitaxial growth；SEG)製程形成，其中，半導體材料成核以磊晶生長於單晶表面(例如，奈米片通道層10)上，但不會成核以自絕緣體表面(例如，犧牲間隔件32及介電層16)磊晶生長。在後一種情況下，犧牲間隔件32覆蓋犧牲層12並防止自犧牲層12產生不需要的磊晶生長。
構成區段36的該半導體材料可經重摻雜以依據奈米片場效電晶體的類型而具有p型導電性或n型導電性。在形成n型奈米片場效電晶體的一個實施例中，可使用來自週期表的第V族(例如，磷(P)及/或砷(As))的n型摻雜物通過例如電漿摻雜技術摻雜區段36，該n型摻雜物使組成的半導體材料具有n型導電性。在形成p型奈米片場效電晶體的一個實施例中，可使用來自週期表的第III 族(例如，硼(B、鋁(Al)、鎵(Ga)及/或銦(In))的p型摻雜物通過例如電漿摻雜技術摻雜區段36，該p型摻雜物使組成的半導體材料具有p型導電性。
區段36的該磊晶生長經控制以使各區段36不會彼此合併，且通過尺寸為d2的垂直間隔隔開。隔開區段36的該垂直間隔小於隔開奈米片通道層10的尺寸為d1的垂直間隔。該受控制的磊晶生長會導致區段36具有橫向突伸超出介電間隔件24的外側壁21的垂直平面的厚度t1，該厚度可等於介電間隔件24的厚度t0。向各奈米片通道層10添加區段36可補償介電間隔件24薄於傳統介電間隔件的方面並有效增加奈米片通道層10的寬度，該些奈米片通道層在它們的相應側表面處向磊晶伸超過介電間隔件24的側壁21的平面。區段36包覆各奈米片通道層10的被覆蓋部分中的相應表面層34。
請參照第6圖，其中相同的元件符號表示第5圖中類似的特徵且在該製程方法的下一製造階段，相對於奈米片通道層10、犧牲層12及磊晶半導體區段36而非等向性移除犧牲間隔件32。在一個實施例中，利用緩衝氫氟酸(buffered hydrofluoric acid；bHF)作為蝕刻劑通過濕化學蝕刻製程可移除犧牲間隔件32。犧牲間隔件32的該移除(其重新暴露位於側壁25處的犧牲層12的周邊側表面)生成T形腔體38。各腔體38具有位於相鄰對區段36之間的具有較小高度的區段以及位於相鄰對奈米片通道層10之間的具有較大高度的區段。腔體38的該較大高度區 段鄰近犧牲層12並位於腔體38的該較小高度區段與犧牲層12之間。
請參照第7圖、7A，其中相同的元件符號表示第6圖中類似的特徵且在該製程方法的下一製造階段，鄰近犧牲閘極結構20的垂直側壁形成內間隔件或介電間隔件40，並在腔體38(第6圖)的兩個區段內部同時共形形成內介電間隔件42。介電間隔件40、42可由低k介電材料組成，例如矽-硼-碳-氮化物(SiBCN)、矽-氧-碳氮化物(SiOCN)，或各種不同材料，例如氮化矽、SiNC、SiN、SiCO等，且可通過沉積該低k介電材料的共形層並執行濕式蝕刻製程及/或乾式蝕刻製程來形成。當移除該共形介電層時，在本體特徵26的側壁25處暴露奈米片通道層10上的磊晶半導體區段36的側表面。
介電間隔件24設於介電間隔件40與犧牲閘極結構20之間。介電間隔件40沿垂直於犧牲閘極結構20的側壁的方向具有給定厚度t2，並包覆介電間隔件24。
介電間隔件42的形狀可符合腔體38的T形並同樣採用具有不同尺寸的多個區段的T形。如第7圖A中最佳所示，各介電間隔件42包括鄰近犧牲層12的其中之一設置的具有尺寸或高度h1的區段41，以及設於相鄰對磊晶半導體區段36之間的具有尺寸或高度h2的區段43。區段41的高度大於區段43的高度，其中，各高度沿垂直方向測量。各區段41設於磊晶半導體區段36與犧牲層12之間。
在填充腔體38時，通過該共形介電層的夾止可形成介電間隔件42。介電間隔件42的區段41、43可由實心介電材料構成，或區段41、43的其中一者或兩者可包括在夾止期間被包覆的氣隙(未顯示)。區段41具有矩形形狀，該矩形形狀反映腔體38(在其中形成該區段)的相應矩形形狀。區段41包括表面41a、41b，該些表面可為平坦的並可在直角邊及拐角處相交。表面41a、41b不具有在形成奈米片場效電晶體的傳統製程期間與包覆犧牲閘極結構的介電間隔件相關的彎曲度及相關的不均勻高度及厚度。
請參照第8圖，其中相同的元件符號表示第7圖中類似的特徵且在該製程方法的下一製造階段，鄰近本體特徵26的側壁25形成源/汲區44。本文中所使用的術語“源/汲區”是指可充當奈米片場效電晶體的源極或汲極的半導體材料摻雜區。源/汲區44通過磊晶半導體區段36與奈米片通道層10連接並通過介電間隔件42而與犧牲層12物理隔離。源/汲區44通過介電層16與基板14電性隔離。
源/汲區44通過磊晶生長製程形成，其中，自附著於奈米片通道層10的磊晶半導體區段36所提供的生長晶種而橫向生長該半導體材料。構成源/汲區44的該半導體材料可經重摻雜以依據奈米片場效電晶體的類型具有p型導電性或n型導電性。在一個實施例中，源/汲區44可通過選擇性磊晶生長(SEG)製程形成，其中，半導體 材料成核以磊晶生長於單晶表面(例如，位於奈米片通道層10上的磊晶半導體區段36)上，但不會成核以自絕緣體表面(例如，介電層16)磊晶生長。與奈米片通道層10的側表面的剖面面積相比，位於奈米片通道層10上的磊晶半導體區段36的該暴露表面提供較大的剖面面積以供源/汲區44生長，從而可改進構成源/汲區44的該磊晶半導體材料的成核及生長。
請參照第9圖，其中相同的元件符號表示第8圖中類似的特徵且在該製程方法的下一製造階段，來自磊晶半導體區段36的摻雜物以及來自視需要的表面層34的摻雜物可通過擴散被向內驅動至介電間隔件42下方以及奈米片通道層10的邊緣中，從而提供位於奈米片通道層10與磊晶半導體區段36及源/汲區44之間的延伸區45。該摻雜物驅入可通過例如快速加熱製程或鐳射退火提供。在活化以後，該摻雜物有效減小延伸區45的半導體材料的電阻，並與磊晶半導體區段36一起，延伸區45在源/汲區44與奈米片通道層10之間提供低電阻路徑。
可沉積並平坦化由介電材料(例如二氧化矽(SiO2))組成的介電層46，以移除介電覆蓋層22並暴露犧牲閘極結構20。可通過相對於奈米片通道層10具有選擇性的一個或多個蝕刻製程而依序移除犧牲閘極結構20及犧牲層12。利用例如熱氨及/或鹽酸蒸氣可蝕刻並移除犧牲閘極結構20並接著移除犧牲層12。
在圍繞各奈米片通道層10的開放空間中共 形形成場效電晶體50的功能閘極結構48，作為替代閘極製程的部分。功能閘極結構48可包括位於奈米片通道層10的表面上的薄氧化物層、由介電材料(例如高k介電質)組成的閘極介電層、以及金屬閘極電極。該閘極介電層設於該金屬閘極電極與奈米片通道層10的外表面上的該薄氧化物層之間。該金屬閘極電極包括一個或多個共形阻擋金屬層及/或功函數金屬層，例如由碳化鋁鈦(TiAlC)及/或氮化鈦(TiN)組成的層，以及由導體例如鎢(W)組成的金屬閘極填充層。本文中所使用的術語“犧牲閘極結構”是指後續將形成的功能閘極結構的占位結構。本文中所使用的術語“功能閘極結構”是指用以控制場效電晶體的輸出電流(例如，通道中的載流子流)的永久閘極結構。
介電間隔件42用以自移除犧牲層12以釋放奈米片通道層10的蝕刻製程掩蔽並氣密密封源/汲區44。形成介電間隔件42的製程僅部分依賴於犧牲層12的該橫向凹入所導致的凹口(也就是，腔體30)。與傳統內間隔件形成製程相比，容置介電間隔件42的空間的部分通過形成並移除犧牲間隔件32來提供。結果是當通過沉積填充腔體38的共形介電層來形成時，介電間隔件42採用移除犧牲間隔件32後的空間的幾何形狀(也就是，盒狀或矩形狀)，因此並不具有曲面。
場效電晶體50的奈米片通道層10以垂直堆疊設置。功能閘極結構48的區段位於先前被所移除的犧牲層12佔據的空間中並呈環繞閘極佈置的方式圍繞奈米 片通道層10的外表面，其中，功能閘極結構48的區段包覆各奈米片通道層10。奈米片通道層10充當在場效電晶體50的操作期間所形成的載流子流的通道。介電間隔件42設於功能閘極結構48的區段與由磊晶半導體材料構成的區段36之間。
接著執行中間製程(middle-of-line；MOL)及後端製程(back-end-of-line；BEOL)，其包括形成位於該裝置結構上方的局部互連結構的接觸及線路，以及形成通過互連線路與場效電晶體50的功能閘極結構48及源/汲區44耦接的互連結構的介電層、過孔塞以及線路。
請參照第10圖，其中相同的元件符號表示第4圖中類似的特徵且在該製程方法的下一製造階段，介電間隔件42可用於自半導體層11、13形成多個本體特徵26的情形。犧牲層12’的其中一個或多個可具有與其它犧牲層12相比較大的厚度。犧牲層12’的增加厚度可用以形成高懸置(tall suspension)，其可用於形成特定類型的奈米片場效電晶體。在該代表性實施例中，犧牲層12’位於該層堆疊中央。形成於奈米片通道層10的暴露部分的表面上由磊晶半導體材料構成的區段36會在本體特徵26之間的空間中合併在一起。相鄰對的區段36通過間隙保持垂直隔開。
請參照第11圖，其中相同的元件符號表示第10圖中類似的特徵且在該製程方法的下一製造階段，用非等向性蝕刻製程(例如反應離子蝕刻(RIE))蝕刻磊晶半 導體區段36，以形成開口或溝槽37，從而分隔由半導體材料構成的區段36並消除它們在本體特徵26之間的空間中的合併狀態。犧牲閘極結構20及介電間隔件24自對準通過該蝕刻製程所形成的溝槽，以消除磊晶半導體區段36的合併狀態。由於該蝕刻製程的該自對準，各磊晶半導體區段36具有沿本體特徵26的側壁25與奈米片通道層10的其中之一的側邊緣的表面共面的表面。
請參照第12圖，其中相同的元件符號表示第11圖中類似的特徵且在該製程方法的下一製造階段，相對於奈米片通道層10、犧牲層12及磊晶半導體區段36而選擇性非等向性移除犧牲間隔件32，如第6圖的上下文中所述，以產生腔體38。
請參照第13圖，其中相同的元件符號表示第12圖中類似的特徵且在該製程方法的下一製造階段，如結合第7圖至9所述繼續製程，以形成包括多個本體特徵26的奈米片場效電晶體51。場效電晶體51包括磊晶生長於本體特徵26之間的空間中的源/汲區44，以及當移除犧牲層12、12’時如上所述增強源/汲區44的保護的介電間隔件42。該製程方法可促進多個本體特徵26的接觸閘極(多晶)間距(contacted gate(poly)pitch；CPP)的微縮，同時支持在該微縮CPP的高懸置。在傳統內間隔件製程中，在微縮CPP的高懸置(如本文中的犧牲層12’所實現的那樣)由於可能導致短路的閘極至閘極夾止(gate-to-gate pinch-off)而不可行。具體地說，由於磊晶半導體區段36有效收窄各 腔體38的入口，所以介電間隔件42可通過在與較高犧牲層12’相關的腔體38中的共形沉積期間的夾止來形成。
如上所述的方法用於積體電路晶片的製造中。製造者可以原始晶圓形式(例如，作為具有多個未封裝晶片的單個晶圓)、作為裸晶粒，或者以封裝形式分配所得的積體電路晶片。在後一種情況中，該晶片設於單晶片封裝件中(例如，塑膠承載件，其具有附著至主機板或其它更高層次承載件的引腳)或者多晶片封裝件中(例如，陶瓷承載件，其具有單面或雙面互連或嵌埋互連)。在任何情況下，可將該晶片與其它晶片、分立電路元件和/或其它信號處理裝置集成，作為中間產品或最終產品的部分。
本文中引用術語例如“垂直”、“水準”、“橫向”等作為示例來建立參考框架，並非限制。術語例如“水準”及“橫向”是指與半導體基板的頂部平面平行的平面中的方向，而不論其實際的三維空間取向。術語例如“垂直”及“正交”是指垂直於該“水準”及“橫向”方向的方向。術語例如“上方”及“下方”表示元件或結構相對彼此及/或相對該半導體基板的該頂部表面的定位，而不是相對標高。
與另一個元件“連接”或“耦接”的特徵可與該另一個元件直接連接或耦接，或者可存在一個或多個中間元件。如果不存在中間元件，則特徵可與另一個元件“直接連接”或“直接耦接”。如存在至少一個中間元件，則特徵可與另一個元件“非直接連接”或“非直接耦接”。
對本發明的各種實施例所作的說明是出於 說明目的，而非意圖詳盡無遺或限於所揭示的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭示的實施例。

Claims (20)

  1. 一種形成場效電晶體的方法，該方法包括：形成第一本體特徵，該第一本體特徵包括第一奈米片通道層、第二奈米片通道層、以及垂直設於該第一奈米片通道層與該第二奈米片通道層之間的犧牲層；在該第一本體特徵的側壁處相對於該第一奈米片通道層及該第二奈米片通道層而橫向凹入該犧牲層，以暴露該第一奈米片通道層的部分及該第二奈米片通道層的部分；在該第一本體特徵的該側壁處通過氧化該犧牲層的部分形成犧牲間隔件；分別在該第一奈米片通道層的該暴露部分及該第二奈米片通道層的該暴露部分上磊晶生長由半導體材料構成的第一區段及第二區段，以收窄垂直隔開該第一奈米片通道層與該第二奈米片通道層的間隔；移除該犧牲間隔件以在由該半導體材料構成的該第一區段及該第二區段與該犧牲層之間形成腔體；以及在該腔體中共形沉積介電間隔件。
  2. 如申請專利範圍第1項所述的方法，其中，在橫向凹入該犧牲層以後，形成該犧牲間隔件。
  3. 如申請專利範圍第1項所述的方法，其中，在磊晶生長由該半導體材料構成的該第一區段及該第二區段以後，移除該犧牲間隔件。
  4. 如申請專利範圍第1項所述的方法，其中，在移除該犧牲間隔件以後，在該腔體中共形形成該介電間隔件。
  5. 如申請專利範圍第1項所述的方法，進一步包括：利用由該半導體材料構成的該第一區段及該第二區段作為相應的生長晶種來磊晶生長源/汲區。
  6. 如申請專利範圍第5項所述的方法，進一步包括：在磊晶生長該源/汲區以後，相對於由該半導體材料構成的該第一區段及該第二區段而選擇性移除該犧牲層，其中，當移除該犧牲層時，該介電間隔件保護該源/汲區。
  7. 如申請專利範圍第1項所述的方法，進一步包括：在磊晶生長由該半導體材料構成的該第一區段及該第二區段之前，電漿摻雜該第一奈米片通道層及該第二奈米片通道層的該相應部分，使表面層包括摻雜物濃度。
  8. 如申請專利範圍第1項所述的方法，其中，由該半導體材料構成的該第一區段及該第二區段分別含有摻雜物濃度，且進一步包括：退火以使該摻雜物擴散至該第一奈米片通道層及該第二奈米片通道層的該相應暴露部分中，從而形成相應的延伸區。
  9. 如申請專利範圍第1所述的方法，其中，相對於該第一奈米片通道層及該第二奈米片通道層而選擇性氧化該犧牲層的該部分。
  10. 如申請專利範圍第1項所述的方法，其中，該犧牲間隔件垂直設於該第一奈米片通道層與該第二奈米片通道層之間。
  11. 如申請專利範圍第1項所述的方法，其中，該介電間隔件包括在直角拐角處相交的多個平坦側壁，且該介電間隔件的該多個平坦側壁的其中之一鄰近該犧牲層設置。
  12. 如申請專利範圍第1項所述的方法，其中，鄰近該第一本體特徵設置第二本體特徵，由該半導體材料構成的該第一區段自該第一本體特徵的該第一奈米片通道層延伸至該第二本體特徵的第一奈米片通道層，由該半導體材料構成的該第二區段自該第一本體特徵的該第二奈米片通道層延伸至該第二本體特徵的第二奈米片通道層，且進一步包括：蝕刻開口，該開口延伸穿過由該半導體材料構成的該第一區段及該第二區段，以分隔由該半導體材料構成的該第一區段及該第二區段。
  13. 如申請專利範圍第12項所述的方法，進一步包括：利用由該半導體材料構成的該第一區段及該第二區段作為相應的生長晶種而在該第一本體特徵與該第二本體特徵之間磊晶生長源/汲區。
  14. 如申請專利範圍第1項所述的方法，其中，閘極結構與該第一本體特徵堆疊並包括第一側壁間隔件，且進一步包括：在移除該犧牲間隔件以後，在該第一側壁間隔件上形成第二側壁間隔件。
  15. 如申請專利範圍第14項所述的方法，其中，當在該腔體中共形形成該介電間隔件時，形成該第二側壁間隔件。
  16. 一種場效電晶體結構，包括：本體特徵，包括第一奈米片通道層及第二奈米片通道層；功能閘極結構，包括閘極電極，該閘極電極具有設於該第一奈米片通道層與該第二奈米片通道層之間的區段；第一區段，由半導體材料構成，位於該第一奈米片通道層的部分上；第二區段，由該半導體材料構成，位於該第二奈米片通道層的部分上；以及介電間隔件，設置於由該半導體材料構成的該第一區段及該第二區段與該閘極電極的該區段之間的腔體中，其中，該介電間隔件包括在直角拐角處相交的多個平坦側壁。
  17. 如申請專利範圍第16項所述的場效電晶體結構，其中，該介電間隔件的該多個平坦側壁的其中之一鄰近該閘極電極的該區段設置。
  18. 如申請專利範圍第16項所述的場效電晶體結構，其中，該介電間隔件垂直設置於該第一奈米片通道層與該第二奈米片通道層之間。
  19. 如申請專利範圍第16項所述的場效電晶體結構，進一步包括：源/汲區，與由該半導體材料構成的該第一區段及該第二區段直接接觸。
  20. 如申請專利範圍第17項所述的場效電晶體結構，其中，該第一奈米片通道層以第一間隔與該第二奈米片通道層垂直隔開，且由該半導體材料構成的該第一區段以小於該第一間隔的第二間隔與由該半導體材料構成的該第二區段垂直隔開。
TW107117712A 2017-08-18 2018-05-24 在奈米片場效電晶體之內間隔件形成 TWI669269B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/680,467 2017-08-18
US15/680,467 US10651291B2 (en) 2017-08-18 2017-08-18 Inner spacer formation in a nanosheet field-effect transistor

Publications (2)

Publication Number Publication Date
TW201912564A TW201912564A (zh) 2019-04-01
TWI669269B true TWI669269B (zh) 2019-08-21

Family

ID=65361392

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117712A TWI669269B (zh) 2017-08-18 2018-05-24 在奈米片場效電晶體之內間隔件形成

Country Status (3)

Country Link
US (1) US10651291B2 (zh)
CN (1) CN109411352B (zh)
TW (1) TWI669269B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788031B (zh) * 2021-03-25 2022-12-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102353251B1 (ko) 2017-09-28 2022-01-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10818777B2 (en) 2017-10-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
KR102399071B1 (ko) * 2017-11-17 2022-05-17 삼성전자주식회사 반도체 장치
US11081567B2 (en) * 2018-03-12 2021-08-03 International Business Machines Corporation Replacement-channel fabrication of III-V nanosheet devices
US11062959B2 (en) * 2018-03-19 2021-07-13 International Business Machines Corporation Inner spacer and junction formation for integrating extended-gate and standard-gate nanosheet transistors
US10504900B2 (en) 2018-04-23 2019-12-10 International Business Machines Corporation Enhanced field Resistive RAM integrated with nanosheet technology
US10692991B2 (en) 2018-09-06 2020-06-23 Globalfoundries Inc. Gate-all-around field effect transistors with air-gap inner spacers and methods
US11411090B2 (en) * 2018-09-27 2022-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures for gate-all-around devices and methods of forming the same
CN111180513B (zh) * 2018-11-12 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10903369B2 (en) * 2019-02-27 2021-01-26 International Business Machines Corporation Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10957799B2 (en) 2019-02-27 2021-03-23 International Business Machines Corporation Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10892328B2 (en) * 2019-03-04 2021-01-12 International Business Machines Corporation Source/drain extension regions and air spacers for nanosheet field-effect transistor structures
US10818674B2 (en) * 2019-03-07 2020-10-27 Globalfoundries Inc. Structures and SRAM bit cells integrating complementary field-effect transistors
US11145743B2 (en) * 2019-04-29 2021-10-12 International Business Machines Corporation Transistor device having a comb-shaped channel region to increase the effective gate width
US12094972B2 (en) 2019-05-08 2024-09-17 Globalfoundries U.S. Inc. Gate-all-around field effect transistors having end portions of nanosheet channel layers adjacent to source/drain regions being wider than the center portions
KR102759937B1 (ko) * 2019-05-28 2025-02-03 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102873747B1 (ko) 2019-05-30 2025-10-20 삼성전자주식회사 반도체 장치
CN110246806A (zh) 2019-06-11 2019-09-17 中国科学院微电子研究所 堆叠式环栅纳米片cmos器件结构及其制造方法
KR102814849B1 (ko) 2019-06-13 2025-05-29 삼성전자주식회사 반도체 소자
US11362091B2 (en) 2019-06-26 2022-06-14 Tokyo Electron Limited Multiple nano layer transistor layers with different transistor architectures for improved circuit layout and performance
KR102814794B1 (ko) * 2019-07-23 2025-05-29 삼성전자주식회사 반도체 소자
US11139372B2 (en) 2019-08-07 2021-10-05 International Business Machines Corporation Dual step etch-back inner spacer formation
US10903317B1 (en) 2019-08-07 2021-01-26 Globalfoundries U.S. Inc. Gate-all-around field effect transistors with robust inner spacers and methods
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11489063B2 (en) * 2019-08-30 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of manufacturing a source/drain feature in a multi-gate semiconductor structure
US11387319B2 (en) * 2019-09-11 2022-07-12 International Business Machines Corporation Nanosheet transistor device with bottom isolation
US11222948B2 (en) * 2019-09-27 2022-01-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US11195832B2 (en) * 2019-10-03 2021-12-07 Tokyo Electron Limited High performance nanosheet fabrication method with enhanced high mobility channel elements
US11069819B2 (en) * 2019-10-30 2021-07-20 Globalfoundries U.S. Inc. Field-effect transistors with channel regions that include a two-dimensional material on a mandrel
US11227956B2 (en) * 2019-12-30 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming
CN113130653B (zh) * 2019-12-30 2025-07-08 台湾积体电路制造股份有限公司 纳米片场效应晶体管器件及其形成方法
US11183561B2 (en) * 2020-01-07 2021-11-23 International Business Machines Corporation Nanosheet transistor with inner spacers
US11563082B2 (en) * 2020-01-15 2023-01-24 International Business Machines Corporation Reduction of drain leakage in nanosheet device
CN111384156B (zh) * 2020-01-21 2021-08-03 中国科学院微电子研究所 C形沟道部半导体器件及其制造方法及包括其的电子设备
CN113223961B (zh) * 2020-01-21 2023-03-24 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
US11164958B2 (en) * 2020-01-27 2021-11-02 International Business Machines Corporation Nanosheet transistor having a strained channel with strain-preserving multi-segmented source/drain regions
US11094803B1 (en) 2020-01-29 2021-08-17 International Business Machines Corporation Nanosheet device with tall suspension and tight contacted gate poly-pitch
US11075273B1 (en) 2020-03-04 2021-07-27 International Business Machines Corporation Nanosheet electrostatic discharge structure
KR102890787B1 (ko) * 2020-04-07 2025-11-26 삼성전자주식회사 게이트 스페이서를 갖는 반도체 소자들
EP3907179A1 (en) * 2020-05-08 2021-11-10 Imec VZW Counteracting semiconductor material loss during semiconductor structure formation
US11251288B2 (en) * 2020-05-18 2022-02-15 International Business Machines Corporation Nanosheet transistor with asymmetric gate stack
US11295983B2 (en) 2020-05-27 2022-04-05 International Business Machines Corporation Transistor having source or drain formation assistance regions with improved bottom isolation
US11417777B2 (en) * 2020-06-11 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Enlargement of GAA nanostructure
US11974441B2 (en) 2020-08-13 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array including epitaxial source lines and bit lines
US11664441B2 (en) 2020-08-13 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Nanosheet field-effect transistor device and method of forming
CN111952183B (zh) * 2020-08-21 2024-07-30 中国科学院上海微系统与信息技术研究所 具有环栅结构的场效应晶体管的制备方法
US11450768B2 (en) 2020-10-05 2022-09-20 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
US11978774B2 (en) 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
CN114446790B (zh) * 2020-11-05 2025-09-26 北方集成电路技术创新中心(北京)有限公司 半导体结构的形成方法
US11735628B2 (en) 2021-03-01 2023-08-22 International Business Machines Corporation Nanosheet metal-oxide semiconductor field effect transistor with asymmetric threshold voltage
US11489045B2 (en) 2021-03-30 2022-11-01 International Business Machines Corporation Nanosheet transistor with body contact
US20220320309A1 (en) * 2021-03-31 2022-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer Structures for Nano-Sheet-Based Devices
JP7305700B2 (ja) * 2021-04-19 2023-07-10 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
CN115312517B (zh) * 2021-05-07 2025-01-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11764265B2 (en) 2021-07-21 2023-09-19 International Business Machines Corporation Nanosheet transistor with inner spacers
KR20230022502A (ko) * 2021-08-09 2023-02-16 삼성전자주식회사 반도체 장치
US12224312B2 (en) 2021-08-25 2025-02-11 International Business Machines Corporation Field effect transistors with bottom dielectric isolation
KR20230037989A (ko) * 2021-09-10 2023-03-17 삼성전자주식회사 멀티 브릿지 채널 전계 효과 트랜지스터 및 그 제조 방법
US12046680B2 (en) 2021-09-27 2024-07-23 International Business Machines Corporation Inner spacer formation for nanosheet transistors
CN115881815A (zh) * 2021-09-29 2023-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113972205B (zh) * 2021-10-26 2025-05-30 复旦大学 半导体器件结构、其形成方法及半导体器件
US20230178658A1 (en) * 2021-12-02 2023-06-08 Intel Corporation Recessed inner gate spacers and partial replacement channel in non-planar transistors
US12396225B2 (en) 2021-12-06 2025-08-19 International Business Machines Corporation Method to release nano sheet after nano sheet fin recess
US12477779B2 (en) 2021-12-14 2025-11-18 International Business Machines Corporation Gate-all-around field-effect-transistor with wrap-around-channel inner spacer
US12402342B2 (en) 2021-12-15 2025-08-26 International Business Machines Corporation Nanosheet device with T-shaped dual inner spacer
US12527068B2 (en) * 2021-12-30 2026-01-13 International Business Machines Corporation Two-dimensional self-aligned backside via-to-backside power rail (VBPR)
US20240170563A1 (en) * 2022-11-22 2024-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric Layer for Nanosheet Protection and Method of Forming the Same
US12362004B2 (en) * 2023-05-19 2025-07-15 International Business Machines Corporation Scaled 2T DRAM
US20250212455A1 (en) * 2023-12-21 2025-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339611A1 (en) * 2013-05-14 2014-11-20 International Business Machines Corporation Stacked semiconductor nanowires with tunnel spacers
TW201547016A (zh) * 2014-03-24 2015-12-16 英特爾股份有限公司 用於奈米線裝置的製造內部間隔物的整合方法
TW201607039A (zh) * 2014-06-11 2016-02-16 三星電子股份有限公司 結晶多奈米片應變通道場效電晶體
TW201611276A (zh) * 2014-07-21 2016-03-16 三星電子股份有限公司 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
TW201633454A (zh) * 2015-01-13 2016-09-16 東京威力科創股份有限公司 奈米線結構之形成方法
TW201729340A (zh) * 2015-11-16 2017-08-16 台灣積體電路製造股份有限公司 多重閘極裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526887B1 (ko) 2004-02-10 2005-11-09 삼성전자주식회사 전계효과 트랜지스터 및 그의 제조방법
US8129247B2 (en) 2009-12-04 2012-03-06 International Business Machines Corporation Omega shaped nanowire field effect transistors
US8384065B2 (en) 2009-12-04 2013-02-26 International Business Machines Corporation Gate-all-around nanowire field effect transistors
KR102158963B1 (ko) * 2014-05-23 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN106409907B (zh) * 2015-08-03 2021-06-08 三星电子株式会社 用于半导体装置的堆叠件及其形成方法
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US9704962B1 (en) * 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation
US9929266B2 (en) * 2016-01-25 2018-03-27 International Business Machines Corporation Method and structure for incorporating strain in nanosheet devices
US10074730B2 (en) * 2016-01-28 2018-09-11 International Business Machines Corporation Forming stacked nanowire semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140339611A1 (en) * 2013-05-14 2014-11-20 International Business Machines Corporation Stacked semiconductor nanowires with tunnel spacers
TW201547016A (zh) * 2014-03-24 2015-12-16 英特爾股份有限公司 用於奈米線裝置的製造內部間隔物的整合方法
TW201607039A (zh) * 2014-06-11 2016-02-16 三星電子股份有限公司 結晶多奈米片應變通道場效電晶體
TW201611276A (zh) * 2014-07-21 2016-03-16 三星電子股份有限公司 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
TW201633454A (zh) * 2015-01-13 2016-09-16 東京威力科創股份有限公司 奈米線結構之形成方法
TW201729340A (zh) * 2015-11-16 2017-08-16 台灣積體電路製造股份有限公司 多重閘極裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788031B (zh) * 2021-03-25 2022-12-21 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11908892B2 (en) 2021-03-25 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and formation method
US12349425B2 (en) 2021-03-25 2025-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistors (FINFET) device including a plurality of recessed regions alternating with unrecessed regions in channel stack

Also Published As

Publication number Publication date
TW201912564A (zh) 2019-04-01
CN109411352B (zh) 2021-10-22
CN109411352A (zh) 2019-03-01
US10651291B2 (en) 2020-05-12
US20190058052A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
TWI669269B (zh) 在奈米片場效電晶體之內間隔件形成
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
TWI746967B (zh) 包含二維半導電性材料之奈米片場效電晶體
US10014390B1 (en) Inner spacer formation for nanosheet field-effect transistors with tall suspensions
TWI682511B (zh) 半導體裝置
US10269983B2 (en) Stacked nanosheet field-effect transistor with air gap spacers
TWI702728B (zh) 在片之間具有間隔件之奈米片場效電晶體
US10242917B2 (en) Semiconductor devices including active fins and methods of manufacturing the same
TWI681563B (zh) 半導體裝置
TWI835349B (zh) 半導體裝置及其形成方法
TWI688044B (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
TW202006953A (zh) 半導體結構及其製作方法
TW201926708A (zh) 半導體裝置
TW202236599A (zh) 半導體裝置結構
TWI716863B (zh) 包含多個閘極長度的場效電晶體
CN106601735A (zh) 鳍式场效应晶体管结构及其制造方法
CN113206090A (zh) 一种cfet结构、其制备方法以及应用其的半导体器件
CN103578996B (zh) 晶体管制造方法
CN110246899A (zh) 一种具有双层侧墙结构的纳米片环栅场效应晶体管
US10325811B2 (en) Field-effect transistors with fins having independently-dimensioned sections
TWI814272B (zh) 半導體元件及其形成方法
TW202042400A (zh) 具有擴散阻擋間隔件區段之場效電晶體
CN113764280B (zh) 半导体结构及其形成方法
CN115985940A (zh) 一种半导体器件及其制备方法
TW202240892A (zh) 半導體元件