[go: up one dir, main page]

TW201611276A - 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法 - Google Patents

熱離子-過驅動穿隧場效應電晶體及其製造與操作方法 Download PDF

Info

Publication number
TW201611276A
TW201611276A TW104123524A TW104123524A TW201611276A TW 201611276 A TW201611276 A TW 201611276A TW 104123524 A TW104123524 A TW 104123524A TW 104123524 A TW104123524 A TW 104123524A TW 201611276 A TW201611276 A TW 201611276A
Authority
TW
Taiwan
Prior art keywords
channel layer
fet
layer
channel
region
Prior art date
Application number
TW104123524A
Other languages
English (en)
Other versions
TWI658592B (zh
Inventor
玻那Ｊ‧ 哦拉都比
羅伯特Ｃ‧ 保文
達門大 雷迪 帕勒
麥克Ｓ‧ 羅德爾
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201611276A publication Critical patent/TW201611276A/zh
Application granted granted Critical
Publication of TWI658592B publication Critical patent/TWI658592B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/383—Quantum effect devices, e.g. of devices using quantum reflection, diffraction or interference effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種場效應電晶體（FET）包含具有第一堆疊式半導體通道層以及第二堆疊式半導體通道層的奈米薄片堆疊。第一通道層界定穿隧FET的通道區域，且第二通道層界定熱離子FET的通道區域。將源極以及汲極區域提供於奈米薄片堆疊的相對側上，使得第一通道層以及第二通道層在其間延伸。源極區域的鄰近第一通道層的第一部分與源極區域的鄰近第二通道層的第二部分具有相對的半導體傳導類型。亦論述了有關製造以及操作方法。

Description

熱離子-過驅動通道場效應電晶體及其製造方法
本發明概念是關於穿隧場效應電晶體以及其製造方法。
因為供應電壓VDD 隨著每一連續技術節點而減小，所以熱離子-注入的FET（在其中非經由能量障壁而是藉由在能量障壁上傳播來將電子或電洞注入至通道內）可遭受減小的閘極過驅動Vov（閘極-源極電壓中超過臨限電壓Vt的部分）。此可歸因於關於熱離子-注入的FET的亞臨限值斜率SS的基本下界（60 mV/dec）。有界的亞臨限值斜率SS可指示在固定洩漏電流位準，臨限電壓Vt可不隨供應電壓VDD 比例縮放。缺乏臨限電壓Vt的比例縮放可導致隨著供應電壓VDD 減小而減小的閘極過驅動，以及熱離子注入的FET的效能的總體降級。因而，熱離子FET可提供針對較高功率應用的改良的效能，但在低功率方案中可能受到亞臨限值斜率SS的固定下界的限制。
與熱離子FET相比，穿隧FET或TFET（在其中非在能量障壁上而是藉由經由能量障壁傳播來將電子或電洞注入至通道內）可不具有關於亞臨限值斜率SS的固定下界。由於可藉由穿隧而非自費米-狄拉克（Fermi-Dirac）分佈的能量取樣來控管至通道內的注入，因此亞臨限值汲極電流（Id）-閘極電壓（Vg）曲線可比熱離子FET的所述曲線相對陡。對於相同的關斷電流Ioff，TFET裝置的臨限電壓Vt可因此比熱離子裝置的臨限電壓相對低。結果，如與熱離子FET相比，TFET可提供改良的低供應電壓VDD 效能。然而，TFET的較高供應電壓VDD 效能可能更受限，因為源極-通道注入的穿隧本質可限制效能。換言之，穿隧FET可提供針對較低頻率應用的改良的效能，但可能不能被過驅動至對於較高頻率應用的足夠效能位準。
本發明概念的實施例提供混合或組合穿隧FET/熱離子FET裝置以滿足在相同佔據面積內的低頻率以及高頻率的兩者要求，且因此，無佈局面積懲罰。本發明概念的實施例進一步提供將供應電壓模式分割成兩個操作模式：TFET（低頻率）以及熱離子FET（高頻率）的操作方法，其中TFET模式允許用於低頻率操作的較低供應電壓VDD 。
根據本發明概念的一些實施例，場效應電晶體（field effect transistor；FET）包含具有第一堆疊式半導體通道層以及第二堆疊式半導體通道層的奈米薄片堆疊。第一通道層界定穿隧FET的通道區域，且第二通道層界定熱離子FET的通道區域。將源極以及汲極區域提供於奈米薄片堆疊的相對側上，使得第一通道層以及第二通道層在其間延伸。鄰近第一通道層的源極區域的第一部分與鄰近第二通道層的源極區域的第二部分具有相對的半導體傳導或摻雜類型。
在一些實施例中，奈米薄片堆疊可更包含在第一通道層以及第二通道層的相對表面上的各別閘極層，以及在閘極層與第一通道層以及第二通道層之間的各別閘極介電層。
在一些實施例中，穿隧FET的臨限電壓可小於熱離子FET的臨限電壓。
在一些實施例中，第一通道層與第二通道層可包含不同摻雜劑濃度及/或不同厚度。
在一些實施例中，第一通道層的厚度可足以防止在大於熱離子FET的臨限電壓的閘極電壓下在裝置的汲極區域處的於第一通道層中的頻帶至頻帶穿隧（因為BTBT在源極區域處可為必要的）。
在一些實施例中，第二通道層的厚度可大於第一通道層的厚度。
在一些實施例中，奈米薄片堆疊可包含多個第一通道層以及多個第二通道層，且第一通道層中的各者之間的各別間距可與第二通道層中的各者之間的各別間距不同。
在一些實施例中，可將各別經摻雜的延伸區域提供於鄰近源極以及汲極區域的第一通道層以及第二通道層的相對端處。經摻雜的延伸區域可在閘極層之間延伸。
在一些實施例中，各別介電懸浮區域可將閘極層的端部與鄰近其的源極以及汲極區域分開。經摻雜的延伸區域可自源極以及汲極區域側向延伸至在閘極層之間的第一通道層以及第二通道層且超出介電懸浮區域。
在一些實施例中，可將各別接觸件提供於源極以及汲極區域上。源極區域上的接觸件可電連接其具有相對的半導體傳導或摻雜類型的第一部分與第二部分。
在一些實施例中，第一通道層以及第二通道層可包含不同半導體材料或相同半導體材料的不同組成物。
在一些實施例中，第一通道層以及第二通道層中的至少一者可包含第III-V族半導體材料或第IV族半導體材料。第III-V族半導體材料可包含砷化銦鎵（InGaAs）、砷化銦（InAs）、銻化銦（InSb）及/或銻化銦鎵（InGaSb），且第IV族半導體材料可包含矽（Si）、鍺（Ge）及/或矽鍺（SiGe）。
在一些實施例中，第一通道層以及第二通道層與源極區域以及汲極區域可為磊晶層。
在一些實施例中，奈米薄片堆疊可為異質磊晶堆疊，其包含結晶半導體第一通道層以及第二通道層、結晶半導體閘極層以及結晶半導體或絕緣閘極介電層。第一通道層以及第二通道層與閘極介電層之間的各別界面可無非結晶材料。
根據本發明概念的另外實施例，在製造場效應電晶體（FET）的方法中，提供包含第一堆疊式半導體通道層以及第二堆疊式半導體通道層的奈米薄片堆疊。第一通道層界定穿隧FET的通道區域，且第二通道層界定熱離子FET的通道區域。源極以及汲極區域形成於奈米薄片堆疊的相對側上，使得第一通道層以及第二通道層在其間延伸。鄰近第一通道層的源極區域的第一部分與鄰近第二通道層的源極區域的第二部分具有相對的半導體傳導或摻雜類型。
在一些實施例中，在提供奈米薄片堆疊時，各別閘極介電層可形成於第一通道層以及第二通道層的相對表面上，且閘極層可在第一通道層以及第二通道層上或之間形成於閘極介電層上。
在一些實施例中，在提供奈米薄片堆疊時，第一通道層以及第二通道層可經形成以包含不同摻雜劑濃度及/或不同厚度，使得穿隧FET的臨限電壓可小於熱離子FET的臨限電壓。
在一些實施例中，第一通道層可經形成至足以防止在大於熱離子FET的臨限電壓的閘極電壓下在汲極區域處的於第一通道層中的頻帶至頻帶穿隧的厚度。
在一些實施例中，第二通道層可經形成至大於第一通道層的厚度的厚度。
在一些實施例中，在提供奈米薄片堆疊時，可形成多個第一通道層以及多個第二通道層。第一通道層中的各者之間的各別間距可與第二通道層中的各者之間的各別間距不同。
在一些實施例中，各別經摻雜的延伸區域可形成於第一以及第二通道層的鄰近源極以及汲極區域的相對端處且在閘極層之間延伸。
在一些實施例中，各別介電懸浮區域可經形成以將閘極層的端部與鄰近其的源極以及汲極區域分開。經摻雜的延伸區域可自源極以及汲極區域側向延伸至在閘極層之間的第一通道層以及第二通道層且超出介電懸浮區域。
在一些實施例中，各別接觸件可形成於源極以及汲極區域上。源極區域上的接觸件可電連接其第一部分與第二部分。
在一些實施例中，第一通道層以及第二通道層與源極區域以及汲極區域可為磊晶層。
根據本發明概念的再另外實施例，在操作場效應電晶體（FET）的方法中，在第一操作模式中將第一供應電壓施加至在第一堆疊式半導體通道層與第二堆疊式半導體通道層之間延伸的閘極電極。第一通道層以及第二通道層在汲極區域與包含相對的半導體傳導或摻雜類型的部分的源極區域之間延伸，且第一供應電壓足以引起第一通道層中的顯著傳導，但不足以引起第二通道層中的顯著傳導。在第二操作模式中將第二供應電壓施加至閘極電極。第二供應電壓足以引起實質上大於第一通道層中的傳導的第二通道層中的顯著傳導。
在一些實施例中，第一通道層可界定穿隧FET的通道區域，且第二通道層可界定臨限電壓大於穿隧FET的臨限電壓的熱離子FET的通道區域。
在一些實施例中，各別臨限電壓可分別在第一操作模式以及第二操作模式中針對穿隧FET以及熱離子FET提供實質上相同的關斷狀態洩漏（off-state leakage）。
在一些實施例中，第一通道層的厚度可足以防止回應於在第二操作模式中將第二供應電壓施加至閘極電極而在汲極區域處的於第一通道層中的頻帶至頻帶穿隧。
根據本發明概念的又另外實施例，一種異質奈米薄片FET包含經設置以在穿隧模式中操作的第一薄片，以及經設置以在熱離子模式中操作的第二薄片。第一薄片以及第二薄片在與薄膜平面正交的方向上堆疊。
根據本發明概念的又再另外實施例，一種製造異質奈米薄片FET的方法包含提供經設置以在穿隧模式中操作的第一薄片，以及提供經設置以在熱離子模式中操作的第二薄片。第一薄片以及第二薄片在與薄膜平面正交的方向上堆疊。
在審閱了以下圖式以及詳細描述後，根據一些實施例的其他裝置及/或方法將對熟習此項技術者變得顯而易見。除了以上實施例的任何以及所有組合外，希望所有此等其他實施例亦包含於本說明書內、本發明概念的範疇內且受到隨附申請專利範圍保護。
現將參看一些實施例的隨附圖式以更充分地描述各種實施例。然而，此等發明概念可以不同形式體現且不應解釋為限於本文所闡明的實施例。相反地，提供此等實施例以使本發明透徹且完整，且將對熟習此項技術者充分地傳達本發明概念。在圖式中，層以及區域的大小以及相對大小未按比例繪示，且在一些實例中，為了清楚起見，可能被誇示。
提出以下描述以使一般熟習此項技術者能夠製作以及使用本發明概念，且在專利申請案以及其要求的上下文中來提供以下描述。對本文中所描述的例示性實施例以及一般原理以及特徵的各種修改將為容易地顯而易見。主要就提供於特定實施中的特定方法以及裝置來描述例示性實施例。然而，方法以及裝置可有效地在其他實施中操作。諸如“例示性實施例”、“一個實施例”以及“另一實施例”的片語可指相同或不同的實施例以及指多個實施例。將關於具有某些組件的系統及/或裝置來描述實施例。然而，所述系統及/或裝置可包含與所繪示的組件相比較少或額外的組件，且在不脫離本發明概念的範疇的情況下，可做出所述組件的配置以及類型的變化。將亦在具有某些步驟或操作的特定方法的上下文中描述例示性實施例。然而，方法以及裝置可有效地針對具有不同及/或額外步驟/操作以及與例示性實施例不一致的次序的步驟/操作的其他方法來操作。因此，本發明概念並不意欲限於所繪示的實施例，而是應符合與本文中所描述的原理以及特徵一致的最寬範疇。
本發明概念的一些實施例可自熱離子FET或穿隧FET皆不能在廣泛範圍的供應電壓VDD 上以良好的效能操作的體現來產生。此可產生對於CPU設計的實際問題；例如，當CPU可通常在低VDD /低功率模式中操作時，其應能夠有高效能的偶然爆發，此可藉由供應電壓VDD 過驅動來達成。
本發明概念的實施例介紹了FET裝置，其將熱離子注入的FET與穿隧FET（TFET）的特徵組合在單一裝置結構內，使其具有相對於基於單一奈米薄片的FET的相同佈局面積或佔據面積。裝置結構包含若干半導體奈米薄片的堆疊、相關聯的磊晶生長源極以及汲極區域以及包覆奈米薄片的整個集合/堆疊的高k半導體或金屬閘極堆疊。奈米薄片的較低或底部集合可界定熱離子注入的FET，而奈米薄片的上部或頂部集合可界定TFET，或反之亦然。可藉由具有與汲極區域相對的摻雜類型的源極區域來區分TFET。舉例而言，對於n通道裝置，熱離子FET的源極區域為n+，而TFET的源極區域為p+（對於p通道裝置，摻雜類型顛倒）。源極區域與TFET通道之間的p-n接面產生對於TFET操作所需要的頻帶至頻帶穿隧（band-to-band tunneling；BTBT）區域。
本發明概念的實施例進一步提供用於組合熱離子FET/穿隧FET裝置的多個操作模式：使用低於熱離子FET臨限電壓Vt（熱離子）的供應電壓VDD 將裝置作為TFET操作的第一模式，以及藉由增大供應電壓VDD 以超出熱離子FET臨限電壓Vt（熱離子）來將裝置作為熱離子FET操作的第二模式。TFET模式可用於低功率、非效能關鍵操作，而熱離子模式可在高功率或峰值效能時間期間使用。此外，在TFET模式中，歸因於熱離子FET的存在，可存在非常少的額外電容性負載，此因為熱離子FET於亞臨限值範圍中的深處且具有低閘極電容（例如，僅寄生電容可對電容性負載有影響）。因此，藉由將兩個類型的電晶體組合到單一裝置結構內，可在TFET操作模式中實現低頻率低VDD 的操作，而在熱離子操作模式中可實現高頻率、高功率操作，而不將裝置佈局面積增大以超出對於單一TFET或熱離子FET所需要的面積。
藉由圖1以及圖2中的實例說明組合根據本發明概念的實施例的熱離子FET與穿隧FET的異質奈米薄片或奈米線類的結構。詳言之，圖1以及圖2分別為說明用於n通道裝置100以及p通道裝置200的異質奈米薄片堆疊結構103、203。現參看圖1以及圖2，裝置100、200包含奈米薄片半導體主動層或主體層，其界定用於TFET的第一通道層或區域101、第一通道層201，以及用於熱離子FET的第二通道層或區域102、第二通道層202。在圖1以及圖2中，藉由實例，堆疊103、堆疊203中的下部奈米薄片界定一或多個熱離子FET通道，而堆疊103、堆疊203中的上部奈米薄片界定一或多個TFET通道；然而，在一些實施例中可顛倒堆疊103、堆疊203中的TFET與熱離子FET的次序。
第一通道層101、第一通道層201以及第二通道層102、第二通道層202可包含不同濃度的相同或共同半導體材料，或不同半導體材料。舉例而言，在一些實施例中，TFET通道層101、通道層201以及熱離子FET通道層102、通道層202可包含第III-V族半導體材料（諸如，砷化銦鎵（InGaAs）、砷化銦（InAs）、銻化銦（InSb）及/或銻化銦鎵（InGaSb）），及/或可包含第IV族半導體材料（諸如，矽（Si）、鍺（Ge）及/或矽鍺（SiGe））。在特定實施例中，若指定第III-V族通道材料，則InGaSb類的通道可用以提供良好的pFET熱離子效能。pFET 200的通道層201、通道層202的化學計量未必等同於nFET 100的通道層101、通道層102的化學計量，但為了易於整合，類似的化學計量可用於nFET 100以及pFET 200兩者的通道層。
源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d提供於第一通道層101、第一通道層201以及第二通道層102、第二通道層202的相對側處，且經由源極/汲極延伸區域109e、源極/汲極延伸區域209e接觸第一通道層101/第一通道層201以及第二通道層102/第二通道層202。源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d可高度經摻雜以提供低接觸電阻，且在一些實施例中，可由與通道層101、通道層201以及通道層102、通道層202相同的材料形成。舉例而言，源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d可自通道層材料磊晶生長。在一些實施例中，延伸區域109e、延伸區域209e可為通道層101、通道層201以及通道層102、通道層202的自其端部延伸以接觸源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d的經摻雜的部分。
如圖1以及圖2中所繪示，TFET源極區域109s1、TFET源極區域209s1具有與熱離子FET源極區域109s2、熱離子FET源極區域209s2相對的傳導類型。詳言之，n通道裝置100的源極區域109s1具有p型摻雜，而p通道裝置200的源極區域209s1具有n型摻雜。源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2因此分別包含TFET源極區域109s1、TFET源極區域209s1與熱離子FET源極區域109s2、熱離子FET源極區域209s2之間的p-n接面。接觸件111、接觸件211提供於源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d上，且提供於TFET源極區域109s1、TFET源極區域209s1與熱離子FET源極區域109s2、熱離子FET源極區域209s2之間的電短路。接觸件111、接觸件211可為金屬層，或可以其他方式具有經選擇以提供至熱離子FET的良好電接觸的組成物，特別是因為低寄生電阻（Rpara）可對熱離子FET的功能性具有較大重要性。
包含閘極介電層110、閘極介電層210以及閘極層115、閘極層215（在本文中亦被稱作主要閘極電極）的共用或共同閘極堆疊提供於第一半導體通道層101、第一半導體通道層201以及第二半導體通道層102、第二半導體通道層202上以及之間。閘極介電層110、閘極介電層210可包含高k、寬帶隙半導體或絕緣體層，而閘極層115、閘極層215可包含具有高摻雜劑活化（dopant activation）的金屬層或適度帶隙半導體層。低k絕緣區域720（諸如，氧化物區域）可在閘極層115、閘極層215的相對側處延伸以提供與源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d的電隔離。經摻雜的延伸區域109e、經摻雜的延伸區域209e可自源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及汲極區域109d、汲極區域209d側向延伸超出低k絕緣區域720以接觸通道層101、通道層201以及通道層102、通道層202的鄰近端部。源極區域109s1/源極區域109s2、源極區域209s1/源極區域209s2以及閘極層115、閘極層215之間的相對小分隔可減小寄生電阻，特別是與一些平坦裝置相比。閘極接觸結構1115（在本文中亦被稱作次要閘極電極）可在間隙壁190之間在奈米薄片堆疊103、奈米薄片堆疊203的上表面以及側壁上延伸以接觸閘極層115、閘極層215。在一些實施例中，閘極接觸結構1115可與閘極層115、閘極層215整體地形成。
第一通道層101、第一通道層201以及第二通道層102、第二通道層202分別界定用於TFET以及熱離子FET的不同臨限電壓Vt。可藉由包含在TFET的通道層101、通道層201或熱離子FET的通道層102、通道層202中的額外的經摻雜的區域或層來達成用於通道層的不同臨限電壓Vt。舉例而言，可藉由在堆疊結構的磊晶層沈積期間在TFET通道層101、TFET通道層201或熱離子FET通道層102、熱離子FET通道層202中形成延伸的適度經摻雜層或高濃度薄層（“差量摻雜”）來實施不同摻雜濃度。另外或替代地，可藉由形成第一通道層101、第一通道層201以及第二通道層102、第二通道層202至不同厚度來達成用於通道層的不同臨限電壓Vt。舉例而言，可將用於TFET的奈米薄片通道層101、奈米薄片通道層201沈積至比用於熱離子FET的奈米薄片通道層102、奈米薄片通道層202小的厚度。TFET通道層101、TFET通道層201的厚度可仍足以減少或防止在大於熱離子FET的臨限電壓的閘極電壓下在裝置100、200的汲極側上的頻帶至頻帶穿隧。又，相對於TFET通道層101、TFET通道層201之間的垂直間距，可在熱離子FET通道層102、熱離子FET通道層202之間提供不同垂直間距，從而導致其間的不同閘極填充厚度；結合閘極層的材料性質的改變，亦可使用不同垂直間距來達成用於通道層的不同臨限電壓Vt。
包含通道層101、通道層201或通道層102、通道層202、閘極介電層110、閘極介電層210以及閘極層115、閘極層215的結構界定個別閘控的通道區域，且經重複以界定多個堆疊式個別閘控的通道區域，在本文中亦被稱作奈米薄片堆疊103、奈米薄片堆疊203。奈米薄片堆疊103、奈米薄片堆疊203因此為可形成於基板107、基板207上（例如，作為在所述基板的表面上的突出鰭片）或內（例如，在界定於所述基板中的溝槽中）的三維結構。雖然為了易於解釋而參照用於TFET以及熱離子FET中的每一者的單一通道層說明，但應理解，可(例如)基於所要的應用存在任何數目個/任何量的個別閘控的通道層。舉例而言，裝置100、200中的奈米薄片通道層的數目或數量可藉由用於TFET及/或熱離子FET的目標化載流量來判定。通道層101、通道層201以及通道層102、通道層202中的一或多者可相對薄（例如，在一些實施例中，厚度小於約10奈米）。基板107、基板207可（例如）為應力鬆弛緩衝器（stress-relaxed buffer；SRB）基板、絕緣層上矽（silicon-on-insulator；SOI）基板或其他基板。
藉由以垂直或非平坦架構來堆疊薄片，裝置100、200可組合熱離子與穿隧FET操作，並具有與單一奈米薄片FET相同的面積佔據。在具有共同佈局面積或佔據面積的堆疊式裝置結構中提供組合熱離子FET/穿隧FET可提供較大閘極長度（Lg）可擴展性。根據本發明概念的實施例的裝置可提供對於低VDD 操作之熱離子FET數量級的改良（或更大），同時經由VDD 過驅動維持高效能的能力。相比之下，單一裝置類型可提供低VDD 模式（其中熱離子FET可能表現不佳），或高VDD 模式（其中TFET可能不傳遞增大的功率所值得的效能）。然而，藉由在單一裝置中組合TFET與熱離子FET，本發明概念的實施例允許兩個操作模式之間的切換。
圖3A至圖3B為說明根據本發明概念的一些實施例的組合穿隧FET/熱離子FET裝置的操作模式的曲線圖。如圖3A中所示，施加至閘極電極的供應電壓VDD 經分割成兩個裝置操作模式：用於較低功率、較低頻率操作的TFET模式，以及用於較高功率、較高頻率操作的熱離子FET模式。圖3A進一步說明用於組合穿隧FET/熱離子FET裝置的實例多個頻率-VDD 操作點OPP1至OPP6，其中對兩個操作點OPP1以及OPP2指派為TFET操作模式，且對四個操作點OPP3至OPP6指派為熱離子操作模式。
更特定言之，如圖3B中所示，低於熱離子FET Vt（熱離子）的臨限電壓的相對低供應電壓VDD （例如，約0.2 V至約0.3 V）可用於低功率模式。在此等較低供應電壓下，熱離子FET幾乎關斷（即，無顯著傳導），且具有在亞臨限值中的低總閘極電容Cgg（FD靜電）。相比之下，TFET在低功率模式中以接近峰值穿隧電流（例如，約比熱離子FET高2個數量級）來操作。
再參看圖3B，大於熱離子FET Vt（熱離子）的臨限電壓的“標準”供應電壓VDD （例如，約0.5 V至約0.7 V）可用於高功率模式。根據本發明概念的實施例的組合穿隧FET/熱離子FET裝置的操作因此被分成兩個方案：用於閘極電壓Vg ＜ Vt（熱離子）的TFET操作，以及用於Vg ＞ Vt（熱離子）的熱離子FET操作。因而，可在高功率模式中使用較TFET可達成的導通電流高約1至2個數量級（即，實質上更大）的導通電流。又，熱離子FET的關斷電流Ioff可基於TFET而目標化及/或被目標化以匹配TFET。結果，本發明概念的實施例可提供低功率裝置大大增強的過驅動能力。
雖然在圖3A中參照在TFET模式中的僅兩個操作點OPP1以及OPP2來說明，但應理解，可選擇多個VDD /頻率操作點且將其指派至TFET操作。舉例而言，在一些實施例中，可將比指派至熱離子FET操作數目大的VDD /頻率點指派至TFET操作。
圖4至圖11為說明根據本發明概念的一些實施例的製造n通道混合穿隧FET/熱離子FET裝置（諸如，圖1的裝置100）的方法的橫截面圖。參照銻化銦鎵（InGaSb）類的通道層來繪示圖4至圖11的實例實施例，因為InGaSb可用於n型以及p型裝置兩者；然而，應理解，本發明概念的實施例不限於此等材料，且亦可使用其他材料。
現參看圖4，將低缺陷或無缺陷犧牲層（圖4中說明為銻化鋁（AlSb）層115'）轉印至基板（說明為內埋氧化物（buried oxide；BOX）基板107'）。在一些實施例中，基板107'可在來自應力鬆弛緩衝器（SRB）供體晶圓的絕緣層上矽（SOI）晶圓（或其他絕緣體上基板）上。與銻化銦鎵（InGaSb）奈米薄片通道層101'、奈米薄片通道層102'交替的包含AlSb犧牲層115'的初始奈米薄片堆疊形成於經轉印的AlSb犧牲層115'上，例如，藉由異質磊晶生長。堆疊中的奈米薄片通道層101'、奈米薄片通道層102'的數目可按對於電路操作所需要而形成。即，奈米薄片通道層101'、奈米薄片通道層102'的數目可按對於特定應用所需要，針對在晶片上不同的電路而不同。
仍參看圖4，Inx Ga1-x Sb層101'以及Iny Ga1-y Sb層102'分別界定穿隧FET以及熱離子FET的通道區域，且在一些實施例中，可具有不同濃度（例如，x ≠ y）。雖然說明為單一層，但應理解，可形成多個Inx Ga1-x Sb穿隧FET通道層101'及/或多個Iny Ga1-y Sb熱離子FET通道層102'。Inx Ga1-x Sb層101'與Iny Ga1-y Sb層102'的各別組成物可不同，且可經個別地選擇以分別增加或最佳化穿隧FET及/或熱離子FET的特性。AlSb層115'為犧牲層，其中AlSb經基於其相對於InGaSb的蝕刻選擇性而選擇為用於犧牲層的材料。因而，應理解，本發明概念的實施例不限於圖4至圖11中所示的特定材料，且在選擇其他半導體材料用於穿隧FET以及熱離子FET的通道層101'、通道層102'的實施例中，可選擇不同材料用於犧牲層115'以允許相對於通道層101'、通道層102'的選擇性蝕刻。
參看圖5，犧牲閘極層515'以及間隙壁190'於奈米薄片堆疊的最上部犧牲層115'上沈積且圖案化。犧牲閘極層515'以及間隙壁190'可在堆疊的側壁上以及在其間的上表面上延伸。如圖6中所示，蝕刻由間隙壁190'暴露的堆疊的區，以提供用於在隨後操作中欲形成源極以及汲極區域的區。如在圖6中進一步說明，由初始蝕刻暴露的AlSb犧牲層115'的邊緣經側向蝕刻（例如，使用計時的各向同性選擇性蝕刻），藉此界定在AlSb犧牲層115'的邊緣處的空隙620（例如，具有“半月”形）。舉例而言，可執行AlSb的選擇性蝕刻（具有相對於InGaSb高達約1000：1的蝕刻選擇性）。因而，犧牲層115'的邊緣包含相對於通道層101'、通道層102'側向凹進的區域620，其中凹進的區域620由通道層101'、通道層102'以及間隙壁190'來界限。
現參看圖7，將低k材料沈積於堆疊上，從而填充空隙620。在一些實施例中，可在低k材料沈積前移除間隙壁190'。執行各向異性垂直蝕刻（例如，電漿或類似蝕刻），從而自不同於經填滿空隙620的區域移除低k材料，藉此界定在犧牲層115'的邊緣處的介電懸浮區域720'。介電區域720'使閘極層（待在隨後操作中形成）與磊晶生長於通道層101'、通道層102'的相對側上的源極區域109s1'/源極區域109s2'以及汲極區域109d'絕緣。舉例而言，通道材料的其餘部分（即，Inx Ga1-x Sb 101'以及Iny Ga1-y Sb 102'在堆疊的側壁處的部分）可用作用於源極區域109s1'/源極區域109s2'以及汲極區域109d'在BOX基板107'上的磊晶生長的晶種層。取決於下伏基板材料（例如，若基板107'不為BOX），亦可（另外或替代地）使用其他製程來形成源極區域109s1'/源極區域109s2'以及汲極區域109d'。源極區域109s1'/源極區域109s2'以及汲極區域109d'可經形成以具有匹配熱離子FET通道層102'的組成物的銦（In）組成物（即，具有比TFET通道層101'含量低的In）。雖然歸因於高度及/或不匹配而使得應力鬆弛可為可能的，但此應力鬆弛在源極區域109s1'/源極區域109s2'以及汲極區域109d'中可能並不成問題。
如上所論述，對於組合穿隧/熱離子nFET裝置100'，汲極109d'完全為n型，而源極包含界定n型穿隧FET的源極的p型部分109s1'，且亦有界定n型熱離子FET的源極的n型部分109s2'。在一些實施例中，為了製造包含具有不同半導體傳導類型的部分109s1'以及109s2'的源極區域，可與n+汲極區域109d'同時生長n+源極區域109s2'，n+源極區域109s2'可部分凹進，且p+源極區域109s1'可生長於凹進的n+源極區域109s2'上。詳言之：可在源極側以及汲極側兩者上執行n+磊晶以分別使區域109s2'以及109d'生長；源極區域109s2'可部分凹進，其中汲極區域109d'被遮蔽，使得凹進暴露TFET通道層101'的側壁；且可伴隨汲極區域109d'被遮蔽執行p+磊晶以直接在n+熱離子FET源極區域109s2'上形成p+ TFET源極區域109s1'，從而界定其間的p-n接面。
替代地，為了製造包含具有不同傳導類型的部分109s1'以及109s2'的源極區域，可選擇性的形成汲極區域109d'，同時遮蔽堆疊的源極側，且接著可選擇性地形成源極區域109s1'/源極區域109s2'，同時遮蔽汲極區域109d'。舉例而言，在汲極區域109d'的生長後，可使用長投PVD製程沈積多晶源極區域109s1'/多晶源極區域109s2'，同時遮蔽汲極區域109d'，其中PVD製程的第一部分使用n+摻雜，且PVD製程的第二部分使用p+摻雜。詳言之：可在汲極側上選擇性地執行n+磊晶（其中源極側經遮蔽）以形成汲極區域109d'；可執行長投PVD以在源極側上沈積多晶InGaSb（其中汲極區域109d'經遮蔽），其中沈積的第一階段使用n+摻雜且沈積的第二階段使用p+摻雜以分別界定區域109s1'以及109s2'；以及可使用化學機械拋光（chemical-mechanical polishing；CMP）製程移除過度沈積的InGaSb。此多晶源極區域對於裝置操作可並不成問題，因為源極延伸區域109e'（下文論述）可為單晶。應理解，雖然以上參照用於n-FET裝置的源極/汲極製造來描述，但可針對p-FET裝置切換各別摻雜類型。
圖8說明經摻雜的源極/汲極延伸區域109e'在鄰近低k介電區域720'的通道層101'、通道層102'的部分中的形成。詳言之，可執行退火（及/或其他適當步驟）以界定在鄰近先前形成的介電區域720'的通道層101'以及通道層102'的端部或邊緣處的經摻雜的延伸區域109e'，其接觸源極區域109s1'/源極區域109s2'以及汲極區域109d'。延伸區域109e'可藉由減小源極區域109s1'/源極區域109s2'與隨後形成的閘極層115''之間的分離來減小寄生電阻（Rpara）。亦可使用其他技術來形成經摻雜的延伸區域109e'，諸如，在圖7中的源極以及汲極再生前的植入物或電漿摻雜。因而，在一些實施例中，可在圖7的操作前或與此同時執行圖8的操作。
現參看圖9，間隙壁990'在間隙壁190'的相對側處形成於源極區域109s1'/源極區域109s2'以及汲極區域109d'上，且源極區域109s1'/源極區域109s2'以及汲極區域109d'至少部分朝向基板107'凹進，使得其側壁與間隙壁990'對準。又，矽化物層111'或其他傳導性接觸區域材料（諸如，具有與n+以及p+區域的低界面電阻率的金屬層）形成於凹進的源極區域109s1'/源極區域109s2'以及汲極區域109d'上。低界面電阻率可在n+區域中及/或對熱離子FET的功能性具有較大重要性。矽化物層111'提供跨在源極區域109s1'/源極區域109s2'中界定的p-n接面的電短路。
如圖10中所繪示，犧牲閘極層515'以及犧牲AlSb層115'經選擇性地移除，從而界定在其餘InGaSb通道層101'以及InGaSb通道層102'周圍的空隙1020'。舉例而言，可執行AlSb的選擇性蝕刻（具有相對於InGaSb高達約1000 : 1的蝕刻選擇率），使得InGaSb通道層101'以及InGaSb通道層102'很大程度上不受蝕刻製程干擾。
在圖11中，包圍通道層101'以及通道層102'的空隙1020'填充有介電層110'以及金屬層115''以界定為TFET以及熱離子FET兩者所共有的捲繞金屬閘極結構。詳言之，高k介電材料經沈積至InGaSb通道層101'以及InGaSb通道層102'上以界定其上的各別閘極介電層110'，且金屬層經沈積於閘極介電層110'上以界定通道層101'與通道層102'之間的金屬閘極層115''。閘極接觸結構1115'可在間隙壁190'之間在奈米薄片堆疊的上表面以及側壁上延伸以接觸金屬閘極層115''，其中在一些實施例中，閘極接觸結構1115'可整體地形成於金屬層115''的沈積中。因而，包含通道層101'、通道層102'（其間具有閘極層115''）以及捲繞閘極結構110'、115''、1115'的堆疊式結構界定完成的nFET裝置100'。InGaSb通道101'以及102'可為在圖11的nFET裝置100'中的固有或未經摻雜的n型，且經堆疊以界定鰭片形裝置結構（或鰭片式場效應電晶體）。
如上所指出，熱離子通道層102'與TFET通道層101'的臨限電壓Vt可不同，且可經調整使得對於通道層102'以及通道層101'的兩個集合，關斷狀態洩漏大致相同（特別是對於較高供應電壓；熱離子裝置可在較低供應電壓下具有減小的洩漏）。由於通道層102'以及通道層101'的兩個集合共用同一閘極堆疊（除非進行額外處理以提供截然不同的閘極堆疊），因此引入相對的裝置內Vt偏移的一個方式為在熱離子通道層102'中或在TFET通道層101'中提供經摻雜的層或區域，以達成較高臨限電壓Vt。摻雜位準可足夠高以延遲完全耗盡（full depletion；FD）的發作，藉此升高臨限電壓Vt，但不能高至使層“不可耗盡”，即，藉由在完全耗盡（FD）前誘發表面反轉。摻雜位準因此針對使用的奈米薄片通道層厚度為合適地工程設計。可藉由在通道層101'或通道層102'中包含延伸的適度經摻雜的層或高濃度薄層（“差量摻雜”）來實施此摻雜位準。根據本發明概念的實施例的通道層生長的磊晶本質可允許此額外經摻雜的層的直接形成以針對通道層101'以及通道層102'提供所要的臨限電壓。
此外，TFET通道層101'以及熱離子通道層102'的通道層厚度以及組成物經選擇，使得頻帶至頻帶穿隧（BTBT）不在高VDD 操作期間發生於汲極側上。雖然對於在源極側上的TFET的正常操作需要BTBT，但其可能對汲極側上的寄生洩漏有影響；對於熱離子FET的汲極側，同樣如此。對於TFET，此問題可特別敏銳，因為TFET通道層101'的組成物經選擇以促進BTBT（例如，使用低帶隙材料）。然而，在一些實施例中，此問題可藉由減小通道層101'及/或通道層102'的厚度以將有效帶隙增大至可接受BTBT的點以及工程設計TFET接面的源極側以增大穿隧電流（若需要）來解決。然而，甚至在不存在額外源極側工程設計的情況下，歸因於閘極偏壓（其增大穿隧窗），TFET源極-通道接面仍可固有地提供比汲極側顯著多的穿隧電流。可藉由允許至TFET通道層101'內的較深p+內擴散（例如，藉由增加p+摻雜）來工程設計額外增大；歸因於摻雜誘發的帶隙變窄，產生的更多經摻雜的源極延伸部109e'具有較窄帶隙。
圖12至圖19為說明根據本發明概念的另外實施例的製造n通道混合或組合穿隧FET/熱離子FET裝置1200的方法的橫截面圖。同時圖12至圖19的實施例是藉由實例參照砷化銦鎵（InGaAs）類的通道層來繪示，但應理解，本發明概念的實施例不限於此等材料，且亦可使用其他材料。
現參看圖12，包含交替砷化鎵（GaAs）犧牲層1215'以及砷化銦鎵（InGaAs）通道層1201、砷化銦鎵（InGaAs）通道層1202的初始堆疊形成於基板1207上，例如，藉由磊晶生長。在圖12至圖19中，基板為鍺（Ge）應力鬆弛緩衝器（SRB）基板1207，但可使用其他基板。可按對於電路操作所需要來形成堆疊中的InGaAs奈米薄片通道層1201、InGaAs奈米薄片通道層1202的數目或量。即，按對於特定應用所需要，對於不同晶片上電路，InGaAs奈米薄片通道層1201、InGaAs奈米薄片通道層1202的數目/量可不同。
仍參看圖12，Inx Ga1-y As通道層1201以及Iny Ga1-y As通道層1202分別界定穿隧FET以及熱離子FET的通道區域。Inx Ga1-y As層1201與Iny Ga1-y As層1202的各別組成物可不同（例如，x ≠ y），且可經個別地選擇以分別增加或最佳化穿隧FET及/或熱離子FET的特性。舉例而言，在特定實施例中，對於Inx Ga1-y As通道層1201，x ≈ 0.8，且對於Iny Ga1-y As通道層1202，y≈0.5。InGaAs通道層1201、InGaAs通道層1202可受應變，且歸因於僅幾個奈米的各別厚度，可不鬆弛。應注意，通道層1201、通道層1202中的應變對於裝置操作可具有較小重要性，但可避免鬆弛以減小缺陷度。又，雖然藉由實例，堆疊中的下部奈米薄片1202界定一或多個熱離子FET通道且堆疊中的上部奈米薄片1201界定一或多個TFET通道，但在一些實施例中，堆疊中的TFET與熱離子FET的次序可顛倒。
GaAs層1215'為犧牲層，且幾乎或實質上與Ge SRB基板1207晶格匹配。可將GaAs基於其相對於InGaAs的蝕刻選擇率而選擇為用於犧牲層1215'的材料。因而，應理解本發明概念的實施不限於圖12至圖19中繪示的特定材料，且當選擇其他半導體材料用於穿隧FET以及熱離子FET的通道層1201、通道層1202時，可選擇不同材料用於犧牲層1215'以允許相對於通道層1201、通道層1202的選擇性蝕刻。
如圖13中所繪示，犧牲閘極層1315以及間隙壁1290經沈積且圖案化於奈米薄片堆疊的最上部犧牲層1215'上。犧牲閘極層1315以及間隙壁1290可在堆疊的側壁上以及在其間的上表面上延伸。在圖14中，執行初始蝕刻以移除由間隙壁1290暴露的堆疊的區以界定用於源極/汲極區域在隨後操作中形成的區。如進一步在圖14中所說明，側向蝕刻（例如，使用計時的各向同性選擇性蝕刻）由初始蝕刻暴露的GaAs犧牲層1215'的邊緣，藉此界定在GaAs犧牲層1215'的邊緣處的空隙1420（例如，具有“半月”形）。舉例而言，可執行GaAs的選擇性蝕刻（具有相對於InGaAs高達約1000 : 1的蝕刻選擇率）。因而，犧牲層1215'的邊緣包含相對於通道層1201、通道層1202側向凹進的區域1420，其中凹進的區域1420受到通道層1201、通道層1202以及間隙壁 1290界限或包圍。
現參看圖15，將低k材料沈積於堆疊上，從而填充空隙1420。在一些實施例中，可在低k材料沈積前移除間隙壁1290。執行各向異性垂直蝕刻（例如，電漿或類似蝕刻），從而自不同於經填滿空隙1420的區域移除低k材料，藉此界定在犧牲層1215'的邊緣處的介電懸浮區域1520。介電區域1520使閘極層（在隨後操作中形成）與磊晶生長於通道層1201、通道層1202的相對側上的源極區域1209s1/源極區域1209s2以及汲極區域1209d絕緣。舉例而言，通道材料的其餘部分（即，在堆疊的側壁處的Inx Ga1-x Sb 1201以及Iny Ga1-y Sb 1202）可用作用於源極區域1209s1/1209s2以及汲極區域1209d在Ge SRB基板1207上的磊晶生長的晶種層。亦可（另外或替代地）使用其他製程來形成源極區域1209s1/源極區域1209s2以及汲極區域1209d。源極區域1209s1/源極區域1209s2以及汲極區域1209d可經形成以具有匹配熱離子FET通道層1202的組成物的銦（In）組成物（即，具有比TFET通道層1201含量低的In）。雖然歸因於高度及/或不匹配應力鬆弛可為可能的，但此應力鬆弛在源極區域1209s1/源極區域1209s2以及汲極區域1209d中可能並不成問題。
如上所論述，對於如本文中所描述的組合穿隧/熱離子n-FET裝置，汲極1209d完全為n型，而源極包含界定穿隧FET的源極的p型部分1209s1，且亦有界定熱離子FET的源極的n型部分1209s2。在一些實施例中，為了製造包含具有不同半導體傳導類型的部分1209s1以及1209s2的源極區域，n+源極區域1209s2可與n+汲極區域1209d同時生長，n+源極區域1209s2可部分凹進，且p+源極區域1209s1可生長於凹進的n+源極區域1209s2上。詳言之：可在源極側以及汲極側兩者上執行n+磊晶以分別使區域1209s2以及1209d生長；源極區域1209s2可部分凹進，其中汲極區域1209d被遮蔽，使得凹進暴露TFET通道層1201的端部分或側壁；且可伴隨汲極區域1209d被遮蔽執行p+磊晶以直接在n+熱離子FET源極區域1209s2上形成p+ TFET源極區域1209s1，從而界定其間的p-n接面。
替代地，為了製造包含具有不同傳導類型的部分1209s1以及1209s2的源極區域，可選擇性的形成汲極區域1209d，同時遮蔽堆疊的源極側，且接著可選擇性地形成源極區域1209s1/源極區域1209s2，同時遮蔽汲極區域1209d。舉例而言，在汲極區域1209d的生長後，可使用長投PVD製程沈積多晶源極區域1209s1/多晶源極區域1209s2，同時遮蔽汲極區域1209d，其中PVD製程的第一部分使用n+摻雜，且PVD製程的第二部分使用p+摻雜。詳言之：可在汲極側上選擇性地執行n+磊晶（其中源極側經遮蔽）以形成汲極區域1209d；可執行長投PVD以在源極側上沈積多晶InGaAs（其中汲極區域1209d經遮蔽），其中沈積的第一階段使用n+摻雜且沈積的第二階段使用p+摻雜以分別界定區域1209s1以及1209s2；以及可使用化學機械拋光（CMP）製程移除過度沈積的InGaAs。此多晶源極區域對於裝置操作可並不成問題，因為源極延伸區域1209e（下文論述）可為單晶。應理解，雖然以上參照用於n-FET裝置的源極/汲極製造來描述，但可針對p-FET裝置切換各別摻雜類型。
圖16說明經摻雜的源極/汲極延伸區域1209e在鄰近低k介電區域1520的通道層1201、通道層1202的部分中形成。詳言之，可執行退火（及/或其他適當步驟）以界定在鄰近先前形成的介電區域1520的通道層1201以及通道層1202的端部或邊緣處的經摻雜的延伸區域1209e，其接觸源極區域1209s1/源極區域1209s2以及汲極區域1209d。延伸區域1209e可藉由減小源極區域1209s1/源極區域1209s2與隨後形成的閘極層1215之間的分離來減小寄生電阻（Rpara）。亦可使用其他技術來形成經摻雜的延伸區域1209e，諸如，在圖15中的源極以及汲極再生前的植入物或電漿摻雜。因而，在一些實施例中，可在圖15的操作前或與此同時執行圖16的操作。
現參看圖17，間隙壁1790在間隙壁1290的相對側處形成於源極區域1209s1/源極區域1209s2以及汲極區域1209d上，且源極區域1209s1/源極區域1209s2以及汲極區域1209d至少部分朝向基板1207凹進，使得其側壁與間隙壁1790對準。又，矽化物層1211或其他傳導性接觸區域材料（諸如，具有對於n+以及p+區域來說的低界面電阻率的金屬層）形成於凹進的源極區域1209s1/源極區域1209s2以及汲極區域1209d上。低界面電阻率可在n+區域中及/或對熱離子FET的功能性具有較大重要性。矽化物層1211提供跨在源極區域1209s1/源極區域1209s2中界定的p-n接面的電短路。矽化物或其他接觸層1211的組成物可經選擇以提供至熱離子FET的良好接觸，因為低寄生電阻（Rpara）可對熱離子FET比對穿隧FET的功能性具有大的重要性。對於第III-V族裝置，可將沈積的金屬層用於接觸件1211。
如圖18中所繪示，犧牲閘極層1315以及犧牲GaAs層1215'經選擇性地移除，從而界定在其餘InGaAs通道層1201以及InGaAs通道層1202周圍的空隙1820。舉例而言，可執行GaAs的選擇性蝕刻（具有相對於InGaAs高達約1000 : 1的蝕刻選擇率），使得InGaAs通道層1201以及InGaAs通道層1202很大程度上不受蝕刻製程干擾。
參看圖19，包圍通道層1201以及通道層1202的空隙1820填充有介電層1210以及金屬層1215以界定為TFET以及熱離子FET兩者所共有的捲繞金屬閘極結構。詳言之，高k介電材料經沈積至InGaAs通道層1201以及InGaAs通道層1202上以界定其上的各別閘極介電層1210，且金屬層經沈積於閘極介電層1210上以界定在通道層1201與通道層1202上以及之間的金屬閘極層1215。閘極接觸結構1915可在間隙壁1290之間在奈米薄片堆疊的上表面以及側壁上延伸以接觸金屬閘極層1215，其中在一些實施例中，閘極接觸結構1915可整體地形成於金屬層1215的沈積中。因而，包含交替通道層1201、通道層1202（其間具有閘極層1215）以及捲繞閘極結構1210、1215、1915的堆疊式結構界定完成的nFET裝置1200。InGaAs通道1201以及1202可為在圖12的nFET裝置1200中的固有或未經摻雜的n型，且經堆疊以界定鰭片式場效應電晶體結構。
再次參看圖1，本發明概念的再另外實施例可包含完全結晶奈米薄片堆疊，包含通道層101、通道層102、閘極層115，以及由單晶半導體及/或絕緣材料形成的閘極介電層110。詳言之，並不在通道層之間形成犧牲層以及隨後蝕刻或以其他方式移除犧牲層以形成閘極層（如上參看圖4至圖11以及圖12至圖19所描述），包含結晶閘極介電層110、閘極層115以及通道層101、通道層102的完整裝置堆疊可（例如）藉由異質磊晶生長而形成。因而，閘極介電層110可為基板107上的結晶半導體或絕緣層，且閘極層115以及通道層101、通道層102可生長於結晶閘極介電層110上，使得與通道層101、通道層102建立的界面無非晶形或非結晶材料（此情形可減小或消除表面粗糙度散射，從而改良至少熱離子FET的遷移率），且可無低k結晶緩衝層（此情形可減小等效閘極氧化物厚度，從而改良至少熱離子FET的短通道效能）。對於第IV族材料系統（material system），閘極介電層110可為高k結晶絕緣層，諸如，氟化鈣（CaF2 ）、硫化鋅（ZnS）、氧化鐠（Pr2 O3 ）及/或氧化釓（Gd2 O3 ）。對於第III-V族材料系統，閘極介電層110可為高k結晶寬帶隙第II-VI族半導體層，諸如，硒化鋅（ZnSe）。閘極層115可為重摻雜的半導體。舉例而言，結構可包含高度經摻雜的銻化鋁（AlSb）閘極層115，且在一些實施例中，閘極層115、通道層101/通道層102以及閘極介電層110中的每一者可為單晶。此外，包圍或“包覆”奈米薄片的堆疊的頂部閘極1115可為金屬或多晶半導體。
發明概念的實施例可提供若干優勢。舉例而言，除了在適度供應電壓下的高效能操作之外，如本文中所描述的組合TFET/熱離子FET奈米薄片裝置亦允許組合在單一裝置中的在極低供應電壓VDD 下的極低功率操作。更特定言之，本發明概念的實施例可允許約0.2 V至約0.3 V的可用範圍的供應電壓VDD ，其良好地低於通常在熱離子FET下可達成的供應電壓。此外，本發明概念的實施例更允許在約0.5 V至約0.6 V的範圍中的適度供應電壓VDD 下的高效能操作。此外，藉由在奈米薄片堆疊結構中堆疊TFET以及熱離子FET，本發明概念的實施例並不招致針對此雙模式使用的佈局懲罰（layout penalty）（因為兩個裝置配置於共同佔據面積中），其與在鰭片場效應電晶體配置中包含熱離子FET以及TFET的另外情況相比可為有利的。此外，相比於一些平坦結構，根據本發明概念的實施例的奈米薄片堆疊結構可適合於激進的閘極長度Lg的比例縮放。
本發明概念的特定實例實施例的特徵可包含（但不限於）以下： （1）一種FET，其包括奈米薄片的堆疊，奈米薄片的堆疊的第一部分包括熱離子注入FET，奈米薄片的堆疊的第二部分包括穿隧FET（TFET），奈米薄片的堆疊包括通道材料以及犧牲材料。 （2）如（1）中的FET，其中在源極區域中的摻雜在包括熱離子注入FET的奈米薄片的堆疊之間的垂直位置自n型改變至p型（對於n-FET，對於pFET則為相對的摻雜劑類型），且奈米薄片的堆疊包括TFET。 （3）如（2）中的FET，其中汲極區域與源極區域截然不同，汲極區域全部由n摻雜的區域（n-FET）或全部由p摻雜的區域（p-FET）組成。 （4）如（3）中的FET，其中共同閘極電極包覆於包括熱離子FET以及TFET的奈米薄片的完整堆疊的周圍。 （5）如（4）中的FET，其中TFET與熱離子FET的各別臨限電壓Vt不同。 （6）如（5）中的FET，其中奈米薄片的一個集合（熱離子或TFET，或兩者）包含適度經摻雜的延伸的層，或差量經摻雜的層，以便實現TFET與熱離子FET之間的不同Vt。 （7）如（4）中的FET，其中使用諸如金屬或矽化物的單一導電材料執行至源極的n以及p區域兩者的接觸件。傳導材料可經選擇以減小或最小化熱離子FET的接觸電阻，從而允許至TFET部分的增大的電阻。 （8）如（1-7）中的FET，其中熱離子FET通道以及TFET通道由第III-V族半導體材料形成，諸如，InGaAs、InAs、InSb或InGaSb；熱離子FET通道與TFET通道的組成物不需要相同。 （9）如（1-7）中的FET，其中熱離子FET通道以及TFET通道由第IV族半導體材料形成，諸如，Si、Ge或SiGe；熱離子FET通道與TFET通道的組成物不需要相同。 （10）如（1-7）中的FET，其中熱離子FET通道由第IV族半導體材料形成，諸如，Si、Ge以及SiGe，而TFET通道由第III-V族材料形成，諸如，InGaAs、InAs、InSb、InGaSb。 （11）如（1-7）中的FET，其中TFET通道由第IV族半導體材料形成，諸如，Si、Ge以及SiGe，而熱離子FET通道由第III-V族材料形成，諸如，InGaAs、InAs、InSb、InGaSb。 （12）如（8）中的FET，其中熱離子FET通道與TFET通道之間的犧牲層包括包含AlSb或GaAs的材料。 （13）如（9）中的FET，其中熱離子FET通道與TFET通道之間的犧牲層包括包含Si或SiGe的材料。 （14）如（1-13）中的FET，其中主要傳導機構取決於施加的閘極偏壓VG。FET的操作經分成兩個方案：對於VG ＜ Vt（熱離子）的TFET操作，以及對於VG ＞ Vt（熱離子）的熱離子FET操作，Vt（熱離子）對應於熱離子FET的臨限電壓。 （15）如（1-14）中的FET，其中當在TFET方案中操作時，熱離子FET的電容性負載可忽略。 （16）如（1-15）中的FET，其中TFET與熱離子FET的關斷狀態洩漏大致相等。 （17）一種電路，包括如（1-16）中的熱離子FET以及TFET，對於此，不存在與熱離子FET以及TFET中的兩者的使用相關聯的佈局面積懲罰。 （18）一種形成包括奈米薄片的堆疊的如（1-16）中的FET的方法，所述奈米薄片的堆疊更包括熱離子FET以及穿隧FET，穿隧FET形成於熱離子FET上，TFET源極的摻雜類型與熱離子FET源極相對，源極接面歸因於相對摻雜類型而形成，由傳導材料短路連接，諸如金屬或矽化物的傳導材料主要地針對至熱離子FET的源極的低界面電阻而選擇。 （19）一種形成如（1-16）中的FET的方法，所述FET包括包覆於包括熱離子FET以及穿隧FET的所有奈米薄片周圍的共同閘極，閘極至S/D區域的距離部分地藉由形成的凹進的區域的寬度來判定，凹進的區域由低k介電材料填滿。 （20）一種形成如（1-16）中的FET的方法，對於熱離子FET或TFET的在犧牲奈米薄片與傳導通道奈米薄片之間的蝕刻選擇率為大於100 : 1，且在一些情況下，大致為1000 : 1，其中奈米薄片在橫截面上實質上為矩形。 （21）一種形成如（5）中的FET的方法，在熱離子FET與TFET之間的不同Vt是歸因於在堆疊結構的磊晶層沈積期間在堆疊結構中的位置處的延伸的適度經摻雜的層或高濃度薄層（“差量摻雜”）的形成以導致所要的Vt差。 （22）一種形成如（5）中的FET的方法，在熱離子FET與TFET之間的不同Vt是歸因於用於熱離子FET與TFET的奈米薄片之間的不同垂直間距，不同垂直間距導致通道傳導奈米薄片之間的不同閘極堆疊填充，不同閘極堆疊填充造成Vt差。 （23）一種形成如（1-16）中的FET的方法，用於TFET的奈米薄片的磊晶沈積厚度小於用於熱離子FET的磊晶沈積厚度，磊晶沈積厚度取決於包含（例如）沈積時間的沈積變數。 （24）如（1）中的FET，其中奈米薄片的堆疊的第一部分與第二部分在奈米薄片的共同垂直堆疊中對準，使得投射於基板上的水平佈局面積對於熱離子FET與TFET相同。 （25）一種電路，包括如（1-16）中的組合TFET/熱離子FET裝置，其中VDD -頻率操作點經選擇以便使TFET模式的用途最大化。 （26）如（1-16）中的FET，其中TFET奈米薄片的厚度經選擇以足夠薄以甚至在用於熱離子操作的VDD 位準下抑止汲極側BTBT；TFET奈米薄片的厚度經選擇以歸因於量化效應而具有充分增大的帶隙。 （27）一種FET，包括各具有S以及D以及閘極的兩個FET，所述兩個FET在共同垂直堆疊中對準，每一FET的S由實質上垂直傳導層相互連接，每一FET的D由實質上垂直傳導層相互連接，兩個FET中的每一者的閘極為共同閘極。 （28）一種如在（27）中且此外如在（1-26）中的FET。
本文中所使用的術語僅出於描述特定實施例的目的，且並不意欲限制實例實施例。如本文中所使用，單數形式“一”以及“所述”同樣意欲包含複數形式，除非上下文另有清晰地指示。應進一步理解，當術語“包括”及/或“包含”為開放式的，且當在本文中使用時，指定所陳述的特徵、整數、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。術語“及/或”包含相關聯列舉項目中的一或多者的任何以及所有組合。
諸如“在……下”、“在……下方”、“下部”、“在……上方”、“上部”以及類似者的空間相對術語可在本文中為了易於描述而用以描述如在圖中所說明的一個元件或特徵與另一元件或特徵的關係。應理解，空間相對術語意欲涵蓋裝置在使用或操作中除圖中所描繪的定向以外的不同定向。舉例而言，若翻轉圖中的裝置，則描述為“在其他元件或特徵下方”或“在其他元件或特徵下”的元件將定向“在其他元件或特徵上方”。因此，術語“在……下方”可涵蓋在……上方以及在……下方的兩個定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用之空間相對描述詞可相應地進行解釋。此外，亦應理解，當將層稱作“在兩個層之間”時，其可為兩個層之間的唯一層，或亦可存在一或多個插入層。
應理解，雖然術語第一、第二等可在本文中用以描述各種元件，但此等元件不應受此等術語限制。此等術語僅用以將一個元件與另一元件區分開來。因此，在不脫離本發明概念的範疇的情況下，下文論述的第一元件可被稱為第二元件。
亦應理解，當元件被稱作“在另一元件上”或“連接至另一元件”時，其可直接在另一元件上或連接至另一元件，或可存在插入元件。相比之下，當將元件稱作“直接在另一元件上”或“直接連接至另一元件”時，不存在插入元件。然而，決不應將“在……上”或“直接在……上”解釋為需要層完全覆蓋下伏層。
本文中參照為理想化實施例（以及中間結構）的示意性說明的橫截面及/或透視說明來描述實施例。因而，應預期由於（例如）製造技術及/或容差的自說明的形狀的變化。因此，不應將實施例解釋為限於本文中所說明的特定區域形狀，而應包含（例如）自製造產生的形狀偏差。舉例而言，被說明為矩形的植入區域通常將具有圓形或彎曲特徵及/或植入物濃度在其邊緣上之梯度，而非自植入區域至非植入區域的二元改變。同樣地，藉由植入而形成的內埋區域可在內埋區域與發生植入所在的表面之間的區中導致一些植入。因此，圖中所說明的區域本質上為示意性的，且其形狀不意欲說明裝置的區域的實際形狀，並且不意欲限制本發明概念的範疇。
如由本發明實體所瞭解，根據本文中所描述的各種實施例的裝置以及形成裝置的方法可體現於諸如積體電路的微電子裝置中，其中根據本文中所描述的各種實施例的多個裝置整合到相同微電子裝置中。因此，可在微電子裝置中在無需正交的兩個不同方向上複製本文中所說明的橫截面圖。因此，體現根據本文中所描述的各種實施例的裝置的微電子裝置的平面圖可包含呈基於微電子裝置的功能性的陣列以及/或二維圖案的裝置中的多個裝置。
取決於微電子裝置的功能性，根據本文中所描述的各種實施例的裝置可散置於其他裝置當中。此外，可在可與兩個不同方向正交的第三方向上複製根據本文中所描述的各種實施例的裝置以提供三維積體電路。
因此，本文中所說明的橫截面圖為在平面圖中沿著兩個不同方向以及/或在透視圖中沿著三個不同方向延伸的根據本文中所描述的各種實施例的多個裝置提供支援。舉例而言，當在裝置/結構的橫截面圖中說明單一主動區域時，所述裝置/結構可包含多個主動區域以及在其上的電晶體結構，如將由裝置/結構的平面圖所說明。
除非另有定義，否則本文所使用的所有術語（包括技術以及科學術語）具有與由一般熟習本發明概念所屬的此項技術者通常理解的意義相同的意義。進一步應理解，諸如常用詞典中所定義的術語的術語應解釋為具有與其在相關技術的上下文中的意義一致的意義，且不應按理想化或過度形式化意義來解釋，除非本文中明確地如此定義。
已描述用於提供混合TFET-熱離子FET奈米薄片結構的方法以及系統。所述方法以及系統已根據所繪示的例示性實施例進行描述，且一般熟習此項技術者將容易地認識到，可存在對所說明的實施例的變化，且任何變化將在所述方法以及系統的精神以及範疇內。因此，在不脫離如本文中所描述且由以下申請專利範圍界定的本發明概念的精神以及範疇的情況下，一般熟習此項技術者可進行許多修改。
100、200、100'、1200‧‧‧裝置
101、201、102、202、101'、102'、1201、1202‧‧‧通道層
103、203‧‧‧堆疊
107、207、107'、1207‧‧‧基板
109d、109d'、209d、1209d‧‧‧汲極區域
109e、109e‧‧‧區域
109s1、209S1、109s2、209S2、109s1'、1209S1、109s2'、1209S2‧‧‧源極區域
110、110'、210、1210‧‧‧閘極介電層
111、211‧‧‧接觸件
111'、1211‧‧‧矽化物層
115、215、115''、1215‧‧‧閘極層
115'、1215'‧‧‧犧牲層
190、190'、990、990'、1290、1790‧‧‧間隙壁
515'、1315‧‧‧犧牲閘極層
720‧‧‧低k絕緣區域
720'、1520‧‧‧介電懸浮區域
1115、1115'、1915‧‧‧閘極接觸結構
620、1020'、1420、1820‧‧‧空隙
OPP1-OPP6‧‧‧操作點
圖1為說明根據本發明概念的一些實施例的n通道混合穿隧FET/熱離子FET裝置的橫截面圖。 圖2為說明根據本發明概念的一些實施例的p通道混合穿隧FET/熱離子FET裝置的橫截面圖。 圖3A至圖3B為說明根據本發明概念的一些實施例的混合穿隧FET/熱離子FET裝置的操作模式的曲線圖。 圖4至圖11為說明根據本發明概念的一些實施例的製造n通道混合穿隧FET/熱離子FET裝置的方法的橫截面圖。 圖12至圖19為說明根據本發明概念的進一步實施例的製造n通道混合穿隧FET/熱離子FET裝置的方法的橫截面圖。
100‧‧‧裝置
101、102‧‧‧通道層
103‧‧‧堆疊
107‧‧‧基板
109d‧‧‧汲極區域
109e‧‧‧延伸區域
109s1、109s2‧‧‧源極區域
110‧‧‧閘極介電層
111‧‧‧接觸件
115‧‧‧閘極層
190‧‧‧間隙壁
720‧‧‧低k絕緣區域
990‧‧‧間隙壁
1115‧‧‧閘極接觸結構

Claims (24)

  1. 一種場效應電晶體（FET），包括： 奈米薄片堆疊，包括第一以及第二堆疊式半導體通道層，所述第一通道層界定穿隧FET的通道區域，且所述第二通道層界定熱離子FET的通道區域；以及 源極區域以及汲極區域，在所述奈米薄片堆疊的相對側上，使得所述第一通道層以及所述第二通道層在所述源極區域以及所述汲極區域之間延伸，其中鄰近所述第一通道層的所述源極區域的第一部分與鄰近所述第二通道層的所述源極區域的第二部分具有相對的半導體傳導類型。
  2. 如申請專利範圍第1項所述的場效應電晶體，其中所述奈米薄片堆疊更包括在所述第一通道層以及所述第二通道層的相對表面上的各別閘極層，以及在所述閘極層與所述第一通道層以及所述第二通道層之間的各別閘極介電層。
  3. 如申請專利範圍第2項所述的場效應電晶體，其中所述穿隧FET的臨限電壓小於所述熱離子FET的臨限電壓。
  4. 如申請專利範圍第3項所述的場效應電晶體，其中所述第一通道層與所述第二通道層包括不同摻雜劑濃度及/或不同厚度。
  5. 如申請專利範圍第4項所述的場效應電晶體，其中所述第一通道層的厚度足以防止在大於所述熱離子FET的臨限電壓的閘極電壓下在所述汲極區域處的於所述第一通道層中的頻帶至頻帶穿隧。
  6. 如申請專利範圍第5項所述的場效應電晶體，其中所述第二通道層的厚度大於所述第一通道層的厚度。
  7. 如申請專利範圍第3項所述的場效應電晶體，其中所述奈米薄片堆疊包括多個所述第一通道層以及多個所述第二通道層中，其中所述第一通道層中的各者之間的各別間距與所述第二通道層中的各者之間的各別間距不同。
  8. 如申請專利範圍第2項所述的場效應電晶體，更包括： 各別經摻雜的延伸區域，在鄰近所述源極區域以及所述汲極區域的所述第一通道層以及所述第二通道層的相對端處且在所述閘極層之間延伸。
  9. 如申請專利範圍第8項所述的場效應電晶體，更包括： 各別介電懸浮區域，將所述閘極層的端部與鄰近所述閘極層的所述源極區域以及所述汲極區域分開， 其中所述經摻雜的延伸區域自所述源極區域以及所述汲極區域側向延伸至在所述閘極層之間的所述第一通道層以及所述第二通道層且鄰近所述介電懸浮區域。
  10. 如申請專利範圍第2項所述的場效應電晶體，更包括： 在所述源極區域以及所述汲極區域上的各別接觸件，其中在所述源極區域上的所述接觸件電連接所述源極區域的所述第一部分與所述第二部分。
  11. 如申請專利範圍第1項所述的場效應電晶體，其中所述第一通道層與所述第二通道層包括不同半導體材料或相同半導體材料的不同組成物。
  12. 如申請專利範圍第11項所述的場效應電晶體，其中所述第一通道層以及所述第二通道層中的至少一者包括第III-V族半導體材料或第IV族半導體材料。
  13. 如申請專利範圍第12項所述的場效應電晶體，其中所述第III-V族半導體材料包括砷化銦鎵（InGaAs）、砷化銦（InAs）、銻化銦（InSb）及/或銻化銦鎵（InGaSb），且其中所述第IV族半導體材料包括矽（Si）、鍺（Ge）及/或矽鍺（SiGe）。
  14. 如申請專利範圍第2項所述的場效應電晶體，其中所述第一通道層以及所述第二通道層與所述源極區域以及所述汲極區域包括磊晶層。
  15. 如申請專利範圍第14項所述的場效應電晶體，其中所述奈米薄片堆疊包括異質磊晶堆疊，所述異質磊晶堆疊包括結晶半導體第一通道層以及結晶半導體第二通道層、結晶半導體閘極層以及結晶半導體或絕緣閘極介電層，其中所述第一通道層以及所述第二通道層與所述閘極介電層之間的各別界面無非結晶材料。
  16. 一種製造場效應電晶體（FET）的方法，包括： 提供包括第一以及第二堆疊式半導體通道層的奈米薄片堆疊，所述第一通道層界定穿隧FET的通道區域，且所述第二通道層界定熱離子FET的通道區域；以及 在所述奈米薄片堆疊的相對側上形成源極區域與汲極區域，使得所述第一通道層以及所述第二通道層在所述源極區域與所述汲極區域之間延伸，其中鄰近所述第一通道層的所述源極區域的第一部分與鄰近所述第二通道層的所述源極區域的第二部分具有相對的半導體傳導類型。
  17. 如申請專利範圍第16項所述的製造場效應電晶體（FET）的方法，其中所述穿隧FET的臨限電壓小於所述熱離子FET的臨限電壓，且其中提供所述奈米薄片堆疊更包括： 在所述第一通道層以及所述第二通道層的相對表面上形成各別閘極介電層；以及 在所述閘極介電層上形成閘極層。
  18. 如申請專利範圍第17項所述的製造場效應電晶體（FET）的方法，其中提供所述奈米薄片堆疊更包括： 形成包括不同摻雜劑濃度及/或不同厚度的所述第一通道層以及所述第二通道層。
  19. 如申請專利範圍第18項所述的製造場效應電晶體（FET）的方法，其中所述第一通道層經形成以具有足以防止在大於所述熱離子FET的臨限電壓的閘極電壓下在所述汲極區域處的於所述第一通道層中的頻帶至頻帶穿隧的厚度，且其中所述第二通道層經形成至以具有大於所述第一通道層的厚度的厚度。
  20. 如申請專利範圍第16項所述的製造場效應電晶體（FET）的方法，其中所述第一通道層以及所述第二通道層與所述源極區域以及所述汲極區域包括磊晶層。
  21. 一種操作場效應電晶體（FET）的方法，包括： 在第一操作模式中將第一供應電壓施加至在第一堆疊式半導體通道層與第二堆疊式半導體通道層之間延伸的閘極電極，所述第一通道層以及所述第二通道層在汲極區域與包含相對的半導體傳導類型的部分的源極區域之間延伸，其中所述第一供應電壓足以引起所述第一通道層中的傳導，但不足以引起所述第二通道層中的顯著傳導；以及 在第二操作模式中將第二供應電壓施加至所述閘極電極，其中所述第二供應電壓足以引起所述第二通道層中的實質上大於所述第一通道層中的傳導的傳導。
  22. 如申請專利範圍第21項所述的操作場效應電晶體（FET）的方法，其中所述第一通道層界定穿隧FET的通道區域，其中所述第二通道層界定具有臨限電壓大於所述穿隧FET的臨限電壓的熱離子FET的通道區域。
  23. 如申請專利範圍第22項所述的操作場效應電晶體（FET）的方法，其中各別所述臨限電壓分別在所述第一操作模式以及所述第二操作模式中針對所述穿隧FET以及所述熱離子FET提供實質上相同的關斷狀態洩漏。
  24. 如申請專利範圍第23項所述的操作場效應電晶體（FET）的方法，其中所述第一通道層的厚度足以防止回應於在所述第二操作模式中將所述第二供應電壓施加至所述閘極電極而在所述汲極區域處的於所述第一通道層中的頻帶至頻帶穿隧。
TW104123524A 2014-07-21 2015-07-21 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法 TWI658592B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462027195P 2014-07-21 2014-07-21
US62/027,195 2014-07-21
US14/593,636 US9647098B2 (en) 2014-07-21 2015-01-09 Thermionically-overdriven tunnel FETs and methods of fabricating the same
US14/593,636 2015-01-09

Publications (2)

Publication Number Publication Date
TW201611276A true TW201611276A (zh) 2016-03-16
TWI658592B TWI658592B (zh) 2019-05-01

Family

ID=55075267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123524A TWI658592B (zh) 2014-07-21 2015-07-21 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法

Country Status (4)

Country Link
US (1) US9647098B2 (zh)
KR (1) KR102286671B1 (zh)
CN (1) CN105280502B (zh)
TW (1) TWI658592B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669269B (zh) * 2017-08-18 2019-08-21 美商格芯（美國）集成電路科技有限公司 在奈米片場效電晶體之內間隔件形成

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711596B2 (en) * 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
US9520394B1 (en) * 2015-05-21 2016-12-13 International Business Machines Corporation Contact structure and extension formation for III-V nFET
US10134840B2 (en) * 2015-06-15 2018-11-20 International Business Machines Corporation Series resistance reduction in vertically stacked silicon nanowire transistors
US9647139B2 (en) * 2015-09-04 2017-05-09 International Business Machines Corporation Atomic layer deposition sealing integration for nanosheet complementary metal oxide semiconductor with replacement spacer
US9362355B1 (en) * 2015-11-13 2016-06-07 International Business Machines Corporation Nanosheet MOSFET with full-height air-gap spacer
KR101838913B1 (ko) * 2015-12-30 2018-03-15 한국과학기술원 복수의 나노와이어를 가진 터널링 전계효과 트랜지스터 및 그의 제조 방법
US9929266B2 (en) 2016-01-25 2018-03-27 International Business Machines Corporation Method and structure for incorporating strain in nanosheet devices
US10217817B2 (en) * 2016-01-27 2019-02-26 International Business Machines Corporation Sacrificial layer for channel surface retention and inner spacer formation in stacked-channel FETs
US10096673B2 (en) * 2016-02-17 2018-10-09 International Business Machines Corporation Nanowire with sacrificial top wire
CN107132942A (zh) * 2016-02-26 2017-09-05 鸿富锦精密工业（深圳）有限公司 触控显示装置
KR102476143B1 (ko) * 2016-02-26 2022-12-12 삼성전자주식회사 반도체 장치
US9978833B2 (en) * 2016-03-11 2018-05-22 Samsung Electronics Co., Ltd. Methods for varied strain on nano-scale field effect transistor devices
US9773886B1 (en) * 2016-03-15 2017-09-26 Samsung Electronics Co., Ltd. Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same
US10008580B2 (en) 2016-03-21 2018-06-26 Samsung Electronics Co., Ltd. FET including an InGaAs channel and method of enhancing performance of the FET
US9941405B2 (en) * 2016-03-21 2018-04-10 Samsung Electronics Co., Ltd. Nanosheet and nanowire devices having source/drain stressors and methods of manufacturing the same
TWI686351B (zh) 2016-04-01 2020-03-01 聯華電子股份有限公司 奈米線電晶體及其製作方法
US9960232B2 (en) * 2016-05-09 2018-05-01 Samsung Electronics Co., Ltd. Horizontal nanosheet FETs and methods of manufacturing the same
CN107452793B (zh) 2016-06-01 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102527382B1 (ko) * 2016-06-21 2023-04-28 삼성전자주식회사 반도체 소자
US9876090B1 (en) * 2016-06-30 2018-01-23 International Business Machines Corporation Lattice matched and strain compensated single-crystal compound for gate dielectric
US9985097B2 (en) * 2016-06-30 2018-05-29 International Business Machines Corporation Integrated capacitors with nanosheet transistors
TWI739879B (zh) * 2016-08-10 2021-09-21 日商東京威力科創股份有限公司 用於半導體裝置的延伸區域
US10026652B2 (en) 2016-08-17 2018-07-17 Samsung Electronics Co., Ltd. Horizontal nanosheet FETs and method of manufacturing the same
US9905643B1 (en) * 2016-08-26 2018-02-27 International Business Machines Corporation Vertically aligned nanowire channels with source/drain interconnects for nanosheet transistors
US9620590B1 (en) * 2016-09-20 2017-04-11 International Business Machines Corporation Nanosheet channel-to-source and drain isolation
US9653480B1 (en) * 2016-09-22 2017-05-16 International Business Machines Corporation Nanosheet capacitor
US9711501B1 (en) * 2016-09-26 2017-07-18 International Business Machines Corporation Interlayer via
US9947767B1 (en) 2017-01-26 2018-04-17 International Business Machines Corporation Self-limited inner spacer formation for gate-all-around field effect transistors
US10170584B2 (en) * 2017-01-27 2019-01-01 International Business Machines Corporation Nanosheet field effect transistors with partial inside spacers
US10084055B2 (en) 2017-02-03 2018-09-25 International Business Machines Corporation Uniform threshold voltage for nanosheet devices
US10319813B2 (en) 2017-03-27 2019-06-11 International Business Machines Corporation Nanosheet CMOS transistors
KR102400558B1 (ko) 2017-04-05 2022-05-20 삼성전자주식회사 반도체 소자
US10269983B2 (en) * 2017-05-09 2019-04-23 Globalfoundries Inc. Stacked nanosheet field-effect transistor with air gap spacers
US10411695B2 (en) * 2017-05-26 2019-09-10 Indian Institute Of Science Programmable tunnel thermionic mode transistor
US9954058B1 (en) 2017-06-12 2018-04-24 International Business Machines Corporation Self-aligned air gap spacer for nanosheet CMOS devices
WO2019005061A1 (en) * 2017-06-29 2019-01-03 Intel Corporation TECHNIQUES AND MECHANISMS FOR OPERATING STACKED TRANSISTORS
US9991352B1 (en) * 2017-07-17 2018-06-05 Globalfoundries Inc. Methods of forming a nano-sheet transistor device with a thicker gate stack and the resulting device
US10211307B2 (en) * 2017-07-18 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacturing inner spacers in a gate-all-around (GAA) FET through multi-layer spacer replacement
KR102353931B1 (ko) * 2017-09-13 2022-01-21 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10014390B1 (en) * 2017-10-10 2018-07-03 Globalfoundries Inc. Inner spacer formation for nanosheet field-effect transistors with tall suspensions
US10714592B2 (en) * 2017-10-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10818777B2 (en) * 2017-10-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10229971B1 (en) * 2017-11-16 2019-03-12 International Business Machines Corporation Integration of thick and thin nanosheet transistors on a single chip
US10553679B2 (en) 2017-12-07 2020-02-04 International Business Machines Corporation Formation of self-limited inner spacer for gate-all-around nanosheet FET
US10566330B2 (en) * 2017-12-11 2020-02-18 Samsung Electronics Co., Ltd. Dielectric separation of partial GAA FETs
US10439049B2 (en) 2017-12-19 2019-10-08 International Business Machines Corporation Nanosheet device with close source drain proximity
KR102471539B1 (ko) 2017-12-27 2022-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11075198B2 (en) * 2018-01-08 2021-07-27 Intel Corporation Stacked transistor architecture having diverse fin geometry
US10431663B2 (en) * 2018-01-10 2019-10-01 Globalfoundries Inc. Method of forming integrated circuit with gate-all-around field effect transistor and the resulting structure
US10535733B2 (en) * 2018-01-11 2020-01-14 International Business Machines Corporation Method of forming a nanosheet transistor
US10580900B2 (en) 2018-01-19 2020-03-03 International Business Machines Corporation Nanosheet channel post replacement gate process
US10243054B1 (en) * 2018-04-03 2019-03-26 International Business Machines Corporation Integrating standard-gate and extended-gate nanosheet transistors on the same substrate
US12408431B2 (en) * 2018-04-06 2025-09-02 International Business Machines Corporation Gate stack quality for gate-all-around field-effect transistors
US10504900B2 (en) * 2018-04-23 2019-12-10 International Business Machines Corporation Enhanced field Resistive RAM integrated with nanosheet technology
US10522683B2 (en) * 2018-04-25 2019-12-31 Intel Corporation Transistors with ballistic or quasi-ballistic carrier behavior and low resistance in source and drain nodes
US10971585B2 (en) 2018-05-03 2021-04-06 International Business Machines Corporation Gate spacer and inner spacer formation for nanosheet transistors having relatively small space between adjacent gates
US10319846B1 (en) 2018-05-09 2019-06-11 International Business Machines Corporation Multiple work function nanosheet field-effect transistors with differential interfacial layer thickness
US10388755B1 (en) * 2018-06-04 2019-08-20 International Business Machines Corporation Stacked nanosheets with self-aligned inner spacers and metallic source/drain
US10586856B2 (en) 2018-06-14 2020-03-10 International Business Machines Corporation Nanosheet FET device with epitaxial nucleation
CN110729189B (zh) * 2018-07-17 2023-06-30 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
US10714392B2 (en) 2018-07-18 2020-07-14 International Business Machines Corporation Optimizing junctions of gate all around structures with channel pull back
US10804368B2 (en) * 2018-07-30 2020-10-13 International Business Machines Corporation Semiconductor device having two-part spacer
US11038043B2 (en) 2018-07-31 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
DE102019112545B4 (de) * 2018-07-31 2024-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
TWI826501B (zh) 2018-09-05 2023-12-21 日商索尼半導體解決方案公司 二極體
US11474134B2 (en) * 2018-11-08 2022-10-18 Government Of The United States Of America, As Represented By The Secretary Of Commerce Gateless P-N junction metrolog
KR102771902B1 (ko) * 2019-01-08 2025-02-26 삼성전자주식회사 반도체 장치
US11061146B2 (en) * 2019-01-24 2021-07-13 International Business Machines Corporation Nanosheet radiation dosimeter
CN111490092B (zh) * 2019-01-29 2023-09-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10957799B2 (en) 2019-02-27 2021-03-23 International Business Machines Corporation Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10903369B2 (en) * 2019-02-27 2021-01-26 International Business Machines Corporation Transistor channel having vertically stacked nanosheets coupled by fin-shaped bridge regions
US10833168B2 (en) * 2019-03-08 2020-11-10 International Business Machines Corporation Complementary metal-oxide-semiconductor (CMOS) nanosheet devices with epitaxial source/drains and replacement metal gate structures
KR102718980B1 (ko) 2019-05-13 2024-10-18 삼성전자주식회사 집적회로 소자
KR102754166B1 (ko) 2019-05-17 2025-01-14 삼성전자주식회사 반도체 장치
KR102816381B1 (ko) * 2019-05-24 2025-06-05 삼성전자주식회사 활성 영역과 반도체 층 사이의 배리어 층을 포함하는 반도체 소자
KR102836171B1 (ko) * 2019-05-27 2025-07-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11362091B2 (en) 2019-06-26 2022-06-14 Tokyo Electron Limited Multiple nano layer transistor layers with different transistor architectures for improved circuit layout and performance
US11942416B2 (en) 2019-06-28 2024-03-26 Intel Corporation Sideways vias in isolation areas to contact interior layers in stacked devices
US11222964B2 (en) * 2019-07-08 2022-01-11 Tokyo Electron Limited Multiple planes of transistors with different transistor architectures to enhance 3D logic and memory circuits
US11139372B2 (en) * 2019-08-07 2021-10-05 International Business Machines Corporation Dual step etch-back inner spacer formation
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20210184045A1 (en) * 2019-12-13 2021-06-17 Intel Corporation High voltage ultra-low power thick gate nanoribbon transistors for soc applications
CN113097301B (zh) * 2020-01-08 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法
US11158636B2 (en) 2020-01-27 2021-10-26 International Business Machines Corporation Nanosheet device integrated with a FINFET transistor
US11869983B2 (en) 2020-03-12 2024-01-09 International Business Machines Corporation Low voltage/power junction FET with all-around junction gate
US11164960B1 (en) * 2020-04-28 2021-11-02 International Business Machines Corporation Transistor having in-situ doped nanosheets with gradient doped channel regions
US11251308B2 (en) 2020-04-28 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11996409B2 (en) * 2020-05-20 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking CMOS structure
US11605740B2 (en) * 2020-05-28 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor, integrated circuit, and manufacturing method of transistor
US11101374B1 (en) * 2020-06-13 2021-08-24 International Business Machines Corporation Nanosheet gated diode
US11348835B2 (en) * 2020-07-31 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Ion implantation for nano-FET
CN112420830B (zh) * 2020-12-04 2022-07-15 重庆邮电大学 一种具有多指栅极高电子迁移率晶体管器件
US11735634B2 (en) * 2021-03-17 2023-08-22 International Business Machines Corporation Complementary 3D nanosheet matrix FETs
US11756837B2 (en) 2021-03-17 2023-09-12 International Business Machines Corporation Hybrid nanosheet tunnel-FET/CMOS technology
US20220359208A1 (en) * 2021-05-07 2022-11-10 Applied Materials, Inc. Process integration to reduce contact resistance in semiconductor device
CN115472572A (zh) * 2021-06-10 2022-12-13 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
KR102741556B1 (ko) * 2021-06-30 2024-12-12 울산과학기술원 삼진 인버터 및 그 제조방법
KR102546323B1 (ko) * 2021-07-02 2023-06-21 삼성전자주식회사 전계 효과 게이트를 가지는 질화물 반도체 소자
US12191379B2 (en) * 2021-07-09 2025-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate semiconductor device with inner spacer and fabrication method thereof
US12087770B2 (en) * 2021-08-05 2024-09-10 International Business Machines Corporation Complementary field effect transistor devices
US12471364B2 (en) * 2021-09-22 2025-11-11 International Business Machines Corporation Hybrid stacked field effect transistors
US20230099814A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Heterostructure material contacts for 2d transistors
US12349438B2 (en) 2021-09-24 2025-07-01 Intel Corporation Contact gating for 2D field effect transistors
US20230095191A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Transistors with reduced epitaxial source/drain span via etch-back for improved cell scaling
US12484262B2 (en) * 2021-11-17 2025-11-25 International Business Machines Corporation Tunnel field effect transistor devices
KR102857097B1 (ko) 2022-01-19 2025-09-09 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US12302606B2 (en) * 2022-02-14 2025-05-13 Tokyo Electron Limited Semiconductor devices with crystallized channel regions and methods of manufacturing thereof
KR20230146316A (ko) 2022-04-12 2023-10-19 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US20240120407A1 (en) * 2022-10-07 2024-04-11 Tokyo Electron Limited Semiconductor devices and methods of manufacturing thereof
CN116072542A (zh) * 2022-11-30 2023-05-05 中国科学院微电子研究所 环珊tfet器件的制备方法
US20240395814A1 (en) * 2023-05-25 2024-11-28 International Business Machines Corporation Stacked hybrid tfet and mosfet

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992017908A1 (fr) 1991-03-28 1992-10-15 Asahi Kasei Kogyo Kabushiki Kaisha Transistor a effet de champ
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
DE19928564A1 (de) 1999-06-22 2001-01-04 Infineon Technologies Ag Mehrkanal-MOSFET und Verfahren zu seiner Herstellung
DE69936654T2 (de) * 1999-12-09 2007-11-22 Hitachi Europe Ltd., Maidenhead Speicheranordnung
US6992319B2 (en) 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2002237590A (ja) 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US6921700B2 (en) 2003-07-31 2005-07-26 Freescale Semiconductor, Inc. Method of forming a transistor having multiple channels
US7029964B2 (en) 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
CN100459042C (zh) 2003-12-16 2009-02-04 Nxp股份有限公司 在MOSFET结构中形成应变Si-沟道的方法
KR100555567B1 (ko) 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
KR100652381B1 (ko) 2004-10-28 2006-12-01 삼성전자주식회사 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7229901B2 (en) 2004-12-16 2007-06-12 Wisconsin Alumni Research Foundation Fabrication of strained heterojunction structures
JP4481181B2 (ja) 2005-01-27 2010-06-16 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
FR2881877B1 (fr) 2005-02-04 2007-08-31 Soitec Silicon On Insulator Transistor a effet de champ multi-grille a canal multi-couche
DE102005007822B4 (de) * 2005-02-21 2014-05-22 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Tunnel-Feldeffekttransistor
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
KR100618900B1 (ko) 2005-06-13 2006-09-01 삼성전자주식회사 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터
DE102005059231B4 (de) 2005-12-12 2011-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Verbindungshalbleiter-Feldeffekttransistors mit einer Fin-Struktur und Verbindungshalbleiter-Feldeffekttransistor mit einer Fin-Struktur
KR20080096791A (ko) * 2006-01-25 2008-11-03 엔엑스피 비 브이 장벽 영역을 포함하는 트랜지스터
US8441000B2 (en) 2006-02-01 2013-05-14 International Business Machines Corporation Heterojunction tunneling field effect transistors, and methods for fabricating the same
US7825400B2 (en) 2006-06-09 2010-11-02 Intel Corporation Strain-inducing semiconductor regions
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080135949A1 (en) 2006-12-08 2008-06-12 Agency For Science, Technology And Research Stacked silicon-germanium nanowire structure and method of forming the same
US8120115B2 (en) 2007-03-12 2012-02-21 Imec Tunnel field-effect transistor with gated tunnel barrier
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009098548A1 (en) 2008-02-08 2009-08-13 Freescale Semiconductor, Inc. Intermediate product for a multichannel fet and process for obtaining an intermediate product
JP2009206163A (ja) 2008-02-26 2009-09-10 Oki Electric Ind Co Ltd ヘテロ接合型電界効果トランジスタ
US8384122B1 (en) * 2008-04-17 2013-02-26 The Regents Of The University Of California Tunneling transistor suitable for low voltage operation
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US7872303B2 (en) * 2008-08-14 2011-01-18 International Business Machines Corporation FinFET with longitudinal stress in a channel
TW201110545A (en) * 2008-11-18 2011-03-16 Ecole Polytech Active multi gate micro-electro-mechanical device with built-in transistor
US8362604B2 (en) 2008-12-04 2013-01-29 Ecole Polytechnique Federale De Lausanne (Epfl) Ferroelectric tunnel FET switch and memory
US8026509B2 (en) 2008-12-30 2011-09-27 Intel Corporation Tunnel field effect transistor and method of manufacturing same
KR101156620B1 (ko) 2009-04-08 2012-06-14 한국전자통신연구원 그라핀 채널층을 가지는 전계 효과 트랜지스터
US8440517B2 (en) 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
CN101777557A (zh) * 2009-12-30 2010-07-14 复旦大学 半导体电路结构及其制造方法
US8436422B2 (en) 2010-03-08 2013-05-07 Sematech, Inc. Tunneling field-effect transistor with direct tunneling for enhanced tunneling current
US8318568B2 (en) 2010-04-14 2012-11-27 International Business Machines Corporation Tunnel field effect transistor
US8236626B2 (en) 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
US8421165B2 (en) 2010-05-11 2013-04-16 Sematech, Inc. Apparatus, system, and method for tunneling MOSFETs using self-aligned heterostructure source and isolated drain
US8809987B2 (en) 2010-07-06 2014-08-19 The Hong Kong University Of Science And Technology Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
US20120153352A1 (en) 2010-12-15 2012-06-21 Gilbert Dewey High indium content transistor channels
EP2661775A1 (en) 2011-01-04 2013-11-13 Ecole Polytechnique Fédérale de Lausanne (EPFL) Semiconductor device
US8860140B2 (en) 2011-03-01 2014-10-14 Tsinghua University Tunneling field effect transistor and method for forming the same
CN102194884B (zh) 2011-04-26 2013-08-14 北京大学 一种混合导通机制的场效应晶体管
US9214538B2 (en) 2011-05-16 2015-12-15 Eta Semiconductor Inc. High performance multigate transistor
CN102201450B (zh) * 2011-05-31 2012-10-10 北京大学 一种隧穿场效应晶体管及其制备方法
US9293591B2 (en) 2011-10-14 2016-03-22 The Board Of Regents Of The University Of Texas System Tunnel field effect transistor (TFET) with lateral oxidation
US8816326B2 (en) 2011-11-01 2014-08-26 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device and manufacturing method thereof
US8471329B2 (en) 2011-11-16 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel FET and methods for forming the same
KR101678044B1 (ko) 2011-12-19 2016-11-21 인텔 코포레이션 비평면 iii-n 트랜지스터
KR101821672B1 (ko) 2011-12-23 2018-01-24 인텔 코포레이션 비평면 게이트 올어라운드 장치 및 그의 제조 방법
US9711591B2 (en) 2011-12-28 2017-07-18 Intel Corporation Methods of forming hetero-layers with reduced surface roughness and bulk defect density of non-native surfaces and the structures formed thereby
WO2013101172A1 (en) 2011-12-30 2013-07-04 Seoul National University R&Db Foundation Compound tunneling field effect transistor integrated on silicon substrate and method for fabricating the same
US9117877B2 (en) 2012-01-16 2015-08-25 Globalfoundries Inc. Methods of forming a dielectric cap layer on a metal gate structure
US20130200459A1 (en) 2012-02-02 2013-08-08 International Business Machines Corporation Strained channel for depleted channel semiconductor devices
US8586993B2 (en) 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
KR101529023B1 (ko) * 2012-10-25 2015-06-15 도호쿠 다이가쿠 Accumulation형 MOSFET
US8890120B2 (en) 2012-11-16 2014-11-18 Intel Corporation Tunneling field effect transistors (TFETs) for CMOS approaches to fabricating N-type and P-type TFETs
US8768271B1 (en) 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US9190484B2 (en) 2013-01-18 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US8754470B1 (en) 2013-01-18 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US20140264607A1 (en) 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate
US9281198B2 (en) 2013-05-23 2016-03-08 GlobalFoundries, Inc. Method of fabricating a semiconductor device including embedded crystalline back-gate bias planes
US9287358B2 (en) * 2014-03-21 2016-03-15 International Business Machines Corporation Stressed nanowire stack for field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669269B (zh) * 2017-08-18 2019-08-21 美商格芯（美國）集成電路科技有限公司 在奈米片場效電晶體之內間隔件形成
US10651291B2 (en) 2017-08-18 2020-05-12 Globalfoundries Inc. Inner spacer formation in a nanosheet field-effect transistor

Also Published As

Publication number Publication date
CN105280502B (zh) 2020-07-17
US20160020305A1 (en) 2016-01-21
KR20160011171A (ko) 2016-01-29
CN105280502A (zh) 2016-01-27
US9647098B2 (en) 2017-05-09
KR102286671B1 (ko) 2021-08-06
TWI658592B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI658592B (zh) 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
US9484423B2 (en) Crystalline multiple-nanosheet III-V channel FETs
US9818864B2 (en) Vertical nanowire transistor with axially engineered semiconductor and gate metallization
TWI685972B (zh) 結晶多奈米片應變通道場效電晶體
US10930793B2 (en) Bottom channel isolation in nanosheet transistors
US9570609B2 (en) Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US10243002B2 (en) Asymmetric band gap junctions in narrow band gap MOSFET
CN106057899A (zh) 多层鳍式场效应晶体管装置
US8878251B2 (en) Silicon-compatible compound junctionless field effect transistor
KR20170031606A (ko) 수직 전계 효과 장치 및 이의 제조 방법
US9419016B2 (en) Junctionless tunnel FET with metal-insulator transition material
US10546878B2 (en) Asymmetric junction engineering for narrow band gap MOSFET
CN106098765A (zh) 一种增加电流开关比的隧穿场效应晶体管
US10224250B2 (en) High aspect ratio channel semiconductor device and method of manufacturing same
CN106206703A (zh) 一种增加开态电流的隧穿场效应晶体管