TWI513001B - 薄膜電晶體基板及應用其之顯示面板與其製造方法 - Google Patents

Description

薄膜電晶體基板及應用其之顯示面板與其製造方法

本發明係關於一種半導體元件基板及其製造方法，特別關於一種薄膜電晶體基板及其製造方法。

平面顯示裝置(Flat Panel Display,FPD)技術已大幅發展，並因平面顯示裝置具有體型輕薄、低功率消耗及無輻射等優越特性，已經漸漸地取代傳統陰極射線管(Cathode Ray Tube,CRT)顯示裝置，並且應用至各式電子產品。

主動矩陣式之平面顯示裝置主要利用薄膜電晶體(thin film transistor,TFT)作為電子開關以對各畫素充電。因此，薄膜電晶體在顯示裝置內的角色相當重要，其效能也是影像顯示的關鍵因素。於固定材料製程條件下，薄膜電晶體充電效果與通道寬長比(channel width/channel length)成正比關係，通道寬度越大或通道長度越小，其單位時間充電效果越佳。

然而，通道寬度設計越大，薄膜電晶體所佔面積越大，則畫素開口率下降。而通道長度大小設計則與實際製程能力以及良率考量有關，有其設計限制。如圖1之一種習知之薄膜電晶體基板所示，其具有一基板11、一源極12、一主動區13、一汲極14、一閘極絕緣層15以及一閘極16。其通道長度一般而言設計約為5微米，故其充電效果不佳。

另外，習知之薄膜電晶體之主動區所用的材料為非晶矽(a-Si)，其載子遷移率約為0.5 cm2/V*s左右，無法滿足高頻驅動或高充電能力之產品需求。

因此，如何提供一種薄膜電晶體基板及其製造方法，能夠突破製程及材料限制，而使薄膜電晶體達到傑出的充電效果與載子遷移率，實為當前重要課題之一。

有鑑於上述課題，本發明之目的為提供一種薄膜電晶體基板及其製造方法，能夠突破製程及材料限制，而使薄膜電晶體達到傑出的充電效果與載子遷移率。

為達上述目的，依據本發明一實施例之一種薄膜電晶體基板之製造方法包括：於一基板上沉積一源極層；於源極層上直接沉積一主動層，主動層包括金屬氧化物半導體材料或有機半導體材料；於主動層上直接沉積一汲極層，其中主動層接觸源極層與汲極層；從源極層、主動層與汲極層分別定義出一源極、一主動區與一汲極；於汲極上依序沉積一閘極絕緣層及一閘極層，以覆蓋源極、主動區與汲極；以及從閘極層定義出一閘極。

為達上述目的，依據本發明一實施例之一種薄膜電晶體基板包括一基板、一源極、一主動區、一汲極、一閘極絕緣層以及一閘極。源極設置於基板上。主動區直接設置於源極上，主動區包括金屬氧化物半導體材料或有機半導體材料。汲極直接設置於主動區上，且主動區接觸源極與汲極。閘極絕緣層設置於源極、主動區及汲極之側邊旁。閘極相對於源極、主動區及汲極之側邊而設置於閘極絕緣層旁。

為達上述目的，依據本發明一實施例之一種顯示裝置包括一薄膜電晶體基板、一對向基板、一光調變層以及一背光模組。對向基板與薄膜電晶體基板相對設置，光調變層設置於薄膜電晶體基板與對向基板之間，背光模組所發出之光線係經過薄膜電晶體基板、光調變層與對向基板。

承上所述，由於本發明之主動區使用金屬氧化物半導體材料或有機半導體材料，例如銦鎵鋅氧化物，其載子遷移率極高，約為5~20 cm2/V*s，因而可大幅提升充電效能，且其製程簡單、可室溫成膜並適用於軟性基板、並且可應用於大型基板量產。

此外，本發明之源極、主動區與汲極以連續成膜方式形成，因此製程條件對這些半導體層之材料影響最小，有助於元件特性穩定，使其具有最佳性能表現。

此外，由於本發明之源極、主動區與汲極係沿與基板垂直的方向疊合設置，而閘極位於主動區的側邊，因而對本發明之薄膜電晶體而言，主動區的厚度即約等於通道長度，在製程中可控制通道長度約為300~1000，相較於習知的5微米，本發明之薄膜電晶體的充電效果大幅提升，藉此可符合例如液晶顯示面板或有機發光二極體(OLED)面板開發需求，並且可減少薄膜電晶體元件設計面積，提升畫素開口率以達到顯示器之高亮度需求。換言之，本發明之薄膜電晶體以小面積設計即可符合產品充電能力需求，並可應用於大尺寸面板產品或高開口率產品設計。

以下將參照相關圖式，說明依本發明較佳實施例之一種薄膜電晶體基板及其製造方法，其中相同的元件將以相同的參照符號加以說明。

圖2為本發明較佳實施例之一種薄膜電晶體基板之製造方法的流程圖，製造方法包括以下步驟。

步驟S01：於一基板上沉積一源極層。

步驟S02：於源極層上沉積一主動層，主動層包括金屬氧化物半導體材料或有機半導體材料。

步驟S03：於主動層上直接沉積一汲極層，其中主動層接觸源極層與汲極層。

步驟S04：從源極層、主動層與汲極層分別定義出一源極、一主動區與一汲極。

步驟S05：於源極、主動區與汲極上沉積一閘極絕緣層。

步驟S06：於源極、主動區及汲極上沉積一閘極層於閘極絕緣層上，閘極絕緣層及閘極層覆蓋源極、主動區與汲極。

步驟S07：圖案化閘極層以定義出一閘極。

步驟S08：於閘極、閘極絕緣層、源極與汲極上沉積一鈍化層。

步驟S09：圖案化鈍化層與閘極絕緣層，以形成一第一開口。

步驟S10：於汲極與鈍化層上沉積一透明導電層，其中透明導電層透過第一開口與汲極接觸。

步驟S11：圖案化透明導電層。

步驟S01～S03將源極層、主動層與汲極層以連續成膜方式沉積之後，步驟S04可利用顯影蝕刻製程來定義出源極、主動區與汲極。另外，步驟S04亦可先後執行於步驟S01與步驟S03之後，也就是步驟S01沉積源極層後，先利用顯影蝕刻製程來定義出源極，然後再進行步驟S02與步驟S03藉由連續成膜來沉積主動層與汲極層，接著再利用顯影蝕刻製程來定義出主動區與汲極。

主動層包括金屬氧化物半導體材料或有機半導體材料，其中金屬氧化物半導體材料例如為銦鎵鋅氧化物(IGZO)；有機半導體材料例如為PXX(Peri-Xanthenoxanthen)衍生物或環噻吩(Fused thiophene)衍生物。銦鎵鋅氧化物之載子遷移率極高，約為5~20 cm2/V*s，且其製程簡單、可室溫成膜並適用於軟性基板、並且可應用於大型基板量產。

另外，步驟S04可同時從源極層定義出一第一導線，鈍化層與閘極絕緣層也形成於第一導線上。

步驟S07可同時藉由圖案化閘極層以定義出閘極、一儲存電極與一第二導線。

在步驟S09中，除了在汲極上方形成第一開口之外，在第一導線與第二導線的上方藉由進行圖案化以在鈍化層與閘極絕緣層中形成一第二開口及一第三開口，然後，在步驟S10中，透明導電層透過第二開口與第一導線接觸，並透過第三開口與第二導線接觸。

步驟S11係圖案化透明導電層以定義出一第一部份及一第二部份，第一部份作為連接汲極的畫素電極，畫素電極與儲存電極係形成一儲存電容，第二部份作為第一導線與第二導線的接線。

通過步驟S01～S07可製作出垂直式薄膜電晶體，主動層包括金屬氧化物半導體材料或有機半導體材料。由於主動層材料容易受到相鄰層材質造成的介面影響，也容易受到製程或接觸的化學材料所造成的損害。為了改善此問題，在步驟S02與步驟S03中，主動層與汲極層係以連續成膜方式沉積，因此主動層與汲極層之間的介面較不易受到製程條件的影響，進而製作出特性較穩定的薄膜電晶體。

另外，垂直式薄膜電晶體的源極、主動區與汲極係沿垂直方向疊合設置，閘極位於主動區的側邊，主動區的膜厚即約等於電晶體通道區的長度，通道區的長度因而縮短，藉此可大幅提高通道寬長比(channel width/channel length)進而提升薄膜電晶體的導通效果，當薄膜電晶體作為充電開關時，其將產生較佳的充電效果。主動區所在的主動層在製作時其膜後約在300~1000，習知薄膜電晶體的通道區長度約為5微米，與習知相較垂直式薄膜電晶體的通道區長度大幅縮短。

因垂直式薄膜電晶體具有較佳的導通效果，故其僅需較低的佈局面積即可達到以往習知薄膜電晶體的功效，也就是說，本發明之薄膜電晶體以小面積設計即可符合產品充電能力需求，並可應用於各類尺寸或高開口率的顯示面板，特別適合用於液晶顯示面板或有機發光二極體(OLED)的顯示面板。

另外，源極層與汲極層可以是相同材質，例如是金屬；另外，源極層與汲極層可以是不同材質，例如源極層是金屬材料，汲極層是銦錫氧化物(ITO)等透光金屬氧化物。如果主動層與汲極層的材質分別為銦鎵鋅氧化物與銦錫氧化物，主動層與汲極層可利用相同的蝕刻液來蝕刻出主動區與汲極。

主動層與汲極層可同時進行圖案化，例如這二層皆以相同的圖案來定義，並同時進行蝕刻，這會使得主動區與汲極之側壁切齊，主動區內受閘極吸引的電子可循較短的路徑到達汲極。

詳細的製作流程及變化態樣於以下實施例說明。

以下以圖3A至圖3S來說明本發明較佳實施例之一種薄膜電晶體基板之製造方法。如圖3A所示，於一基板201沉積一源極層202，接著在源極層202上直接沉積一主動層203，其中，主動層203包括金屬氧化物半導體材料或有機半導體材料；然後，於主動層203上直接沉積一汲極層204。源極層202、主動層203與汲極層204係在同一個腔體內以連續成膜方式沉積，主動層203係直接接觸源極層202與汲極層204，在製程中不換腔也不進行圖案化的動作，因此製程條件對半導體層之材料影響較小，使製作出的薄膜電晶體的元件特性較穩定能夠有較佳性能表現。

請參照圖3B至圖3G所示，薄膜電晶體的源極、主動區與汲極利用顯影蝕刻的方式而被定義出。在圖3B至圖3D中，主動層203與汲極層204係同時圖案化以定義出主動區303與汲極304。圖案化過程如下：在汲極層204塗上光阻PR，並將光阻PR曝光與顯影，殘餘的光阻PR代表主動區303與汲極304的區域(圖3B)，然後以光阻PR作為遮罩來蝕刻主動層203與汲極層，進而定義出主動區303與汲極304(圖3C)，接著將光阻去除(圖3D)。

在圖3C中，主動層203與汲極層204係同時被蝕刻，因此主動區303與汲極304之側壁係切齊，藉此可縮短電流路徑。

同時圖案化主動層203與汲極層204之後，如圖3E至圖3G所示，源極層202係圖案化以定義出源極302及一第一導線309。圖案化過程如下：在源極層202與汲極304塗上光阻PR，並將光阻PR曝光與顯影，殘餘的光阻PR代表源極302的區域(圖3E)，然後以光阻PR作為遮罩來蝕刻源極層202，進而定義出源極302與第一導線309(圖3F)，接著將光阻去除(圖3G)。

接著，請參照圖3H至圖3K所示，閘極絕緣層205與閘極層206依序沉積於汲極304上。在圖3H中，一閘極絕緣層205沉積於源極302、主動區303與汲極304上，並且沉積在第一導線309上。然後，一閘極層206沉積於閘極絕緣層205的表面上。閘極絕緣層205及閘極層206覆蓋源極302、主動區303與汲極304。

在圖3I至圖3K中，閘極層206係圖案化以定義出一位於主動區303與汲極304之側邊的閘極306、一儲存電極310及一第二導線311。圖案化過程如下：在閘極層206塗上光阻PR，並將光阻PR曝光與顯影，殘餘的光阻PR代表閘極306、儲存電極310及第二導線311的區域(圖3I)，然後以光阻PR作為遮罩來蝕刻閘極層206，進而定義出閘極306、儲存電極310及第二導線311(圖3J)，接著將光阻去除(圖3K)。

請參照圖3L至圖3O所示，在圖3L中，一鈍化層207沉積於閘極306、儲存電極310、第二導線311、閘極絕緣層205、源極302與汲極304上，在圖3M至圖3O中，鈍化層207與閘極絕緣層205係圖案化以形成一第一開口314暴露出汲極304、一第二開口315暴露出第一導線309與一第三開口316暴露出第二導線311，第一開口314與第二開口315穿過鈍化層207與閘極絕緣層205，第三開口316穿過鈍化層207，這三個開口分別位於汲極304、第一導線309與第二導線311的上方。圖案化過程如下：在鈍化層207塗上光阻PR，並將光阻PR曝光與顯影，光阻PR去除的部份代表要電性連接的區域(圖3M)，然後以光阻PR作為遮罩來蝕刻鈍化層207與閘極絕緣層205，(圖3N)，接著將光阻去除(圖3O)。

請參照圖3P至圖3S所示，在圖3P中，一透明導電層208沉積於經圖案化的鈍化層207上，並且填入第一開口314、第二開口315及第三開口316。在圖3Q至圖3S中，透明導電層208經圖案化後定義出一畫素電極312及一接線313。圖案化過程如下：在透明導電層208塗上光阻PR，並將光阻PR曝光與顯影，殘餘的光阻PR代表接線313與儲存電容的另一個電極的所在區域(圖3Q)，然後以光阻PR作為遮罩來蝕刻透明導電層208(圖3R)，接著將光阻去除(圖3S)。需注意者，如圖3N所示，在鈍化層207的蝕刻當中，部分閘極絕緣層205亦被蝕刻，以露出汲極304與第一導線309，以便後來的透明導電層208在沉積後可接觸汲極304與第一導線309。圖案化後，畫素電極312透過第一開口314與汲極304接觸並與儲存電極310形成儲存電容。接線313透過第二開口315與第一導線309接觸，並透過第三開口316與第二導線311接觸，第一導線309與第二導線311透過接線313彼此電性連接。

圖3S所示即為本發明較佳實施候之薄膜電晶體基板，中間部分為薄膜電晶體，兩邊部分分別為儲存電容與導線接觸部，薄膜電晶體基板可應用於主動矩陣式之顯示面板，例如液晶顯示面板。以液晶顯示面板的應用來說，薄膜電晶體基板與另一對向基板組裝，並在二個基板中間填入液晶材料，薄膜電晶體基板的儲存電容的透明導電層作為畫素電極，畫素電極的電位影響液晶材料的翻轉，進而控制光線穿過液晶材料的穿透率。

另外，薄膜電晶體基板上可再形成有機發光二極體，這些有機發光二極體可以排列成陣列並可作為顯示用。

此外，如圖3S所示，在本實施例之薄膜電晶體中，閘極306會遮到通道，因此可以減少傳統黑色矩陣(BM)遮的區域，開口率可向上提升。另外，在本實施例之薄膜電晶體中，主動區的厚度即約等於通道長度。

另外，本發明之薄膜電晶體之製造方法可在同一腔室內，例如藉由化學氣相沉積(CVD)與濕蝕刻(wet etching)完成，不需要使用乾蝕刻來製作薄膜電晶體。換言之，本發明之製造方法可不必更換腔室，故能夠提升製程效率，並縮短製程時間、降低生產成本。另外，上述之製造方法係使用5道光罩而得以完成。

上述之製造方法僅為舉例說明，並非用以限制本發明，例如，製造方法可依據產品需求或製程條件而調整，以下舉兩實施例說明之。

如圖4A至圖4C所示，在直接沉積主動層203之前，源極層202係圖案化以定義出源極302。在圖4A中，源極層202沉積於基板201上，然後在源極層202塗上光阻PR，並將光阻PR曝光與顯影，光阻PR去除的部份代表源極的區域(圖4A)，然後以光阻PR作為遮罩來蝕刻源極層202(圖4B)，接著將光阻去除(圖4C)。

如圖4D至圖4F所示，在圖4D中，源極層202上直接沉積一主動層203，然後，於主動層203上直接沉積一汲極層204。主動層203與汲極層204係在同一個腔體內以連續成膜方式沉積，主動層203與汲極層204係同時圖案化以定義出主動區303與汲極304。圖案化過程如下：在汲極層204塗上光阻PR，並將光阻PR曝光與顯影，殘餘的光阻PR代表主動區303與汲極304的區域(圖4D)，然後以光阻PR作為遮罩來蝕刻主動層203與汲極層，進而定義出主動區303與汲極304(圖4E)，接著將光阻去除(圖4F)。

本實施例之製造方法係在沉積主動層203與汲極層204之前，先將源極層202圖案化，藉此可減少因連續鍍膜的製程對主動層203、汲極層204與源極層202造成的負面問題，例如應力效應。

圖4A至圖4F之製程完成之後，可接著圖3H至圖3S所示之製造方法，本實施例之製造方法需使用5道光罩。另外，第一導線309的製作方式亦與前述實施例相似，於此就不再贅述。

另外，為了減低使用的光罩數量，電晶體的主動區、汲極與源極所需的定義圖案可利用同一道光罩並配合半色調(halftone)圖案的光阻來製作。

如圖5A至圖5C所示，與前述實施例不同的是，製造方法利用一半色調(halftone)圖案來圖案化主動層203、汲極層204與源極層202以定義出源極302，然後薄化半色調圖案之高度，以暴露出部份汲極層204，以及蝕刻主動層203與汲極層204以定義出主動區303與汲極304。

在圖5A中，源極層202、主動層203與汲極層204係與圖3A相同是以連續成膜方式沉積，然後在汲極層204塗上光阻PR1，光阻PR1具有半色調(halftone)圖案，然後將光阻PR1曝光與顯影，殘餘的光阻PR1代表源極302的區域(圖5A)，然後以光阻PR1作為遮罩來蝕刻主動層203、汲極層204(圖5B)以及蝕刻源極層202以定義出源極302(圖5C)。

如圖5D至圖5F所示，為了利用半色調圖案定義出主動區303與汲極304，製造方法係薄化半色調圖案之高度以及利用經薄化高度之半色調圖案同時圖案化主動層203與汲極層204以定義出主動區303汲極304。在圖5D中，光阻PR1經光阻溶劑溶解部份來薄化其高度，剩餘的光阻PR1作為主動層203與汲極層204之遮罩。然後，在圖5E中，同時蝕刻主動層203與汲極層204以定義出主動區303汲極304，最後如圖5F將光阻PR1去除。

本實施例之製造方法係利用半色調蝕刻技術而能減少一道光罩製程，因而能夠降低成本。圖5A至圖5F之製程完成之後，可接著圖3H至圖3S所示之製造方法，本實施例之製造方法只需使用4道光罩。另外，第一導線309的製作方式亦與前述實施例相似，於此就不再贅述。

在以上實施例中，目前製作傳統薄膜電晶體的製程技術可用於製作前述薄膜電晶體，而且前述薄膜電晶體基板亦可搭配目前用於各種主動矩陣顯示面板的相關延伸技術，例如：平面內切換(In Panel Switching，IPS)或多區域垂直配向(Multi-domain Vertical Alignment，MVA)等等。

請參照圖3S與圖6所示，圖3S是從一第一方向觀看薄膜電晶體基板的側面剖面圖，圖6是從一第二方向觀看薄膜電晶體基板的局部側面剖面圖，一薄膜電晶體基板2包含一基板201、一源極302、一主動區303、一汲極304、一閘極絕緣層205以及一閘極306。源極302設置於基板201上。主動區303直接設置於源極302上，主動區303包括金屬氧化物半導體材料或有機半導體材料。金屬氧化物半導體材料例如為銦鎵鋅氧化物。汲極304直接設置於主動區303上，且主動區303接觸源極302與汲極304。閘極絕緣層205設置於源極302、主動區303及汲極304上。閘極306相對於源極302、主動區303及汲極304之側邊而設置於閘極絕緣層205旁。

主動區303與汲極304之側壁係切齊，主動區內受閘極吸引的電子可循較短的路徑到達汲極，藉此可縮短電流路徑。

薄膜電晶體基板更包括一鈍化層207以及一透明導電層208(圖3S顯示從透明導電層208所定義之畫素電極312及接線313)。鈍化層207設置於閘極306上。透明導電層208設置於鈍化層207與汲極304上，並藉由鈍化層207與閘極306隔離。

由於薄膜電晶體基板的特性已在前述製造方法的實施例中詳述，故此不再贅述細節。

請參照圖7所示，一顯示裝置4包括一薄膜電晶體基板42、一對向基板41、一光調變層43以及一背光模組44。對向基板41與薄膜電晶體基板42相對設置，光調變層43設置於薄膜電晶體基板42與對向基板41之間，背光模組44所發出之光線係經過薄膜電晶體基板42、光調變層43與對向基板41，薄膜電晶體基板42具有如前述實施例所述的元件。

舉例來說，顯示裝置4可以是液晶顯示裝置，光調變層43例如是液晶層，其係受電場控制使得穿過的光線有偏振方向的變化。另外，背光模組44具有發光二極體或冷陰極射線管作為光源，背光模組44可以是直下式或是側光式背光模組。對向基板41具有一對向電極，對向電極與畫素電極構成的電場可控制液晶層。

綜上所述，由於本發明之主動區使用金屬氧化物半導體材料或有機半導體材料，例如銦鎵鋅氧化物，其載子遷移率極高，約為5~20cm² /V*s，因而可大幅提升充電效能，且其製程簡單、可室溫成膜並適用於軟性基板、並且可應用於大型基板量產。

此外，本發明之主動區與汲極以連續成膜方式形成，因此製程條件對這些半導體層之材料影響最小，有助於元件特性穩定，使其具有最佳性能表現。

此外，由於本發明實施例之源極、主動區與汲極係沿與基板垂直的方向疊合設置，而閘極位於主動區的側邊，因而對本發明實施例之薄膜電晶體而言，主動區的厚度即約等於通道長度，在製程中可控制通道長度約為300~1000，相較於習知的5微米，本發明之薄膜電晶體的充電效果大幅提升，藉此可符合例如液晶顯示面板或有機發光二極體(OLED)面板開發需求，並且可減少薄膜電晶體元件設計面積，提升畫素開口率以達到顯示器之高亮度需求。換言之，本發明之薄膜電晶體以小面積設計即可符合產品充電能力需求，並可應用於大尺寸面板產品或高開口率產品設計。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

11．．．基板

12．．．源極

13．．．主動區

14．．．汲極

15．．．閘極絕緣層

16．．．閘極

201．．．基板

202．．．源極層

203．．．主動層

204．．．汲極層

205．．．閘極絕緣層

206．．．閘極層

207．．．鈍化層

208．．．透明導電層

302．．．源極

303．．．主動區

304．．．汲極

306．．．閘極

309．．．第一導線

310．．．儲存電極

311．．．第二導線

312．．．畫素電極

313．．．接線

314．．．第一開口

315．．．第二開口

316．．．第三開口

4．．．顯示裝置

41．．．薄膜電晶體基板

42．．．對向基板

43．．．光調變層

44．．．背光模組

PR．．．光阻

PR1．．．光阻

S01～S11．．．薄膜電晶體基板之製造方法的步驟

圖1為一種習知之薄膜電晶體的示意圖；

圖2為本發明較佳實施例之一種薄膜電晶體基板之製造方法的流程圖；

圖3A至圖3S為本發明較佳實施例之一種薄膜電晶體基板之製造方法的示意圖；

圖4A至圖4F係顯示另一種薄膜電晶體基板之製造方法；

圖5A至圖5F係顯示又一種薄膜電晶體基板之製造方法；

圖6為薄膜電晶體基板之一局部側面剖面圖；以及

圖7為顯示裝置之一示意圖。

S01～S11．．．薄膜電晶體基板之製造方法的步驟

Claims (17)

1. 一種薄膜電晶體基板之製造方法，包括：於一基板上沉積一源極層；於該源極層上直接沉積一主動層，該主動層包括金屬氧化物半導體材料或有機半導體材料；於該主動層上直接沉積一汲極層，其中該主動層接觸該源極層與該汲極層；從該源極層、該主動層與該汲極層分別定義出一源極、一主動區與一汲極；於該汲極上依序沉積一閘極絕緣層及一閘極層，以覆蓋該源極、該主動區與該汲極；以及從該閘極層定義出一閘極。
2. 如申請專利範圍第1項所述之製造方法，其中從該源極層、該主動層與該汲極層分別定義出一源極、一主動區與一汲極之步驟包括：同時圖案化該主動層與該汲極層以定義出該主動區與該汲極；以及同時圖案化該主動層與該汲極層之後，圖案化該源極層以定義出該源極。
3. 如申請專利範圍第1項所述之製造方法，其中從該源極層、該主動層與該汲極層分別定義出一源極、一主動區與一汲極之步驟包含：直接沉積該主動層之前，圖案化該源極層以定義出該源極；以及同時圖案化該主動層與該汲極層以定義出該主動區與該汲極。
4. 如申請專利範圍第2項或第3項所述之製造方法，其中同時圖案化該主動層與該汲極層之步驟包括：同時蝕刻該主動層與該汲極層。
5. 如申請專利範圍第1項所述之製造方法，其中從該源極層、該主動層與該汲極層分別定義出一源極、一主動區與一汲極之步驟包括：利用一半色調圖案圖案化該主動層、該汲極層及該源極層；薄化該半色調圖案之高度，以暴露出部份該汲極層；以及蝕刻該主動層與該汲極層以定義出該主動區與該汲極。
6. 如申請專利範圍第1項所述之製造方法，更包括：於該閘極、該閘極絕緣層、該源極與該汲極上沉積一鈍化層；圖案化該鈍化層與該閘極絕緣層，以形成一第一開口暴露出該汲極；於該汲極與該鈍化層上沉積一透明導電層，其中該透明導電層透過該第一開口與該汲極接觸；以及圖案化該透明導電層。
7. 如申請專利範圍第6項所述之製造方法，更包括：從該閘極層定義出一儲存電極，其中圖案化該透明導電層之步驟係定義出一畫素電極，該儲存電極與該畫素電極係形成一儲存電容。
8. 如申請專利範圍第6項所述之製造方法，更包括：從該源極層定義出一第一導線，其中該鈍化層與該閘極絕緣層形成於該第一導線上；從該閘極層定義出一第二導線；以及圖案化該鈍化層與該閘極絕緣層，以形成一第二開口暴露出該第一導線及一第三開口暴露出該第二導線，其中圖案化該透明導電層之步驟係定義出一接線，該接線透過該第二開口與該第一導線接觸，並透過該第三開口與該第二導線接觸。
9. 如申請專利範圍第1項所述之製造方法，其中該主動層包括金屬氧化物半導體材料。
10. 如申請專利範圍第9項所述之製造方法，其中該主動層包括銦鎵鋅氧化物。
11. 一種薄膜電晶體基板，包括：一基板；一源極，設置於該基板上；一主動區，直接設置於該源極上，該主動區包括金屬氧化物半導體材料或有機半導體材料；一汲極，直接設置於該主動區上，且該主動區接觸該源極與該汲極；一閘極絕緣層，覆蓋該源極、該主動區與該汲極；以及一閘極，位於該主動區及該汲極之側邊並設置於該閘極絕緣層上。
12. 如申請專利範圍第11項所述之薄膜電晶體基板，其中該主動區與該汲極之側壁係切齊。
13. 如申請專利範圍第11項所述之薄膜電晶體基板，更包括：一鈍化層，設置於該閘極、該閘極絕緣層、該源極與該汲極上；一第一開口，位於該汲極上方，穿過該鈍化層與該閘極絕緣層；以及一畫素電極，設置於該鈍化層與該汲極上，且該畫素電極透過該第一開口與該汲極接觸。
14. 如申請專利範圍第13項所述之薄膜電晶體基板，更包括：一儲存電極，設置於該閘極絕緣層上，該儲存電極與該畫素電極形成一儲存電容。
15. 如申請專利範圍第13項所述之薄膜電晶體基板，更包括：一第一導線，設置於該基板上；一第二開口，位於該第一導線上方，穿過該鈍化層與該閘極絕緣層，以暴露出該第一導線；一第二導線，設置於該閘極絕緣層上；一第三開口，位於該第二導線上方，穿過該鈍化層與該閘極絕緣層，以暴露出該第二導線；以及一接線，透過該第二開口與該第一導線接觸，並透過該第三開口與該第二導線接觸。
16. 如申請專利範圍第11項所述之薄膜電晶體基板，其中該金屬氧化物半導體材料為銦鎵鋅氧化物。
17. 一種顯示裝置，包括：如申請專利範圍第11至16項任一項所述之一薄膜電晶體基板；一對向基板，與該薄膜電晶體基板相對設置；一光調變層，設置於該薄膜電晶體基板與該對向基板之間；以及一背光模組，其所發出之光線係經過該薄膜電晶體基板、該光調變層與該對向基板。