[go: up one dir, main page]

CN104900654B - 双栅极氧化物半导体tft基板的制作方法及其结构 - Google Patents

双栅极氧化物半导体tft基板的制作方法及其结构 Download PDF

Info

Publication number
CN104900654B
CN104900654B CN201510175653.8A CN201510175653A CN104900654B CN 104900654 B CN104900654 B CN 104900654B CN 201510175653 A CN201510175653 A CN 201510175653A CN 104900654 B CN104900654 B CN 104900654B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
semiconductor layer
gate insulating
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510175653.8A
Other languages
English (en)
Other versions
CN104900654A (zh
Inventor
葛世民
张合静
曾志远
苏智昱
李文辉
石龙强
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510175653.8A priority Critical patent/CN104900654B/zh
Priority to PCT/CN2015/079477 priority patent/WO2016165187A1/zh
Priority to US14/763,823 priority patent/US9543442B2/en
Publication of CN104900654A publication Critical patent/CN104900654A/zh
Priority to US15/365,956 priority patent/US9799677B2/en
Application granted granted Critical
Publication of CN104900654B publication Critical patent/CN104900654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种双栅极氧化物半导体TFT基板的制作方法及其结构。该双栅极氧化物半导体TFT基板的制作方法使用半色调掩膜板进行一道光罩制程，既能够完成氧化物半导体层的图案化、又能够通过离子掺杂制得氧化物导体层(52’)，该氧化物导体层(52’)作为LCD的像素电极替代现有技术中的ITO像素电极；通过一道光罩制程同时制得源极(81)、漏极(82)、与顶栅极(71)；通过一道光罩制程同时对钝化层(8)、及顶栅绝缘层(32)进行图案化处理，光罩制程减少至五道，缩短了制作工序流程，提高了生产效率，降低了生产成本。

Description

双栅极氧化物半导体TFT基板的制作方法及其结构
技术领域
本发明涉及显示技术领域，尤其涉及一种适用于LCD的双栅极氧化物半导体TFT基板的制作方法及其结构。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平面显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)。
薄膜晶体管(TFT)是平面显示装置的重要组成部分。TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平面显示装置上。
氧化物半导体TFT技术是当前的热门技术。由于氧化物半导体具有较高的电子迁移率，而且相比低温多晶硅(LTPS)，氧化物半导体制程简单，与非晶硅制程相容性较高，可以应用于LCD、OLED平面显示装置等，且与高世代生产线兼容，可应用于大中小尺寸显示，具有良好的应用发展前景。
目前，在有源阵列平面显示装置中，TFT基板通常采用单栅极氧化物半导体薄膜晶体管(Single-Gate TFT)。双栅极氧化物半导体薄膜晶体管(Dual-Gate)相比单栅极氧化物半导体薄膜晶体管具有更优的性能，如电子迁移率更高，开态电流较大、亚阈值摆幅更小、阈值电压的稳定性及均匀性更好、栅极偏压及照光稳定性更好等。
如图1所示，现有技术中常见的适用于LCD的双栅极氧化物半导体TFT基板结构包括基板100，位于基板100上的底栅极200，位于基板100、与底栅极200上的栅极绝缘层300，位于底栅极200上方设于栅极绝缘层300上的氧化物半导体层400，设于氧化物半导体层400、与栅极绝缘层300上的刻蚀阻挡层500，设于刻蚀阻挡层500上的源/漏极600，设于源/漏极600、与刻蚀阻挡层500上的钝化层700，位于源/漏极600上方设于钝化层700上的顶栅极800，设于顶栅极800、与钝化层700上的层间绝缘层900，设于层间绝缘层900上的第一平坦层910，及设于第一平坦层910上的ITO像素电极1100。
所述刻蚀阻挡层500对应所述氧化物半导体层400的上方设有第一过孔510、及第二过孔520，所述源/漏极600分别经由第一过孔510、及第二过孔520与氧化物半导体层400相接触；所述钝化层700、层间绝缘层900、及第一平坦层910对应源/漏极600上方设有第三过孔530，ITO像素电极1100经由第三过孔530与源/漏极600相接触。
制作上述双栅极氧化物半导体TFT基板时，除基板100与栅极绝缘层300外，其它的每一结构层均通过一道光罩制程来进行图案化处理，所需的光罩制程次数较多。显然，现有的适用于LCD的双栅极氧化物半导体TFT基板的结构较复杂，其制作方法的工序流程较长，生产效率较低，制程成本较高。
发明内容
本发明的目的在于提供一种适用于LCD的双栅极氧化物半导体TFT基板的制作方法，能够减少光罩制程次数，缩短制作工序流程，提高生产效率，降低生产成本。
本发明的另一目的在于提供一种适用于LCD的双栅极氧化物半导体TFT基板结构，能够使得光罩制程次数减少，制作工序流程缩短，生产效率提高，生产成本降低。
为实现上述目的，本发明首先提供一种双栅极氧化物半导体TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板，在该基板上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极；
步骤2、在所述底栅极、及基板上沉积底栅绝缘层；
步骤3、在所述底栅绝缘层上沉积透明的氧化物半导体层，在氧化物半导体层上涂覆光阻层，使用半色调掩膜板进行第二道光罩制程：先对所述光阻层进行曝光、显影，得到位于所述底栅极上方覆盖所述氧化物半导体层的第一光阻层、及位于所述底栅极一侧覆盖所述氧化物半导体层的第二光阻层；所述第一光阻层的两侧区域、及第二光阻层的厚度小于所述第一光阻层的中间区域的厚度；
再利用所述第一光阻层、及第二光阻层对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到位于所述底栅极上方的第一氧化物半导体层、及位于所述第一氧化物半导体层一侧的第二氧化物半导体层；
步骤4、先去除所述第一光阻层的两侧区域、及第二光阻层；以余下的第一光阻层的中间区域为遮蔽层，对所述第一氧化物半导体层的两侧、及第二氧化物半导体层进行离子掺杂，使所述第一氧化物半导体层的两侧区域转变为导体，使第二氧化物半导体层转变为氧化物导体层；然后去除余下的第一光阻层的中间区域；
步骤5、在所述第一氧化物半导体层、氧化物导体层、及底栅绝缘层上沉积顶栅绝缘层，通过第三道光罩制程对所述顶栅绝缘层进行图案化处理，形成分别位于所述第一氧化物半导体层两侧区域上方的第一过孔、及位于所述氧化物导体层上方的第二过孔；
步骤6、在所述顶栅绝缘层上沉积第二、第三金属层，通过第四道光罩制程对第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层上方的顶栅极、位于所述顶栅极两侧的源极与漏极；
所述源极与漏极分别经由所述第一过孔与所述第一氧化物半导体层的两侧区域相接触，所述源极经由所述第二过孔与所述氧化物导体层相接触；
步骤7、在所述顶栅极、源极、漏极、及顶栅绝缘层上沉积钝化层；通过第五道光罩制程对所述钝化层、及顶栅绝缘层同时进行图案化处理，得到位于所述氧化物导体层上方的第三过孔；
所述底栅极、第一氧化物半导体层、源极、漏极、及顶栅极构成双栅极TFT；所述氧化物导体层构成LCD的像素电极。
所述步骤3采用物理气相沉积法沉积所述氧化物半导体层。
所述步骤5采用干法刻蚀对所述顶栅绝缘层进行图案化处理。
所述氧化物半导体层的材料为IGZO。
所述底栅极、源极、漏极、及顶栅极的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
所述底栅绝缘层及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合。
本发明还提供一种双栅极氧化物半导体TFT基板结构，包括基板、设于基板上的底栅极、设于基板与底栅极上的底栅绝缘层、位于底栅极上方设于底栅绝缘层上的第一氧化物半导体层、位于所述第一氧化物半导体层一侧设于底栅绝缘层上的氧化物导体层、设于所述第一氧化物半导体层、氧化物导体层、及底栅绝缘层上的顶栅绝缘层、位于所述第一氧化物半导体层中部上方设于顶栅绝缘层上的顶栅极、位于顶栅极两侧设于顶栅绝缘层上的源极与漏极、及设于顶栅绝缘层、源极、漏极、与顶栅极上的钝化层；
所述第一氧化物半导体层的两侧区域为离子掺杂的导体层；所述顶栅绝缘层对应第一氧化物半导体层两侧区域的上方分别设有第一过孔，所述顶栅绝缘层对应氧化物导体层上方设有第二过孔，所述顶栅绝缘层、及钝化层对应氧化物导体层上方设有第三过孔；
所述源极、漏极分别经由所述第一过孔与所述第一氧化物半导体层的两侧区域相接触；所述源极经由所述第二过孔与所述氧化物导体层相接触；所述第三过孔暴露出部分氧化物导体层；
所述底栅极、第一氧化物半导体层、源极、漏极、及顶栅极构成双栅极TFT；所述氧化物导体层构成LCD的像素电极。
所述第一氧化物半导体层的材料为IGZO，所述氧化物导体层通过对IGZO半导体层进行离子掺杂制得。
所述底栅绝缘层及顶栅绝缘层的材料为氮化硅、氧化硅、或二者的组合。
所述底栅极、顶栅极、源极、及漏极的材料为钼、钛、铝、铜中的一种或多种的层叠组合
本发明的有益效果：本发明提供的一种双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程，既能够完成氧化物半导体层的图案化、又能够通过离子掺杂制得氧化物导体层，该氧化物导体层作为LCD的像素电极替代现有技术中的ITO像素电极；通过一道光罩制程同时制得源极、漏极、与顶栅极；通过一道光罩制程同时对钝化层、及顶栅绝缘层进行图案化处理，光罩制程减少至五道，缩短了制作工序流程，提高了生产效率，降低了生产成本。本发明提供的一种双栅极氧化物半导体TFT基板结构，通过设置氧化物导体层来作为LCD的像素电极，并将源极、漏极与顶栅极均设置于顶栅绝缘层上，一方面能够简化TFT基板结构，一方面能够使得光罩制程次数减少，制作工序流程缩短，生产效率提高，生产成本降低。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的适用于LCD的双栅极氧化物半导体TFT基板结构的剖面示意图；
图2为本发明双栅极氧化物半导体TFT基板的制作方法的流程图；
图3为本发明双栅极氧化物半导体TFT基板的制作方法的步骤1的示意图；
图4为本发明双栅极氧化物半导体TFT基板的制作方法的步骤2的示意图；
图5为本发明双栅极氧化物半导体TFT基板的制作方法的步骤3的示意图；
图6为本发明双栅极氧化物半导体TFT基板的制作方法的步骤4的示意图；
图7为本发明双栅极氧化物半导体TFT基板的制作方法的步骤5的示意图；
图8为本发明双栅极氧化物半导体TFT基板的制作方法的步骤6的示意图；
图9为本发明双栅极氧化物半导体TFT基板的制作方法的步骤7中的示意图暨本发明双栅极氧化物半导体TFT基板结构的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明首先提供一种适用于LCD的双栅极氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤1、请参阅图3，提供一基板1，在该基板1上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极2。
具体地，所述基板1为透明基板，优选地，所述基板1为玻璃基板。
所述第一金属层的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的层叠组合，即所述底栅极2的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
步骤2、请参阅图4，在所述底栅极2、及基板1上沉积底栅绝缘层31。
具体地，所述底栅绝缘层31的材料为氮化硅(SiNx)、氧化硅(SiOx)、或二者的组合。
步骤3、请参阅图5，在所述底栅绝缘层31上沉积透明的氧化物半导体层，在氧化物半导体层上涂覆光阻层，使用半色调掩膜板进行第二道光罩制程：先对所述光阻层进行曝光、显影，得到位于所述底栅极2上方覆盖所述氧化物半导体层的第一光阻层41、及位于所述底栅极2一侧覆盖所述氧化物半导体层的第二光阻层42；所述第一光阻层41的两侧区域、及第二光阻层42的厚度小于所述第一光阻层41的中间区域的厚度；
再利用所述第一光阻层41、及第二光阻层42对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到位于所述底栅极2上方的第一氧化物半导体层51、及位于所述第一氧化物半导体层51一侧的第二氧化物半导体层52。
具体地，该步骤3采用物理气相沉积法(Physical Vapor Deposition，PVD)沉积透明的氧化物半导体层。
所述氧化物半导体层的材料为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
步骤4、请参阅图6，先去除所述第一光阻层41的两侧区域、及第二光阻层42；以余下的第一光阻层41的中间区域为遮蔽层，对所述第一氧化物半导体层51的两侧、及第二氧化物半导体层52进行离子掺杂，使所述第一氧化物半导体层51的两侧区域转变为导体，使第二氧化物半导体层52转变为氧化物导体层52’；然后去除余下的第一光阻层41的中间区域。
步骤5、请参阅图7，在所述第一氧化物半导体层51、氧化物导体层52’、及底栅绝缘层31上沉积顶栅绝缘层32，通过第三道光罩制程对所述顶栅绝缘层32进行图案化处理，形成分别位于所述第一氧化物半导体层51两侧区域上方的第一过孔91、及位于所述氧化物导体层52’上方的第二过孔92。
具体地，该步骤5采用干法刻蚀对所述顶栅绝缘层32进行图案化处理。
所述顶栅绝缘层32的材料为氮化硅、氧化硅、或二者的组合。
步骤6、请参阅图8，在所述顶栅绝缘层32上沉积第二、第三金属层，通过第四道光罩制程对第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层51上方的顶栅极71、位于所述顶栅极71两侧的源极81与漏极82；
所述源极81与漏极82分别经由所述第一过孔91与所述第一氧化物半导体层51的两侧区域相接触，所述源极81经由所述第二过孔92与所述氧化物导体层52’相接触。
具体地，所述第二、及第三金属层的材料为钼、钛、铝、铜中的一种或多种的层叠组合，即所述源极81、漏极82、及顶栅极71的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
步骤7、请参阅图9，在所述顶栅极71、源极81、漏极82、及顶栅绝缘层32上沉积钝化层8；通过第五道光罩制程对所述钝化层8、及顶栅绝缘层32同时进行图案化处理，得到位于所述氧化物导体层52’上方的第三过孔93。
所述底栅极2、第一氧化物半导体层51、源极81、漏极82、及顶栅极71构成双栅极TFT T；所述氧化物导体层52’构成LCD的像素电极。
上述双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程，既能够完成氧化物半导体层的图案化、又能够通过离子掺杂制得氧化物导体层52’；通过一道光罩制程同时制得源极81、漏极82、与顶栅极71；通过一道光罩制程同时对钝化层8、及顶栅绝缘层32进行图案化处理，光罩制程减少至五道，缩短了制作工序流程，提高了生产效率，降低了生产成本。
请参阅图9，本发明还提供一种适用于LCD的双栅极氧化物半导体TFT基板结构，包括基板1、设于基板1上的底栅极2、设于基板1与底栅极2上的底栅绝缘层31、位于底栅极2上方设于底栅绝缘层31上的第一氧化物半导体层51、位于所述第一氧化物半导体层51一侧设于底栅绝缘层31上的氧化物导体层52’、设于所述第一氧化物半导体层51、氧化物导体层52’、及底栅绝缘层31上的顶栅绝缘层32、设于所述第一氧化物半导体层51中部上方设于顶栅绝缘层32上的顶栅极71、位于顶栅极71两侧设于顶栅绝缘层32上的源极81与漏极82、及设于顶栅绝缘层32、源极81、漏极82、与顶栅极71上的钝化层8。
所述第一氧化物半导体层51的两侧区域为离子掺杂的导体层；所述顶栅绝缘层32对应第一氧化物半导体层51两侧区域的上方分别设有第一过孔91，所述顶栅绝缘层32对应氧化物导体层52’上方设有第二过孔92，所述顶栅绝缘层32、及钝化层8对应氧化物导体层52’上方设有第三过孔93。
所述源极81、漏极82分别经由所述第一过孔91与所述第一氧化物半导体层51的两侧区域相接触；所述第一源极81经由所述第二过孔92与所述氧化物导体层52’相接触；所述第三过孔93暴露出部分氧化物导体层52’。
所述底栅极21、第一氧化物半导体层51、源极81、漏极82、及顶栅极71构成双栅极TFT T；所述氧化物导体层52’构成LCD的像素电极。
具体地，所述第一氧化物半导体层51的材料为IGZO，所述氧化物导体层52’通过对IGZO半导体层进行离子掺杂制得；所述底栅绝缘层31及顶栅绝缘层32的材料为氮化硅、氧化硅、或二者的组合；所述底栅极2、顶栅极71、源极81、漏极82的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
上述双栅极氧化物半导体TFT基板结构，设置氧化物导体层52’来作为LCD的像素电极，且该氧化物导体层52’与所述第一氧化物半导体层51经一道光罩制程制作；将源极81、漏极82与顶栅极71均设置于顶栅绝缘层32上，一方面能够简化TFT基板结构，一方面能够使得光罩制程次数减少，制作工序流程缩短，生产效率提高，生产成本降低。
综上所述，本发明的双栅极氧化物半导体TFT基板的制作方法，使用半色调掩膜板进行一道光罩制程，既能够完成氧化物半导体层的图案化、又能够通过离子掺杂制得氧化物导体层，该氧化物导体层作为LCD的像素电极替代现有技术中的ITO像素电极；通过一道光罩制程同时制得源极、漏极、与顶栅极；通过一道光罩制程同时对钝化层、及顶栅绝缘层进行图案化处理，光罩制程减少至五道，缩短了制作工序流程，提高了生产效率，降低了生产成本。本发明的双栅极氧化物半导体TFT基板结构，通过设置氧化物导体层来作为LCD的像素电极，并将源极、漏极与顶栅极均设置于顶栅绝缘层上，一方面能够简化TFT基板结构，一方面能够使得光罩制程次数减少，制作工序流程缩短，生产效率提高，生产成本降低。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。

Claims (10)

1.一种双栅极氧化物半导体TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(1)，在该基板(1)上沉积第一金属层，通过第一道光罩制程对所述第一金属层进行图案化处理，形成底栅极(2)；
步骤2、在所述底栅极(2)、及基板(1)上沉积底栅绝缘层(31)；
步骤3、在所述底栅绝缘层(31)上沉积透明的氧化物半导体层，在氧化物半导体层上涂覆光阻层，使用半色调掩膜板进行第二道光罩制程：先对所述光阻层进行曝光、显影，得到位于所述底栅极(2)上方覆盖所述氧化物半导体层的第一光阻层(41)、及位于所述底栅极(2)一侧覆盖所述氧化物半导体层的第二光阻层(42)；所述第一光阻层(41)的两侧区域、及第二光阻层(42)的厚度小于所述第一光阻层(41)的中间区域的厚度；
再利用所述第一光阻层(41)、及第二光阻层(42)对所述氧化物半导体层进行刻蚀，使所述氧化物半导体层图案化，得到位于所述底栅极(2)上方的第一氧化物半导体层(51)、及位于所述第一氧化物半导体层(51)一侧的第二氧化物半导体层(52)；
步骤4、先去除所述第一光阻层(41)的两侧区域、及第二光阻层(42)；以余下的第一光阻层(41)的中间区域为遮蔽层，对所述第一氧化物半导体层(51)的两侧、及第二氧化物半导体层(52)进行离子掺杂，使所述第一氧化物半导体层(51)的两侧区域转变为导体，使第二氧化物半导体层(52)转变为氧化物导体层(52’)；然后去除余下的第一光阻层(41)的中间区域；
步骤5、在所述第一氧化物半导体层(51)、氧化物导体层(52’)、及底栅绝缘层(31)上沉积顶栅绝缘层(32)，通过第三道光罩制程对所述顶栅绝缘层(32)进行图案化处理，形成分别位于所述第一氧化物半导体层(51)两侧区域上方的第一过孔(91)、及位于所述氧化物导体层(52’)上方的第二过孔(92)；
步骤6、在所述顶栅绝缘层(32)上沉积第二、第三金属层，通过第四道光罩制程对第二、第三金属层进行图案化处理，分别得到位于所述第一氧化物半导体层(51)上方的顶栅极(71)、位于所述顶栅极(71)两侧的源极(81)与漏极(82)；
所述源极(81)与漏极(82)分别经由所述第一过孔(91)与所述第一氧化物半导体层(51)的两侧区域相接触，所述源极(81)经由所述第二过孔(92)与所述氧化物导体层(52’)相接触；
步骤7、在所述顶栅极(71)、源极(81)、漏极(82)、及顶栅绝缘层(32)上沉积钝化层(8)；通过第五道光罩制程对所述钝化层(8)、及顶栅绝缘层(32)同时进行图案化处理，得到位于所述氧化物导体层(52’)上方的第三过孔(93)；
所述底栅极(2)、第一氧化物半导体层(51)、源极(81)、漏极(82)、及顶栅极(71)构成双栅极TFT(T)；所述氧化物导体层(52’)构成LCD的像素电极。
2.如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其特征在于，所述步骤3采用物理气相沉积法沉积所述氧化物半导体层。
3.如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其特征在于，所述步骤5采用干法刻蚀对所述顶栅绝缘层(32)进行图案化处理。
4.如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其特征在于，所述氧化物半导体层的材料为IGZO。
5.如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其特征在于，所述底栅极(2)、源极(81)、漏极(82)、及顶栅极(71)的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
6.如权利要求1所述的双栅极氧化物半导体TFT基板的制作方法，其特征在于，所述底栅绝缘层(31)及顶栅绝缘层(32)的材料为氮化硅、氧化硅、或二者的组合。
7.一种双栅极氧化物半导体TFT基板结构，其特征在于，包括基板(1)、设于基板(1)上的底栅极(2)、设于基板(1)与底栅极(2)上的底栅绝缘层(31)、位于底栅极(2)上方设于底栅绝缘层(31)上的第一氧化物半导体层(51)、位于所述第一氧化物半导体层(51)一侧设于底栅绝缘层(31)上的氧化物导体层(52’)、设于所述第一氧化物半导体层(51)、氧化物导体层(52’)、及底栅绝缘层(31)上的顶栅绝缘层(32)、位于所述第一氧化物半导体层(51)中部上方设于顶栅绝缘层(32)上的顶栅极(71)、位于顶栅极(71)两侧设于顶栅绝缘层(32)上的源极(81)与漏极(82)、及设于顶栅绝缘层(32)、源极(81)、漏极(82)、与顶栅极(71)上的钝化层8)；
所述第一氧化物半导体层(51)的两侧区域为离子掺杂的导体层；所述顶栅绝缘层(32)对应第一氧化物半导体层(51)两侧区域的上方分别设有第一过孔(91)，所述顶栅绝缘层(32)对应氧化物导体层(52’)上方设有第二过孔(92)，所述顶栅绝缘层(32)、及钝化层(8)对应氧化物导体层(52’)上方设有第三过孔(93)；
所述源极(81)、漏极(82)分别经由所述第一过孔(91)与所述第一氧化物半导体层(51)的两侧区域相接触；所述源极(81)经由所述第二过孔(92)与所述氧化物导体层(52’)相接触；所述第三过孔(93)暴露出部分氧化物导体层(52’)；
所述底栅极(21)、第一氧化物半导体层(51)、源极(81)、漏极(82)、及顶栅极(71)构成双栅极TFT(T)；所述氧化物导体层(52’)构成LCD的像素电极。
8.如权利要求7所述的双栅极氧化物半导体TFT基板结构，其特征在于，所述第一氧化物半导体层(51)的材料为IGZO，所述氧化物导体层(52’)通过对IGZO半导体层进行离子掺杂制得。
9.如权利要求7所述的双栅极氧化物半导体TFT基板结构，其特征在于，所述底栅绝缘层(31)及顶栅绝缘层(32)的材料为氮化硅、氧化硅、或二者的组合。
10.如权利要求7所述的双栅极氧化物半导体TFT基板结构，其特征在于，所述底栅极(2)、顶栅极(71)、源极(81)、及漏极(82)的材料为钼、钛、铝、铜中的一种或多种的层叠组合。
CN201510175653.8A 2015-04-14 2015-04-14 双栅极氧化物半导体tft基板的制作方法及其结构 Active CN104900654B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510175653.8A CN104900654B (zh) 2015-04-14 2015-04-14 双栅极氧化物半导体tft基板的制作方法及其结构
PCT/CN2015/079477 WO2016165187A1 (zh) 2015-04-14 2015-05-21 双栅极氧化物半导体tft基板的制作方法及其结构
US14/763,823 US9543442B2 (en) 2015-04-14 2015-05-21 Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof
US15/365,956 US9799677B2 (en) 2015-04-14 2016-12-01 Structure of dual gate oxide semiconductor TFT substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510175653.8A CN104900654B (zh) 2015-04-14 2015-04-14 双栅极氧化物半导体tft基板的制作方法及其结构

Publications (2)

Publication Number Publication Date
CN104900654A CN104900654A (zh) 2015-09-09
CN104900654B true CN104900654B (zh) 2017-09-26

Family

ID=54033214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510175653.8A Active CN104900654B (zh) 2015-04-14 2015-04-14 双栅极氧化物半导体tft基板的制作方法及其结构

Country Status (3)

Country Link
US (2) US9543442B2 (zh)
CN (1) CN104900654B (zh)
WO (1) WO2016165187A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104952880A (zh) * 2015-05-06 2015-09-30 深圳市华星光电技术有限公司 双栅极tft基板的制作方法及其结构
CN108029162B (zh) 2015-09-10 2019-12-03 夏普株式会社 有机电致发光装置、照明装置和显示装置
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
CN106298878B (zh) * 2016-09-28 2019-12-10 中国科学院微电子研究所 一种双栅mosfet结构及其制备方法
US10249695B2 (en) * 2017-03-24 2019-04-02 Apple Inc. Displays with silicon and semiconducting-oxide top-gate thin-film transistors
JP2018170324A (ja) * 2017-03-29 2018-11-01 株式会社ジャパンディスプレイ 表示装置
CN107527926B (zh) * 2017-08-25 2020-02-07 惠科股份有限公司 主动阵列开关基板及其显示面板
CN109494230A (zh) * 2018-10-18 2019-03-19 福建华佳彩有限公司 基于igzo技术的多路分配器的电路结构及其制作方法
CN109616524A (zh) * 2018-11-28 2019-04-12 南京中电熊猫平板显示科技有限公司 薄膜晶体管及其制造方法
CN110544724A (zh) * 2019-08-13 2019-12-06 福建华佳彩有限公司 一种氧化物晶体管显示结构
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
CN112992936B (zh) 2021-02-09 2022-07-19 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置
WO2022257081A1 (zh) 2021-06-10 2022-12-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP3498020B2 (ja) * 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
TW546853B (en) * 2002-05-01 2003-08-11 Au Optronics Corp Active type OLED and the fabrication method thereof
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20150357480A1 (en) * 2008-09-08 2015-12-10 Gang Yu Stable metal-oxide thin film transistor and method of making
JPWO2010110179A1 (ja) * 2009-03-23 2012-09-27 シャープ株式会社 アクティブ素子基板とその製造方法、及びこの製造方法で製造したアクティブ素子基板を用いた表示装置
JP5796760B2 (ja) * 2009-07-29 2015-10-21 Ｎｌｔテクノロジー株式会社 トランジスタ回路
JP5323604B2 (ja) * 2009-07-30 2013-10-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
EP2455974A1 (en) * 2009-09-01 2012-05-23 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
US20120153289A1 (en) * 2009-09-01 2012-06-21 Sharp Kabushiki Kaisha Semiconductor device, active matrix substrate, and display device
WO2011045956A1 (ja) * 2009-10-16 2011-04-21 シャープ株式会社 半導体装置、それを備えた表示装置、および半導体装置の製造方法
KR101272052B1 (ko) * 2009-12-18 2013-06-05 엘지디스플레이 주식회사 표면 플라즈몬을 이용한 컬러필터 및 액정표시장치의 제조방법
KR101274591B1 (ko) * 2009-12-18 2013-06-13 엘지디스플레이 주식회사 표면 플라즈몬을 이용한 컬러필터와 액정표시장치 및 그 제조방법
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR101711191B1 (ko) * 2010-10-28 2017-03-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP2012146956A (ja) * 2010-12-20 2012-08-02 Canon Inc チャネルエッチ型薄膜トランジスタとその製造方法
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
KR101962852B1 (ko) * 2012-10-09 2019-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
CN103309108B (zh) * 2013-05-30 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102063983B1 (ko) * 2013-06-26 2020-02-11 엘지디스플레이 주식회사 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
US9105527B2 (en) * 2013-12-19 2015-08-11 Intermolecular, Inc. High Productivity Combinatorial material screening for stable, high-mobility non-silicon thin film transistors
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
TWI560882B (en) * 2014-01-17 2016-12-01 E Ink Holdings Inc Semiconductor structure
US20160013243A1 (en) * 2014-03-10 2016-01-14 Dpix, Llc Photosensor arrays for detection of radiation and process for the preparation thereof
US9337030B2 (en) * 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
US20150279674A1 (en) * 2014-04-01 2015-10-01 Intermolecular, Inc. CAAC IGZO Deposited at Room Temperature
KR101600306B1 (ko) * 2014-04-17 2016-03-08 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조방법
US9391210B2 (en) * 2014-09-16 2016-07-12 Eastman Kodak Company Top gate TFT with polymer interface control layer
US20160079385A1 (en) * 2014-09-16 2016-03-17 Carolyn Rae Ellinger Vertical tft with multilayer passivation
US9577104B2 (en) * 2014-11-11 2017-02-21 Shenzhen China Star Optoelectronics Technology Co., Ltd COA substrate and liquid crystal display panel
US9761732B2 (en) * 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104966501B (zh) * 2015-07-21 2017-07-28 深圳市华星光电技术有限公司 用于窄边框lcd的goa电路结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489894A (zh) * 2013-10-09 2014-01-01 合肥京东方光电科技有限公司 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
US9799677B2 (en) 2017-10-24
WO2016165187A1 (zh) 2016-10-20
US20160308066A1 (en) 2016-10-20
US9543442B2 (en) 2017-01-10
CN104900654A (zh) 2015-09-09
US20170084637A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN104900654B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105097675B (zh) 阵列基板及其制备方法
US9716119B2 (en) Manufacturing method of dual gate TFT substrate and structure thereof
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106298957B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN102437059B (zh) 一种顶栅自对准氧化锌薄膜晶体管的制备方法
CN106158978A (zh) 薄膜晶体管、阵列基板及其制备方法
CN110164923A (zh) Oled显示面板及其制备方法
CN106129122A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103681659A (zh) 一种阵列基板、制备方法以及显示装置
WO2018010214A1 (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN107204309A (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
WO2017219412A1 (zh) 顶栅型薄膜晶体管的制作方法
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN104752426A (zh) 共栅极立体式cmos器件、oled器件及其制造方法
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法
CN107464830A (zh) 阵列基板及制作方法、显示面板
CN102544108B (zh) 一种氧化锌薄膜晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant