[go: up one dir, main page]

CN103489876B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103489876B
CN103489876B CN201310452517.XA CN201310452517A CN103489876B CN 103489876 B CN103489876 B CN 103489876B CN 201310452517 A CN201310452517 A CN 201310452517A CN 103489876 B CN103489876 B CN 103489876B
Authority
CN
China
Prior art keywords
pattern
electrode
layer
disconnection
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310452517.XA
Other languages
English (en)
Other versions
CN103489876A (zh
Inventor
孙双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310452517.XA priority Critical patent/CN103489876B/zh
Priority to US14/407,707 priority patent/US9881942B2/en
Priority to PCT/CN2013/088628 priority patent/WO2015043069A1/zh
Publication of CN103489876A publication Critical patent/CN103489876A/zh
Application granted granted Critical
Publication of CN103489876B publication Critical patent/CN103489876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6732—Bottom-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可避免半色调掩模工艺的使用、简化工艺难度、节约成本。该制备方法包括通过一次构图工艺形成包括栅极的图案；在形成有包括栅极的图案的基板上形成栅绝缘层；通过一次构图工艺形成第一图案及其上方的第二图案；其中，第一图案与半导体有源层的图案对应，第二图案与源极和漏极对应；在形成有第二图案的基板上形成包括断开区域的图案层，断开区域与源极和漏极之间的间隙对应，其最小宽度大于源极和漏极之间的间隙的宽度，且至少将漏极露出；通过一次构图工艺至少形成包括源极和漏极的图案、以及通过断开区域与所述漏极电连接的像素电极。用于显示装置的制造。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器（ThinFilmTransistorLiquidCrystalDisplay，简称TFT-LCD）具有体积小、功耗低、无辐射等特点，在平板显示技术领域占据着主导地位，受到了人们的广泛关注。
现有技术中制备阵列基板时，为了减少构图工艺的次数，引入半色调掩膜工艺将半导体有源层和源、漏极通过一次构图工艺形成，但这会导致工艺难度的增加，从而可能引起薄膜晶体管性能的不稳定。
此外，为了优化阵列基板的性能并增加其平坦度，通常会在阵列基板中引入至少一层具有其它特定功能的图案层。然而，制备具有其它特定功能的图案层时，还需进行相应次数的构图工艺，而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。
本发明在避免半色调掩膜工艺的基础上，提出一种新的阵列基板的结构，可简化工艺难度，节约成本。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可避免半色调掩膜工艺的使用，简化工艺难度、节约成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种阵列基板，包括薄膜晶体管、像素电极、以及设置在所述薄膜晶体管的源极和漏极与所述像素电极之间的图案层；其中，所述图案层包括断开区域，所述断开区域与所述源极和所述漏极之间的间隙对应；所述断开区域的最小宽度大于所述源极和所述漏极之间的间隙的宽度，且所述断开区域至少将所述薄膜晶体管的漏极露出；所述像素电极与被所述断开区域露出的所述漏极电连接。
可选的，所述图案层包括有机透明绝缘层和位于所述有机透明绝缘层下方的粘附层。
进一步可选的，所述阵列基板还包括依次设置在所述像素电极上方的钝化层和公共电极；其中，所述粘附层和所述有机透明绝缘层均包括所述断开区域。
可选的，所述阵列基板还包括依次设置在所述有机透明绝缘层和所述像素电极之间的公共电极和钝化层；其中，所述粘附层、所述有机透明绝缘层和所述钝化层均包括所述断开区域。
可选的，所述阵列基板还包括与所述像素电极同层且间隔设置的公共电极；其中，所述粘附层和所述有机透明绝缘层均包括所述断开区域。
进一步可选的，所述阵列基板还包括与所述像素电极同层设置的透明电极保留图案，且所述透明电极保留图案至少与所述源极对应并位于所述源极上方；其中，所述断开区域还将所述薄膜晶体管的源极露出，所述透明电极保留图案与被所述断开区域露出的所述源极电连接。
进一步的，所述阵列基板还包括数据线；所述数据线与所述透明电极保留图案和/或所述源极电连接。
可选的，所述薄膜晶体管包括半导体有源层；其中，所述半导体有源层包括非晶硅层和n+非晶硅层；或者所述半导体有源层包括金属氧化物半导体有源层。
可选的，所述薄膜晶体管为底栅型薄膜晶体管。
另一方面，提供一种显示装置，包括上述的阵列基板。
再一方面，提供一种阵列基板的制备方法，包括：在衬底基板上通过一次构图工艺形成包括栅极的图案；在形成有包括所述栅极的图案的基板上形成栅绝缘层；在形成有所述栅绝缘层的基板上通过一次构图工艺形成第一图案和位于所述第一图案上方的第二图案；其中，所述第一图案与半导体有源层的图案对应，所述第二图案与待形成的源极和漏极对应；在形成有所述第二图案的基板上形成包括断开区域的图案层，所述断开区域与待形成的源极和漏极之间的间隙对应；其中，所述断开区域的最小宽度大于所述源极和所述漏极之间的间隙的宽度，且所述断开区域至少将所述漏极露出；在形成有所述图案层的基板上通过一次构图工艺至少形成包括源极和漏极的图案、以及像素电极；所述像素电极与被所述断开区域露出的所述漏极电连接。
可选的，所述图案层包括粘附层和有机透明绝缘层。
进一步可选的，在形成有所述第二图案的基板上形成包括断开区域的粘附层和有机透明绝缘层，具体包括：在形成有所述第二图案的基板上依次形成粘附层薄膜和有机透明绝缘层薄膜，并通过一次构图工艺，形成包括所述断开区域的粘附层和有机透明绝缘层。
进一步的，在至少形成包括所述源极和所述漏极的图案、以及所述像素电极之后，所述方法还包括：在所述像素电极的上方依次形成钝化层和公共电极。
可选的，在至少形成包括所述源极和所述漏极的图案、以及所述像素电极之前，形成包括所述断开区域的所述粘附层和所述有机透明绝缘层之后，所述方法还包括：通过一次构图工艺形成公共电极；在形成有所述公共电极的基板上形成钝化层薄膜，并通过一次构图工艺，形成包括所述断开区域的钝化层。
可选的，在至少形成包括所述源极和所述漏极的图案、以及所述像素电极之前，所述方法还包括：通过一次构图工艺形成公共电极；在形成有所述公共电极的基板上形成钝化层薄膜；其中，在形成有所述第二图案的基板上形成包括所述断开区域的粘附层、有机透明绝缘层和钝化层，具体包括：在形成所述公共电极和所述钝化层薄膜之前，在形成有所述第二图案的基板上依次形成所述粘附层薄膜和所述有机透明绝缘层薄膜，对所述有机透明绝缘层薄膜进行一次构图工艺，形成包括所述断开区域的有机透明绝缘层；在形成所述公共电极和所述钝化层薄膜之后，对所述粘附层薄膜和所述钝化层薄膜进行一次构图工艺，形成包括所述断开区域的粘附层和钝化层。
可选的，在形成所述像素电极的同时，还形成与所述像素电极同层且间隔设置的公共电极。
进一步可选的，所述通过一次构图工艺至少形成包括源极和漏极的图案、以及像素电极包括：通过一次构图工艺至少形成包括所述源极和所述漏极的图案、所述像素电极、以及透明电极保留图案；其中，所述透明电极保留图案至少与所述源极对应并位于所述源极上方，且所述透明电极保留图案与被所述断开区域露出的所述源极电连接。
进一步的，所述方法还包括形成连接数据线与所述透明电极保留图案的过孔；所述透明电极保留图案与所述源极和所述数据线均对应，且所述透明电极保留图案通过位于所述数据线上方的过孔与所述数据线电连接。
可选的，所述半导体有源层包括非晶硅层和n+非晶硅层；所述通过一次构图工艺形成第一图案和位于所述第一图案上方的第二图案包括：通过一次构图工艺形成与待形成的所述半导体有源层的图案对应的第一图案和位于所述第一图案上方的第二图案；所述通过一次构图工艺至少形成包括源极和漏极的图案、以及像素电极包括：通过一次构图工艺至少形成包括所述源极和所述漏极的图案、所述半导体有源层、以及所述像素电极。
可选的，所述半导体有源层包括金属氧化物半导体有源层；所述通过一次构图工艺形成第一图案和位于所述第一图案上方的第二图案包括：通过一次构图工艺形成所述半导体有源层和位于所述半导体有源层上方的第二图案。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，该阵列基板的制备方法包括：在衬底基板上通过一次构图工艺形成包括栅极的图案；在形成有包括所述栅极的图案的基板上形成栅绝缘层；在形成有所述栅绝缘层的基板上通过一次构图工艺形成第一图案和位于所述第一图案上方的第二图案；其中，所述第一图案与半导体有源层的图案对应，所述第二图案与待形成的源极和漏极对应；在形成有所述第二图案的基板上形成包括断开区域的图案层，所述断开区域与待形成的源极和漏极之间的间隙对应；所述断开区域的最小宽度大于所述源极和所述漏极之间的间隙的宽度，且所述断开区域至少将所述漏极露出；在形成有所述图案层的基板上通过一次构图工艺至少形成包括源极和漏极的图案、以及像素电极；所述像素电极与被所述断开区域露出的所述漏极电连接。
本发明实施例中，提出了一种新的阵列基板的结构，包括具有其它特定功能的图案层，且所述图案层包括断开区域；其中，所述断开区域至少将所述薄膜晶体管的漏极露出，所述像素电极与与被所述断开区域露出的所述漏极电连接。本发明实施例提供的所述阵列基板的制备方法，在避免进行半色调掩膜工艺的基础上，可有效地简化工艺难度、从而节约成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的制备流程图；
图2为本发明实施例提供的一种形成第一图案和第二图案的过程示意图；
图3为本发明实施例提供的一种形成粘附层薄膜和有机透明绝缘层薄膜的过程示意图；
图4为本发明实施例提供的一种形成断开区域的过程示意图一；
图5（a）为本发明实施例提供的一种阵列基板的结构示意图一；
图5（b）为本发明实施例提供的一种阵列基板的结构示意图二；
图6（a）为本发明实施例提供的一种阵列基板的结构示意图三；
图6（b）为本发明实施例提供的一种阵列基板的结构示意图四；
图7（a）为本发明实施例提供的一种阵列基板的结构示意图五；
图7（b）为本发明实施例提供的一种阵列基板的结构示意图六；
图8为本发明实施例提供的一种形成公共电极的过程示意图一；
图9为本发明实施例提供的一种形成断开区域的过程示意图二；
图10（a）为本发明实施例提供的一种阵列基板的结构示意图七；
图10（b）为本发明实施例提供的一种阵列基板的结构示意图八；
图11为本发明实施例提供的一种形成断开区域的过程示意图三；
图12为本发明实施例提供的一种形成公共电极的过程示意图二；
图13为本发明实施例提供的一种形成断开区域的过程示意图四；
图14（a）为本发明实施例提供的一种阵列基板的结构示意图九；
图14（b）为本发明实施例提供的一种阵列基板的结构示意图十。
附图标记：
10-阵列基板；20-薄膜晶体管；20a-第一图案；20b-第二图案；201-栅极；202-栅绝缘层；203-半导体有源层；204-源极；205-漏极；300-粘附层薄膜；30-粘附层；400-有机透明绝缘层薄膜；40-有机透明绝缘层；50-像素电极；60-透明电极保留图案；70-钝化层；80-公共电极；90-断开区域。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板10的制备方法，如图1所示，可以包括如下步骤：
S01、在衬底基板上通过一次构图工艺形成包括栅极201的图案。
S02、在形成有包括所述栅极201的图案的基板上形成栅绝缘层202。
S03、在形成有所述栅绝缘层202的基板上通过一次构图工艺形成第一图案20a和位于所述第一图案20a上方的第二图案20b。
其中，所述第一图案20a与半导体有源层203的图案对应，所述第二图案20b与待形成的源极204和漏极205对应。
S04、在形成有所述第二图案20b的基板上形成包括断开区域90的图案层，所述断开区域90与待形成的源极204和漏极205之间的间隙对应。
其中，所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述漏极205露出。
S05、在形成有所述图案层的基板上通过一次构图工艺至少形成包括源极204和漏极205的图案、以及像素电极50；所述像素电极50与被所述断开区域90露出的所述漏极205电连接。
需要说明的是，第一，所述第一图案20a与半导体有源层203的图案对应是指：若在所述第一图案20a的基础上，需要继续进行刻蚀才能形成所述半导体有源层203的图案，则所述第一图案20a对应待形成的所述半导体有源层203的图案，例如所述半导体有源层203包括非晶硅层和n+非晶硅层的情况；否则，所述第一图案20a即为所述半导体有源层203的图案，例如所述半导体有源层203包括金属氧化物半导体有源层的情况。
第二，对所述包括断开区域90的图案层的层数在此不做限定，其可以为一层，也可以为多层，具体可以根据其在所述阵列基板10中的作用进行设计。
第三，所述断开区域90与待形成的所述源极204和所述漏极205之间的间隙对应，所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度是指，所述断开区域90在衬底基板上的投影可以完全覆盖所述源极204和所述漏极205之间的间隙在衬底基板上的投影，并且可以使所述断开区域90至少将所述漏极205露出。
本发明实施例提供了一种阵列基板的制备方法，包括：在衬底基板上通过一次构图工艺形成包括栅极201的图案；在形成有包括所述栅极201的图案的基板上形成栅绝缘层202；在形成有所述栅绝缘层202的基板上通过一次构图工艺形成第一图案20a和位于所述第一图案20a上方的第二图案20b；其中，所述第一图案20a与半导体有源层203的图案对应，所述第二图案20b与待形成的源极204和漏极205对应；在形成有所述第二图案20b的基板上形成包括断开区域90的图案层，所述断开区域90与待形成的源极204和漏极205之间的间隙对应；所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述漏极205露出；在形成有所述图案层的基板上通过一次构图工艺至少形成包括源极204和漏极205的图案、以及像素电极50；所述像素电极50与被所述断开区域90露出的所述漏极205电连接。
本发明实施例中，通过形成具有其它特定功能的图案层，且所述图案层包括断开区域90，所述断开区域90至少将所述薄膜晶体管20的漏极205露出，所述像素电极50与与被所述断开区域90露出的所述漏极205电连接，而形成具有特定结构的阵列基板。此外，本发明实施例提供的所述阵列基板10的制备方法，在避免进行半色调掩膜工艺的基础上，可有效地简化工艺难度、从而节约成本。
可选的，所述图案层可以包括粘附层30和有机透明绝缘层40。
这里，所述粘附层30用于增加所述有机透明绝缘层40和源漏金属层之间的结合强度，其材质可以选用例如氮化硅的钝化层材质。
所述有机透明绝缘层40在增加所述阵列基板10的表面平整度的同时，还可以减小所述源极205或数据线与所述像素电极50之间的寄生电容，其材质可以选用例如光刻胶的有机透明绝缘材料；这里，为了避免对显示面板的透过率产生影响，所述有机透明绝缘层50的材料优选为具有高透过率的有机透明绝缘材料。
当然，根据所述阵列基板10结构的不同，所述图案层还可以包括其它薄膜层，且这些薄膜层均包括所述断开区域90。
其中，所述断开区域90的具体形成顺序可以根据构成所述图案层的材料、所述阵列基板10的结构以及制备工艺进行设计，并以通过最少的构图工艺形成所述阵列基板10为准。
针对上述阵列基板10的制备方法，具体可以包括如下几个方面：
第一方面，可选的，在形成有所述第二图案20b的基板上形成包括断开区域90的粘附层30和有机透明绝缘层40，具体可以包括：在形成有所述第二图案20b的基板上依次形成粘附层薄膜300和有机透明绝缘层薄膜400，并通过一次构图工艺形成包括所述断开区域90的粘附层30和有机透明绝缘层40。
基于此，所述阵列基板10的制备方法具体可以包括如下步骤：
S101、如图2所示，在衬底基板上通过一次构图工艺形成包括栅极201的图案；并在形成有包括所述栅极201的图案的基板上形成栅绝缘层202。
其中，在形成所述栅极201的同时，还形成栅线、栅线引线等，当然，也可以形成公共电极线。
此处，可以使用磁控溅射方法，在衬底基板上制备一层厚度在至的金属薄膜。其中，所述金属薄膜通常可以采用钼、铝、铬、钛、钨、铜、铝镍合金、钼钨合金、或钨铜合金等金属材料，也可以使用上述几种材料的组合。然后，采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成所述栅极201、栅线（图中为标出）、栅线引线等。然后可以利用化学气相沉积法在形成有包括所述栅极201的图案的基板上沉积一层厚度为至的绝缘薄膜，所述绝缘薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅等。
S102、参考图2所示，在完成步骤S101的基板上形成有源层薄膜和源漏金属层薄膜，通过一次构图工艺形成第一图案20a和位于所述第一图案20a上方的第二图案20b；其中，所述第一图案20a与半导体有源层203的图案对应，所述第二图案20b与待形成的所述源极204和漏极205对应。
此处，可以利用化学气相沉积法在形成有所述栅绝缘层202的基板上依次沉积厚度为至的有源层薄膜、厚度为至的金属薄膜，然后，采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成所述第一图案20a和所述第二图案20b。
其中，在所述有源层薄膜例如包括非晶硅薄膜和n+非晶硅薄膜的情况下，所述第一图案20a对应待形成的所述半导体有源层203的图案；在所述有源层薄膜例如为金属氧化物半导体薄膜的情况下，所述第一图案20a即为所述半导体有源层203的图案。
当然，形成有包括所述栅极201的图案的基板上形成栅绝缘层202，也可以放在S102中的形成有源层薄膜和源漏金属层薄膜之前进行。
S103、如图3所示，在完成步骤S102的基板上形成粘附层薄膜300和有机透明绝缘层薄膜400；并通过一次构图工艺在所述粘附层薄膜300和所述有机透明绝缘层薄膜400上均形成所述断开区域90，从而得到如图4所示的粘附层30和有机透明绝缘层40。
其中，所述断开区域90与待形成的所述源极204和所述漏极205之间的间隙对应；所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述漏极205露出。
此处，可以利用化学汽相沉积法在形成有所述第二图案20b的基板之上依次沉积厚度为至的粘附层薄膜300、厚度为至有机透明绝缘层薄膜400，然后，采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成包括所述断开区域90的粘附层30和有机透明绝缘层40。
这里，所述粘附层薄膜300和所述有机透明绝缘层薄膜400可以通过同一次构图工艺形成所述断开区域90，当然也可以通过两次构图工艺形成所述断开区域90。
S104、在完成步骤S103的基板上形成透明导电薄膜，如图5（a）和5（b）所示，通过一次构图工艺至少形成包括源极204和漏极205的图案、以及与所述漏极205电连接的像素电极50。
其中，在所述有源层薄膜包括非晶硅薄膜和n+非晶硅薄膜的情况下，参考图5（a）和5（b）所示，在形成包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还形成所述半导体有源层203。
进一步的，在本步骤中，参考图5（b）所示，通过一次构图工艺形成所述半导体有源层203、包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还可以形成透明电极保留图案60；其中，所述透明电极保留图案60至少与所述源极204对应并位于所述源极204上方，且所述透明电极保留图案60与被所述断开区域90露出的所述源极204电连接。
此处，可以利用化学气相沉积法在形成有所述粘附层30和有机透明绝缘层40的基板上沉积一层厚度在至之间的透明导电薄膜层，然后，采用掩膜板通过曝光、显影、刻蚀、剥离等构图工艺处理，形成所述像素电极50，当然还可以形成所述透明电极保留图案60，并形成源极204、漏极205，以及半导体有源层203。
另外，还包括形成数据线，所述数据线与所述透明电极保留图案60和/或所述源极204连接。其中，所述数据线可以与所述源极204一同形成和/或所述数据线与所述透明电极保留图案60一同形成。也就是说，所述透明电极保留图案60可以单独作为连接线使所述数据线与所述源极204连接（此时数据线就可以使得所述数据线与所述源极204不一定同一次构图工艺制作）；也可以作为辅助连接线，例如所述数据线与所述源极204可以一体化形成连接，还可以通过所述透明电极保留图案60这条辅助连接线连接，减小断线的几率。当然，为了实现连接，可以在合适的地方进行过孔即可，在此不做限定。
因此优选的，在形成包括所述源极204和所述漏极205的图案时，除了形成所述源极204和所述漏极205之外，还同时形成数据线。
在此基础上，所述方法还包括：在上述步骤S103中的所述粘附层薄膜300和有机透明绝缘层薄膜400上，还形成连接所述数据线与所述透明电极保留图案60的过孔；其中，所述透明电极保留图案60与所述源极204和所述数据线均对应，且所述透明电极保留图案60通过位于所述数据线上方的过孔与所述数据线电连接。
这样，在例如所述数据线断开后，通过与所述数据线对应的所述透明电极保留图案60也可实现所述数据线与所述源极204的功能。
根据上述步骤S101～S104，通过四次构图工艺便可以制备出了一种包括粘附层30和有机透明绝缘层40的阵列基板10。此外，通过上述方法制备所述阵列基板10，可以避免半色调掩模工艺的使用，从而简化了工艺难度、节约成本。
在第一方面的基础上，进一步可选的，在至少形成包括所述源极204和所述漏极205的图案、以及所述像素电极50之后，所述方法还包括：在所述像素电极50的上方依次形成钝化层70和公共电极80。
具体的，在上述步骤S104的基础上，所述阵列基板10的制备方法还可以包括：
S105、如图6（a）和6（b）所示，在完成步骤S104的基板上形成钝化层70；并在形成有所述钝化层70的基板上通过一次构图工艺形成公共电极80。
这样，通过五次构图工艺便可以制备出包括粘附层30和有机透明绝缘层40的高级超维场转换型阵列基板10。
其中，所述粘附层30和所述有机透明绝缘层40包括所述断开区域90。所述公共电极80可以为包含多个电连接的条状电极，此时，所述公共电极80为狭缝结构或梳状结构；所述像素电极50与被所述断开区域90露出的所述漏极205电连接。
此外，在第一方面的基础上，可选的，在至少形成包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还可以形成与所述像素电极50同层且间隔设置的公共电极80。
具体的，在上述步骤S104中，可以通过一次构图工艺至少形成包括源极204和漏极205的图案、以及与所述漏极205电连接的像素电极50的同时，还形成如图7（a）和7（b）所示的与所述像素电极50同层且间隔设置的公共电极80。
其中，所述像素电极50和所述公共电极80均包含多个电连接的条形电极，且所述像素电极50的条形电极和所述公共电极80的条形电极间隔设置。
这样，通过四次构图工艺便可以制备出包括粘附层30和有机透明绝缘层40的共平面切换型阵列基板10。
第二方面，可选的，在至少形成包括所述源极204和所述漏极205的图案、以及所述像素电极50之前，形成包括所述断开区域90的所述粘附层30和所述有机透明绝缘层40之后，所述方法还可以包括：在形成有所述有机透明绝缘层40的基板上通过一次构图工艺形成公共电极80；在形成有所述公共电极80的基板上形成钝化层薄膜，并通过一次构图工艺形成包括所述断开区域90的钝化层70。
基于此，所述阵列基板10的制备方法具体还可以包括如下步骤：
S201、参考图2所示，在衬底基板上通过一次构图工艺形成包括栅极201的图案；在形成有包括所述栅极201的图案的基板上形成栅绝缘层202。
其中，在形成所述栅极201的同时，还形成栅线、栅线引线等，当然，也可以形成公共电极线。
S202、参考图2所示，在完成步骤S201的基板上形成有源层薄膜和源漏金属层薄膜，通过一次构图工艺形成第一图案20a和位于所述第一图案20a上方的第二图案20b；其中，所述第一图案20a与半导体有源层203的图案对应，所述第二图案20b与待形成的所述源极204和漏极205对应。
此处，在所述有源层薄膜例如包括非晶硅薄膜和n+非晶硅薄膜的情况下，所述第一图案20a对应待形成的所述半导体有源层203的图案；在所述有源层薄膜例如包括金属氧化物半导体薄膜的情况下，所述第一图案20a即为所述半导体有源层203的图案。
S203、参考图3所示，在完成步骤S202的基板上形成粘附层薄膜300和有机透明绝缘层薄膜400；并通过一次构图工艺在所述粘附层薄膜300和所述有机透明绝缘层薄膜400上均形成所述断开区域90，从而得到参考图4所示的粘附层30和有机透明绝缘层40。
此处，所述断开区域90与待形成的所述源极204和所述漏极205之间的间隙对应；所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述漏极205露出。
S204、如图8所示，在完成步骤S203的基板上通过一次构图工艺形成公共电极80。
S205、在完成步骤S204的基板上形成钝化层薄膜，并通过一次构图工艺形成所述断开区域90，从而得到如图9所示的所述钝化层70。
此处，位于所述钝化层70上的断开区域90的尺寸可以与位于所述粘附层30和有机透明绝缘层40的断开区域90的尺寸相同，也可以不相同，根据具体工艺而定，只需保证该断开区域90与待形成的所述源极204和所述漏极205之间的间隙对应，且所述断开区域90至少将所述漏极205露出即可。
S206、在完成步骤S205的基板上形成透明导电薄膜，如图10（a）和10（b）所示，通过一次构图工艺至少形成包括源极204和漏极205的图案、以及与所述漏极205电连接的像素电极50。
此处，在所述有源层薄膜包括非晶硅薄膜和n+非晶硅薄膜的情况下，参考图10（a）和10（b）所示，在形成包括源极204和漏极205的图案、以及像素电极50的同时，还形成所述半导体有源层203。
进一步的，在本步骤中，参考图10（b）所示，通过一次构图工艺形成所述半导体有源层203、包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还可以形成透明电极保留图案60；其中，所述透明电极保留图案60至少与所述源极204对应并位于所述源极204上方，且所述透明电极保留图案60与被所述断开区域90露出的所述源极204电连接。
此外，在形成包括所述源极204和所述漏极205的图案时，除了形成所述源极204和所述漏极205之外，还同时形成数据线。
在此基础上，所述方法还包括：在上述步骤S203中的所述粘附层薄膜300和所述有机透明绝缘层薄膜400上、以及步骤205中的所述钝化层薄膜上，还形成连接所述数据线与所述透明电极保留图案60的过孔；其中，所述透明电极保留图案60与所述源极204和所述数据线均对应，且所述透明电极保留图案60通过位于所述数据线上方的过孔与所述数据线电连接。
这样，在例如所述数据线断开后，通过与所述数据线对应的所述透明电极保留图案60也可实现所述数据线与所述源极204的功能。
根据上述步骤S201～S206，通过六次构图工艺便可以制备出包括粘附层30和有机透明绝缘层40的高级超维场转换型阵列基板10。
其中，所述粘附层30、所述有机透明绝缘层40以及所述钝化层70均包括断开区域90。所述像素电极50可以为包含多个电连接的条状电极，此时，所述像素电极50为狭缝结构或梳状结构；所述像素电极50与被所述断开区域90露出的所述漏极205电连接。
第三方面，可选的，在至少形成包括所述源极204和所述漏极205的图案、以及所述像素电极50之前，所述方法还可以包括：通过一次构图工艺形成公共电极80，在形成有所述公共电极80的基板上形成钝化层薄膜。
其中，在形成有所述第二图案20b的基板上形成包括所述断开区域90的粘附层30、有机透明绝缘层40和钝化层70，具体包括：在形成所述公共电极80和所述钝化层薄膜之前，在形成有所述第二图案20b的基板上依次形成所述粘附层薄膜300和所述有机透明绝缘层薄膜400，对所述有机透明绝缘层薄膜400进行一次构图工艺，形成包括所述断开区域90的有机透明绝缘层40；在形成所述公共电极80和所述钝化层薄膜之后，对所述粘附层薄膜300和所述钝化层薄膜进行一次构图工艺，形成包括所述断开区域90的粘附层30和钝化层70。
基于此，所述阵列基板10的制备方法具体还可以包括如下步骤：
S301、参考图2所示，在衬底基板上通过一次构图工艺形成包括栅极201的图案；在形成有包括所述栅极201的图案的基板上形成栅绝缘层202。
其中，在形成所述栅极201的同时，还形成栅线、栅线引线等，当然，也可以形成公共电极线。
S302、参考图2所示，在完成步骤S301的基板上形成有源层薄膜和源漏金属层薄膜，通过一次构图工艺形成的第一图案20a和位于所述第一图案20a上方的第二图案20b；其中，所述第一图案20a与半导体有源层203的图案对应，所述第二图案20b与待形成的所述源极204和漏极205对应。
此处，在所述有源层薄膜例如包括非晶硅薄膜和n+非晶硅薄膜的情况下，所述第一图案20a对应待形成的所述半导体有源层203的图案；在所述有源层薄膜例如包括金属氧化物半导体薄膜的情况下，所述第一图案20a即为所述半导体有源层203的图案。
S303、参考图3所示，在完成步骤S302的基板上形成粘附层薄膜300和有机透明绝缘层薄膜400；并通过一次构图工艺在所述有机透明绝缘层薄膜400上形成所述断开区域90，从而得到如图11所示的有机透明绝缘层40。
S304、如图12所示，在完成步骤S303的基板上通过一次构图工艺形成公共电极80。
S305、在完成步骤S304的基板上形成钝化层薄膜，并通过一次构图工艺在所述粘附层薄膜300和所述钝化层薄膜上形成所述断开区域90，从而得到如图13所示的粘附层30和钝化层70。
此处，所述断开区域90与待形成的所述源极204和所述漏极205之间的间隙对应；所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述漏极205露出。
由于钝化层薄膜和粘附层薄膜300的材料可以同时使用同种材料，因此，在本步骤中，可以使用同一种刻蚀液刻蚀所述钝化层薄膜和粘附层薄膜300。
S306、在完成步骤S305的基板上形成透明导电薄膜，如图14（a）和14（b）所示，通过一次构图工艺至少形成包括源极204和漏极205的图案、以及与所述漏极205电连接的像素电极50。
此处，在所述有源层薄膜包括非晶硅薄膜和n+非晶硅薄膜的情况下，参考图14（a）和14（b）所示，在形成包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还形成所述半导体有源层203。
进一步的，在本步骤中，参考图14（b）所示，通过一次构图工艺形成所述半导体有源层203、包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还可以形成透明电极保留图案60；其中，所述透明电极保留图案60至少与所述源极204对应并位于所述源极204上方，且所述透明电极保留图案60与被所述断开区域90露出的所述源极204电连接。
此外，在形成包括所述源极204和所述漏极205的图案时，除了形成所述源极204和所述漏极205之外，还同时形成数据线。
在此基础上，所述方法还包括：在上述步骤S303中的所述有机透明绝缘层薄膜400上、以及步骤305中的所述粘附层薄膜300和所述钝化层薄膜上，还形成连接所述数据线与所述透明电极保留图案60的过孔；所述透明电极保留图案60与所述源极204和所述数据线均对应，且所述透明电极保留图案60通过位于所述数据线上方的过孔与所述数据线电连接。
这样，在例如所述数据线断开后，通过与所述数据线对应的所述透明电极保留图案60也可实现所述数据线与所述源极204的功能。
根据上述步骤S301～S306，通过六次构图工艺便可以制备出包括粘附层30和有机透明绝缘层40的高级超维场转换型阵列基板10。
需要说明的是，在上述几个方面中，当通过一次构图工艺至少形成包括源极204和漏极205的图案、以及像素电极50时，由于透明导电层位于源漏金属层的上方，在刻蚀的过程中，会首先形成位于上方的所述像素电极50，再形成位于下方的所述源极204和所述漏极205。因此，可以通过控制所述像素电极50和所述透明电极保留图案60之间的距离，实现对所述源极204和所述漏极205之间的间隙的距离的控制。参考上述步骤S104、S206、S306中，本发明实施例优选在形成所述半导体有源层203、包括所述源极204和所述漏极205的图案、以及所述像素电极50的同时，还形成所述透明电极保留图案60。
此外，在上述几个方面以及附图中，均以所述半导体有源层203包括非晶硅层和n+非晶硅层为例进行说明，然而本发明实施例并不限于此，所述半导体有源层203例如还可以为金属氧化物半导体有源层。在此情况下，所述通过一次构图工艺形成第一图案20a和位于所述第一图案20a上方的第二图案20b包括：通过一次构图工艺形成所述半导体有源层203和位于所述半导体有源层203上方的第二图案20b。
本发明实施例还提供了一种利用上述方法制备的阵列基板10，参考图5（a）和5（b）所示，包括薄膜晶体管20、像素电极50、以及设置在所述薄膜晶体管20的源极204和漏极205与所述像素电极50之间的图案层。其中，所述图案层包括断开区域90，所述断开区域90与所述源极204和所述漏极205之间的间隙对应；所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，且所述断开区域90至少将所述薄膜晶体管20的漏极205露出；所述像素电极50与被所述断开区域90露出的所述漏极205电连接。
需要说明的是，第一，所述断开区域90的最小宽度大于所述源极204和所述漏极205之间的间隙的宽度，是为了至少将所述薄膜晶体管20的漏极205露出。至于所述断开区域90是否将所述薄膜晶体管20的源极204露出，可以根据实际的结构进行设计，在此不作限定。
第二，对于所述阵列基板10中所述薄膜晶体管20的类型，在此不做限定，但考虑到制备工艺的难易程度，本发明实施例优选所述薄膜晶体管20为底栅型。
这里，所述底栅型薄膜晶体管20是指至少有一个所述栅极201在下，所述源极204和所述漏极205在上的一类薄膜晶体管。
可选的，所述图案层可以包括有机透明绝缘层40；进一步的，还包括位于所述有机透明绝缘层40下方的粘附层30。
这里，所述粘附层30用于增加所述有机透明绝缘层40和源漏金属层之间的结合强度；所述有机透明绝缘层40在增加所述阵列基板10的表面平整度的同时，还可以减小所述源极205或数据线与所述像素电极50之间的寄生电容。
进一步可选的，本发明实施例用作有机电致发光器件（OrganicLightEmittingDisplay，简称OLED）时，所述阵列基板10还可以包括依次设置在所述像素电极50上方的有机发光层和阴极层，此时所述像素电极50也可以称为阳极层；当然，所述阵列基板10还可以包括OLED器件的其他功能结构，例如电子传输层，空穴传输层等。
或者，进一步可选的，参考图6（a）和6（b）所示，所述阵列基板10还可以包括依次设置在所述像素电极50上方的钝化层70和公共电极80；其中，所述粘附层30和所述有机透明绝缘层40均包括所述断开区域90。
此时，位于上层的公共电极80可以为包含多个电连接的条状电极，所述公共电极80为狭缝结构或梳状结构；位于下层的像素电极50可以为板状电极，也可以为包含多个电连接的条状电极。
可选的，参考图10（a）和10（b）、14（a）和14（b）所示，所述阵列基板10还可以包括依次设置在所述有机透明绝缘层40和所述像素电极50之间的公共电极80和钝化层70；其中，所述粘附层30、所述有机透明绝缘层40和所述钝化层70均包括所述断开区域90。
此时，位于上层的所述像素电极50可以为包含多个电连接的条状电极，所述像素电极50为狭缝结构或梳状结构；位于下层的所述公共电极80可以为板状电极，也可以为包含多个电连接的条状电极。
可选的，参考图7（a）和7（b）所示，所述阵列基板10还可以包括与所述像素电极50同层且间隔设置的公共电极80；其中，所述粘附层30和所述有机透明绝缘层40均包括所述断开区域。
此时，所述像素电极50和所述公共电极80可以均包含多个电连接的条形电极；且所述像素电极50的条形电极和所述公共电极80的条形电极间隔设置。
本发明实施例提供的阵列基板，所述公共电极80与所述像素电极50均设置在所述阵列基板10上，通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
此外，所述断开区域90至少可以将所述漏极205露出，也就是说，所述断开区域90还可以将所述源极204露出。在此情况下，所述阵列基板10还可以包括与所述像素电极50同层设置的透明电极保留图案60，且所述透明电极保留图案60至少与所述源极204对应并位于所述源极204上方；其中，所述断开区域90将所述薄膜晶体管20的源极204露出，所述透明电极保留图案60与被所述断开区域90露出的所述源极204电连接。
这里，可以通过控制所述像素电极50和所述透明电极保留图案60之间的间距，实现对所述源极204和所述漏极205之间的间隙的距离的控制。
在此基础上，所述阵列基板10还可以包括数据线；所述透明电极保留图案60与所述源极204和所述数据线均对应，且所述透明电极保留图案60还可以通过位于所述数据线上方的过孔与所述数据线电连接。
基于此，一方面，所述源极204与所述数据线电连接；另一方面，所述透明电极保留图案60既与所述源极204电连接，也与所述数据线电连接，即，通过所述透明电极保留图案60也可以实现所述源极204和所述数据线之间的电连接。这样在例如所述数据线断开后，通过与所述数据线对应的所述透明电极保留图案60也可实现所述数据线与所述源极204的功能，使所述源极204与所述数据线之间实现双保险连接。
进一步的可选的，所述薄膜晶体管20包括所述半导体有源层203。所述半导体有源层203可以包括非晶硅层和n+非晶硅层；或者所述半导体有源层203可以包括金属氧化物半导体有源层。
当然，所述半导体有源层203还可以包括其他，例如多晶硅有源层、低温多晶硅有源层。
本发明实施例还提供了一种显示装置，包括上述的阵列基板10。
本发明实施例所提供的显示装置可以为：液晶面板、有机电致发光器件（OLED）、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
尽管上述实施例中，以漏极205与像素电极50相连为例进行了说明，然而本领域的技术人员应当明白，由于薄膜晶体管的源极204和漏极205在结构和组成上的可互换性，也可以将源极204与像素电极50相连，这属于本发明的上述实施例的等同变换。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，其特征在于，包括薄膜晶体管、像素电极、以及设置在所述薄膜晶体管的源极和漏极与所述像素电极之间的图案层；
其中，所述图案层包括断开区域，所述断开区域与所述源极和所述漏极之间的间隙对应；
所述断开区域的最小宽度大于所述源极和所述漏极之间的间隙的宽度，且所述断开区域至少将所述薄膜晶体管的漏极露出；
所述像素电极与被所述断开区域露出的所述漏极电连接；
其中，所述源极和所述漏极之间的间隙、以及与所述漏极电连接的所述像素电极通过一次构图工艺形成。
2.根据权利要求1所述的阵列基板，其特征在于，所述图案层包括有机透明绝缘层和位于所述有机透明绝缘层下方的粘附层。
3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述像素电极上方的钝化层和公共电极；
其中，所述粘附层和所述有机透明绝缘层均包括所述断开区域。
4.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述有机透明绝缘层和所述像素电极之间的公共电极和钝化层；
其中，所述粘附层、所述有机透明绝缘层和所述钝化层均包括所述断开区域。
5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括与所述像素电极同层且间隔设置的公共电极；
其中，所述粘附层和所述有机透明绝缘层均包括所述断开区域。
6.根据权利要求1至5任一项所述的阵列基板，其特征在于，所述阵列基板还包括与所述像素电极同层设置的透明电极保留图案，且所述透明电极保留图案至少与所述源极对应并位于所述源极上方；
其中，所述断开区域还将所述薄膜晶体管的源极露出，所述透明电极保留图案与被所述断开区域露出的所述源极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括数据线；
所述数据线与所述透明电极保留图案和/或所述源极电连接。
8.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括半导体有源层；
其中，所述半导体有源层包括非晶硅层和n+非晶硅层；或者所述半导体有源层包括金属氧化物半导体有源层。
9.根据权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求1至9任一项所述的阵列基板。
11.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上通过一次构图工艺形成包括栅极的图案；
在形成有包括所述栅极的图案的基板上形成栅绝缘层；
在形成有所述栅绝缘层的基板上通过一次构图工艺形成第一图案和位于所述第一图案上方的第二图案；其中，所述第一图案与半导体有源层的图案对应，所述第二图案与待形成的源极和漏极对应；
在形成有所述第二图案的基板上形成包括断开区域的图案层，所述断开区域与待形成的源极和漏极之间的间隙对应；其中，所述断开区域的最小宽度大于所述源极和所述漏极之间的间隙的宽度，且所述断开区域至少将所述漏极露出；
在形成有所述图案层的基板上通过一次构图工艺至少形成包括源极和漏极的图案、以及与被所述断开区域露出的所述漏极电连接的像素电极。
12.根据权利要求11所述的方法，其特征在于，所述图案层包括粘附层和有机透明绝缘层。
13.根据权利要求12所述的方法，其特征在于，在至少形成包括所述源极和所述漏极的图案、以及所述像素电极之前，所述方法还包括：
通过一次构图工艺形成公共电极；
在形成有所述公共电极的基板上形成钝化层薄膜；
其中，在形成有所述第二图案的基板上形成包括所述断开区域的粘附层、有机透明绝缘层和钝化层，具体包括：
在形成所述公共电极和所述钝化层薄膜之前，在形成有所述第二图案的基板上依次形成所述粘附层薄膜和所述有机透明绝缘层薄膜，对所述有机透明绝缘层薄膜进行一次构图工艺，形成包括所述断开区域的有机透明绝缘层；
在形成所述公共电极和所述钝化层薄膜之后，对所述粘附层薄膜和所述钝化层薄膜进行一次构图工艺，形成包括所述断开区域的粘附层和钝化层。
14.根据权利要求11至13任一项所述的方法，其特征在于，所述通过一次构图工艺至少形成包括源极和漏极的图案、以及像素电极包括：
通过一次构图工艺至少形成包括所述源极和所述漏极的图案、所述像素电极、以及透明电极保留图案；
其中，所述透明电极保留图案至少与所述源极对应并位于所述源极上方，且所述透明电极保留图案与被所述断开区域露出的所述源极电连接。
15.根据权利要求14所述的方法，其特征在于，所述方法还包括形成连接数据线与所述透明电极保留图案的过孔；
所述透明电极保留图案与所述源极和所述数据线均对应，且所述透明电极保留图案通过位于所述数据线上方的过孔与所述数据线电连接。
CN201310452517.XA 2013-09-27 2013-09-27 一种阵列基板及其制备方法、显示装置 Active CN103489876B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310452517.XA CN103489876B (zh) 2013-09-27 2013-09-27 一种阵列基板及其制备方法、显示装置
US14/407,707 US9881942B2 (en) 2013-09-27 2013-12-05 Array substrate, manufacturing method thereof and display device
PCT/CN2013/088628 WO2015043069A1 (zh) 2013-09-27 2013-12-05 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310452517.XA CN103489876B (zh) 2013-09-27 2013-09-27 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103489876A CN103489876A (zh) 2014-01-01
CN103489876B true CN103489876B (zh) 2016-07-06

Family

ID=49829986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310452517.XA Active CN103489876B (zh) 2013-09-27 2013-09-27 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US9881942B2 (zh)
CN (1) CN103489876B (zh)
WO (1) WO2015043069A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080723B2 (en) * 2020-09-09 2024-09-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and method for fabricating same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882415B (zh) * 2015-06-08 2019-01-04 深圳市华星光电技术有限公司 Ltps阵列基板及其制造方法
CN105161495B (zh) * 2015-07-23 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN105785678B (zh) * 2016-05-12 2019-04-30 深圳市华星光电技术有限公司 Tft基板的断线修复方法
CN106206429B (zh) * 2016-09-05 2019-11-26 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置
CN106449519B (zh) * 2016-10-14 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示装置
CN106601689B (zh) 2016-12-08 2019-04-09 惠科股份有限公司 主动开关阵列基板及其制备方法
CN107425009A (zh) * 2017-04-01 2017-12-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和电子设备
CN107170670B (zh) * 2017-05-16 2019-10-29 京东方科技集团股份有限公司 一种掩膜版、过孔的制作方法及显示基板的制作方法
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
CN113741102A (zh) * 2020-05-28 2021-12-03 合肥鑫晟光电科技有限公司 阵列基板、显示面板及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140397A (zh) * 2006-09-05 2008-03-12 株式会社未来视野 液晶显示板及其制造方法
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN203456460U (zh) * 2013-09-27 2014-02-26 京东方科技集团股份有限公司 一种阵列基板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966452B1 (ko) * 2005-03-14 2010-06-28 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
KR20070046226A (ko) * 2005-10-29 2007-05-03 엘지전자 주식회사 네트워크 블록커
JP2008216608A (ja) * 2007-03-05 2008-09-18 Sharp Corp 薄膜トランジスタアレイ基板製造用フォトマスク及びこれを用いたアレイ基板の製造方法
JP2009047811A (ja) * 2007-08-16 2009-03-05 Epson Imaging Devices Corp 液晶表示装置の製造方法及び液晶表示装置
KR20100001597A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 표시 장치와 그 제조 방법
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
KR101256545B1 (ko) * 2009-08-05 2013-04-19 엘지디스플레이 주식회사 횡전계 모드 반사투과형 액정표시장치
KR20120015187A (ko) * 2010-08-11 2012-02-21 삼성모바일디스플레이주식회사 반사형 액정표시장치
KR101925540B1 (ko) * 2011-08-04 2019-02-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
CN102569192B (zh) * 2012-03-06 2014-04-09 深圳市华星光电技术有限公司 半穿半反液晶显示器的阵列基板制造方法
CN202888179U (zh) * 2012-11-05 2013-04-17 京东方科技集团股份有限公司 阵列基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140397A (zh) * 2006-09-05 2008-03-12 株式会社未来视野 液晶显示板及其制造方法
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN203456460U (zh) * 2013-09-27 2014-02-26 京东方科技集团股份有限公司 一种阵列基板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12080723B2 (en) * 2020-09-09 2024-09-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and method for fabricating same

Also Published As

Publication number Publication date
WO2015043069A1 (zh) 2015-04-02
US9881942B2 (en) 2018-01-30
CN103489876A (zh) 2014-01-01
US20160276377A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104576705B (zh) 一种阵列基板及制作方法、显示装置
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN107808895A (zh) 透明oled显示器及其制作方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN103489921B (zh) 一种薄膜晶体管及其制造方法、阵列基板及显示装置
WO2016206206A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105140131A (zh) 氧化物薄膜晶体管的制备方法
WO2017012306A1 (zh) 阵列基板的制备方法、阵列基板及显示装置
CN107195634A (zh) 一种tft阵列基板及其制作方法
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103296058A (zh) 显示面板及其制作方法
CN102931138B (zh) 阵列基板及其制造方法、显示装置
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
WO2016119380A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN103219341B (zh) 一种阵列基板及制备方法、显示装置
CN102931139B (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant