[go: up one dir, main page]

TWI503971B - 異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法 - Google Patents

異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法 Download PDF

Info

Publication number
TWI503971B
TWI503971B TW102139057A TW102139057A TWI503971B TW I503971 B TWI503971 B TW I503971B TW 102139057 A TW102139057 A TW 102139057A TW 102139057 A TW102139057 A TW 102139057A TW I503971 B TWI503971 B TW I503971B
Authority
TW
Taiwan
Prior art keywords
layer
temperature
emitter
bipolar transistor
heterojunction bipolar
Prior art date
Application number
TW102139057A
Other languages
English (en)
Other versions
TW201428963A (zh
Inventor
大部功
梅本康成
黑川敦
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201428963A publication Critical patent/TW201428963A/zh
Application granted granted Critical
Publication of TWI503971B publication Critical patent/TWI503971B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/121—BJTs having built-in components
    • H10D84/125—BJTs having built-in components the built-in components being resistive elements, e.g. BJT having a built-in ballasting resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H10D84/615—Combinations of vertical BJTs and one or more of resistors or capacitors
    • H10W72/5449—

Landscapes

  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法
本發明係關於異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法。
已知有一種在n型InGaP射極層與AlGaAs射極鎮流電阻層之間插入有GaAs層的異質接合雙極性電晶體(以下稱之為HBT)(參照下述專利文獻1)。此處所揭示的AlGaAs射極鎮流電阻層，係藉由有機金屬氣相磊晶法形成，其之構成係AlAs莫耳比為0.33，Si濃度為1x1017 cm-3 ，膜厚為120nm。
專利文獻1：日本特開2005-236259號公報
一般而言，被使用於功率放大器的HBT為了處理較大功率而構成為將多個射極尺寸較小的HBT(以下稱之為單元HBT)並聯連接。
然而，由於HBT製造程序等所引起的不均勻性，會產生已並聯連接的所有單元HBT不同時進行動作的情況。在該情形下，有可能導致電流集中在特定的單元HBT，從而引起熱失控甚至元件損壞。
為了防止上述的熱失控，一般會在每個單元HBT的射極或基極設置鎮流電阻。
此處，針對AlGaAs射極鎮流電阻層防止熱失控的結構，說明專利文獻1所揭示的技術。AlGaAs射極鎮流電阻層的電阻率溫度依賴性如圖20所示，若某一單元HBT開始熱失控，則由於電流集中而導致其溫度上升，隨著其溫度的上升而已開始熱失控的單元HBT的射極鎮流電阻值亦(例如，在圖20的100℃以上)會急遽增加。由於該射極鎮流電阻的急劇增加抑制已開始熱失控的單元HBT的射極/基極之間的電壓，因此抑制電流往已開始熱失控的單元HBT集中，避免熱失控。
另一方面，對於功率放大器，作為整體，不只被要求在室溫中，亦被要求到達一定程度的高溫(例如，85℃~100℃)中的功率放大(對功率進行放大)特性。然而，亦對沒有產生熱失控的其他的單元HBT分別附加了射極鎮流電阻，從圖20便可知，例如在85℃或100℃時，HBT在與室溫對比下分別增加了13%(未圖示)、21%的射極鎮流電阻值，亦即增加寄生電阻值。
其結果為，在使用專利文獻1所記載的技術來製造功率放大器的情形，一方面能防止HBT的熱失控，但另一方面卻產生了由於溫度上升造成的射極鎮流電阻值的增加，從而導致在高溫中的功率放大特性惡化的問題。
本發明係有鑒於上述問題而完成的，目的在於能夠在防止熱失控的同時亦避免高溫下的功率放大特性的惡化。
為了解決上述課題，本發明的異質接合雙極性電晶體，係具 備電阻值隨溫度上升而增加的鎮流電阻層，其特徵在於，鎮流電阻層具備：在第一溫度區域及第二溫度區域內具有正電阻率溫度係數的第一鎮流電阻層、以及在第一溫度區域內具有負電阻率溫度係數且在所述第二溫度區域內具有正電阻率溫度係數的第二鎮流電阻層。
此外，本發明的製造具備電阻值隨溫度上升而增加的鎮流電阻層之異質接合雙極性電晶體的方法，具備形成鎮流電阻層的步驟。該步驟的特徵在於包含：形成在第一溫度區域內及第二溫度區域內具有正電阻率溫度係數的第一鎮流電阻層的步驟；以及形成在所述第一溫度區域內具有負電阻率溫度係數、且在第二溫度區域內具有正電阻率溫度係數的第二鎮流電阻層的步驟。
根據本發明，能夠改善功率放大特性。
1‧‧‧GaAs基板
2‧‧‧n型GaAs副集極層
3‧‧‧n型GaAs集極層
4‧‧‧p型GaAs基極層
5‧‧‧n型InGaP射極層
6‧‧‧GaAs層
7‧‧‧鎮流電阻層
7a~7g‧‧‧AlGaAs射極鎮流電阻層
8‧‧‧n型GaAs接觸層
9‧‧‧n型InGaAs接觸層
10‧‧‧隔離溝道
11‧‧‧集極電極
12‧‧‧基極電極
13‧‧‧射極電極
14‧‧‧集極佈線
15‧‧‧基極佈線
16‧‧‧射極佈線
17~19‧‧‧金屬焊墊
100、101‧‧‧HBT(異質接合雙極性電晶體)
200‧‧‧功率放大器
300‧‧‧功率放大器模組
圖1係表示本發明之第1實施形態之HBT的俯視圖。
圖2係圖1的I-I剖面圖。
圖3係表示同一實施形態之鎮流電阻層之溫度依賴性的圖。
圖4係表示同一實施形態之射極鎮流電阻值與溫度之間的關係的圖。
圖5係本發明之第2實施形態之HBT的剖面圖。
圖6係表示同一實施形態之鎮流電阻層之溫度依賴性的圖。
圖7係表示同一實施形態之射極鎮流電阻值與溫度之間的關係的圖。
圖8係本發明之第3實施形態之HBT的剖面圖。
圖9係本發明之第4實施形態之HBT的剖面圖。
圖10係同一實施形態之HBT的剖面圖。
圖11係同一實施形態之HBT的剖面圖。
圖12係本發明之第5實施形態之HBT的俯視圖。
圖13係圖12的II-II剖面圖。
圖14係表示本發明之第6實施形態之製造HBT的步驟的說明圖。
圖15係同一實施形態之製造HBT的步驟的說明圖。
圖16係同一實施形態之製造HBT的步驟的說明圖。
圖17係本發明之第7實施形態之功率放大器的區塊構成圖。
圖18係表示同一實施形態之功率放大器模組之構裝形態的俯視圖。
圖19係圖18的III-III剖面圖。
圖20係表示習知的射極鎮流電阻之溫度依賴性的圖。
(第1實施形態)
圖1係HBT(射極尺寸為3μm×20μm的矩形射極)100的俯視圖，圖2係圖1的I-I剖面圖。如圖1及圖2所示，在半絕緣性GaAs基板1形成有n型GaAs副集極層(Si濃度為5×1018 cm-3 ，膜厚為0.6μm)2。在該副集極層2上形成下述各層：n型GaAs集極層(Si濃度為1×1016 cm-3 ，膜厚為1.0μm)3、p型GaAs基極層(C濃度為4×1019 cm-3 ，膜厚為150nm)4、以及n型InGaP射極層(InP莫耳比為0.5，Si濃度為3×1017 cm-3 ，膜厚為30nm)5。透過n型InGaP射極層5配置基極電極12。
在n型InGaP射極層5上進一步設有下述各層：作為第一鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為 5.4×1016 cm-3 ，膜厚37為nm)7a、作為第二鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為5.0×1017 cm-3 ，膜厚為122nm)7b、n型GaAs接觸層(Si濃度為1×1019 cm-3 ，膜厚50nm)8、以及n型InGaAs接觸層(InAs莫耳比為0.5，Si濃度為1×1016 cm-3 ，膜厚為50nm)9。另外，由n型AlGaAs射極鎮流電阻層7a及n型AlGaAs射極鎮流電阻層7b構成鎮流電阻層7。
分別在n型InGaAs接觸層9上配置射極電極13，在n型GaAs副集極層2上配置集極電極11。此處，表示集極電極11、基極電極12、以及射極電極13的具體例。集極電極11，係層疊AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)而形成。基極電極12，係層疊Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)而形成。射極電極13，係WSi(Si莫耳比為0.3，膜厚為0.3μm)。
集極電極11透過集極佈線14而與金屬焊墊19連接，基極電極12透過基極佈線15而與金屬焊墊18連接，射極電極13透過射極佈線16而與金屬焊墊17連接。金屬焊墊17~19用於與HBT100的外部進行電連接。
圖3分別揭示出n型AlGaAs射極鎮流電阻層7a的電阻率溫度依賴性g1及n型AlGaAs射極鎮流電阻層7b的電阻率溫度依賴性g2。另外，在圖3中，將室溫中的電阻率設為基準(100%)，以與室溫之比來表示與電阻率之間的關係。
如圖3所示，在從室溫到約100℃的溫度區域(第一溫度區域)以及約100℃以上的溫度區域(第二溫度區域)中，n型AlGaAs射極 鎮流電阻層7a的電阻率具有始終正的電阻率溫度係數(圖3：g1)。此外，n型AlGaAs射極鎮流電阻層7a的電阻率隨著溫度的增加而增加。
另一方面，在從室溫到約100℃的溫度區域(第一溫度區域)中，n型AlGaAs射極鎮流電阻層7b的電阻率減小，亦即具有負電阻率溫度係數，在約100℃以上的溫度區域(第二溫度區域)中，n型AlGaAs射極鎮流電阻層7b的電阻率轉為增加，而具有正電阻率溫度係數(圖3：g2)。
圖4揭示出HBT100中的射極鎮流電阻值的溫度依賴性g3。另外，在圖4中亦揭示出使用習知技術(專利文獻1)的單層n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為1.0×1017 cm-3 ，膜厚為120nm)時的HBT之射極鎮流電阻值的溫度依賴性g4。
由圖4可知，與習知的HBT之射極鎮流電阻值相比，HBT100中的射極鎮流電阻值至少在室溫到100℃前後的溫度區域中，其平坦性有所改善。
具體而言，將在室溫中的數值設為基準，習知技術在85℃、100℃中的射極鎮流電阻值的增加量分別為+13%、+21%。相對於此，在HBT100中，在85℃、100℃中的射極鎮流電阻值的增加量大幅度地獲得改善，分別為+4%、+9%。除此之外，在100℃以上的高溫區域中，HBT100的射極鎮流電阻值與習知的射極鎮流電阻值相比，更為急遽地增加。
因此，根據該第1實施形態的HBT100，由於電阻值隨溫度上升而變化的鎮流電阻層7係由在室溫到約100℃及約100℃以上的溫度區域中具有正電阻率溫度係數的n型AlGaAs射極鎮流電阻層7a、以及在室溫到約100℃的溫度區域中具有負電阻率溫度係數且在約100℃以上的溫度區 域中具有正電阻率溫度係數的n型AlGaAs射極鎮流電阻層7b構成，因此能夠同時防止熱失控與在高溫中的功率放大特性的惡化。
另外，在該第1實施形態中，雖將n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33)7b的Si濃度設為5.0×1017 cm-3 ，但只要Si濃度係1.4×1017 cm-3 以上，就可獲得與n型AlGaAs射極鎮流電阻層7b相同的效果。
(第2實施形態)
接下來，針對第2實施形態進行說明。該第2實施形態係對鎮流電阻層7的構成進行了變更，在此方面係與所述的第1實施形態不同。另外，對與第1實施形態為相同的構成標記相同的符號並省略詳細的說明。
圖5係HBT100的I-I剖面圖。與圖2不同之處在於鎮流電阻層7的構成。具體而言，該第2實施形態的鎮流電阻層7,係由作為第一鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為5.4×1016 cm-3 ，膜厚為26nm)7c、以及作為第二鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.28，Si濃度為5.0×1017 cm-3 ，膜厚為398nm)7d構成，來分別取代圖2中的n型AlGaAs射極鎮流電阻層7a、及n型AlGaAs射極鎮流電阻層7b。
圖6分別揭示出n型AlGaAs射極鎮流電阻層7c的電阻率溫度依賴性g5以及n型AlGaAs射極鎮流電阻層7d的電阻率溫度依賴性g6。另外，在圖6中，與圖3的情形同樣地，將在室溫中的電阻率設為基準(100%)，以與室溫之比來表示與電阻率之間的關係。
如圖6所示，在從室溫到約50℃的溫度區域(第一溫度區域)以及約50℃以上的溫度區域(第二溫度區域)中，n型AlGaAs射極鎮 流電阻層7c的電阻率具有始終正的電阻率溫度係數(圖6：g5)。此外，n型AlGaAs射極鎮流電阻層7c的電阻率隨著溫度的增加而增加。
另一方面，在從室溫到約50℃的溫度區域(第一溫度區域)中，n型AlGaAs射極鎮流電阻層7d的電阻率減小，亦即表現出負電阻率溫度係數，在約50℃以上的溫度區域(第二溫度區域)中，n型AlGaAs射極鎮流電阻層7d的電阻率轉為增加，具有正電阻率溫度係數(圖6：g6)。
圖7揭示出HBT100中的射極鎮流電阻值的溫度依賴性g7。另外，在圖7中亦揭示出使用習知技術(專利文獻1：日本特許第4977313號)的單層n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為1.0×1017 cm-3 ，膜厚為120nm)時的HBT之射極鎮流電阻值的溫度依賴性g8。
由圖7可知，與習知的HBT的射極鎮流電阻值相比，HBT100中的射極鎮流電阻值至少在室溫到100℃前後的溫度區域中，其平坦性有所改善。
具體而言，將在室溫中的數值設為基準，習知技術在85℃、100℃中的射極鎮流電阻值的增加量分別為+13%、+21%。相對於此，在HBT100中，在85℃、100℃中的射極鎮流電阻值的增加量獲得改善，分別為+11%、+17%。除此之外，在100℃以上的高溫區域中，HBT100的射極鎮流電阻值與習知的射極鎮流電阻值相比，更為急遽地增加。
根據該第2實施形態的HBT100，由於電阻值隨溫度上升而變化的鎮流電阻層7，係由在室溫到約50℃及約50℃以上的溫度區域中具有正電阻率溫度係數的n型AlGaAs射極鎮流電阻層7c、以及在室溫到約50℃的溫度區域中具有負電阻率溫度係數且在約50℃以上的溫度區域中具 有正電阻率溫度係數的n型AlGaAs射極鎮流電阻層7d構成，因此能夠同時防止熱失控與在高溫中的功率放大特性的惡化。
另外，在該第2實施形態中，雖將n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.28)7d的Si濃度設為5.0×1017 cm-3 ，但只要Si濃度係4.9×1017 cm-3 以上，就可獲得與n型AlGaAs射極鎮流電阻層7d相同的效果。
此外，在上述第1實施形態及第2實施形態的鎮流電阻層7中，將n型AlGaAs射極鎮流電阻層7a、或n型AlGaAs射極鎮流電阻層7c設置在n型InGaP射極層5的附近(在各實施形態中位於n型InGaP射極層5的上側)。由於n型AlGaAs射極鎮流電阻層7a及n型AlGaAs射極鎮流電阻層7c在從室溫到成為高溫的過程中始終具有正的溫度係數(圖3：g1，圖6：g5)，因此與將n型AlGaAs射極鎮流電阻層7b或n型AlGaAs射極鎮流電阻層7d設置在n型InGaP射極層5的附近的情形相比，能夠提高熱失控的防止效果。
(第3實施形態)
接下來，針對第3實施形態進行說明。該第3實施形態對鎮流電阻層7的構成進行了變更，在此方面係與所述的第1實施形態不同。另外，對與第1實施形態為相同的構成標記相同的符號並省略詳細的說明。
圖8係HBT100的I-I剖面圖。與圖2不同之處在於鎮流電阻層7的構成。具體而言，該第3實施形態的鎮流電阻層7為3層構造，從n型InGaP射極層5上側開始，以作為第三鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為5.0×1017 cm-3 ，膜厚為61nm)7e、作為第一鎮流電阻層的n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33， Si濃度為5.4×1016 cm-3 ，膜厚為37nm)7f、以及作為第二鎮流電阻層的n型AlGaAs射極鎮流電阻層8(AlAs莫耳比為0.33，Si濃度為5.0×1017 cm-3 ，膜厚為61nm)7g這三層構成。
n型AlGaAs射極鎮流電阻層7f，係與上述的n型AlGaAs射極鎮流電阻層7a為相同的材料且為相同的層厚。此外，n型AlGaAs射極鎮流電阻層7e，7g分別係與所述的n型AlGaAs射極鎮流電阻層7b為相同的材料，且為一半的層厚。由此，將n型AlGaAs射極鎮流電阻層7e、7g組合後的電阻率溫度依賴性，與n型AlGaAs射極鎮流電阻層7b的電阻率溫度依賴性(圖3：g2)實質上並沒有不同。
根據該第3實施形態的HBT100，由於電阻值隨溫度上升而變化的鎮流電阻層7構成為由n型AlGaAs射極鎮流電阻層7e、7g夾住n型AlGaAs射極鎮流電阻層7f，其中，該n型AlGaAs射極鎮流電阻層7f係在室溫到約100℃的溫度區域中及約100℃以上的溫度區域中具有正電阻率溫度係數，該n型AlGaAs射極鎮流電阻層7e、7g係在室溫到約100℃的溫度區域中具有負電阻率溫度係數且在約100℃以上的溫度區域中具有正電阻率溫度係數，因此能夠同時防止熱失控與在高溫中的功率放大特性的惡化。
另外，在該第3實施形態中，雖將n型AlGaAs射極鎮流電阻層7e、7g(各個的AlAs莫耳比為0.33)的Si濃度設為5.0×1017 cm-3 ，但只要Si濃度係1.4×1017 cm-3 以上，就可以獲得與n型AlGaAs射極鎮流電阻層7e、7g相同的效果。
此外，在上述第1~第3實施形態中，雖揭示了使用InGaP 作為n型InGaP射極層5的情形，但並不限於此，在使用n型AlGaAs射極層取代n型InGaP射極層5的HBT中亦可獲得與HBT100相同的效果。
此外，雖已對將鎮流電阻層7內的n型AlGaAs射極鎮流電阻層7a~7g的摻雜濃度設為一定的情形進行了說明，但並不限於此，亦可設成在各鎮流電阻層7a、7b的厚度方向摻雜濃度保持傾斜。
(第4實施形態)
接下來，針對第4實施形態進行說明。該第4實施形態在n型InGaP射極層5與鎮流電阻層7之間插入有n型GaAs層，在此方面係與上述的第1~第3實施形態不同。另外，對與第1實施形態為相同的構成標記相同的符號並省略詳細的說明。
圖9到圖11係HBT100的剖面圖，在上述的第1~第3實施形態中所說明的HBT100中，在n型InGaP射極層5與鎮流電阻層7之間分別插入n型GaAs層(Si濃度為3×1017 cm-3 ，膜厚90nm)6。
根據該第4實施形態的HBT100，除了與上述第1~第3實施形態有相同的效果之外，藉由在n型InGaP射極層6與鎮流電阻層7之間所插入的GaAs層6，而可抑制從p型GaAs基極層4反向注入的電洞(hole)擴散、到達鎮流電阻層7，從而可以提高HBT100的可靠性。
(第5實施形態)
接下來，針對第5實施形態進行說明。該第5實施形態係將第1實施形態中所說明的HBT(單元HBT)並聯連接，在此方面係與上述的第1實施形態不同。另外，對與第1實施形態為相同的構成標記相同的符號並省略詳細的說明。
圖12係第5實施形態的HBT101的俯視圖，圖13係圖12的II-II剖面圖。
如此般根據將單元HBT並聯連接而成的HBT101，除了與上述第1實施形態有相同的效果之外，還能夠處理較大功率。另外，對於第2~第4實施形態中所說明的HBT100，藉由將該HBT100並聯連接，同樣地亦可以處理較大功率。
(第6實施形態)
接下來，針對第6實施形態進行說明。該第6實施形態係針對製造上述的第5實施形態中所說明的HBT101的方法，一邊參照圖14至圖16一邊進行說明。
首先，在半絕緣性的GaAs基板1的上面，利用有機金屬氣相磊晶法層疊n型GaAs副集極層(Si濃度為5×1018 cm-3 ，膜厚為0.6μm)2、n型GaAs集極層(Si濃度為5×1016 cm-3 ，膜厚為1.0μm)3、p型GaAs基極層(C濃度為4×1019 cm-3 ，膜厚為150nm)4、n型InGaP射極層(InP莫耳比為0.5，Si濃度為3×1017 cm-3 ，膜厚為30nm)5、n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為5.4×1016 cm-3 ，膜厚為37nm)7a、n型AlGaAs射極鎮流電阻層(AlAs莫耳比為0.33，Si濃度為5.0×1017 cm-3 ，膜厚為122nm)7b、n型GaAs接觸層(Si濃度為1×1019 cm-3 ，膜厚為50nm)8、n型InGaAs接觸層(InAs莫耳比為0.5，Si濃度為1×1016 cm-3 ，膜厚為50nm)9(圖14(a))。
接著，使用高頻濺鍍(sputter)法在晶圓整面堆積WSi(Si莫耳比為0.3，膜厚為0.3μm)13(圖14(b))。
接著，藉由光刻法(photolithography)及使用有CF4的乾式蝕刻法(dry etching method)對WSi層13進行加工，形成射極電極13(圖14(c))。
接著，將n型InGaAs接觸層9、n型GaAs接觸層8、n型AlGaAs射極鎮流電阻層7b、n型AlGaAs射極鎮流電阻層7c加工成所希望的形狀，並形成射極區域(圖15(d))。
此處，加工射極區域的加工方法，例如，如以下所述。藉由光刻法及使用有蝕刻液(蝕刻液的組成性質比例為磷酸：過氧化氫水：水=1：2：40)的濕式蝕刻技術(wet etching)來去除n型INGaAs接觸層9、n型GaAs接觸層8、n型AlGaAs射極鎮流電阻層7b、以及n型AlGaAs射極鎮流電阻層7a的不需要的區域。
接著，利用蒸鍍、剝離(lift-off)法，貫穿n型InGaP射極層5，在p型GaAs基極層4上形成由Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)構成的基極電極12(圖15(e))。
接著，藉由光刻及濕式蝕刻，去除n型InGaP射極層5、p型GaAs基極層4、以及n型GaAs集極層3的各自的不需要區域，使n型GaAs副集極層2露出並形成基極區域(圖15(f))。
此處，蝕刻液如以下所述。在對n型InGaP射極層5進行蝕刻的情形，使用鹽酸作為蝕刻液。此外，在對p型GaAs基極層4、以及n型GaAs集極層3進行蝕刻的情形，蝕刻液的組成性質比例為磷酸：過氧化氫水：水=1：2：40。
接著，使用蒸鍍、剝離法，形成集極電極11，在350℃施以30分鐘的合金處理(圖16(g))。集極電極11係由AuGe(膜厚60nm)/Ni (膜厚10nm)/Au(膜厚200nm)形成的層疊體。
接著，利用濕式蝕刻形成隔離溝道10(圖16(h))。蝕刻液的組成性質比例為磷酸：過氧化氫水：水=1：2：40。
接著，形成連接單元HBT間的射極電極13彼此、基極電極12彼此、以及集極電極11彼此的佈線(圖16(i))。
經由圖14至圖16的步驟(a)~(i)，能夠製造出HBT101。根據如此方式所製造出的HBT101，能夠獲得與上述的第5實施形態的HBT101相同的效果。另外，在該第6實施形態中雖已針對HBT100的製造方法進行了說明，但上述的第1~第4實施形態的HBT亦可藉由在第6實施形態中所述的技術中使用習知技術來進行製造。
(第7實施形態)
接下來，針對第7實施形態進行說明。該第7實施形態係針對構裝上述第1實施形態的HBT100而成的功率放大器200進行說明。
圖17係表示功率放大器200的區塊構成的圖。如圖17所示，功率放大器200，具有：作為高頻的輸入端子的高頻輸入端子210、對來自高頻輸入端子210的輸入進行匹配的輸入匹配電路220、對來自輸入匹配電路220的輸出進行放大的第一放大電路230、對來自第一放大電路230的輸出進行匹配的級間匹配電路(interstage matching circuit)240、對來自級間匹配電路240的輸出進行放大的第二放大電路250、對來自第二放大電路250的輸出進行匹配的輸出匹配電路260、以及將來自輸出匹配電路260的輸出作為高頻進行輸出的高頻輸出端子270。
圖18係表示構成功率放大器200之功率放大器模組300的 構裝形態的俯視圖，圖19係圖18的III-III剖面圖。
如圖19所示，功率放大器模組300，由三個構裝基板311~313與四個導體層321~324交替層疊而構成，且於導體層322上連接有HBT100。此外，如圖18所示，連接在功率放大器模組300的導體層322上的HBT100，藉由佈線而與周圍的導體層321連接。進一步地，多個被動元件301配置成分別連接既定的導體層321。
根據該第7實施形態的功率放大器200，由於具有HBT100，因此能夠同時防止熱失控與在高溫中的功率放大特性的惡化。
另外，在該第7實施形態中，雖已針對將第1實施形態所說明的HBT100構裝於功率放大器200的情形進行了說明，但並不限於此，對於第2~第4實施形態中所說明的HBT100及HBT101亦可同樣地進行構裝。
另外，上述第1~第7實施形態係為了使本發明變得容易理解者，並非用於限定本發明而進行解釋者。本發明在不脫離其技術思想的情況下可進行變更/改良，並且本發明中亦包含其均等範圍。
1‧‧‧GaAs基板
2‧‧‧n型GaAs副集極層
3‧‧‧n型GaAs集極層
4‧‧‧p型GaAs基極層
5‧‧‧n型InGaP射極層
7‧‧‧鎮流電阻層
7a~7b‧‧‧AlGaAs射極鎮流電阻層
8‧‧‧n型GaAs接觸層
9‧‧‧n型InGaAs接觸層
10‧‧‧隔離溝道
11‧‧‧集極電極
12‧‧‧基極電極
13‧‧‧射極電極
14‧‧‧集極佈線
15‧‧‧基極佈線
16‧‧‧射極佈線
17‧‧‧金屬焊墊
100‧‧‧HBT(異質接合雙極性電晶體)

Claims (8)

  1. 一種異質接合雙極性電晶體，係具備電阻值隨溫度上升而增加的鎮流電阻層，其特徵在於，所述鎮流電阻層具備：第一鎮流電阻層，係在第一溫度區域及第二溫度區域內具有正電阻率溫度係數；以及第二鎮流電阻層，係在所述第一溫度區域內具有負電阻率溫度係數，在所述第二溫度區域內具有正電阻率溫度係數。
  2. 如申請專利範圍第1項之異質接合雙極性電晶體，其中，所述第一鎮流電阻層形成於射極層的上側。
  3. 如申請專利範圍第1項之異質接合雙極性電晶體，其中，所述鎮流電阻層進一步具備第三鎮流電阻層，該第三鎮流電阻層在所述第一溫度區域內具有負電阻率溫度係數，在所述第二溫度區域內具有正電阻率溫度係數；所述第一鎮流電阻層，形成於所述第二及第三鎮流電阻層之間。
  4. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其進一步具備射極層，且在所述射極層與所述鎮流電阻層之間具備GaAs層。
  5. 一種異質接合雙極性電晶體，其特徵在於，係由申請專利範圍第1至3項中任一項之異質接合雙極性電晶體並聯連接而構成。
  6. 一種異質接合雙極性電晶體，其特徵在於， 係由申請專利範圍第4項之異質接合雙極性電晶體並聯連接而構成。
  7. 一種功率放大器，其特徵在於，係使用申請專利範圍第1至6項中任一項之異質接合雙極性電晶體。
  8. 一種異質接合雙極性電晶體之製造方法，係製造具備電阻值隨溫度上升而增加的鎮流電阻層之異質接合雙極性電晶體，其特徵在於，具備形成所述鎮流電阻層的步驟；所述形成步驟，包含：形成第一鎮流電阻層的步驟，該第一鎮流電阻層係在第一溫度區域及第二溫度區域內具有正電阻率溫度係數；以及形成第二鎮流電阻層的步驟，該第二鎮流電阻層係在所述第一溫度區域內具有負電阻率溫度係數，在所述第二溫度區域內具有正電阻率溫度係數。
TW102139057A 2012-12-18 2013-10-29 異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法 TWI503971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012275894A JP5660115B2 (ja) 2012-12-18 2012-12-18 ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201428963A TW201428963A (zh) 2014-07-16
TWI503971B true TWI503971B (zh) 2015-10-11

Family

ID=50910462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102139057A TWI503971B (zh) 2012-12-18 2013-10-29 異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法

Country Status (4)

Country Link
US (1) US9130004B2 (zh)
JP (1) JP5660115B2 (zh)
CN (1) CN103872107B (zh)
TW (1) TWI503971B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6012904B1 (ja) * 2015-01-14 2016-10-25 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN105489640B (zh) * 2015-12-18 2018-05-04 中国电子科技集团公司第五十五研究所 发射极二次镇流及减小发射极集边效应的结构及工艺方法
US9905678B2 (en) 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
WO2017151968A2 (en) 2016-03-02 2017-09-08 Watlow Electric Manufacturing Company Heater-actuated flow bypass
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路
US10109724B2 (en) 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
JP2020031191A (ja) * 2018-08-24 2020-02-27 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ及び半導体装置
JPWO2021214866A1 (zh) * 2020-04-21 2021-10-28
RU2743673C1 (ru) * 2020-06-22 2021-02-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Воронежский государственный университет" (ФГБОУ ВО "ВГУ") Мощная ВЧ- и СВЧ-транзисторная структура
US11189701B1 (en) * 2020-12-11 2021-11-30 International Business Machines Corporation Bipolar junction transistor with vertically integrated resistor
JP7712133B2 (ja) 2021-07-30 2025-07-23 株式会社アドバンテスト 保護回路及びスイッチ制御装置
US20240194729A1 (en) * 2022-12-13 2024-06-13 Psemi Corporation Three-Dimensional Integrated Circuit Resistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312689A (ja) * 1999-03-29 1999-11-09 Sharp Corp バラスト抵抗及びヘテロ接合バイポ―ラトランジスタ
US6043520A (en) * 1998-04-02 2000-03-28 Mitsubishi Denki Kabushiki Kaisha III-V heterojunction bipolar transistor having a GaAs emitter ballast

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013A (en) * 1849-01-09 Improvement in molding and compressing cores
US2008A (en) * 1841-03-18 Gas-lamp eok conducting gas pkom ah elevated buhner to one below it
US4853646A (en) * 1988-07-19 1989-08-01 Fairchild Semiconductor Corporation Temperature compensated bipolar circuits
EP0562272A3 (en) 1992-03-23 1994-05-25 Texas Instruments Inc Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same
US5721437A (en) * 1993-06-08 1998-02-24 Sharp Kabushiki Kaisha Heterojunction-type bipolar transistor with ballast resistance layer
JPH09162194A (ja) 1995-12-08 1997-06-20 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタ
JP3429706B2 (ja) * 1999-06-25 2003-07-22 シャープ株式会社 ヘテロ接合バイポーラトランジスタ及びその製造方法
US6768140B1 (en) * 2002-04-03 2004-07-27 Skyworks Solutions, Inc. Structure and method in an HBT for an emitter ballast resistor with improved characteristics
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP5011549B2 (ja) * 2004-12-28 2012-08-29 株式会社村田製作所 半導体装置
JP2007116007A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 半導体電力増幅器及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043520A (en) * 1998-04-02 2000-03-28 Mitsubishi Denki Kabushiki Kaisha III-V heterojunction bipolar transistor having a GaAs emitter ballast
JPH11312689A (ja) * 1999-03-29 1999-11-09 Sharp Corp バラスト抵抗及びヘテロ接合バイポ―ラトランジスタ

Also Published As

Publication number Publication date
TW201428963A (zh) 2014-07-16
JP2014120668A (ja) 2014-06-30
US9130004B2 (en) 2015-09-08
US20140167115A1 (en) 2014-06-19
JP5660115B2 (ja) 2015-01-28
CN103872107B (zh) 2017-05-17
CN103872107A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI503971B (zh) 異質接合雙極性電晶體、使用其之功率放大器、及異質接合雙極性電晶體之製造方法
JP4977313B2 (ja) ヘテロ接合バイポーラトランジスタ
TWI604530B (zh) Heterojunction Bipolar Transistors and Power Amplifier Modules
US9997516B2 (en) Semiconductor device and power amplifier circuit
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
CN109994430A (zh) 半导体元件
US9627503B2 (en) Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
TWI751415B (zh) 異質接合雙極性電晶體及半導體裝置
TWI517381B (zh) 異質接合雙極性電晶體
JP2008182036A (ja) 半導体装置の製造方法
TWI774413B (zh) 半導體裝置
WO2004086612A1 (ja) 半導体回路
JP5543936B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器
JP2013247297A (ja) 半導体デバイスおよびその製造方法
JP2004111941A (ja) バイポーラトランジスタ及びその製造方法
JP2007035809A (ja) 半導体装置及びその製造方法
JP2015065292A (ja) 半導体装置および電力増幅器
CN116666381A (zh) 半导体结构及其形成方法
JP2015065294A (ja) 半導体装置および電力増幅器
JP2004071876A (ja) 共鳴トンネル半導体装置
JP2001168107A (ja) バイポーラトランジスタ