JP2001168107A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 バイポーラトランジスタにおいて、製造工程
を増加させることなく金属層からなるバラスト抵抗を形
成できるようにする。 【解決手段】 半絶縁性ＧａＡｓ基板２２上にコレクタ
コンタクト層２３、コレクタ層２４、ベース層２５、エ
ミッタ層２６、エミッタキャップ層２７、エミッタコン
タクト層２８を順次積層し、コレクタ層２４及びベース
層２５からなるベース／コレクタメサ２９を加工し、エ
ミッタ層２６、エミッタキャップ層２７及びエミッタコ
ンタクト層２８からなるエミッタメサ３０を加工する。
この後、コレクタ電極を形成する領域でコレクタコンタ
クト層２３にコレクタ電極３３を形成すると同時に、絶
縁膜３２上にバラスト抵抗３６を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバイポーラトランジ
スタに関し、特に、電流集中による熱暴走が起きないよ
うにした高出力用のバイポーラトランジスタに関する。

【０００２】

【従来の技術】複数のエミッタフィンガーから成るマル
チエミッターヘテロ接合バイポーラトランジスタのよう
な電力用バイポーラトランジスタでは、熱暴走の問題が
ある。この熱暴走は、ベース・エミッタ間の障壁電位Ｖ
_BEが温度上昇に伴って低下し、これによってエミッタ電
流が増加し、さらにエミッタ電流の増加によってバイポ
ーラトランジスタの温度が上昇するという循環により、
ついには素子の破壊に至る現象である。

【０００３】このような熱暴走を防ぐためには、バラス
ト抵抗をエミッタに直列に挿入することにより、熱的な
安定化を図ることが行われる。このバラスト抵抗は正の
温度依存性（温度が高くなるほど、抵抗値が大きくな
る）を持つことが必要であり、さらに温度依存性が大き
い程バラスト抵抗として望ましい。

【０００４】従来、このバラスト抵抗はＮｉ／Ｃｒなど
の金属層を数１００Åの膜厚に蒸着して形成されてい
た。すなわち、図１において１はコレクタ層、２はベー
ス層、３はエミッタ層、４はコレクタ電極、５はベース
電極、６はエミッタ電極であって、エミッタ電極６から
引き出されたエミッタ配線７の端には、Ｎｉ／Ｃｒなど
の蒸着により形成されたバラスト抵抗８が直列に接続さ
れている。

【０００５】また、別なバラスト抵抗としては、エミッ
タ層上にエピタキシャル成長された半導体層を用いて形
成されたものがある。すなわち、図２に示すように、Ｇ
ａＡｓ基板１１の上に高濃度ｎ型ＧａＡｓ層１２、コレ
クタ層（ｎ型ＧａＡｓ層）１３、ベース層（ｐ型ＧａＡ
ｓ層）１４、メサ形をしたエミッタ層（ｎ型ＡｌＧａＡ
ｓ層）１５、バラスト抵抗（ｎ型ＧａＡｓ層）１６及び
高濃度ｎ型ＧａＡｓ層１７を順次エピタキシャル成長さ
せ、高濃度ｎ型ＧａＡｓ層１２の上にコレクタ電極１８
を形成し、ベース層１４の上にベース電極１９を形成
し、高濃度ｎ型ＧａＡｓ層１７の上にエミッタ電極２０
を形成している。

【０００６】これらのバラスト抵抗８、１６は、エミッ
タと直列に接続されており、抵抗値が正の温度係数を有
しているので、温度上昇によりベース・エミッタ間の障
壁電位Ｖ_BEが低下してエミッタ電流が増加しようとする
と、バラスト抵抗の抵抗値が大きくなってエミッタ電流
の増大を抑制し、熱暴走を防止する。

【０００７】

【発明が解決しようとする課題】しかしながら、図１に
示したように、Ｎｉ／Ｃｒなどの金属層を用いたバラス
ト抵抗の場合には、この金属層を形成するための工程分
だけバイポーラトランジスタの製造工程が増加するとい
う問題があった。

【０００８】また、図２に示したように半導体層を用い
たバラスト抵抗では、バラスト抵抗の厚さ分だけエミッ
タメサの段差が大きくなるので、後の工程でフォトリソ
グラフィーを行う際、フォトレジストのカバレッジが悪
くなったり、配線がエミッタメサの段差部で断線しやす
くなるという問題があった。

【０００９】本発明は、上記の解決課題に鑑みてなされ
たものであり、その目的とするところは、製造工程を増
加させることなく金属層からなるバラスト抵抗を形成す
ることができるバイポーラトランジスタを提供すること
にある。

【００１０】

【発明の開示】請求項１に記載のバイポーラトランジス
タは、ベース層を挟んでその両側にそれぞれコレクタ層
とエミッタ層が形成され、ベース層と導通したベース電
極と、コレクタ層と導通したコレクタ電極と、エミッタ
層に導通したエミッタ電極とを設けられたバイポーラト
ランジスタにおいて、抵抗率が正の温度係数を有する抵
抗体が、エミッタ電極、コレクタ電極またはベース電極
と同一金属材料で形成され、かつエミッタに直列に接続
されたものである。

【００１１】請求項１に記載のバイポーラトランジスタ
にあっては、抵抗率が正の温度係数を有する抵抗体をエ
ミッタに直列に接続しているから、温度上昇によってベ
ース・エミッタ間の障壁電位Ｖ_BEが低下して電流が増加
しようとすると、同時に該抵抗体の抵抗値が大きくなっ
て電流の増大を抑制するので、バイポーラトランジスタ
の熱暴走が防止される。

【００１２】しかも、この抵抗体は、エミッタ電極、コ
レクタ電極またはベース電極と同一金属材料で形成され
ているので、同一金属材料で形成されている電極と同時
に形成することができる。従って、該抵抗体を設けるこ
とによって余分な工程が必要になってバイポーラトラン
ジスタの製造工程数が増加するということがないので、
熱暴走の恐れの少ないバイポーラトランジスタを低コス
トで製作することができる。

【００１３】また、金属材料からなる抵抗体を用いてい
るので、半導体からなる抵抗体よりも抵抗値の温度係数
を大きくすることができ、半導体からなる抵抗体を用い
た場合よりも熱暴走を効果的に抑制できる。さらに、半
導体層からなる抵抗体を用いた場合と比較してエミッタ
メサの段差も小さくできるので、後の工程でフォトリソ
グラフィーを行う場合でもフォトレジストのカバレッジ
が良く、配線の段切れも起きにくく、歩留まりが良好に
なる。

【００１４】請求項２に記載のバイポーラトランジスタ
は、ベース層を挟んでその両側にそれぞれコレクタ層と
エミッタ層が形成され、ベース層と導通したベース電極
と、コレクタ層と導通したコレクタ電極と、エミッタ層
に導通したエミッタ電極とを設けられたバイポーラトラ
ンジスタにおいて、抵抗率が正の温度係数を有する抵抗
体が、エミッタ電極、コレクタ電極またはベース電極と
同一工程で同時に形成されたものであり、かつエミッタ
に直列に接続されたものである。

【００１５】請求項２に記載のバイポーラトランジスタ
にあっても、抵抗率が正の温度係数を有する抵抗体をエ
ミッタに直列に接続しているから、温度上昇によってベ
ース・エミッタ間の障壁電位Ｖ_BEが低下して電流が増加
しようとすると、同時に該抵抗体の抵抗値が大きくなっ
て電流の増大を抑制するので、バイポーラトランジスタ
の熱暴走が防止される。

【００１６】しかも、この抵抗体は、エミッタ電極、コ
レクタ電極またはベース電極と同一工程で同時に形成さ
れているので、該抵抗体を設けることによって余分な工
程が必要になってバイポーラトランジスタの製造工程数
が増加するということがない。よって、熱暴走の恐れの
少ないバイポーラトランジスタを低コストで製作するこ
とができる。

【００１７】また、金属材料からなる抵抗体を用いてい
るので、半導体からなる抵抗体を用いた場合よりも抵抗
値の温度係数を大きくすることができ、半導体からなる
抵抗体を用いた場合よりも熱暴走を効果的に抑制でき
る。さらに、半導体層からなる抵抗体を用いた場合と比
較してエミッタメサの段差も小さくできるので、後の工
程でフォトリソグラフィーを行う場合でもフォトレジス
トのカバレッジが良く、配線の段切れも起きにくく、歩
留まりが良好になる。

【００１８】請求項１又は２に記載したバイポーラトラ
ンジスタのうち、典型的なものとしては、抵抗値が正の
温度係数を有する抵抗体をコレクタ電極と同一金属材料
で同一工程により同時に形成し、エミッタ層と直列に接
続したものを挙げることができる。また、この抵抗体の
材質としては、Ａｕ，Ｇｅ，Ｎｉのうち少なくとも１つ
の元素を含んだ金属材料が望ましい。

【００１９】また、前記抵抗体を、前記ベース層、前記
コレクタ層及び前記エミッタ層が形成されている半導体
基板と直接に接触しないように形成すれば、抵抗体と半
導体基板とが反応せず、表面モホロジーが悪化すること
が無く、抵抗体に関して良好な均一性と再現性が得られ
る。

【００２０】

【発明の実施の形態】以下、本発明の一実施形態による
複数のエミッタフィンガーから成るマルチエミッターヘ
テロ接合バイポーラトランジスタの製造工程を図３
（ａ）（ｂ）〜図９（ａ）（ｂ）に従って説明する。な
お、図３〜図９においては、いずれも（ａ）は各工程に
おける素子の平面図、（ｂ）はそれぞれＸ１−Ｘ１線〜
Ｘ７−Ｘ７線に沿った断面図である。

【００２１】まず、図３（ａ）（ｂ）に示すように、半
絶縁性ＧａＡｓ基板（ウエハ）２２の上にＭＯＣＶＤ法
により、コレクタコンタクト層２３（高濃度ｎ型ＧａＡ
ｓ層）、コレクタ層２４（不純物濃度１×１０^１６／ｃ
ｍ^３、膜厚０.３μｍのｎ型ＧａＡｓ層）、ベース層２
５（不純物濃度１×１０^１９／ｃｍ^３、膜厚０.１μｍ
のｐ型ＧａＡｓ層）、エミッタ層２６（不純物濃度５×
１０^１７／ｃｍ^３、膜厚０.２５μｍのｎ型Ａｌ_０.３Ｇ
ａ_０.７Ａｓ層）、エミッタキャップ層２７（不純物濃
度５×１０^１８／ｃｍ^３、膜厚０.１μｍのｎ型ＧａＡ
ｓ層）、エミッタコンタクト層２８（高濃度ｎ型ＩｎＧ
ａＡｓ層）を順次積層する。

【００２２】ついで、フォトリソグラフィー法とウエッ
トエッチングを用いることによってコレクタ層２４〜エ
ミッタコンタクト層２８を加工し、図４（ａ）（ｂ）に
示すように、コレクタ層２４及びベース層２５からなる
ベース／コレクタメサ２９を形成し、その上にはエミッ
タ層２６、エミッタキャップ層２７及びエミッタコンタ
クト層２８からなるエミッタメサ３０を形成する。

【００２３】この後、半絶縁性ＧａＡｓ基板２２上で素
子分離を行う。素子分離の方法としては、フォトリソグ
ラフィー法とウエットエッチングにより図５（ａ）
（ｂ）に示すように、不要な部分（素子境界領域）のコ
レクタコンタクト層２３を除去して素子分離メサ３１を
形成してもよく、あるいは、フォトリソグラフィー法と
イオン注入法により、素子境界領域でコレクタコンタク
ト層２３にＨ^＋イオンを打ち込んで高抵抗化してもよい
（図示せず）。

【００２４】さらに、プラズマＣＶＤ法により、基板全
面に絶縁膜３２（例えば、ＳｉＮｘ）を膜厚が１００ｎ
ｍとなるように成膜し、ついでフォトリソグラフィー法
とドライエッチングもしくはウエットエッチングによ
り、図６（ａ）（ｂ）のように、後の工程でコレクタ電
極、ベース電極、エミッタ電極を形成する各予定領域３
３ａ、３４ａ、３５ａで絶縁膜３２を除去して開口す
る。

【００２５】この後、フォトリソグラフィー法、真空蒸
着法及びリフトオフ法を用いることにより、コレクタ電
極を形成する領域３３ａのコレクタコンタクト層２３と
絶縁膜３２上のバラスト抵抗を形成する部分に下層から
順に膜厚５０ｎｍのＡｕＧｅ、膜厚１５ｎｍのＮｉ、膜
厚１００ｎｍのＡｕからなる多層金属膜を同時に形成
し、窒素雰囲気中において４００゜Ｃで５分間の熱処理
を行う。この工程により、図７（ａ）（ｂ）に示すよう
に、それぞれコレクタ電極３３とバラスト抵抗３６が同
時に形成される。

【００２６】ついで、フォトリソグラフィー法、真空蒸
着法及びリフトオフ法により、ベース電極を形成する領
域３４ａのべース層２５上にべース電極３４を形成し、
さらにエミッタ電極を形成する領域３５ａのエミッタコ
ンタクト層２８上にエミッタ電極３５を形成する。この
工程の終了後の状態は、図８（ａ）（ｂ）のようにな
る。

【００２７】最後に、フォトリソグラフィー法、真空蒸
着法とリフトオフ法を用いることにより、図９（ａ）
（ｂ）に示すようにエミッタ電極３５に導通したエミッ
タ配線３７とベース電極３４に導通したベース配線３８
を絶縁膜３２の上に形成し、エミッタ配線３７によりエ
ミッタ電極３５とバラスト抵抗３６を接続する。こうし
てマルチエミッターヘテロ接合バイポーラトランジスタ
２１が完成する。

【００２８】上記のように、このヘテロ接合バイポーラ
トランジスタ２１にあっては、コレクタ電極３３を形成
するのと同時にバラスト抵抗３６も形成しているので、
バラスト抵抗形成のための余分な工程が必要となること
がなく、熱暴走を抑制でき、かつ低コストでバラスト抵
抗３６を設けることができる。また、ＧａＡｓ半導体で
バラスト抵抗を形成する従来例のようにエミッタメサの
段差が高くなることがないので、後の工程でフォトリソ
グラフィーを行う際にフォトレジストのカバレッジが良
好となり、配線の段切れも起きにくくなり、そのため歩
留まり良くヘテロ接合バイポーラトランジスタ２１を作
製できる。

【００２９】また、バラスト抵抗３６となるＡｕＧｅ／
Ｎｉ／ＡｕはＧａＡｓ基板２２上でなく絶縁膜３２上に
形成されるため、ＧａＡｓ基板２２と反応せず、表面モ
ホロジーが悪化することが無く、良好な均一性と再現性
が得られる。

【００３０】また、図１０は上記のようにして形成され
たバラスト抵抗３６とＧａＡｓ半導体からなる抵抗体
（比較例）との温度依存性を表しており、本発明による
バラスト抵抗３６は、ＧａＡｓ半導体から成る抵抗体よ
りも大きな温度係数を有していてバラスト抵抗として用
いるのに好適であることが分かる。

【００３１】また、ＡｕＧｅ／Ｎｉ／Ａｕからなるバラ
スト抵抗３６のシート抵抗は、コレクタ電極３３の接触
抵抗が劣化しない範囲で、各層の膜厚を変えることで変
化させることができる。また、バラスト抵抗３６の抵抗
値はバラスト抵抗３６の形状を変えることによっても変
化させることができるので、最適な抵抗値を容易に実現
できる。

【００３２】また、バラスト抵抗３６は最も低い位置に
ある電極、すなわちコレクタ電極３３と同時に形成して
いるので、電極どうしの高低差が小さく、バラスト抵抗
３６と電極（コレクト電極３３）との同時形成を容易に
行うことができる。

【００３３】

【発明の効果】本発明によれば、温度上昇時に電流の増
大を抑制するための抵抗体を、エミッタ電極、コレクタ
電極またはベース電極と同一工程で同時に形成すること
ができるので、バイポーラトランジスタの製造工程数を
増加させることなく低コストで該抵抗体を作製すること
ができる。

【００３４】また、半導体からなる抵抗体を用いた場合
と比較してエミッタメサの段差も小さくできるので、後
の工程でフォトリソグラフィーを行う場合でもフォトレ
ジストのカバレッジが良く、配線の段切れも起きにく
く、歩留まりが良好になる。

【図面の簡単な説明】

【図１】金属層によるバラスト抵抗を備えた従来例のバ
イポーラトランジスタを示す斜視図である。

【図２】半導体層によるバラスト抵抗を備えた従来例の
バイポーラトランジスタを示す断面図である。

【図３】（ａ）は本発明の一実施形態によるバイポーラ
トランジスタの製造工程を示す図であって、基板上に各
半導体層を積層した状態を示す平面図、（ｂ）は（ａ）
のＸ１−Ｘ１線断面図である。

【図４】（ａ）は同上の実施形態において、エミッタメ
サとベース／コレクタメサを形成した状態を示す平面
図、（ｂ）は（ａ）のＸ２−Ｘ２線断面図である。

【図５】（ａ）は同上の実施形態において、素子分離メ
サを形成した状態を示す平面図、（ｂ）は（ａ）のＸ３
−Ｘ３線断面図である。

【図６】（ａ）は同上の実施形態において、絶縁膜を形
成した状態を示す平面図、（ｂ）は（ａ）のＸ４−Ｘ４
線断面図である。

【図７】（ａ）は同上の実施形態において、コレクタ電
極とバラスト抵抗を形成した状態を示す平面図、（ｂ）
は（ａ）のＸ５−Ｘ５線断面図である。

【図８】（ａ）は同上の実施形態において、エミッタ電
極とベース電極を形成した状態を示す平面図、（ｂ）は
（ａ）のＸ６−Ｘ６線断面図である。

【図９】（ａ）は同上の実施形態において、エミッタ配
線及びベース配線を形成した状態を示す平面図、（ｂ）
は（ａ）のＸ７−Ｘ７線断面図である。

【図１０】本発明によるバラスト抵抗とＧａＡｓ半導体
よりなる抵抗体との各抵抗値の温度依存性を示す図であ
る。

【符号の説明】

２２ 半絶縁性ＧａＡｓ基板 ２３ コレクタコンタクト層 ２４ コレクタ層 ２５ ベース層 ２６ エミッタ層 ２８ エミッタコンタクト層 ３０ エミッタメサ ３３ コレクタ電極 ３４ ベース電極 ３５ エミッタ電極 ３６ バラスト抵抗 ３７ エミッタ配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ベース層を挟んでその両側にそれぞれコ
   レクタ層とエミッタ層が形成され、ベース層と導通した
   ベース電極と、コレクタ層と導通したコレクタ電極と、
   エミッタ層に導通したエミッタ電極とを設けられたバイ
   ポーラトランジスタにおいて、 抵抗率が正の温度係数を有する抵抗体が、エミッタ電
   極、コレクタ電極またはベース電極と同一金属材料で形
   成され、かつエミッタに直列に接続されていることを特
   徴とするバイポーラトランジスタ。
2. 【請求項２】 ベース層を挟んでその両側にそれぞれコ
   レクタ層とエミッタ層が形成され、ベース層と導通した
   ベース電極と、コレクタ層と導通したコレクタ電極と、
   エミッタ層に導通したエミッタ電極とを設けられたバイ
   ポーラトランジスタにおいて、 抵抗率が正の温度係数を有する抵抗体が、エミッタ電
   極、コレクタ電極またはベース電極と同一工程で同時に
   形成されたものであり、かつエミッタに直列に接続され
   ていることを特徴とするバイポーラトランジスタ。
3. 【請求項３】前記抵抗体は、前記ベース層、前記コレク
   タ層及び前記エミッタ層が形成されている半導体基板と
   直接に接触しないように形成されていることを特徴とす
   る、請求項１又は２に記載のバイポーラトランジスタ。
4. 【請求項４】 前記抵抗体は、Ａｕ，Ｇｅ，Ｎｉのうち
   少なくとも１つの元素を含んだ金属材料からなることを
   特徴とする、請求項１、２又は３に記載のバイポーラト
   ランジスタ。