[go: up one dir, main page]

TWI517381B - 異質接合雙極性電晶體 - Google Patents

異質接合雙極性電晶體 Download PDF

Info

Publication number
TWI517381B
TWI517381B TW103110274A TW103110274A TWI517381B TW I517381 B TWI517381 B TW I517381B TW 103110274 A TW103110274 A TW 103110274A TW 103110274 A TW103110274 A TW 103110274A TW I517381 B TWI517381 B TW I517381B
Authority
TW
Taiwan
Prior art keywords
base layer
layer
dhbt
energy
collector
Prior art date
Application number
TW103110274A
Other languages
English (en)
Other versions
TW201501292A (zh
Inventor
大部功
梅本康成
黑川敦
Original Assignee
村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 村田製作所股份有限公司 filed Critical 村田製作所股份有限公司
Publication of TW201501292A publication Critical patent/TW201501292A/zh
Application granted granted Critical
Publication of TWI517381B publication Critical patent/TWI517381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes

Landscapes

  • Bipolar Transistors (AREA)

Description

異質接合雙極性電晶體
本發明係關於一種異質接合雙極性電晶體。
一直以來，為了降低電晶體之偏置電壓，嘗試開發雙異質接合雙極性電晶體(以下稱為DHBT：Double Heterojunction Bipolar Transistor)。
例如，專利文獻1揭示有一種DHBT，該DHBT具有由與InP之集極層異質接合之GaAsSb之第1基極層、和與InP之射極層異質接合之InGaAs之第2基極層構成之雙層構造之基極層。
專利文獻1：日本特開2003-297849號公報
然而，在專利文獻1之DHBT，由於在集極層之材料使用比GaAs高價之InP，因此會有DHBT之成本不易降低之問題。
假設，在專利文獻1之DHBT使用低價之GaAs作為集極層之材料，則形成在集極層上之第1基極層因材料不同與集極層晶格失配，第1基極層之晶體變形。同樣地，透過第1基極層形成在集極層上之第2基極層與集極層晶格失配，第2基極層之晶體變形。
又，在用在移動體通訊用之功率放大器之DHBT，從抑制高頻雜訊之觀點而言，為了降低基極層之片材電阻值，較佳為增加基極層之 膜厚。然而，增加基極層之膜厚時，若與集極層晶格失配之第1基極層或第2基極層之膜厚分別成為臨界膜厚以上，則為了緩和各層之晶體變形，在該晶體中導入失配差排，會有使電氣特性及可靠性極端地劣化之問題。
本發明係有鑑於上述問題而構成，其目的在於在DHBT兼顧低成本化與電氣特性及可靠性之劣化抑制。
本發明一形態之異質接合雙極性電晶體，具有：集極層，由以GaAs為主成分之半導體構成；第1基極層，與該集極層異質接合，由以與該集極層之主成分晶格失配之材料為主成分之半導體構成，且係導入失配差排之臨界膜厚未滿之膜厚；第2基極層，與該第1基極層接合，由與該集極層之主成分晶格匹配之材料為主成分之半導體構成；以及射極層，與該第2基極層異質接合。
根據本發明，可在DHBT兼顧低成本化與電氣特性及可靠性之劣化抑制。
10A,10B,10C,100‧‧‧雙異質接合雙極性電晶體(異質接合雙極性電晶體)
12‧‧‧基板
16‧‧‧集極層
17,19‧‧‧異質接合
18A‧‧‧第1基極層
18B‧‧‧第2基極層
18C‧‧‧第1層(第2基極層)
18D‧‧‧第2層(第2基極層)
20‧‧‧射極層
圖1係第1實施形態之DHBT之俯視圖。
圖2係圖1之I-I剖面圖。
圖3係顯示圖2所示之DHBT之變形例之圖。
圖4係顯示圖2所示之DHBT之另一變形例之圖。
圖5係以橫軸為Sb之組成比x、縱軸為晶格常數差(%)顯示相對於GaAs之GaSbxAs1-x之晶格常數差(%)之Sb之組成比依存性之圖表。
圖6係以橫軸為Sb之組成比x、縱軸為臨界膜厚(nm)顯示GaSbxAs1-x之 臨界膜厚之Sb之組成比依存性之圖表。
圖7係在第1實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合前之熱平衡狀態之各層之能量頻帶構造示意圖。
圖8A係在第1實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合後之狀態之各層之能量頻帶構造示意圖。
圖8B係圖8A所示之基極層之能量頻帶構造示意圖之放大說明圖。
圖9係在第3實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合前之熱平衡狀態之各層之能量頻帶構造示意圖。
圖10A係在第3實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合後之狀態之各層之能量頻帶構造示意圖。
圖10B係圖10A所示之基極層之能量頻帶構造示意圖之放大說明圖。
圖11係在第2實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合前之熱平衡狀態之各層之能量頻帶構造示意圖。
圖12A係在第2實施形態之DHBT之集極層、第1基極層、第2基極層、及射極層之各層之接合後之狀態之各層之能量頻帶構造示意圖。
圖12B係圖12A所示之基極層之能量頻帶構造示意圖之放大說明圖。
圖13A係以橫軸為距離、縱軸為Sb之組成比x顯示第4實施形態之DHBT中集極層、第1基極層、第2基極層、及射極層內之Sb之組成比x之變化之圖表。
圖13B係第4實施形態之DHBT中基極層之能量頻帶構造之示意圖。
圖14A係顯示第4實施形態之DHBT中與圖13A所示之組成比x之變化不同之組成比x之變化之一例之圖表。
圖14B係顯示第4實施形態之DHBT中與圖13A所示之組成比x之變化不同之組成比x之變化之另一例之圖表。
圖14C係顯示第4實施形態之DHBT中與圖13A所示之組成比x之變化不同之組成比x之變化之再一例之圖表。
圖15A係以橫軸為距離、縱軸為C摻雜濃度顯示第5實施形態之DHBT中集極層、第1基極層、第2基極層、及射極層內之C摻雜濃度之變化之圖表。
圖15B係第5實施形態之DHBT中基極層之能量頻帶構造之示意圖。
圖16A係顯示第5實施形態之DHBT中與圖15A所示之C摻雜濃度之變化不同之C摻雜濃度之變化之一例之圖表。
圖16B係顯示第5實施形態之DHBT中與圖15A所示之C摻雜濃度之變化不同之C摻雜濃度之變化之另一例之圖表。
圖16C係顯示第5實施形態之DHBT中與圖15A所示之C摻雜濃度之變化不同之C摻雜濃度之變化之再一例之圖表。
圖16D係顯示第5實施形態之DHBT中與圖15A所示之C摻雜濃度之變化不同之C摻雜濃度之變化之又一例之圖表。
圖17A係本發明第6實施形態之DHBT之俯視圖。
圖17B係圖17A之II-II剖面圖。
圖18A係顯示第6實施形態說明之DHBT之製程圖。
圖18B係接續圖18A，顯示第6實施形態說明之DHBT之製程圖。
圖18C係接續圖18B，顯示第6實施形態說明之DHBT之製程圖。
圖18D係接續圖18C，顯示第6實施形態說明之DHBT之製程圖。
圖19A係接續圖18D，顯示第6實施形態說明之DHBT之製程圖。
圖19B係接續圖19A，顯示第6實施形態說明之DHBT之製程圖。
圖19C係接續圖19B，顯示第6實施形態說明之DHBT之製程圖。
圖19D係接續圖19C，顯示第6實施形態說明之DHBT之製程圖。
圖20係顯示第8實施形態之電力增幅器之方塊構成之圖。
圖21係顯示構成第8實施形態之電力增幅器之電力增幅器模組之構裝形態之俯視圖。
圖22係圖21之III-III剖面圖。
圖23係習知技術(上述專利文獻1)之DHBT中以由GaSbAs構成之第1基極層與由InGaAs構成之第2基極層構成之基極層之能量頻帶示意圖。
以下，參照圖式說明本發明之實施形態。然而，以下說明之實施形態僅為例示，並無意圖排除以下未明示之各種變形或技術之適用。亦即，本發明在不離脫其趣旨之範圍內可進行各種變形(組合各實施例等)來實施。又，以下圖式之記載中，對相同或類似之部分賦予相同或類似之符號來表示。圖式係以示意方式顯示，不一定與實際之尺寸或比率等一致。在圖式相互間會有含有彼此之尺寸關係或比率不同之部分之情形。
(第1實施形態)
本發明第1實施形態之雙異質接合雙極性電晶體(DHBT)，主要在基板上具備集極層、基極層、及射極層，集極層與基極層及基極層與射極層分別異質接合。此DHBT，相較於單異質接合雙極性電晶體(以下稱為SHBT)，謀求偏置電壓之降低。
(構造)
首先，說明第1實施形態之DHBT之構造。圖1係第1實施形態之DHBT10A之俯視圖，圖2係圖1之I-I剖面圖。
如圖1及圖2所示，在第1實施形態之DHBT10A，在基板12上形成副集極層14。在此副集極層14上形成集極層16、單層之第1基極層18A與單層之第2基極層18B構成之基極層18、射極層20之各層。此等集極層16與第1基極層18A之接合為異質接合17。又，第2基極層18B與射極層20之接合亦為異質接合19。透過此射極層20配置基極電極22。又，在射極層20上設有例如雙層構造之接觸層24。
在接觸層24上配置射極電極26，在副集極層14上配置集極電極28。集極電極28係透過集極配線30與金屬墊32連接(參照圖1)。基極電極22係透過基極配線34與金屬墊36連接(參照圖1)。射極電極26係透過射極配線38與金屬墊40連接。在此金屬墊40與集極電極28之間形成有隔離槽42。又，金屬墊32,36,40係用於與DHBT10A之外部電氣連接。
此外，以上說明之DHBT10A之構造為一例，並未被限定。
例如，在DHBT10A，如後述，基板12與副集極層14之材料不同之情形，在基板12與副集極層14之間亦可設有單層或多層之緩衝層。例如，如圖3所示之DHBT10B，在基板12與副集極層14之間，亦可從基板12側起依序設有第1緩衝層50A、第2緩衝層50B、及第3緩衝層50C之三層緩衝層50。
又，第1基極層18A與第2基極層18B亦可非單層，至少一者以多層構成。例如，如圖4所示之DHBT10C，第2基極層18B亦可從 集極層16側起依序以第1層18C與第2層18D之二層構成。
又，在射極層20與接觸層24之間亦可設有未圖示之單層或多層之所謂安定電阻層。
(各構成之說明)
接著，說明具備以上構造之DHBT10A之各構成之材料或頻帶構造等。
基板12並無特別限定，但較佳為作為主成分含有半絕緣性材料或半導體材料。作為半絕緣性，可舉出例如GaAs或InP、SiC、GaN等，作為半導體材料，可舉出例如Si。此外，此等之中，較佳為，作為主成分含有相較於InP等低價且大口徑化容易之GaAs或Si。再者，較佳為，作為主成分含有較GaAs低價且大口徑化容易之Si。此外，「主成分」係指某基板或某層整體所佔之作為主成分之材料之比例80質量%以上。是以，基板12在主成分以外只要雜質20%質量未滿則亦可含有。然而，從保持半絕緣性之特性之觀點或低成本化之觀點而言，較佳為，雜質較少。
假設作為基板12之材料使用Si之情形，與後述集極層16材料(GaAs)不同，晶格常數亦不同。是以，例如圖3所示，較佳為，在基板12與集極層16之間分別設有以未摻雜之GaAs為構成材料之第1緩衝層50A(例如膜厚20nm)、第2緩衝層50B(例如膜厚0.7μm)、及第3緩衝層50C(例如膜厚1μm)。
副集極層14之材料並未特別限定，但例如為n型GaAs(Si濃度5×1018cm-3)。副集極層14之膜厚亦未特別限定，但例如為0.6μm。
集極層16，作為集極層16之材料係以較一直以來使用之InP低價且可低成本化之GaAs為主成分之半導體構成。又，集極層16之半導 體在GaAs以外只要雜質(包含後述摻雜物)20%質量未滿則亦可含有。又，GaAs之組成比亦可非完全地1：1，若為0.01程度則亦可偏離1：1。
此外，在作為習知集極層之主成分使用之材料，除了InP以外亦有秩序化InGaP。然而，此秩序化InGaP，為了使其秩序化必須在磊晶成長控制在特定之晶體成長溫度範圍，需要高度之控制技術，因此從工業觀點而言不易降低成本。
相對於此，集極層16係由以GaAs為主成分之半導體構成，相較於以InGaP為主成分，不需要磊晶成長時之高度之控制技術。是以，相較於InGaP，可低成本化。
又，作為集極層16之主成分之GaAs，相較於一直以來使用之秩序化InGaP，熱傳導率較佳，因此往集極層16側之散熱性提升，亦具有改善在高溫動作或高輸出動作之電晶體特性之效果。
此外，含有GaAs之集極層16整體可為n型半導體，亦可為p型半導體。集極層16為n型半導體之情形，DHBT10係成為npn接合。又，集極層16為p型半導體之情形，DHBT10係成為pnp接合。然而，GaAs，電洞移動度相較於電子移動度非常低(電子移動度約0.85m2/(Vs)，電洞移動度約0.04m2/(Vs))，從較pnp接合頻率特性良好之觀點而言，較佳為n型半導體。此外，為了使集極層16為n型，在集極層16摻雜Si或S、Se、Te、Sn等之摻雜物。又，為了使集極層16為p型，在集極層16摻雜C或Mg、Be、Zn、Cd等之摻雜物。
此集極層16與第1基極層18A之異質接合17之類型係被稱為所謂「類型I」、「類型II」、及「類型III」中之任一者皆可。此接合類型 之判定可藉由CV(Capacitance-Voltage)法或PL(photoluminescence)法進行。此接合類型，較佳為，從抑制對集極層16與第1基極層18A之間之電子之能量障壁之觀點而言(參照例如圖8A之傳導帶下端之能量Ec)，被稱為所謂「類型II」者較佳。
另一方面，射極層20與第2基極層18B之異質接合19之類型係被稱為所謂「類型I」、「類型II」、及「類型III」中之任一者皆可。此接合類型，較佳為，從電子之移動變快之觀點而言(參照例如圖8A之傳導帶下端之能量Ec)，被稱為所謂「類型I」者較佳。
基極層18，在將DHBT10A用在例如移動體通訊用之功率放大器之情形，其片材電阻值，從抑制高頻雜訊之觀點而言，較佳為200Ω/square以下。為了使此片材電阻值成為200Ω/square以下，只要使基極層18之膜厚增厚至片材電阻值成為200Ω/square以下之膜厚即可。
基極層18之第1基極層18A係由以與集極層16之主成分(GaAs)晶格失配之材料為主成分之半導體構成。此外，本實施形態之「晶格匹配」不僅二個材料之晶格常數完全一致之情形，亦包含可產生二個材料之晶格常數差可忽視程度之變形之±0.13%以內之情形。亦即，基極層18之半導體，根據上述「晶格匹配」之定義，具有與GaAs之晶格常數即約5.653ű0.13%以外之差之晶格常數(5.645Å未滿或5.660Å超過)之材料作為第1基極層18A之主成分。
作為滿足上述條件之主成分，並未特別限定。可舉出例如GaSbxAs1-x(x係Sb之組成比，x>0)。其原因在於，主成分為GaSbxAs1-x時，如圖5所示，除了Sb之組成比x只有一點之情形(例如x為0.01以下之情形) 外，與GaAs之晶格常數差成為+0.13%超過。
第1基極層18A之膜厚，在第1基極層18A之晶體中，尤其是在第1基極層18A與集極層16之界面為導入失配差排之臨界膜厚未滿。
例如，第1基極層18A之主成分為GaSbxAs1-x之情形，如圖6所示，臨界膜厚T1，以T1=4.26x-1.21(nm)表示。是以，此情形，第1基極層18A之膜厚係T1=4.26x-1.21(nm)未滿。
如上述，本實施形態中，由於第1基極層18A之膜厚為臨界膜厚T1未滿，因此在第1基極層18A之晶體中不會導入失配差排。
此處，如上述，為了確保片材電阻值成為200Ω/square以下之基極層18之膜厚，會有必須為第1基極層18A之臨界膜厚T1以上之情形。例如，作為參考例，僅以GaSb0.1As0.9之層(C濃度4×1019cm-3)形成DHBT之基極層之情形，為了實現200Ω/square以下之片材電阻值，必須要140nm以上之膜厚。然而，參考例中，由於GaAs之集極層與GaSb0.1As0.9之基極層之晶格常數差存在約1%，因此若基極層之膜厚超過70nm則在晶體中導入失配差排，使電氣特性及可靠性極端地惡化。
相對於此，在本實施形態之DHBT10A，藉由使第1基極層18A之膜厚為臨界膜厚T1未滿，可抑制(避免)失配差排之導入，抑制電氣特性及可靠性之劣化。藉此，在本實施形態之DHBT10A，可兼顧上述低成本化與電氣特性及可靠性之劣化抑制。
又，為了確保片材電阻值成為200Ω/square以下之基極層18之膜厚之情形，能以使第1基極層18A之膜厚為臨界膜厚T1未滿並同時使後述第2基極層18B之膜厚變厚之方式對應。藉此，在本實施形態之 DHBT10A，可抑制失配差排之導入，且實現200Ω/square以下之片材電阻。
基極層18之第2基極層18B與第1基極層18A接合，與第1基極層18A相反地，作為主成分含有與集極層16之主成分(GaAs)晶格匹配之材料。亦即，根據上述「晶格匹配」之定義，具有與GaAs之晶格常數即約5.653ű0.13%以內之差之晶格常數(5.645Å以上或5.660Å以下)之材料作為第2基極層18B之主成分。
作為滿足上述條件之主成分，並未特別限定，但可舉出例如與集極層16之主成分相同之GaAs或晶格常數約5.653以上5.660未滿之AlyGa1-yAs(其中，y係Al之組成比，y>0)。又，第2基極層18B之主成分，從改善接通電壓之偏差可提升產率之觀點而言，較佳為，2元混晶之材料(例如GaAs)較3元混晶之材料(例如AlGaAs)佳。其原因在於，DHBT10A之接通電壓係由與射極層20相接之第2基極層18B之帶隙能量決定。更具體而言，若主成分為例如AlGaAs之3元混晶之材料，則帶隙能量因III族元素之Al與Ga之濃度比變化，其偏差取決於磊晶成長技術之控制性，但若主成分為例如GaAs之2元混晶之材料，則III族元素僅有Ga，基本上沒有帶隙能量之偏差。
此外，在專利文獻1之DHBT，使用晶格常數約5.9189Å之GaSb0.6As0.4之第1基極層。
然而，InP相較於作為集極層之材料使用之GaAs價格較高，會有DHBT之成本不易降低之問題。
假設，在專利文獻1之DHBT，作為集極層之材料使用低價之GaAs，則GaAs之晶格常數約5.653Å，因此集極層與第1基極層之晶格 常數差成為約4.7%，較上述0.13%大。其結果，形成在集極層上之第1基極層與集極層晶格失配，第1基極層之晶體變形。同樣地，作為集極層之材料若使用GaAs，則集極層與晶格常數約5.86Å之InGaAs之第2基極層之晶格常數差成為約3.6%，較上述0.13%大。其結果，透過第1基極層形成在集極層上之第2基極層與集極層晶格失配，第2基極層之晶體亦變形。
另一方面，本實施形態中，具有與集極層16晶格失配之第1基極層18A和與集極層16晶格匹配之第2基極層18B，因此在第2基極層18B無臨界膜厚T1，如上述，在確保片材電阻值成為例如200Ω/square以下之基極層18之膜厚之情形，能使第1基極層18A之膜厚為臨界膜厚T1並同時使後述第2基極層18B之膜厚增厚。
接著，說明集極層16、第1基極層18A、第2基極層18B、及射極層20之各層之頻帶構造。圖7係在本實施形態之DHBT10A之集極層16、第1基極層18A、第2基極層18B、及射極層20之各層之接合前之熱平衡狀態之各層之能量頻帶構造示意圖。又，圖8A係在本實施形態之DHBT10A之集極層16、第1基極層18A、第2基極層18B、及射極層20之各層之接合後之狀態之各層之能量頻帶構造示意圖。又，圖8B係圖8A所示之基極層18之能量頻帶構造示意圖之放大說明圖。又，圖23係習知技術(上述專利文獻1)之DHBT中以由GaSbAs構成之第1基極層與由InGaAs構成之第2基極層構成之基極層之能量頻帶示意圖。
此外，圖7及圖8中之符號表示以下意思。
「Ec」：在DHBT之頻帶構造之傳導帶下端之能量
「Ev」：在DHBT之頻帶構造之價電子帶上端之能量
「Ecc」：集極層16之傳導帶下端之能量
「Ecb1」：第1基極層18A之傳導帶下端之能量
「Ecb2」：第2基極層18B之傳導帶下端之能量
「Ece」：射極層20之傳導帶下端之能量
「Evc」：集極層16之價電子帶上端之能量
「Evb1」：第1基極層18A之價電子帶上端之能量
「Evb2」：第2基極層18B之價電子帶上端之能量
「Eve」：射極層20之價電子帶上端之能量
在習知技術之npn接合之DHBT，如圖23所示，在傳導帶下端能量Ec，對從射極層20往基極層18流動之電子，在第1基極層與第2基極層之界面存在能量障壁60。電子藉由穿透通過此能量障壁60，但因通道確率之比例存在移動被妨礙之電子。其結果，能量障壁60阻礙電子之移動。
在本實施形態之DHBT10A，尤其是並不限於各層之頻帶構造，但為npn接合之情形，如圖7所示，較佳為，第2基極層18B，在與第1基極層18A接合前之熱平衡狀態下，第2基極層18B之傳導帶下端之能量Ecb2顯示從第1基極層18A之傳導帶下端之能量Ecb1減去在室溫(300K)之自由電子具有之熱能量(0.026eV)之值E0以上之較高值(Ecb2≧E0=Ecb1-0.026)。藉此，如圖8A及圖8B所示，在傳導帶下端能量Ec，在第1基極層18A與第2基極層18B之界面62，能使對從射極層20往基極層18流動之電子64之能量障壁60消除或成為電子移動無問題程度之能量障壁60。
此外，為了消除能量障壁60，以第2基極層18B之傳導帶下端之能量Ecb2顯示第1基極層18A之傳導帶下端之能量Ecb1以上之較高值之方式，適當地選擇第1基極層18A與第2基極層18B之材料即可。
作為滿足上述條件之一例，以其他實施形態說明，例如，如圖9、圖10A及圖12B所示，作為第1基極層18A之材料(主成分)選擇GaSbxAs1-x，作為第2基極層18B之材料(主成分)選擇AlyGa1-yAs即可。
又，為了成為電子移動無問題程度之能量障壁60，以第2基極層18B之傳導帶下端之能量Ecb2顯示從第1基極層18A之傳導帶下端之能量Ecb1減去在室溫之自由電子具有之熱能量(0.026eV)之值E0以上之較高值且較第1基極層18A之傳導帶下端之能量Ecb1低之值之方式，適當地選擇第1基極層18A與第2基極層18B之材料即可。其原因在於，若第2基極層18B之傳導帶下端之能量Ecb2係上述E0以上之較高值，則電子64能因在室溫之熱簡單地超越能量障壁。
作為滿足上述條件之一例，以其他實施形態說明，例如，如圖11、圖12A及圖12B所示，作為第1基極層18A之材料(主成分)選擇GaSbxAs1-x，作為第2基極層18B之材料(主成分)選擇GaAs即可。
如上述，若使界面62之能量障壁60消除或成為電子移動無問題程度之能量障壁60，則電子可高速移動，可謀求DHBT10A之高速化。
作為謀求此DHBT10A之高速化之另一手段及謀求更高速化之手段，如圖7所示，在第1基極層18A與第2基極層18B接合前之熱平衡狀態下，以從自第1基極層18A之價電子帶上端之能量Evb1減去第2基極層18B之價電子帶上端之能量Evb2之值△Ev2、減去自第1基極層18A 之傳導帶下端之能量Ecb1減去第2基極層18B之傳導帶下端之能量Ecb2之值△Ec2後之值△Ev2-△Ec2係顯示正值之方式，適當地選擇第1基極層18A與第2基極層18B之材料即可。
如此，如圖8B所示，在傳導帶下端能量Ec，在第1基極層與第2基極層之界面62，存在能量段差66。此能量段差66，為了使對電子之內部電場產生，使電子加速，可實現DHBT10A之更高速化。
此外，作為謀求DHBT10A之高速化之另一手段及謀求更高速化之手段，可舉出使基極層18之載子濃度朝向電子或電洞之流動方向變小之分布。例如，DHBT10A為npn接合之情形，使第1基極層18A及第2基極層18B之至少一者之載子濃度成為朝向電子之流動方向即射極層20側往集極層16側變小之分布。又，例如，DHBT10A為pnp接合之情形，使第1基極層18A及第2基極層18B之至少一者之載子濃度成為朝向電洞之流動方向即集極層16側往射極層20側變小之分布。
此外，關於具體之載子濃度分布之方法，以其他實施形態例示。
返回圖2，射極層20之材料只要為半導體則不特別限定。然而，由於射極層20與第2基極層18B異質接合，因此較佳為，由以與第2基極層18B之主成分晶格匹配之材料為主成分之半導體構成。具體而言，第2基極層18B之半導體以AlyGa1-yAs或GaAs為主成分之情形，較佳為，由以InGaP或AlyGa1-yAs為主成分之半導體構成。然而，由於以異質接合為前提，因此兩者之主成分不會相同。
基極電極28、射極電極26、集極電極28之材料並不特別限 定，但例如為Ti/Pt/Au、WSi、或AuGe/Ni/Au等。
(主要效果)
以上，根據本發明第1實施形態之DHBT10A，藉由設集極層16之主成分為GaAs，可謀求DHBT10A之低成本化。又，根據DHBT10A，藉由使第1基極層18A之膜厚為臨界膜厚T1未滿，可抑制電氣特性及可靠性之劣化。藉此，可在DHBT10A兼顧低成本化與電氣特性及可靠性之劣化抑制。
(第2實施形態)
接著，說明本發明第2實施形態之DHBT。
本發明第2實施形態之DHBT係第1實施形態說明之圖2所示之DHBT10A之具體例。
本第2實施形態之DHBT10A，係使用射極尺寸3μm×20μm之矩形射極之npn接合之電晶體。
在本第2實施形態之DHBT10A，基板12以GaAs構成。副集極層14以n型GaAs(Si摻雜濃度5×1018cm-3，膜厚0.6μm)構成。此外，雖未圖示，在本第2實施形態，在基板12與副集極層14之間設有以未摻雜GaAs構成之緩衝層(膜厚1μm)。
集極層16以n型GaAs(Si摻雜濃度1×1016cm-3，膜厚1.0μm)構成。第1基極層18A以p型GaSb0.1As0.9(C摻雜濃度4×1019cm-3，膜厚50nm)構成。第2基極層18B以p型GaAs(C摻雜濃度4×1019cm-3，膜厚100nm)構成。射極層20以n型In0.5Ga0.5P(Si濃度3×1017cm-3，膜厚30nm)構成。
接觸層24A以n型GaAs接觸層(Si濃度1×1019cm-3，膜厚50nm)構成。接觸層24B以n型InGa0.5As0.5(Si濃度1×1019cm-3，膜厚50nm)構成。集 極電極28係積層AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)構成。基極電極22係積層Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)構成。
以上，根據本第2實施形態之DHBT10A，由於集極層16以n型GaAs構成，因此相較於以InP或秩序化InGaP構成之情形相較，可謀求DHBT10A之低成本化。
又，第1基極層18A以與集極層16之GaAs晶格失配之p型GaSb0.1As0.9構成。此臨界膜厚T1，如圖6所示，以T1=4.26x-1.21(nm)表示，因此若將0.1代入x，則為69.089nm。由於第1基極層18A之膜厚為50nm，因此臨界膜厚T1=69.089nm未滿。是以，即使第1基極層18A以與集極層16之GaAs晶格失配之p型GaSb0.1As0.9構成，在第1基極層18A之晶體中亦不會導入失配差排，可抑制電氣特性及可靠性之劣化。
其結果，在本第2實施形態之DHBT10A，可兼顧低成本化與電氣特性及可靠性之劣化抑制。又，由於以GaAs構成與射極層20相接之第2基極層18B，因此相較於3元混晶之材料(例如AlGaAs)，可改善接通電壓之偏差而提升產率。再者，在本第2實施形態之DHBT10A，使第1基極層18A之膜厚為臨界膜厚T1以下，且使以與集極層16之GaAs晶格匹配之p型GaAs構成之第2基極層18B之膜厚為100nm厚。藉此，可抑制失配差排之導入，且實現從高頻雜訊抑制之觀點而言較佳之200Ω/square以下、具體而言188Ω/square之片材電阻。
又，在本第2實施形態之DHBT10A，由於為npn接合，因此電子64從射極層20側朝向集極層16側流動。此處，在本第2實施形態之DHBT10A，作為第1基極層18A之材料選擇GaSbxAs1-x，作為第2基極層 18B之材料選擇GaAs。是以，如圖11所示，第2基極層18B之傳導帶下端之能量Ecb2顯示從第1基極層18A之傳導帶下端之能量Ecb1減去在室溫之自由電子具有之熱能量(0.026eV)之值E0以上之較高值且較第1基極層18A之傳導帶下端之能量Ecb1低之值。
其結果，在本第2實施形態之DHBT10A，如圖12A及圖12B所示，在傳導帶下端之能量Ec之第1基極層18A與第2基極層18B之界面62存在電子移動無問題程度之能量障壁60。此能量障壁60較在室溫之自由電子具有之熱能量低(0.016eV)，因此從射極層20側流動之電子64可藉由在室溫之熱簡單地超越能量障壁60。藉此，在本第2實施形態之DHBT10A，電子64可高速移動，可謀求DHBT10A之高速化。
又，在本第2實施形態之DHBT10A，如圖11所示，在第1基極層18A與第2基極層18B接合前之熱平衡狀態下，從自第1基極層18A之價電子帶上端之能量Evb1減去第2基極層18B之價電子帶上端之能量Evb2之值△Ev2(0.18eV)、減去自第1基極層18A之傳導帶下端之能量Ecb1減去第2基極層18B之傳導帶下端之能量Ecb2之值△Ec2(0.016eV)後之值△Ev2-△Ec2係顯示正值(0.18-0.016=0.164>0)。
如此，如圖12B所示，在傳導帶下端能量Ec，在第1基極層18A與第2基極層18B之界面62存在約0.16eV之能量段差66。此能量段差66為了產生對電子64之內部電場，使電子64加速，可實現DHBT10A之進一步高速化。
(第3實施形態)
接著，說明本發明第3實施形態之DHBT。
本發明第3實施形態之DHBT係與第1實施形態說明之圖2所示之DHBT10A之第2實施形態不同之另一具體例。
本第3實施形態之DHBT10A之各構成，除了第2基極層18B之材料外，與第2實施形態之各構成相同。
在本第3實施形態之DHBT10A，第2基極層18B係以p型Al0.05Ga0.95As(C摻雜濃度4×1019cm-3，膜厚100nm)構成。
以上，根據本第3實施形態之DHBT10A，由於以n型GaAs構成集極層16，因此與第2實施形態相同，可謀求DHBT10A之低成本化。又，由於以與集極層16之GaAs晶格失配之p型GaSb0.1As0.9構成第1基極層18A，因此與第2實施形態相同，可抑制電氣特性及可靠性之劣化。其結果，在本第3實施形態之DHBT10A，可兼顧低成本化與電氣特性及可靠性之劣化抑制。
在本第3實施形態之DHBT10A，與第2實施形態相同，可實現從高頻雜訊抑制之觀點而言較佳之200Ω/square以下、具體而言197Ω/square之片材電阻。
又，在本第3實施形態之DHBT10A，作為第1基極層18A之材料選擇GaSbxAs1-x，作為第2基極層18B之材料選擇p型Al0.05Ga0.95As。是以，如圖9所示，第2基極層18B之傳導帶下端之能量Ecb2顯示值E0以上之較高值且較第1基極層18A之傳導帶下端之能量Ecb1高之值。
其結果，在本第3實施形態之DHBT10A，如圖10A及圖10B所示，在傳導帶下端之能量Ec之第1基極層18A與第2基極層18B之界面62，與本第2實施形態不同，不存在能量障壁60。藉此，在本第3實施形 態之DHBT10A，從射極層20側流動之電子64可高速移動，可謀求DHBT10A之高速化。
又，在本第3實施形態之DHBT10A，如圖9所示，在第1基極層18A與第2基極層18B接合前之熱平衡狀態下，從自第1基極層18A之價電子帶上端之能量Evb1減去第2基極層18B之價電子帶上端之能量Evb2之值△Ev2(0.20eV)、減去自第1基極層18A之傳導帶下端之能量Ecb1減去第2基極層18B之傳導帶下端之能量Ecb2之值△Ec2(-0.024eV)後之值△Ev2-△Ec2係顯示正值(0.20+0.024=0.224>0)。
如此，如圖10B所示，在傳導帶下端能量Ec，在第1基極層18A與第2基極層18B之界面62存在約0.22eV之能量段差66。此能量段差66為了產生對電子64之內部電場，使電子64加速，可實現DHBT10A之進一步高速化。
(第4實施形態)
接著，說明本發明第4實施形態之DHBT。
本發明第4實施形態之DHBT係與第1實施形態說明之圖2所示之DHBT10A之第2及第3實施形態不同之另一具體例。
本第4實施形態之DHBT10A之各構成，除了第1基極層18A之組成比外，與第2實施形態之各構成相同。
本第4實施形態之第1基極層18A係以GaSbxAs1-x構成，如圖13A所示，顯示第1基極層18A內之Sb之組成比x從電子流動方向即射極層20側向集極層16側變大之分布。更具體而言，在第1基極層18A與集極層16相接之部分設x為0.1，在第1基極層18A與第2基極層18B相 接之部分設x為0，使其間之x直線變化。
以上，根據本第4實施形態之DHBT10A，除了可獲得與第2實施形態相同之效果外，如圖13B所示，在第1基極層18A內，傳導帶下端之能量Ec成為具有從射極層20側(第2基極層18B側)朝向集極層16側逐漸變低之傾斜70A之構造。在此傳導帶下端之能量Ec之傾斜70A，作為對電子64之內部電場運轉，電子64在第1基極層18A內進一步加速，可實現DHBT10A之高速化。
此外，在本第4實施形態，雖說明使第1基極層18A中之Sb之組成比x直線變化之例，但只要組成比x顯示從射極層20側向集極層16側變大之分布，則何種變化方法皆可。例如，亦可使組成比x如圖14A所示般階段性地變化。此外，亦可使組成比x如圖14B所示般圓弧狀曲線變化。又，除此以外，亦可使組成比x如圖14C所示般2次函數曲線變化。
雖說明在第1基極層18A與集極層16相接之部分設x為0.1，在第1基極層18A與第2基極層18B相接之部分設x為0，但x之值並不限於此。
(第5實施形態)
接著，說明本發明第5實施形態之DHBT。
本發明第5實施形態之DHBT係與第1實施形態說明之圖2所示之DHBT10A之第2及第3實施形態不同之另一具體例。
本第5實施形態之DHBT10A之各構成，除了第1基極層18A及第2基極層18B之C摻雜濃度(載子濃度)外，與第2實施形態之各構成相同。
在本第5實施形態之第1基極層18A及第2基極層18B，如圖15A所示，顯示C摻雜濃度從電子流動方向即射極層20側向集極層16側變小之分布。更具體而言，在第1基極層18A與集極層16相接之部分設C摻雜濃度為4×1019cm-3，在第2基極層18B與射極層20相接之部分設C摻雜濃度為5×1019cm-3，使其間之C摻雜濃度直線變化。
以上，根據本第5實施形態之DHBT10A，除了可獲得與第2實施形態相同之效果外，如圖15B所示，在第1基極層18A內及第2基極層18B內，傳導帶下端之能量Ec成為具有從射極層20側朝向集極層16側逐漸變低之傾斜70B之構造。在此傳導帶下端之能量Ec之傾斜70B，作為對電子64之內部電場運轉，電子64在第2基極層18B內及第1基極層18A內進一步加速，可實現DHBT10A之高速化。
此外，在本第5實施形態，雖說明使第1基極層18A及第2基極層18B內之C摻雜濃度直線變化之例，但只要C摻雜濃度顯示從射極層20側向集極層16側變小之分布，則何種變化方法皆可。例如，如圖16A所示，亦可使C摻雜濃度在第1基極層18A內與第2基極層18B內一定，在第1基極層18A與第2基極層18B之間階段性地變化。此外，如圖16B所示，亦可使C摻雜濃度在第1基極層18A內一定，在第2基極層18B內階段性地變化。又，除此以外，如圖16C所示，亦可使C摻雜濃度在第1基極層18A內一定，在第2基極層18B內傾斜。再者，除此以外，如圖16D所示，亦可使C摻雜濃度在第2基極層18B內一定，在第1基極層18A內傾斜。
又，雖說明在第1基極層18A與集極層16相接之部分設C 摻雜濃度為4×1019cm-3，在第2基極層18B與射極層20相接之部分設C摻雜濃度為5×1019cm-3，但C摻雜濃度之值並不限於此。
(第6實施形態)
接著，說明本發明第6實施形態之DHBT。
此第6實施形態，在並聯有第2實施形態說明之DHBT10A(單位HBT)之點，與第2實施形態不同。
圖17A係本發明第6實施形態之DHBT100之俯視圖，圖17B係圖17A之II-II剖面圖。
根據如上述並聯有單位HBT之DHBT100，除了與第2實施形態相同之效果外，可處理大電力。此外，關於第3~第5實施形態說明之DHBT10A，藉由並聯該DHBT10A，同樣地可處理大電力。
(第7實施形態)
接著，說明本發明第7實施形態之DHBT。
在此第7實施形態，參照圖18及圖19說明上述第6實施形態說明之DHBT100之製造方法。
首先，如圖18A所示，在由半絕緣性之GaAs構成之基板12上，藉由有機金屬氣相磊晶法積層由未摻雜GaAs構成之緩衝層50(厚度1μm)、由n型GaAs構成之副集極層14(Si摻雜濃度5×1018cm-3，膜厚0.6μm)。
接著，在副集極層14上，藉由有機金屬氣相磊晶法積層由n型GaAs構成之集極層16(Si摻雜濃度5×1016cm-3，膜厚1.0μm)、由p型GaSb0.1As0.9構成之第1基極層18A(C摻雜濃度4×1019cm-3，膜厚50nm)、由p 型GaAs構成之第2基極層18B(C摻雜濃度4×1019cm-3，膜厚100nm)、及由In0.5Ga0.5P構成之射極層20(Si濃度3×1017cm-3，膜厚30nm)。
再者，在射極層20上，藉由有機金屬氣相磊晶法積層由n型GaAs構成之接觸層24A(Si摻雜濃度1×1019cm-3，膜厚50nm)、及由n型In0.5Ga0.5As構成之接觸層24B(Si摻雜濃度1×1016cm-3，膜厚50nm)。
接著，如圖18B所示，使用高頻濺鍍法將W0.7Si0.3層25(膜厚0.3μm)堆積在晶圓整面。
接著，如圖18C所示，藉由光微影及使用CF4之乾式蝕刻對W0.7Si0.3層25進行加工，形成射極電極26。
之後，如圖18D所示，將接觸層24B、接觸層24A加工成所欲形狀以形成射極區域。
此處，加工射極區域之方法，例如以下所述。藉由光微影及使用蝕刻液(蝕刻液之組成例，磷酸：過氧化氫水：水=1：2：40)之濕式蝕刻除去接觸層24B及n型GaAs接觸層24A之不要區域。
接著，如圖19A所示，使用蒸鍍/掀離法，貫通射極層20至少在第2基極層18B上形成由Ti(膜厚50nm)/Pt(膜厚50nm)/Au(膜厚200nm)構成之基極電極22。
接著，如圖19B所示，藉由光微影及濕式蝕刻除去射極層20、第2基極層18B、第1基極層18A、及集極層16之各不要區域，使副集極層14露出以形成基極區域。
此處，蝕刻液如下所述。作為蝕刻射極層20時之蝕刻液使用鹽酸。又，蝕刻第2基極層18B、第1基極層18A、及集極層16時之蝕 刻液之組成例，係磷酸：過氧化氫水：水=1：2：40。
之後，如圖19C所示，使用蒸鍍/掀離法，形成集極電極28，以350℃施加合金30分。集極電極28係由AuGe(膜厚60nm)/Ni(膜厚10nm)/Au(膜厚200nm)構成之積層體。
接著，如圖19D所示，藉由濕式蝕刻形成隔離槽42。蝕刻液之組成例，係磷酸：過氧化氫水：水=1：2：40。
接著，如圖17B所示，形成將單位HBT間之射極電極26彼此、基極電極22彼此、集極電極28彼此加以連接之配線。
藉由以上步驟，可製造圖17A及圖17B所示之DHBT100。根據如上述製造之DHBT100，可達成與上述第6實施形態相同之效果。此外，在此第7實施形態雖說明DHBT100之製造方法，但上述第1~第5實施形態之DHBT10A亦可藉由使用第7實施形態說明之技術來製造。
(第8實施形態)
接著，說明本發明第8實施形態。
在本發明第8實施形態，說明構裝第2實施形態之DHBT10A而成之電力增幅器。
圖20係顯示電力增幅器200之方塊構成之圖。如圖20所示，電力增幅器200具有高頻之輸入端子即高頻輸入端子210、整合來自高頻輸入端子210之輸入之輸入整合電路220、使來自輸入整合電路220之輸出增幅之第1增幅電路230、整合來自第1增幅電路230之輸出之段間整合電路240、使來自段間整合電路240之輸出增幅之第2增幅電路250、整合來自第2增幅電路250之輸出之輸出整合電路260、及將來自輸出整合電路 260之輸出作為高頻輸出之高頻輸出端子270。
圖21係顯示構成電力增幅器200之電力增幅器模組300之構裝形態之俯視圖，圖22係圖21之III-III剖面圖。
如圖22所示，電力增幅器模組300係由三個構裝基板311~313與四個導體層321~324交互積層而構成，在導體層322上連接有DHBT10A。又，如圖21所示，連接於電力增幅器模組300之導體層322上之DHBT10A以配線與周圍之導體層321連接。再者，複數個受動元件301分別配置成將既定導體層321加以連接。
以上，根據本第8實施形態之電力增幅器200，由於具有DHBT10A，可達成能兼顧低成本化與電氣特性及可靠性之劣化抑制之電力增幅器模組。
此外，在第8實施形態，雖說明將第2實施形態說明之DHBT10A構裝在電力增幅器200之情形，但並不限於此，同樣地亦可構裝第3~第6實施形態說明之DHBT10A及DHBT100。
此外，上述第1~第8實施形態係用以容易理解本發明者，並非用以限定解釋本發明。本發明在不脫離其趣旨之情況下，可進行變更/改良，且本發明亦包含其均等物。
10A‧‧‧雙異質接合雙極性電晶體(異質接合雙極性電晶體)
12‧‧‧基板
14‧‧‧副集極層
16‧‧‧集極層
17,19‧‧‧異質接合
18‧‧‧基極層
18A‧‧‧第1基極層
18B‧‧‧第2基極層
20‧‧‧射極層
22‧‧‧基極電極
24,24A,24B‧‧‧接觸層
26‧‧‧射極電極
28‧‧‧集極電極
30‧‧‧集極配線
34‧‧‧基極配線
38‧‧‧射極配線
40‧‧‧金屬墊
42‧‧‧隔離槽

Claims (13)

  1. 一種異質接合雙極性電晶體，具有：集極層，由以GaAs為主成分之半導體構成；第1基極層，與該集極層異質接合，由以與該集極層之主成分晶格失配之材料為主成分之半導體構成，且係導入失配差排之臨界膜厚未滿之膜厚；第2基極層，與該第1基極層接合，由與該集極層之主成分晶格匹配之材料為主成分之半導體構成；以及射極層，與該第2基極層異質接合。
  2. 如申請專利範圍第1項之異質接合雙極性電晶體，其中，該集極層係以含有該GaAs之n型半導體構成；該第1基極層及該第2基極層係以含有各自之該主成分之p型半導體構成；該射極層係以n型半導體構成；在該第2基極層，在與該第1基極層接合前之狀態下，傳導帶下端之能量係顯示從該第1基極層之傳導帶下端之能量減去室溫下自由電子具有之熱能量之值以上之較高值。
  3. 如申請專利範圍第2項之異質接合雙極性電晶體，其中，在第1基極層與第2基極層接合前之狀態下，從自第1基極層之價電子帶上端之能量減去第2基極層之價電子帶上端之能量之值、減去自第1基極層之傳導帶下端之能量減去第2基極層之傳導帶下端之能量之值後之值，係顯示正值。
  4. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其 中，該第1基極層之主成分係GaSbxAs1-x(x：Sb之組成比，x>0)。
  5. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其中，該第2基極層之主成分係GaAs或AlyGa1-yAs(y：Al之組成比，y>0)。
  6. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其中，該第2基極層之主成分係GaAs。
  7. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其中，該基極層具有該基極層之片材電阻為200Ω/square以下之厚度。
  8. 如申請專利範圍第1至3項中任一項之異質接合雙極性電晶體，其具有相對於該集極層設在該基極層之相反側、且以GaAs或Si為主成分之半導體基板。
  9. 如申請專利範圍第5項之異質接合雙極性電晶體，其中，該射極層係以AlyGa1-yAs或InGaP為主成分之半導體構成。
  10. 如申請專利範圍第6項之異質接合雙極性電晶體，其中，該射極層係以AlyGa1-yAs或InGaP為主成分之半導體構成。
  11. 如申請專利範圍第2或3項之異質接合雙極性電晶體，其中，該第1基極層及該第2基極層之至少一方之載子濃度係顯示從該射極層側朝向該集極層側變小之分布。
  12. 如申請專利範圍第4項之異質接合雙極性電晶體，其中，該第1基極層之Sb組性係顯示從該射極層側朝向該集極層側變大之分布。
  13. 一種電力增幅器模組，係使用申請專利範圍第1至12項中任一項之異質接合雙極性電晶體。
TW103110274A 2013-03-19 2014-03-19 異質接合雙極性電晶體 TWI517381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013056259 2013-03-19

Publications (2)

Publication Number Publication Date
TW201501292A TW201501292A (zh) 2015-01-01
TWI517381B true TWI517381B (zh) 2016-01-11

Family

ID=51579886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110274A TWI517381B (zh) 2013-03-19 2014-03-19 異質接合雙極性電晶體

Country Status (5)

Country Link
US (1) US9397204B2 (zh)
JP (1) JP6233724B2 (zh)
CN (1) CN105051873B (zh)
TW (1) TWI517381B (zh)
WO (1) WO2014148194A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579138B (zh) * 2015-07-09 2017-04-21 國立臺灣師範大學 強化異質材料接合之結構與方法
JP2018101652A (ja) 2016-12-19 2018-06-28 株式会社村田製作所 バイポーラトランジスタ及びその製造方法
JP2018137259A (ja) * 2017-02-20 2018-08-30 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
US10134881B1 (en) * 2017-05-18 2018-11-20 Qualcomm Incorporated Quantum well thermal sensing for power amplifier
JP2021052150A (ja) * 2019-09-26 2021-04-01 株式会社村田製作所 パワーアンプ単位セル及びパワーアンプモジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920838B2 (ja) * 1990-08-22 1999-07-19 富士通株式会社 半導体装置
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JP3314183B2 (ja) * 1992-05-20 2002-08-12 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
JPH0669222A (ja) * 1992-08-17 1994-03-11 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH10256154A (ja) * 1997-03-06 1998-09-25 Mitsubishi Electric Corp 半導体ヘテロ構造およびその製造方法並びに半導体装置
WO2002043155A2 (en) 2000-11-27 2002-05-30 Kopin Corporation Bipolar transistor with lattice matched base layer
US6847060B2 (en) 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
JP2002246695A (ja) * 2001-02-13 2002-08-30 Canon Inc 多孔質基板を用いた半導体デバイスの作製法及び半導体デバイス
WO2003009339A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt
JP2003297849A (ja) 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2005522883A (ja) 2002-04-05 2005-07-28 コピン・コーポレーシヨン 傾斜ベース層をもつバイポーラトランジスター
JP2004172582A (ja) 2002-10-30 2004-06-17 Sharp Corp ヘテロ接合バイポーラトランジスタ
WO2004093199A1 (ja) * 2003-04-15 2004-10-28 Matsushita Electric Industrial Co., Ltd. バリスティック半導体素子
JP2005012170A (ja) * 2003-05-28 2005-01-13 Toshiba Corp 半導体装置
TWM253058U (en) * 2003-09-05 2004-12-11 Visual Photonics Epitaxy Co Lt Heterogeneous junction dipole transistor structure for adjusting on voltage of base and emitter
JP4977313B2 (ja) * 2004-01-19 2012-07-18 ルネサスエレクトロニクス株式会社 ヘテロ接合バイポーラトランジスタ
JP2006185990A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 半導体装置およびその製造方法ならびに電子装置
JP2007036138A (ja) * 2005-07-29 2007-02-08 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及び電力増幅器
CN102449785A (zh) 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法

Also Published As

Publication number Publication date
TW201501292A (zh) 2015-01-01
WO2014148194A1 (ja) 2014-09-25
JPWO2014148194A1 (ja) 2017-02-16
CN105051873B (zh) 2017-06-13
US9397204B2 (en) 2016-07-19
JP6233724B2 (ja) 2017-11-22
CN105051873A (zh) 2015-11-11
US20160005841A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
JP5140347B2 (ja) バイポーラトランジスタ及びその製造方法
TWI517381B (zh) 異質接合雙極性電晶體
JP2010045364A (ja) トランジスタ
TWI647838B (zh) 異質接合雙極性電晶體
US5331186A (en) Heterojunction bipolar transistor with base electrode having Schottky barrier contact to the emitter
TWI604530B (zh) Heterojunction Bipolar Transistors and Power Amplifier Modules
US9627503B2 (en) Bipolar transistor, semiconductor device, and bipolar transistor manufacturing method
CN102439696A (zh) 半导体基板及其制造方法、电子器件及其制造方法
JP2016171172A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
KR100283199B1 (ko) 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치
JP2003142492A (ja) ３−５族化合物半導体および半導体装置
JP2013021024A (ja) トランジスタ素子
JP2010263087A (ja) トランジスタ
KR102074320B1 (ko) 헤테로 접합 바이폴라 트랜지스터
US20080237643A1 (en) Transistor
JP2008004807A (ja) ヘテロ接合バイポーラトランジスタ
EP1553618A1 (en) Production method for thin-film crystal wafer, semiconductor device using it and production method therefor
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
US11798995B2 (en) Hetero-junction bipolar transistor and method for manufacturing the same
JP2003133561A (ja) ３−５族化合物半導体および半導体装置
JP3857609B2 (ja) 化合物半導体装置の製造方法
JP5946136B2 (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
WO2025262743A1 (ja) ヘテロ接合バイポーラトランジスタ
JP2001044213A (ja) ヘテロバイポーラトランジスタ用エピタキシャルウエハ
JP2003347307A (ja) 半導体装置