[go: up one dir, main page]

TWI469341B - 碳化矽溝槽式蕭基能障元件 - Google Patents

碳化矽溝槽式蕭基能障元件 Download PDF

Info

Publication number
TWI469341B
TWI469341B TW101148717A TW101148717A TWI469341B TW I469341 B TWI469341 B TW I469341B TW 101148717 A TW101148717 A TW 101148717A TW 101148717 A TW101148717 A TW 101148717A TW I469341 B TWI469341 B TW I469341B
Authority
TW
Taiwan
Prior art keywords
trenches
region
trench
barrier element
carbide semiconductor
Prior art date
Application number
TW101148717A
Other languages
English (en)
Other versions
TW201426997A (zh
Inventor
Cheng Tyng Yen
Young Shying Chen
Chien Chung Hung
Chwan Ying Lee
Chiao Shun Chuang
kai-yu Chen
Cheng Chin Huang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101148717A priority Critical patent/TWI469341B/zh
Priority to US13/727,432 priority patent/US8766279B1/en
Publication of TW201426997A publication Critical patent/TW201426997A/zh
Application granted granted Critical
Publication of TWI469341B publication Critical patent/TWI469341B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

碳化矽溝槽式蕭基能障元件
本發明係關於一碳化矽溝槽式蕭基能障元件，特別是一種使終結區域中的溝槽深度小於單元區域中的溝槽深度以進行邊緣終結(edge termination)的蕭基二極體元件。
蕭基能障二極體(Schottky barrier diode)係以電子作為帶電載子之單極性元件，其特性為：施加低的順向偏壓即可獲得大的順向電流及快速的反向回復，但若持續增加反向偏壓，則將產生大的漏電流，此與接觸金屬及半導體所形成的蕭基能障隨反向偏壓增加而降低有關。若欲降低反向之漏電流而使用功函數高的接觸金屬以形成較大的蕭基能障，則會使順向壓降(forward voltage drop)提高，而增加操作時的功率損耗。基於上述之理由，而有溝槽式蕭基能障二極體的提出。溝槽式蕭基能障二極體係藉由於平台區使用低功函數接觸金屬形成低蕭基能障已得到低順向壓降，同時在溝槽結構中形成金屬-氧化物-半導體(MOS)結構或使用高功函數接觸金屬形成高蕭基能障，以在反向偏壓時產生空乏區，夾止平台區，抑制位於低蕭基能障電極處之電場強度，從而大幅降低漏電流。
習知的碳化矽溝槽式蕭基能障元件技術中，必須在元件外側製作邊緣終結(edge termination)結構，以避免元件因電極邊緣所產生的電場集中(field crowding)而提早崩潰(premature breakdown)。一般功率半導體元件常用的邊緣終結結構包括場效應板(field plate)，接面終結延伸(junction termination extension)，保護環(guard ring)等平面結構，其中高壓高功率之碳化矽蕭基能障二極體元件多以接面終結延伸或保護環製作邊緣終結結構。但使用接面終結延伸或保護環等邊緣終結結構時，必須使用離子植入來製作，且碳化矽因其材料特性，必須要進行升溫離子植入，並且在離子植入後進行1600度以上之高溫退火以進行雜質的活化(activation)，製作成本高。而使用在更高壓元件如閘流體(thyristor)的終結結構則以斜面(bevel)為主，然而斜面結構因需要使用大量的基板面積，且斜面切割及研磨時因需要精確控制角度，製程相對困難，加上碳化矽基板價格高昂，因此斜面結構並不適合用於蕭基二極體等面積較小的元件。
因此，本發明旨在提出一碳化矽溝槽式蕭基能障元件結構，其能抑制反向偏壓之漏電流，且終結結構不需使用離子植入，以簡化製程並降低成本。
有鑑於此，在本發明的一方面，一實施例提供一種碳化矽溝槽式蕭基能障元件，其包括：一碳化矽半導體基板，具有上表面及下表面；一第一接觸金屬，形成於該碳化矽半導體基板的下表面，並形成歐姆接觸；一碳化矽半導體飄移層，形成於該碳化矽半導體基板的上表面上，該碳化矽半導體飄移層包括一單元區域及一終結區域，且該終結區域圍繞該單元區域；複數個第一溝槽形成於該單元區域中，其具有第一深度；複數個第二溝槽形成於該終結區域 中，其具有第二深度；該等第一深度大於該等第二深度；複數個平台形成於該等溝槽之間；一絕緣層，形成於該等溝槽的側壁及底部上；以及一第二接觸金屬形成於該絕緣層及該平台上，從該單元區域延伸至該終結區域，其中該第二接觸金屬於該平台之表面形成蕭基接觸。此外，該溝槽式蕭基能障元件可進一步包括一導體結構，其形成於該第二接觸金屬與該絕緣層之間。
在本發明的另一方面，另一實施例提供一種碳化矽溝槽式蕭基能障元件，其包括：一碳化矽半導體基板，具有上表面及下表面；一第一接觸金屬層，形成於該碳化矽半導體基板的下表面，並形成歐姆接觸；一碳化矽半導體飄移層，形成於該碳化矽半導體基板的上表面上，該碳化矽半導體飄移層包括一單元區域及一終結區域，且該終結區域圍繞該單元區域；複數個第一溝槽形成於該單元區域中，其具有第一深度；複數個第二溝槽形成於該終結區域中，其具有第二深度；該等第一深度大於該等第二深度；複數個平台形成於該等溝槽之間；一第二接觸金屬層，形成於相鄰的該等溝槽之間所定義的台面上，並於該平台之表面形成第一蕭基接觸；以及一第三接觸金屬層，形成於該等溝槽的側壁及底部上，並於該等溝槽的側壁及底部表面形成第二蕭基接觸；其中，該第二接觸金屬層的組成材料之功函數低於該第三接觸金屬層的組成材料之功函數。
在上述實施例中，該等第二溝槽的開口面積總和佔據該終結區域面積之比例大於該等第一溝槽的開口面積總和佔據該單元區域面積之比例。
在上述實施例中，該碳化矽半導體飄移層可進一步包括一過渡區域，其形成於該單元區域與該終結區域之間，且複數個第三溝槽形成於該過渡區域中，其具有第三深度；其中，該等第一深度大於該等第三深度，且該等第三深度大於該等第二深度。
為使 貴審查委員能對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明如後。為了說明上的便利和明確，圖式中各構成要素或信號的尺寸，係以誇張或省略或概略的方式表示，並非為其實際的尺寸。
圖1為根據本發明第一實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。如圖1所示，該蕭基能障元件100包含一碳化矽基板110、一第一接觸金屬120、一碳化矽飄移(drift)層130、複數個第一溝槽140、複數個第二溝槽150、複數個平台141及151、一絕緣層160、一導體結構170及一第二接觸金屬180。以下將配合圖1來詳述各個組成單元的具體內容。
該碳化矽基板110用以作為本實施例之碳化矽溝槽式蕭基能障元件100的載體，並藉以進行元件製作的半導體製程。在本實施例中，該碳化矽基板110可以是厚度350μm、摻雜濃度1×1019 cm-3 之4吋N+ 型4H-SiC基板；其中4H是碳化矽的多種晶態(polytypes)之一，H係指其晶格結構屬於六方晶系(hexagonal)，其他常見的碳化矽基板 尚有3C(立方晶系)、6H、15R(菱形晶系)等，本發明並不限制所使用碳化矽基板及磊晶飄移層之晶態。
該碳化矽基板110具有上下兩表面，該第一接觸金屬120於該下表面上形成低阻值的歐姆接觸，並作為該蕭基能障元件100的陰極。該第一接觸金屬120可以是以物理氣相沉積之厚度為200nm的鎳(Ni)金屬，經過30分鐘的950℃退火後，可於該N+ 型4H-碳化矽基板110上形成歐姆接觸，然而本發明並不限制該第一接觸金屬120使用之材料及厚度。另外，該蕭基能障元件100係製作於該碳化矽基板110的上表面。
該碳化矽飄移層130設置於該碳化矽基板110的上表面上，用以形成本發明之溝槽式蕭基能障元件的溝槽製作及元件操作之區域。在本實施例中，該碳化矽飄移層130可以是厚度6μm、摻雜濃度6×1015 cm-3 之N型4H-SiC磊晶層，然而本發明並不限於使用此厚度與摻雜濃度。此外，在本實施例中，亦可以設置一碳化矽緩衝層190於該碳化矽基板110與該碳化矽飄移層130之間，以減少成長磊晶層時所產生的缺陷，例如，微管密度(micropipe density,MPD)或蝕刻缺陷密度(etching pit density,EPD)等。
圖2為根據本發明第一實施例之溝槽式蕭基能障元件的平面布局圖。參考圖1及圖2，該碳化矽飄移層130的表面可分成單元區域131及終結區域132，其中該終結區域132位於該碳化矽蕭基能障元件100之邊緣，並將該單元區域131圍繞於中間。首先，沉積厚度為3μm之二氧化矽(SiO2 )，續以光阻及微影製程定義溝槽區(包含該等第一 溝槽140及該等第二溝槽150)及平台區(包含該等平台141及151)，使用氣體如CF4 /O2 進行活性離子蝕刻(reactive ion etching,RIE)，蝕刻該二氧化矽薄膜層至該碳化矽飄移層130的表面；接著以該二氧化矽薄膜層為蝕刻硬遮罩(hardmask)，使用氣體如SF6 /O2 進行活性離子蝕刻，於該碳化矽飄移層130中蝕刻出溝槽。在上述的活性離子蝕刻中，可調整蝕刻條件，並設計該單元區域131與該終結區域132中之該等第一及第二溝槽140及150適當的溝槽圖型，使該等第二溝槽150的開口面積總和佔據該終結區域132面積之比例，大於該等第一溝槽140的開口面積總和佔據該單元區域131面積之比例；例如，該第二溝槽150較該第一溝槽140有較大的開口面積(open area)，使得蝕刻氣體在進行較大面積圖型的蝕刻時，因消耗較快而產生局部匱乏，導致蝕刻率下降；又例如，在該第一溝槽140設計溝槽圖型之長寬比小於該第二溝槽150之溝槽圖型等，藉由蝕刻之微負載效應(microloading effect)及長寬比效應(aspect ratio dependent etch rate,ARDE)，(例如參考J.Vac.Sci.Technol.A,12(4),p.1962,1994；或J.Micromech.Microeng.20,075022,2010，同樣蝕刻300秒，不同位置不同設計的圖形，最大深度大於5μm，最小深度小於2μm，深度差異可達將近3倍)，在蝕刻完成時，該終結區域132之該等第二溝槽150的深度小於該單元區域131之該等第一溝槽140的深度。在溝槽蝕刻後，以例如氫氟酸(HF)去除該二氧化矽薄膜層後，再以例如爐管濕氧化製程成長50nm的氧化矽，續以例如PECVD沉積200nm的氧化矽。 接著以例如旋轉塗布的方式沉積約1000nm的光阻，再以回蝕刻(etching back)方式，去除該等平台141及151上之氧化矽，並進行光阻灰化後，留下溝槽側壁及底部之氧化矽層，以作為該絕緣層160。隨後進行該導體結構170的製作，例如，沉積2μm的高摻雜濃度之多晶矽，可填滿該等溝槽140及150，再進行化學機械研磨(CMP)至該平台141及151表面而使之露出；該填滿於該等溝槽140及150中的多晶矽即形成該導體結構170。然後進行該第二接觸金屬180的製作，例如，沉積50nm的鈦(Ti)薄膜，再經過10分鐘500℃的退火後，使該鈦薄膜於該平台141及151表面上形成蕭基接觸。之後進行該碳化矽蕭基元件100之陽極的製作，例如，沉積3μm的鋁矽或鋁銅合金，從該單元區域131延伸至該終結區域132，作為如上所述的陽極。最後以晶粒鋸割(die saw)或雷射切割(laser cut)法沿著位於該終結區域132之該等第二溝槽150之處進行切割後，經適當的封裝後即形成本實施例的碳化矽蕭基二極體之離散元件。此外，該等溝槽140及150的平面圖形可以由長條狀、矩形或六角形等所組成，但本發明並不以此為限。
對於高壓元件，例如閘流體(thyristor)，經常直接以機械切割整顆元件形成斜面(bevel)來作為終結區的結構，較常見者為正斜面(positive bevel)。之所以需要正斜面是因為經機械切削後，表面會產生許多缺陷，使得其可承受之最大崩潰電場小於該元件內部可承受之崩潰電場，藉由此類正斜面，可以使PN接面(PN junction)在斜面處所形成的空乏區寬度大於在該元件內部所形成的空乏區寬度，讓同樣 的反向偏壓下，位於斜面表面的電場強度低於該元件內部的電場強度，以避免該元件的邊緣發生提早崩潰(premature breakdown)，例如若製作45度角的斜面，可使斜面表面之電場強度約為該元件內部之70%。然而精確進行斜面切割及研磨的製程困難，且斜面結構需要使用大量的基板面積，對於價格高昂的碳化矽基板而言，並不適合用於製作蕭基二極體等面積較小的元件。在本案中，因碳化矽材料本身的臨界崩潰電場遠大於矽，一般在反向耐壓時都操作在透穿模式(reach through)，亦即在低摻雜濃度的碳化矽飄移層全部形成空乏區，因此藉由在該單元區域131製作深度較深(例如2μm)之第一溝槽140，在該終結區域132製作深度較淺(例如0.7μm)之第二溝槽150，並進行垂直切割，即可使切面表面之電場強度降為元件內部的75%，而達到邊緣終結(edge termination)的作用。因不需要進行離子植入及高溫退火製程，亦不需要進行斜面之製作，而能簡化製程並降低成本。
此外，圖3為根據本發明第二實施例之碳化矽溝槽式蕭基能障元件102的剖面結構圖。圖2亦可為本實施例之溝槽式蕭基能障元件的平面布局。參考圖3及圖2，位於該單元區域131之第一溝槽140具有固定的深度；位於終結區域132之第二溝槽150具有變化的深度，且其中靠近該單元區域131的深度大於遠離該單元區域131的深度，且該等第二溝槽150的最大深度小於該等第一溝槽140之深度。該碳化矽溝槽式蕭基能障元件102的具體實施方法請參考上述的第一實施例，例如使該單元區域131之該等 第一溝槽140具有一固定的開口面積及圖形設計，該等第二溝槽150具有一漸變的開口面積及圖形設計，使該等第二溝槽150的開口面積總和佔據該終結區域132面積之比例，大於該等第一溝槽140的開口面積總和佔據該單元區域131面積之比例；例如，該第二溝槽150較該第一溝槽140有較大的開口面積，且該等第二溝槽150在靠近該單元區域131位置的開口面積小於遠離該單元區域131位置的開口面積。以類似上述第一實施例的製程同時形成該等第一及第二溝槽140及150，則該元件越外側的該等第二溝槽150深度越淺，使反向偏壓時，元件內部在終結區域的電場呈和緩的變化，以增加元件的可靠性。
此外，圖4A及圖4B分別為根據本發明第三實施例之碳化矽溝槽式蕭基能障元件103的剖面圖及平面佈局。請同時參考圖4A及4B，在碳化矽飄移層130層面的單元區域131及終結區域132之間，進一步設置一過渡區域133，以作為該單元區域131與該終結區域132的緩衝區，並於其中形成複數個第三溝槽145；而其餘部分則類同於前述的第一實施例。該等第一溝槽140、該等第二溝槽150及該等第三溝槽145分別具有固定的深度，且該等第一溝槽140之深度大於該等第三溝槽145之深度；該等第三溝槽145之深度又大於該等第二溝槽150之深度。其具體實施方法請參考前述的第一實施例。例如，使該單元區域131之第一溝槽140具有一固定的開口面積及圖形設計，該等第三溝槽145具有另一固定的開口面積及圖形設計，該等第二溝槽150具有又一固定的開口面積及圖形設計，使該 等第三溝槽145的開口面積總和佔據該過渡區域133面積之比例，大於該等第一溝槽140的開口面積總和佔據該單元區域131面積之比例，但小於該等第二溝槽150的開口面積總和佔據該終結區域132面積之比例；例如使該等第二溝槽150的開口面積大於該等第三溝槽145的開口面積；並使該等第三溝槽145的開口面積大於該等第一溝槽140的開口面積。以類似前述第一實施例的製程同時形成該等第一溝槽140、該等第三溝槽145及該等第二溝槽150，則該元件內的溝槽呈現內深外淺的階梯狀變化，使反向偏壓時，元件內部在終結區域的電場呈和緩的變化，以增加元件的可靠性。
圖5為根據本發明第四實施例之溝槽式蕭基能障元件的剖面結構圖。本實施例類似於前述的第一實施例，但省略填入於溝槽中的多晶矽。因此，請參考圖5，該碳化矽飄移層130的表面可分成單元區域131及終結區域132，其中該終結區域132位於該碳化矽蕭基能障元件300之邊緣，並將該單元區域131圍繞於中間。首先，沉積厚度為3μm之二氧化矽(SiO2 )，續以光阻及微影製程定義溝槽區(包含該等第一溝槽140及該等第二溝槽150)及平台區(包含該等平台141及151)，使用氣體如CF4 /O2 進行活性離子蝕刻(RIE)，蝕刻該二氧化矽薄膜層至該碳化矽飄移層130的表面；接著以該二氧化矽薄膜層為蝕刻硬遮罩，使用氣體如SF6 /O2 進行活性離子蝕刻，於該碳化矽飄移層130中蝕刻出溝槽。在上述的活性離子蝕刻中，可設計該單元區域131與該終結區域132中之該等第一及第二溝槽140及 150適當的溝槽圖型，例如，該第二溝槽150較該第一溝槽140有較大的開口面積，使得蝕刻氣體在進行較大面積圖型的蝕刻時，因消耗較快而產生局部匱乏，導致蝕刻率下降；又例如，在該第一溝槽140設計溝槽圖型之長寬比小於該第二溝槽150之溝槽圖型等，藉由蝕刻之微負載效應及長寬比效應(ARDE)使蝕刻完成時，該終結區域132之該等第二溝槽150的深度小於該單元區域131之該等第一溝槽140的深度。在溝槽蝕刻後，以例如氫氟酸(HF)去除該二氧化矽薄膜層後，再以例如爐管濕氧化製程成長50nm的氧化矽，續以例如PECVD沉積200nm的氧化矽。接著以例如旋轉塗布的方式沉積約1000nm的光阻，再以回蝕刻的方式，去除該等平台141及151上之氧化矽，並進行光阻灰化後，留下溝槽側壁及底部之氧化矽層，以作為該絕緣層160。隨後進行該第二接觸金屬180的沉積，例如，沉積50nm的鈦(Ti)薄膜；再經過10分鐘500℃的退火後，使該鈦薄膜於該平台141及151表面上形成蕭基接觸。之後進行該碳化矽蕭基元件300之陽極的製作，例如，沉積3μm的鋁矽或鋁銅合金，從該單元區域131延伸至該終結區域132，作為上述的陽極。上述的鈦金屬與鋁矽或鋁銅合金沉積亦會填滿該等溝槽140及150，而取代第一實施例的多晶矽而形成該導體結構；也就是說，上述的鈦金屬同時形成溝槽結構中的金屬-氧化物-半導體(MOS)結構，以及本蕭基能障元件100的蕭基接觸。最後以晶粒鋸割或雷射切割法沿著位於該終結區域132之該等第二溝槽150之處進行切割後，經適當的封裝後即形成本實施例的碳化矽 蕭基二極體之離散元件。
本發明之碳化矽蕭基能障元件的主要特徵在於，在單元區域及終結區域形成不同深度的溝槽，則此亦可以雙金屬的溝槽式能障(dual-metal trench barrier)結構來實現。圖6為根據本發明第五實施例之溝槽式蕭基能障元件的剖面結構圖，其類似前述第一實施例之配置，但使用雙金屬之溝槽式能障結構。如圖6所示，該碳化矽蕭基能障元件200包含一碳化矽基板210、一第一接觸金屬220、一碳化矽飄移層230、複數個第一溝槽240、複數個第二溝槽250、一第二接觸金屬260、及一第三接觸金屬270，以下將配合圖6來詳述各個組成單元的具體內容。
該碳化矽基板210用以作為本實施例之碳化矽溝槽式蕭基能障元件200的載體，並藉以進行元件製作的半導體製程。在本實施例中，該碳化矽基板210可以是厚度350μm、摻雜濃度1×1019 cm-3 之4吋N+ 型4H-SiC基板；其中4H是碳化矽的多種晶態之一，H係指其晶格結構屬於六方晶系，其他常見的碳化矽基板尚有3C(立方晶系)、6H、15R(菱形晶系)等，本發明並不限制所使用碳化矽基板及磊晶飄移層之晶態。
該碳化矽基板210具有上下兩表面，該第一接觸金屬220於該下表面上形成低阻值的歐姆接觸，並作為該蕭基能障元件200的陰極。該第一接觸金屬220可以是以物理氣相沉積之厚度為200nm的鎳(Ni)金屬，經過30分鐘的950℃退火後，可於該N+ 型4H-碳化矽基板210上形成歐姆接觸，然而本發明並不限制該第一接觸金屬220使用之材 料及厚度。另外，該蕭基能障元件200係製作於該碳化矽基板210的上表面。
該碳化矽飄移層230設置於該碳化矽基板210的上表面上，用以形成本發明之溝槽式蕭基能障元件的溝槽製作及元件操作之區域。在本實施例中，該碳化矽飄移層230可以是厚度6μm、摻雜濃度6×1015 cm-3 之N型4H-SiC磊晶層，然而本發明並不限於使用此厚度與摻雜濃度。此外，在本實施例中，亦可以設置一碳化矽緩衝層290於該碳化矽基板210與該碳化矽飄移層230之間，以減少長磊晶層時所產生的缺陷，例如，微管密度(MPD)或蝕刻缺陷密度(EPD)等。
圖2亦可為本實施例之溝槽式蕭基能障元件的平面布局。參考圖6及圖2，該碳化矽飄移層230的表面可分成單元區域231及終結區域232，其中該終結區域232位於該碳化矽蕭基能障元件200之邊緣，並將該單元區域231圍繞於中間。首先，沉積厚度約100nm之鈦金屬層作為該第二接觸金屬260，續以光阻及微影製程定義溝槽區(包含該等第一溝槽240及該等第二溝槽250)及平台區(包含該等平台241及251)，使用氣體如CO/NH3 進行活性離子蝕刻(RIE)，將鈦金屬層蝕刻至碳化矽飄移層230表面；接著以蝕刻後之第二接觸金屬260為硬遮罩(hardmask)，使用氣體如SF6 /O2 於碳化矽飄移層230中蝕刻出溝槽。在上述的活性離子蝕刻中，可設計該單元區域231與該終結區域232中之該等第一及第二溝槽240及250適當的溝槽圖型，使該等第二溝槽250的開口面積總和佔據該終結區域231面 積之比例，大於該等第一溝槽240的開口面積總和佔據該單元區域231面積之比例；例如，該第二溝槽250較該第一溝槽240有較大的開口面積，使得蝕刻氣體在進行較大面積圖型的蝕刻時，因消耗較快而產生局部匱乏，導致蝕刻率下降；又例如，在該第一溝槽240設計溝槽圖型之長寬比小於該第二溝槽250之溝槽圖型等，藉由蝕刻之微負載效應及長寬比效應(ARDE)，在蝕刻完成時，該終結區域232之該等第二溝槽250的深度小於該單元區域231之該等第一溝槽240的深度。在溝槽蝕刻後，沉積厚度約50nm的鎳(Ni)金屬於該等溝槽240及250之側壁及底部242及252，以作為該第三接觸金屬270。經過500℃及10分鐘的退火後，使該第二接觸金屬260(例如，鈦)於該平台241及251的表面形成第一蕭基接觸；該第三接觸金屬270(例如，鎳)於該等溝槽240及250之側壁及底部242及252形成第二蕭基接觸，其中由於鎳的功函數(work function)大於鈦的功函數，因此該第一蕭基接觸之蕭基能障小於該第二蕭基接觸之蕭基能障，如此該第一蕭基接觸可在順向偏壓時提供較小的順向壓降(forward voltage drop)降低元件之順向功率損耗；該第二蕭基接觸則可在反向偏壓時，夾止平台區，降低反向漏電流。之後進行該碳化矽蕭基元件200之陽極的製作，例如，沉積3μm的鋁矽或鋁銅合金，從該單元區域131延伸至該終結區域132，作為以上所述的陽極。最後以晶粒鋸割(die saw)或雷射切割(laser cut)法沿著位於該終結區域132之該等第二溝槽250之處進行切割後，經適當的封裝後即形成本實施例的碳化矽蕭基二極體之離散 元件。
此外，圖7為根據本發明第六實施例之碳化矽溝槽式蕭基能障元件202的剖面結構圖。圖2亦可為本實施例之溝槽式蕭基能障元件的平面布局。參考圖7及圖2，位於該單元區域231之第一溝槽240具有固定的深度；位於終結區域232之第二溝槽250具有變化的深度，且其中靠近該單元區域231的深度大於遠離該單元區域231的深度，且該等第二溝槽250的最大深度小於該等第一溝槽240之深度。該碳化矽溝槽式蕭基能障元件202的具體實施方法請參考上述的第五實施例，例如使該單元區域231之該等第一溝槽240具有一固定的開口面積及圖形設計，該等第二溝槽250具有一漸變的開口面積及圖形設計，使該等第二溝槽250的開口面積總和佔據該終結區域231面積之比例，大於該等第一溝槽240的開口面積總和佔據該單元區域231面積之比例；例如，該第二溝槽250較該第一溝槽240有較大的開口面積，且該等第二溝槽250在靠近該單元區域231位置的開口面積小於遠離該單元區域231位置的開口面積。以類似上述第五實施例的製程同時形成該等第一及第二溝槽240及250，則該元件越外側的該等第二溝槽250深度越淺，使反向偏壓時，元件內部在終結區域的電場呈和緩的變化，以增加元件的可靠性。
此外，圖8為根據本發明第七實施例之碳化矽溝槽式蕭基能障元件203的剖面圖。圖4B亦可為本實施例之溝槽式蕭基能障元件的平面布局。參考圖8及4B，在碳化矽飄移層230層面的單元區域231及終結區域232之間，進一 步設置一過渡區域233，以作為該單元區域231與該終結區域232的緩衝區，並於其中形成複數個第三溝槽245；而其餘部分則類同於前述的第五實施例。該等第一溝槽240、該等第二溝槽250及該等第三溝槽245分別具有固定的深度，且該等第一溝槽240之深度大於該等第三溝槽245之深度；該等第三溝槽245之深度又大於該等第二溝槽250之深度。其具體實施方法請參考前述的第五實施例。例如，使該單元區域231之第一溝槽240具有一固定的開口面積及圖形設計，該等第三溝槽245具有另一固定的開口面積及圖形設計，該等第二溝槽250具有又一固定的開口面積及圖形設計，使該等第三溝槽245的開口面積總和佔據該過渡區域233面積之比例，大於該等第一溝槽240的開口面積總和佔據該單元區域231面積之比例，但小於該等第二溝槽250的開口面積總和佔據該終結區域231面積之比例；例如使該等第二溝槽250的開口面積大於該等第三溝槽245的開口面積；並使該等第三溝槽245的開口面積大於該等第一溝槽240的開口面積。以類似前述第五實施例的製程同時形成該等第一溝槽240、該等第三溝槽245及該等第二溝槽250，則該元件內的溝槽呈現內深外淺的階梯狀變化，使反向偏壓時，元件內部在終結區域的電場呈和緩的變化，以增加元件的可靠性。
唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施 狀況。
100/102/103/200/202/203/400‧‧‧蕭基能障元件
110/210‧‧‧半導體基板
120/220‧‧‧第一接觸金屬
130/230‧‧‧碳化矽飄移層
131/231‧‧‧單元區域
132/232‧‧‧終結區域
133/233‧‧‧過渡區域
140/240‧‧‧第一溝槽
145/245‧‧‧第三溝槽
150/250‧‧‧第二溝槽
141/151/241/251‧‧‧平台
242/252‧‧‧溝槽側壁及底部
160‧‧‧絕緣層
170‧‧‧導體結構
180/260‧‧‧第二接觸金屬
190/290‧‧‧緩衝層
270‧‧‧第三接觸金屬
圖1為根據本發明第一實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
圖2為根據本發明第一實施例之溝槽式蕭基能障元件的平面布局圖。
圖3為根據本發明第二實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
圖4A為根據本發明第三實施例之碳化矽溝槽式蕭基能障元件的剖面圖。
圖4B為根據本發明第三實施例之碳化矽溝槽式蕭基能障元件的平面佈局圖。
圖5為根據本發明第四實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
圖6為根據本發明第五實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
圖7為根據本發明第六實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
圖8為根據本發明第七實施例之碳化矽溝槽式蕭基能障元件的剖面結構圖。
100‧‧‧蕭基能障元件
110‧‧‧半導體基板
120‧‧‧第一接觸金屬
130‧‧‧碳化矽飄移層
131‧‧‧單元區域
132‧‧‧終結區域
140‧‧‧第一溝槽
150‧‧‧第二溝槽
141/151‧‧‧平台
160‧‧‧絕緣層
170‧‧‧導體結構
180‧‧‧第二接觸金屬
190‧‧‧緩衝層

Claims (13)

  1. 一種碳化矽溝槽式蕭基能障元件，其包括：一碳化矽半導體基板，具有上表面及下表面；一第一接觸金屬，形成於該碳化矽半導體基板的下表面，並形成歐姆接觸；一碳化矽半導體飄移(drift)層，形成於該碳化矽半導體基板的上表面上，該碳化矽半導體飄移層包括一單元(cell)區域及一終結(termination)區域，且該終結區域圍繞該單元區域；複數個第一溝槽形成於該單元區域中，其具有第一深度；複數個第二溝槽形成於該終結區域中，其具有第二深度；該等第一深度大於該等第二深度；複數個平台形成於該等溝槽之間；一絕緣層，形成於該等溝槽的側壁及底部上；一第二接觸金屬形成於該絕緣層及該平台上，從該單元區域延伸至該終結區域，其中該第二接觸金屬於該平台之表面形成蕭基接觸。
  2. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，其中該碳化矽半導體基板包含一高摻雜濃度的N+ 型4H-碳化矽(4H-SiC)基板。
  3. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，其中該碳化矽半導體飄移層包含低摻雜濃度的N- 型4H-碳化矽(4H-SiC)磊晶層。
  4. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，進一步包括：一導體結構，形成於該第二接觸金屬與該絕緣層之間。
  5. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，進一步包括：一緩衝層，形成於該碳化矽半導體基板與該碳化矽半導體飄移層之間，且該緩衝層的組成材料包含N型4H-碳化矽。
  6. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，其中該等第二溝槽的開口面積總和佔據該終結區域面積之比例大於該等第一溝槽的開口面積總和佔據該單元區域面積之比例。
  7. 如申請專利範圍第1項所述之碳化矽溝槽式蕭基能障元件，該碳化矽半導體飄移層進一步包括：一過渡區域，形成於該單元區域與該終結區域之間，且複數個第三溝槽形成於該過渡區域中，其具有第三深度；其中，該等第一深度大於該等第三深度，且該等第三深度大於該等第二深度。
  8. 一種碳化矽溝槽式蕭基能障元件，其包括：一碳化矽半導體基板，具有上表面及下表面；一第一接觸金屬層，形成於該碳化矽半導體基板的下表面，並形成歐姆接觸；一碳化矽半導體飄移層，形成於該碳化矽半導體基板的上表面上，該碳化矽半導體飄移層包括一單元區域及 一終結區域，且該終結區域圍繞該單元區域；複數個第一溝槽形成於該單元區域中，其具有第一深度；複數個第二溝槽形成於該終結區域中，其具有第二深度；該等第一深度大於該等第二深度；複數個平台形成於該等溝槽之間；一第二接觸金屬層，形成於相鄰的該等溝槽之間所定義的台面上，並於該平台之表面形成第一蕭基接觸；以及一第三接觸金屬層，形成於該等溝槽的側壁及底部上，並於該等溝槽的側壁及底部表面形成第二蕭基接觸；其中，該第二接觸金屬層的組成材料之功函數低於該第三接觸金屬層的組成材料之功函數。
  9. 如申請專利範圍第8項所述之碳化矽溝槽式蕭基能障元件，其中該碳化矽半導體基板包含一高摻雜濃度的N+ 型4H-碳化矽(4H-SiC)基板。
  10. 如申請專利範圍第8項所述之碳化矽溝槽式蕭基能障元件，其中該碳化矽半導體飄移層包含低摻雜濃度的N- 型4H-碳化矽(4H-SiC)磊晶層。
  11. 如申請專利範圍第8項所述之碳化矽溝槽式蕭基能障元件，進一步包括：一緩衝層，形成於該碳化矽半導體基板與該碳化矽半導體飄移層之間，且該緩衝層的組成材料包含N型4H-碳化矽。
  12. 如申請專利範圍第8項所述之碳化矽溝槽式蕭基能障元件，其中該等第二溝槽的開口面積總和佔據該終結區域面積之比例大於該等第一溝槽的開口面積總和佔據該單元區域面積之比例。
  13. 如申請專利範圍第8項所述之碳化矽溝槽式蕭基能障元件，該碳化矽半導體飄移層進一步包括：一過渡區域，形成於該單元區域與該終結區域之間，且複數個第三溝槽形成於該過渡區域中，其具有第三深度；其中，該等第一深度大於該等第三深度，且該等第三深度大於該等第二深度。
TW101148717A 2012-12-20 2012-12-20 碳化矽溝槽式蕭基能障元件 TWI469341B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101148717A TWI469341B (zh) 2012-12-20 2012-12-20 碳化矽溝槽式蕭基能障元件
US13/727,432 US8766279B1 (en) 2012-12-20 2012-12-26 SiC-based trench-type schottky device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101148717A TWI469341B (zh) 2012-12-20 2012-12-20 碳化矽溝槽式蕭基能障元件

Publications (2)

Publication Number Publication Date
TW201426997A TW201426997A (zh) 2014-07-01
TWI469341B true TWI469341B (zh) 2015-01-11

Family

ID=50973644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148717A TWI469341B (zh) 2012-12-20 2012-12-20 碳化矽溝槽式蕭基能障元件

Country Status (2)

Country Link
US (1) US8766279B1 (zh)
TW (1) TWI469341B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011087591A1 (de) * 2011-12-01 2013-06-06 Robert Bosch Gmbh Hochspannungs-Trench-Junction-Barrier-Schottkydiode
TWI546970B (zh) 2014-05-13 2016-08-21 帥群微電子股份有限公司 半導體元件的終端結構及其製造方法
US10431699B2 (en) * 2015-03-06 2019-10-01 Semiconductor Components Industries, Llc Trench semiconductor device having multiple active trench depths and method
ITUB20153251A1 (it) * 2015-08-27 2017-02-27 St Microelectronics Srl Dispositivo a commutazione a semiconduttore ad ampia banda proibita con vasta area di giunzione schottky e relativo processo di fabbricazione
CN106611776A (zh) * 2015-10-22 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅肖特基二极管结构
CN106611798A (zh) * 2015-10-26 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅半导体肖特基二极管结构
US10541205B1 (en) * 2017-02-14 2020-01-21 Intel Corporation Manufacture of interconnects for integration of multiple integrated circuits
JP7147141B2 (ja) * 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
US10388801B1 (en) * 2018-01-30 2019-08-20 Semiconductor Components Industries, Llc Trench semiconductor device having shaped gate dielectric and gate electrode structures and method
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
IT201900007217A1 (it) * 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso
CN110098264A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种结型势垒肖特基二极管
CN110098263A (zh) * 2019-05-29 2019-08-06 西安电子科技大学 一种槽型结型势垒肖特基二极管
CN110212022A (zh) * 2019-05-29 2019-09-06 西安电子科技大学 一种沟槽结构结势垒肖特基二极管
CN110212023B (zh) * 2019-05-29 2020-10-09 西安电子科技大学 一种能够减小反向漏电流的结型势垒肖特基二极管
CN110197853A (zh) * 2019-05-29 2019-09-03 西安电子科技大学 一种结势垒肖特基二极管
CN112993024A (zh) * 2019-12-02 2021-06-18 三垦电气株式会社 半导体装置及其形成方法
US11677023B2 (en) * 2021-05-04 2023-06-13 Infineon Technologies Austria Ag Semiconductor device
CN113964209A (zh) * 2021-08-30 2022-01-21 瑶芯微电子科技(上海)有限公司 一种SiC肖特基功率二极管及其制备方法
CN113851544B (zh) * 2021-09-23 2022-06-10 先之科半导体科技(东莞)有限公司 一种降低正向开启电压的肖特基二极管
CN113990549B (zh) * 2021-10-09 2023-08-08 西安电子科技大学 具有减薄P型区的分布电极PiN型β辐照电池及制备方法
US20230352600A1 (en) * 2022-04-29 2023-11-02 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gallium Oxide Planar MOS-Schottky Rectifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
US20100327288A1 (en) * 2009-06-26 2010-12-30 Pfc Device Corporation Trench schottky diode and method for manufacturing the same
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp ＳｉＣ半導体装置とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5612232A (en) * 1996-03-29 1997-03-18 Motorola Method of fabricating semiconductor devices and the devices
US6362495B1 (en) 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6562706B1 (en) 2001-12-03 2003-05-13 Industrial Technology Research Institute Structure and manufacturing method of SiC dual metal trench Schottky diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7754550B2 (en) 2003-07-10 2010-07-13 International Rectifier Corporation Process for forming thick oxides on Si or SiC for semiconductor devices
US7973381B2 (en) 2003-09-08 2011-07-05 International Rectifier Corporation Thick field oxide termination for trench schottky device
JP5133548B2 (ja) 2006-09-29 2013-01-30 富士フイルム株式会社 レーザアニール方法およびそれを用いたレーザアニール装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
US20060043480A1 (en) * 2004-09-01 2006-03-02 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the same
US20100327288A1 (en) * 2009-06-26 2010-12-30 Pfc Device Corporation Trench schottky diode and method for manufacturing the same
JP2011114028A (ja) * 2009-11-24 2011-06-09 Toyota Motor Corp ＳｉＣ半導体装置とその製造方法

Also Published As

Publication number Publication date
TW201426997A (zh) 2014-07-01
US8766279B1 (en) 2014-07-01
US20140175457A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
TWI469341B (zh) 碳化矽溝槽式蕭基能障元件
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
JP5395309B2 (ja) 半導体装置およびその製造方法
CN108807168B (zh) 功率整流器件
CN107331616A (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN102916055B (zh) 一种沟槽肖特基势垒二极管及其制造方法
CN103299425A (zh) 半导体装置的制造方法
TWI521693B (zh) 蕭基能障二極體及其製造方法
TW201735364A (zh) 鰭式場效電晶體及其製造方法
TWI470802B (zh) 溝槽式金氧半導體電晶體元件及其製造方法
WO2017152443A1 (zh) 一种半导体元胞结构和功率半导体器件
JP5715461B2 (ja) 半導体装置の製造方法
CN105931950A (zh) 一种碳化硅高压mps二极管的制造方法
KR20180044110A (ko) 실리콘 카바이드 트렌치 쇼트키 배리어 다이오드의 제조방법
JP5772177B2 (ja) 半導体装置の製造方法
JP5377548B2 (ja) 半導体整流装置
CN107342226A (zh) 超小单元尺寸纵向超结半导体器件的制造方法
JP5140998B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
Lee et al. A novel 4H-SiC Trench MOS Barrier Schottky rectifier fabricated by a two-mask process
CN106611798A (zh) 一种n型碳化硅半导体肖特基二极管结构
JP6044203B2 (ja) 半導体装置の製造方法
TWI484629B (zh) 溝渠式ｍｏｓ整流器及其製造方法
CN118866987A (zh) 一种沟槽型碳化硅二极管器件及其制备方法
CN118435360A (zh) 结势垒肖特基二极管及其制造方法
JP2012156444A (ja) 炭化珪素半導体装置およびその製造方法