TWI521693B - 蕭基能障二極體及其製造方法 - Google Patents

Description

蕭基能障二極體及其製造方法

本發明是有關於一種二極體及其製造方法，且特別是有關於一種溝槽式蕭基能障二極體及其製造方法。

蕭基能障二極體(Schottky barrier diode)係為一以電子作為帶電載子之單極性元件，其特性為：施加低的順向偏壓即可獲得大的順向電流及快速的反向回復，但若持續增加反向偏壓，則將產生大的漏電流。且反向偏壓越高產生的漏電流越大，此現象與接觸金屬及半導體所形成的蕭基能障(Schottky barrier)隨反向偏壓增加而降低有關。若欲降低反向之漏電流而使用功函數(work function)高的接觸金屬以形成較大的蕭基能障，則會使順向壓降(forward voltage drop)提高，而增加操作時的功率損耗。基於上述之理由，而有溝槽式蕭基能障二極體的提出。溝槽式蕭基能障二極體主要有兩種，一種是溝槽式雙金屬蕭基能障二極體(Trench Schottky controlled barrier Schottky，TSBS)，另一種是溝槽式金氧半蕭基能障二極體(Trench MOS controlled barrier Schottky，TMBS)。其共同特點為在平台區(mesa)使用低功函數(work function)之接觸金屬形成低蕭基能障(Schottky barrier)以得到低的順向壓降，而在溝槽處使用不同的方式來抑制漏電流。

第1圖為溝槽式雙金屬蕭基能障二極體(TSBS)之簡 示圖。其結構為在半導體基材10形成溝槽101，其中平台區103使用低功函數之接觸金屬12以形成低蕭基能障，在溝槽101中則使用高功函數之接觸金屬14形成高蕭基能障，高能障之蕭基接觸在反向偏壓時可產生較大之空乏區，夾止平台區103，降低位於低蕭基能障電極處之電場強度，從而降低漏電流。一般而言，半導體基材包括了一高濃度摻雜層(做為一陰極區域)和一漂移層(drift layer)(未顯示於第1圖)。其中高濃度摻雜層可均勻地摻雜第一型導電態(如n型)之摻雜物其濃度約1×10¹⁹ cm^-3，漂移層例如是以磊晶方式製作其具有載子濃度約1×10¹⁵ cm^-3~1×10¹⁷ cm^-3。

第2圖為溝槽式金屬氧化物半導體蕭基能障二極體(TMBS)之簡示圖。其結構是在半導體基材20的溝槽201處形成一氧化層22與一金屬層24，平台203使用低功函數之接觸金屬26以形成低蕭基能障。TMBS在溝槽201中的金屬層24、氧化層22和半導體基材20係形成一金屬-氧化物-半導體(MOS金氧半)結構，使溝槽201外之半導體於反向偏壓時產生空乏區，夾止平台區203以降低漏電流。在TMBS中，為使金氧半結構在反向偏壓時能有效產生空乏區而夾止漏電流，必須使用厚度較薄的氧化層22。然而薄氧化層其可耐受的電壓較小，因此在設計額定電壓(voltage rating)較大的元件時，必須適當增加氧化層厚度。當TMBS元件使用的半導體材料為矽時，因為氧化層22的耐壓崩潰強度(breakdown strength)遠大於矽(矽的崩潰強度約為0.3MV/cm，氧化矽約為8~10MV/cm)，因此問題 較不嚴重。然而若想以寬能矽半導體材料如碳化矽(SiC)製作TMBS元件時，則因SiC的崩潰強度與氧化矽相當(SiC的崩潰強度約為3MV/cm)，且其結構中氧化矽所承受的電場又大於碳化矽，而影響SiC TMBS元件的可靠度。若為增加SiC TMBS元件的可靠度而大幅增加氧化層厚度，則其在反向偏壓下產生空乏區的效率下降，可能無法有效地夾止平台區而產生可觀的漏電流。

至於第1圖所示TSBS，雖然沒有氧化層崩潰之顧慮，但是溝槽中所使用的高能障蕭基接觸，因溝槽底部產生的電場聚集效應(electric field crowding)以及因映像力(image force)所造成的能障降低(barrier lowering)現象，使得TSBS在大的反向偏壓下對抑制漏電流的效果不如TMBS。因此目前使用於額定電壓600V以上的碳化矽蕭基二極體所使用的結構都以所謂的接面能障蕭基元件(Junction Barrier Schottky，JBS)為主。JBS是在n型的碳化矽磊晶表面上以鋁(aluminum)為摻質，摻雜形成間隔的P+區域，藉由PN Junction在反向偏壓時所產生的空乏區來夾止漏電流。然而碳化矽在摻雜高濃度的P+時，通常需要高溫離子植入(400~700℃)且使用高植入能量與劑量，因此無法以光阻為遮罩，而必須使用其他的硬遮罩；植入後還需要進行超高溫回火(1600~1800℃)而提高製造成本。

本揭露係有關於一種蕭基能障二極體(Schottky barrier diode)及其製造方法，可良好夾止反向漏電流和提高元件可靠度。

本揭露係提出一種蕭基能障二極體之製造方法，包括步驟如下。首先提供具有相對之第一表面和第二表面之一半導體基材；形成複數個溝槽(trenches)於半導體基材之第一表面，每溝槽具有一側壁和一第一底面，第一底面具有一第一深度。之後，形成一絕緣材料於第一表面上和各溝槽之側壁和第一底面，其中絕緣材料在各溝槽之側壁具有一第一厚度。圖案化(如蝕刻)第一表面上與各溝槽側壁之絕緣材料，以移除第一表面上之絕緣材料並在各溝槽中形成一第二底面，第二底面具有一第二深度，該第二深度小於該第一深度，其中各溝槽之側壁之絕緣材料被蝕刻的厚度為一第二厚度，第二厚度小於第一厚度。之後，形成一接觸金屬層(Schottky metal)至少於相鄰兩溝槽之間的第一表面上。

本揭露係提出一種蕭基能障二極體，包括一半導體基材、一絕緣層和一接觸金屬層。半導體基材，具有相對之第一表面和第二表面，包括複數個溝槽形成於第一表面。絕緣層形成於各溝槽之側壁與底面，且絕緣層包括第一部份(first portion)和第二部份(second portion)，第一部份係自第一表面向下延伸，第二部份則位於第一部份之下方，且第二部份之厚度大於第一部份之厚度。接觸金屬層形成於相鄰兩溝槽之間的第一表面上，其中接觸金屬層係與半導體基材形成一蕭基能障。

為讓此揭露之上述內容能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：

實施例係提出蕭基能障二極體及其製造方法，係於溝槽側壁之上半部形成厚度較薄之絕緣層，有效抑制反向漏電流，並於溝槽側壁之下半部及底部形成較厚之絕緣層，提高元件之可靠度。以下係參照所附圖式詳細敘述本發明之實施例。需注意的是，實施例所提出的細部結構與製造方法僅為舉例說明之用，並非對此揭露內容欲保護之範圍做限縮。且圖式係已簡化以利清楚說明實施例之內容，圖式上的尺寸比例並非按照實際產品等比例繪製，因此並非作為限縮此揭露內容保護範圍之用。

請參照第3A-3M圖，其為本揭露一實施例之蕭基能障二極體製造方法之示意圖。首先，如第3A圖所示，提供一半導體基材30，並經過表面清洗與預處理等步驟。半導體基材30具有相對之一第一表面301和一第二表面302。一實施例中，半導體基材30例如是碳化矽(4H-SiC)，其包含高摻雜濃度之n型碳化矽基板(n+substrate)，以及形成於基板上之低摻雜濃度n型碳化矽磊晶耐壓層(n-drift layer)。使用適合之金屬例如是鎳(Nickel)可於基板底部形成良好之歐姆接觸(Ohmic contact)。半導體基材30也可以是其它寬能隙半導體材料，例如是氮化鎵(GaN)。

如第3B圖所示，形成一遮罩層31於半導體基材30 之第一表面301上。接著如第3C圖所示，於遮罩層31處定義出後續製作溝槽所需之孔洞31a而形成圖案化遮罩31’，孔洞31a係暴露出半導體基材30之第一表面301。實施例中，例如是沉積一氧化物作為遮罩層31，之後蝕刻氧化物形成孔洞31a。

如第3D圖所示，根據圖案化遮罩31’對半導體基材30進行蝕刻，以形成溝槽(trench)30a。溝槽30a係自半導體基材30之第一表面301向下延伸，且具有側壁30w和一第一底面30b，其中第一底面30b具有一第一深度d1。實施例之溝槽30a例如是，但不限制地，第一底面30b呈現圓弧狀。之後，如第3E圖所示，移除圖案化遮罩31’。

接著，如第3F圖所示，形成一絕緣材料32於半導體基材30之第一表面301上和溝槽30a表面上(包括側壁30w和第一底面30b)其中絕緣材料32在每一溝槽30a之側壁30w處具有一第一厚度t1。一實施例中，絕緣材料32的形成可以是先以高溫爐管之熱氧化製程成長氧化矽(例如成長0.1μm)，再以化學氣相沈積形成共形的氧化矽(conformal CVD oxide，例如沉積0.1μm)。當然本揭露並不以此為限，也可以直接以高溫爐管或化學氣相沈積成長/沉積一較厚的氧化矽32(例如成長/沉積0.2μm)，或是高溫爐管成長一定厚度之氧化矽後搭配沉積其他絕緣材料(例如氮化矽或氧化鋁等)，或先沉積一定厚度的其他絕緣材料(例如氮化矽或氧化鋁等)，再沉積氧化矽等方式皆可應用。

之後，圖案化(如蝕刻)每一溝槽之側壁之絕緣材料 32，以在每一溝槽中形成一第二底面30c(見後續第3K圖)，第二底面30c具有一第二深度d2，第二深度d2小於第一深度d1，其中每一溝槽之側壁之絕緣材料被蝕刻的厚度為一第二厚度t2，第二厚度t2小於第一厚度t1。其相關實施步驟例如是，但不限制地，說明如下。

如第3G圖所示，形成一光阻33於絕緣材料32上，例如是以旋轉塗佈(spin-coating)方式形成。再例如利用回蝕(etching back)方式去除部份的光阻33，以暴露出第一表面301上之絕緣材料32及暴露出溝槽30a之側壁30w上絕緣材料32之上部(upper portion)321，如第3H圖所示，其中光阻33亦可使用其他可達成類似功效的材料及塗佈方式取代，例如旋塗式玻璃(spin-on glass，SOG)或抗反射材料(ARC anti-reflection coating)等。

接著，移除部份的絕緣材料32之上部321，以形成一絕緣層之第一部份351。實施例中，如第3I圖所示，以非等向性蝕刻(anisotropic)移除第一表面301上之絕緣材料32的一部份使其減薄；再如第3J圖所示，以等向性蝕刻(isotropic)移除第一表面301上所有剩餘的絕緣材料32，和移除溝槽30a內絕緣材料32之上部321以形成絕緣層35之第一部份351，此時在每一溝槽中形成第二底面30c。

隨後移除溝槽內剩餘之光阻33，以形成絕緣層35之第二部份352，如第3K圖所示。

其中，溝槽30a內之絕緣層35係具有兩種不同厚度， 包括第一部份351和第二部份352的絕緣層35，第一部份351係自第一表面301向下延伸並具有厚度為第一厚度t1與第二厚度t1之差值t1-t2；第二部份352位於第一部份351之下方並具有第二厚度t2(第二厚度t2小於第一厚度t1)。再者，絕緣層35之第一部份351之深度係對應前述之第二深度d2，第二部份352之深度係對應前述之第一深度d1與第二深度d2之差值d1-d2，第二深度d2小於第一深度d1。其中第一深度d1亦可視為溝槽之總深度(total depth)。一實施例中，絕緣層35之第一部份351之深度係小於第二部份352之深度，但本揭露並不以此為限。一實施例中，第一部份351之厚度(t1-t2)，對第二厚度(t2)之比例例如是在0.01~0.9範圍之間；第二深度d2對溝槽之總深度(即d1)之比例例如是在0.01~0.9範圍之間。

接著，形成一接觸金屬層(Schottky metal)至少於相鄰兩溝槽30a之間的第一表面301上，其中接觸金屬層係與半導體基材30形成一蕭基能障。此實施例中，如第3L圖所示，係沈積一接觸金屬層37於半導體基材30之第一表面301上並延伸覆蓋絕緣層35。

接觸金屬層37之應用材料例如是鈦(Ti,Titanium)、鉬(Mo,Molybdenum)、鋁(Al,Aluminum)、鎂(Mg,Magnesium)、鎢(W,Tungsten)、銀(Ag,Silver)、含前述金屬之合金以及其金屬矽化物、或其他具有低功函數(work function)適合之金屬。

之後，此實施例中可於半導體基材30上形成一導電 層38以覆蓋接觸金屬層37和填滿溝槽30a，如第3M圖所示。導電層38之應用材料例如是鋁、含鋁之合金或其他適合做為接墊(pad)之材料。

根據上述製法所得之實施例結構(請參照第3K和3L圖)，其蕭基能障二極體3在溝槽30a側壁的上半部係形成厚度較薄之絕緣層(第一部份351)，可有效抑制反向漏電流，並於在溝槽30a側壁的下半部及底部則形成較厚之絕緣層(第二部份352)，可提高元件之可靠度。

第3M圖中，係以接觸金屬層37形成於半導體基材30之第一表面301上並延伸覆蓋絕緣層35為例做說明。當然，本發明並不限制於如第3M圖所示之結構，亦可視實際應用之蕭基能障二極體的結構要求做相應設計與修飾，其製造方法亦可參照如上述之製程和各步驟實施方式做相應調整與變化。

第4圖係為本揭露另一實施例之蕭基能障二極體之示意圖。實施例中相同或類似元件係沿用相同標號，且內容不再贅述。如第4圖中之蕭基能障二極體3’，接觸金屬層37形成於相鄰兩溝槽30a之間的平台處(mesa)即第一表面301上，導電層38則形成於半導體基材30上和填滿溝槽30a。此時導電層38係與絕緣層35直接接觸。

第5圖係為本揭露再一實施例之蕭基能障二極體之示意圖。實施例中相同或類似元件係沿用相同標號，且內容不再贅述。如第5圖中之蕭基能障二極體3”，係於該些溝槽30a內填充一導電材料39(例如是多晶矽)，接觸金屬 層37則形成於半導體基材30之第一表面301和導電材料39之上方。導電層38則形成於接觸金屬層37上方。

除了上述三種結構，實施例之蕭基能障二極體還可依實際應用做其他類似地修飾與變化，本揭露對此並不多做限制。

以上述方式製作出來的蕭基能障二極體結構具有溝槽側壁上方絕緣層較薄，溝槽側壁下方及底部絕緣層較厚之特徵。側壁上方之較薄絕緣層可在反向時有效產生空乏區以降低漏電流，側壁下方及底部之較厚絕緣層則可以提供良好之耐壓及可靠度。在實際應用時，可更進一步地針對光阻回蝕(PR etching back)及絕緣材料32之非等向性/等向性蝕刻(anisotropic/isotropic)製程，進行符合該應用條件之最佳化，以提升元件性能。

<相關實驗>

本揭露亦對不同蕭基能障二極體結構進行元件特性實驗；但不以實驗之數據為限。第6圖為兩種不同結構之蕭基能障二極體之反向漏電流與反向電壓之關係圖。實驗使用之基材含厚度380μm，摻雜濃度1E19之n型SiC基板，及厚度11μm，摻雜濃度6E15之n型SiC drift layer。所製作之蕭基能障二極體，於基材之上表面形成溝槽，其中平台區寬度2μm。其表面之蕭基接觸(Schottky contact)係沉積100nm鈦(Ti)，經500℃退火後所形成。基材之下表面之歐姆接觸(Ohmic contact)係沉積100nm之鎳(Ni)，經950℃退火後所形成。請同時參照第3K圖。實驗中係 對兩種蕭基能障二極體進行量測，結構(A)之絕緣層35(如氧化層)，其第一部份351(位於溝槽側壁上方)具有厚度0.1μm和深度0.1μm，第二部份352(位於溝槽側壁下方)具有厚度0.2μm和深度1.9μm。結構(B)之絕緣層35(如氧化層)，其第一部份351(位於溝槽側壁上方)具有厚度0.1μm和深度0.5μm，第二部份352(位於溝槽側壁下方)具有厚度0.2μm和深度1.5μm。兩結構具有相同的絕緣層深度。結構(A)的溝槽側壁上方之薄的絕緣層(第一部份)區域比較小(曲線(A))，結構(B)的溝槽側壁上方之薄的絕緣層(第一部份)區域比較大(曲線(B))。根據如第6圖所示之實驗結果，溝槽側壁上方薄的絕緣層區域大(結構(B))，其反向漏電流(曲線(B))明顯改善，且並不影響其崩潰電壓(breakdown voltage)。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧蕭基能障二極體

10、20、30‧‧‧半導體基材

101、201‧‧‧溝槽

103、203‧‧‧平台區

12、26‧‧‧低功函數接觸金屬

24‧‧‧金屬層

14‧‧‧高功函數接觸金屬

3、3’、3”‧‧‧蕭基能障二極體

30a‧‧‧溝槽

30w‧‧‧側壁

30b‧‧‧第一底面

30c‧‧‧第二底面

301‧‧‧第一表面

302‧‧‧第二表面

31‧‧‧遮罩層

31a‧‧‧孔洞

31’‧‧‧圖案化遮罩

32‧‧‧絕緣材料

321‧‧‧絕緣材料之上部

33‧‧‧光阻

35‧‧‧絕緣層

351‧‧‧第一部份

352‧‧‧第二部份

37‧‧‧接觸金屬層

38‧‧‧導電層

39‧‧‧導電材料

t1‧‧‧第一厚度

t2‧‧‧第二厚度

d1‧‧‧第一深度

d2‧‧‧第二深度

第1圖係為溝槽式雙金屬蕭基能障二極體(TSBS)之簡示圖。

第2圖為溝槽式金屬氧化物半導體蕭基能障二極體(TMBS)之簡示圖。

第3A-3M圖為本揭露一實施例之蕭基能障二極體製造方法之示意圖。

第4圖為本揭露另一實施例之蕭基能障二極體之示意圖。

第5圖為本揭露再一實施例之蕭基能障二極體之示意圖。

第6圖為兩種不同結構之蕭基能障二極體之反向漏電流與反向電壓之關係圖。

3‧‧‧蕭基能障二極體

30‧‧‧半導體基材

30a‧‧‧溝槽

35‧‧‧絕緣層

351‧‧‧第一部份

352‧‧‧第二部份

37‧‧‧接觸金屬層

38‧‧‧導電層

Claims (16)

1. 一種蕭基能障二極體之製造方法，包括：提供一半導體基材，該半導體基材具有相對之一第一表面和一第二表面；形成複數個溝槽(trenches)於該半導體基材之該第一表面，每一該些溝槽具有一側壁和一第一底面，該第一底面具有一第一深度；形成一絕緣材料於該第一表面上和每一該些溝槽之該側壁和該第一底面，其中該絕緣材料在每一該些溝槽之該側壁具有一第一厚度；圖案化該第一表面上之該絕緣材料與每一該些溝槽之該側壁之該絕緣材料，以移除該第一表面上之該絕緣材料，並在每一該些溝槽中形成一第二底面，該第二底面具有一第二深度，該第二深度小於該第一深度，其中每一該些溝槽之該側壁之該絕緣材被蝕刻的厚度為一第二厚度，該第二厚度小於該第一厚度；以及形成一接觸金屬層(Schottky metal)至少於相鄰兩該溝槽之間的該第一表面上。
2. 如申請專利範圍第1項所述之製造方法，其中圖案化後的該絕緣材料具有一第一部份與一第二部份；該第一部份係自該第一表面向下延伸，該第一部份之厚度係為該第一厚度與該第二厚度之一差值，該第一部份之深度與該第二深度相同；該第二部份連接於該第一部份之下方，該第二部份具 有該第二厚度，且該第二部份之深度係為該第一深度與該第二深度之差值；其中該第一部份之厚度對該第二部份之厚度的比值介於0.01~0.9之間，該第二部份之深度對該第一深度之比值介於0.01~0.9之間。
3. 如申請專利範圍第2項所述之製造方法，其中圖案化該第一表面上之該絕緣材料與每一該些溝槽之該側壁之該絕緣材料之步驟係包括：形成一光阻於該絕緣材料上；移除部份該光阻，以暴露出該第一表面上之該絕緣材料及該些溝槽之該些側壁上之部分該絕緣材料；移除該些溝槽之該些側壁上之部份該絕緣材料之一上部(upper portion)，以形成該第一部份；以及移除該些溝槽內剩餘之該光阻，以形成該第二部份。
4. 如申請專利範圍第1項所述之製造方法，其中形成該接觸金屬層更包含形成該接觸金屬層於圖案化後的該絕緣材料上。
5. 如申請專利範圍第1項所述之製造方法，其中形成該接觸金屬層之前，更包括形成一導電層填充於該些溝槽內，使該接觸金屬層形成於相鄰兩該溝槽之間的該第一表面上以及該導電層之上。
6. 如申請專利範圍第5項所述之製造方法，更包括形成一第二導電層於該接觸金屬層上方。
7. 如申請專利範圍第1項所述之製造方法，其中形 成該絕緣材料之步驟中係以一熱氧化製程再以一化學氣相沈積形成該絕緣材料。
8. 如申請專利範圍第1項所述之製造方法，其中該半導體基材的材料包括碳化矽(SiC)或氮化鎵(GaN)。
9. 如申請專利範圍第1項所述之製造方法，其中該接觸金屬層的材料包括鈦、鉬、鋁、鎂、鎢或銀、或含前述金屬之合金或其金屬矽化物。
10. 一種蕭基能障二極體(Schottky barrier diode)，包括：一半導體基材，具有相對之一第一表面和一第二表面，包括複數個溝槽(trenches)形成於該第一表面；一絕緣層，形成於每一該些該溝槽之側壁，且該絕緣層包括一第一部份(first portion)和一第二部份(second portion)，該絕緣層之該第一部份係自該第一表面向下延伸，該絕緣層之該第二部份連接於該第一部份之下方，且該第二部份之厚度大於該第一部份之厚度；以及一接觸金屬層(Schottky metal)，至少形成於相鄰兩該溝槽之間的該第一表面上，其中該接觸金屬層係與該半導體基材形成一蕭基能障。
11. 如申請專利範圍第10項所述之蕭基能障二極體，其中該接觸金屬層更包括延伸覆蓋於該絕緣層。
12. 如申請專利範圍第10項所述之蕭基能障二極體，更包括一導電層填充於該些溝槽內，且該接觸金屬層更包括延伸覆蓋於該導電層。
13. 如申請專利範圍第12項所述之蕭基能障二極體，更包括一第二導電層覆蓋於該接觸金屬層上。
14. 如申請專利範圍第10項所述之蕭基能障二極體，其中該絕緣層之該第一部份之厚度對該第二部份之厚度之比值介於0.01~0.9之間，該第二部份之深度對每一該些溝槽之深度之比值介於0.01~0.9之間。
15. 如申請專利範圍第10項所述之蕭基能障二極體，其中該半導體基材的材料包括碳化矽(SiC)或氮化鎵(GaN)。
16. 如申請專利範圍第10項所述之蕭基能障二極體，其中該接觸金屬層的材料包括鈦、鉬、鋁、鎂、鎢或銀、或含前述金屬之合金或其金屬矽化物。