JP2011114028A - ＳｉＣ半導体装置とその製造方法 - Google Patents

Abstract

【課題】 炭化珪素を材料とする半導体基板の終端領域に、内側から外側に向かって滑らかな空乏層を形成することができるＳｉＣ半導体装置を提供する。
【解決手段】 半導体装置１０は、炭化珪素を材料とする半導体基板２５を有している。半導体基板２５は、素子領域１２と、その素子領域の周囲を取囲む終端領域１４を有している。終端領域１４には、素子領域１２の外側を一巡する複数の溝１７，１９，２１，２３が形成される。それら複数の溝の底面は、内周側の溝から外周側の溝に向かって、順に浅くなるように形成されている。それら複数の溝の下方のそれぞれには、その周囲がドリフト層２６によって取囲まれているｐ型領域１６，１８，２０，２２が形成される。
【選択図】図２

Description

本発明は、炭化珪素（ＳｉＣ）を材料とする半導体基板を有するＳｉＣ半導体装置に関する。詳しくは、ＳｉＣ半導体装置の耐圧特性を向上するための技術に関する。

近年、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、パワーダイオード等の大電流を制御する半導体装置が開発されている。この種の半導体装置には、高電圧が印加されるため、半導体装置の高耐圧化が必要となる。特許文献１，２では、半導体装置の高耐圧化を実現するために、素子領域（アクティブ領域）の外周を取囲む終端領域にガードリングを形成することが提案されている。これらの文献に記載の技術では、半導体基板の終端領域に、内周側から外周側に向かって、順に浅くなる複数のガードリングが形成される。これによって、空乏層が素子領域の内側から外側に向かって滑らかに形成され、その結果、電解集中が緩和されて半導体装置の高耐圧化が図られている。

特開平８−７８６６１ 特開２００４−９５６５９

近年、半導体装置の低損失化等を実現するために、炭化珪素（ＳｉＣ）を材料とする半導体基板を備えたＳｉＣ半導体装置の開発が進められている。ＳｉＣ半導体装置においても、高耐圧化が必要とされることから、上記の文献に記載された技術を適用することが望ましい。しかしながら、上記の文献に記載の技術では、シリコン基板（Ｓｉ基板）にイオン注入した不純物や、トレンチ内に埋め込んだ半導体層の不純物を熱拡散させることによってガードリングを形成している。このため、シリコン基板よりも拡散係数の小さい炭化珪素基板では、熱処理を施しても半導体基板に注入された不純物がほとんど拡散しない。従って、上記の文献に記載された方法では、深さの異なる複数のガードリングを有するＳｉＣ半導体装置を製造することができない。

本明細書は上記の課題を解決する。すなわち、本明細書は、炭化珪素を材料とする半導体基板の終端領域に、内側から外側に向かって滑らかに空乏層を形成することができる技術を提供することを目的としている。

本明細書によって開示されるＳｉＣ半導体装置は、炭化珪素を材料とする半導体基板を有する。半導体基板は、素子領域と、その素子領域の周囲を取囲む終端領域を有している。終端領域には、素子領域の外側を一巡する複数の溝が形成されており、それら複数の溝の底面は、内周側の溝から外周側の溝に向かって、順に浅くなるように形成されている。そして、それら複数の溝の下方のそれぞれには、その周囲が第１導電型の第１半導体領域によって囲まれている第２導電型の第２半導体領域が形成されている。

上記の半導体装置では、終端領域の表面に形成された複数の溝の底面が内周側から外周側に向かって順に浅くなっている。このため、各溝の底面に第２導電型の不純物を同一の照射エネルギーで注入して第２半導体領域を形成すると、注入された不純物が熱拡散しなくても、それら第２半導体領域の深さは内周側から外周側に向かって順に浅くなる。その結果、第２半導体領域と第１半導体領域によって形成される空乏層は、内側から外側に向かって滑らかに形成されることとなる。これによって、電界集中が緩和され、高耐圧化を図ることができる。

上記のＳｉＣ半導体装置は、複数の溝の幅が、内周側の溝から外周側の溝に向かって、順に狭くなるように形成されていてもよい。半導体基板にエッチングによって溝を形成すると、溝の幅に応じて溝の深さが異なる。すなわち、溝の幅が広いと溝の深さが深くなり、溝の幅が狭いと溝の深さが浅くなる。したがって、終端領域に形成する複数の溝の幅を内周側から外周側に向かって順に狭くなるようにすると、同一のエッチング工程によってこれら複数の溝を形成することが可能となる。

上記のＳｉＣ半導体装置は、第２半導体領域のそれぞれの不純物濃度が同一であってもよい。上記の構成によれば、第２半導体領域のそれぞれの不純物濃度が変化しないため、同一の不純物注入工程で第２半導体領域を形成することができる。

本明細書によって開示されるＳｉＣ半導体装置は、下記の方法で好適に製造することができる。すなわち、本明細書のＳｉＣ半導体装置の製造方法は、半導体基板上に酸化膜を形成する酸化膜形成工程と、酸化膜形成工程で形成された酸化膜のうち、複数の溝に対応する部分の酸化膜を除去する酸化膜除去工程と、酸化膜除去工程後に、半導体基板の上方から半導体基板に不純物イオンを注入する工程を備えている。そして、酸化膜除去工程では、複数の溝に対応する部分の酸化膜をオーバーエッチングすることで、半導体基板に底面の高さが内周側から外周側に向かって順に浅くなる複数の溝が形成される。

上記のＳｉＣ半導体装置では、複数のガードリングの幅が内周側から外周側に向かって順に狭くされているため、半導体基板上に形成された酸化膜をオーバーエッチングすることで、半導体基板の終端領域に内周側から外周側向かって順に浅くなる複数の溝を形成することができる。したがって、深さの異なる溝を形成するために複数のエッチング工程を行う必要はなく、少ない工程で本明細書のＳｉＣ半導体装置を製造することができる。

実施例に係るＳｉＣ半導体装置の平面図。 図１のII−II断面図。 図１のＳｉＣ半導体装置の終端領域における空乏層の形状を示す模式図。 実施例に係るＳｉＣ半導体装置の製造工程の一例を示す図。

以下に説明する実施例の主要な特徴を最初に整理する。
（特徴１）終端領域には、半導体基板の表面に臨む範囲に第１導電型の第１半導体領域が形成されている。第１半導体領域の表面には、複数の溝が形成されている。各溝の下方に形成される第２半導体領域は、第１半導体領域によって囲まれている。
（特徴２）半導体基板上に形成された酸化膜上にレジスト膜を形成し、そのレジスト膜に複数の溝を形成するためのパターンを形成する。レジスト膜に形成するパターンの幅は、半導体基板の内周側から外周側に向かって狭くなるように形成されている。

以下、本発明の一実施例を、図１〜４を参照して説明する。図１，２に示すように、本実施例の半導体装置１０は、ＳｉＣを材料とする半導体基板２５に形成されている。

図２に示すように、半導体基板２５は、ウェハ基板２４と、ウェハ基板２４上に積層されたドリフト層２６を備えている。ウェハ基板２４は、半導体基板２５の裏面側に配置されている。ウェハ基板２４は、例えば、ｎ型であり、その不純物濃度は１．０×１０^１８ｃｍ^−３〜１．０×１０^２１ｃｍ^−３程度の濃度とされている。ウェハ基板２４には、例えば、ｎ型の４Ｈ−ＳｉＣ基板（不純物濃度；５．０×１０^１８ｃｍ^−３，膜厚３５０μｍ）を用いることができる。

ドリフト層２６は、半導体基板２５の表面側に配置されている。ドリフト層２６は、ｎ型であり、その不純物濃度はウェハ基板２４よりも薄くされている。ドリフト層２６の不純物濃度は、１．０×１０^１５ｃｍ^−３〜５．０×１０^１６ｃｍ^−３程度とすることができる。ドリフト層２６は、例えば、不純物濃度を５．０×１０^１５ｃｍ^−３、膜厚を１３μｍとすることができる。ドリフト層２６は、ウェハ基板２４上にエピタキシャル層を成長させることで形成することができる。

上述した半導体基板２５の裏面（ウェハ基板２４の裏面）の全面には、裏面電極２８が形成されている。裏面電極２８は、ウェハ基板２４とオーミック接触している。裏面電極２８は、例えば、Ｔｉ，Ｍｏ，Ｎｉ（ニッケル），Ｗ（タングステン）等により形成することができる。本実施例では、裏面電極２８をＮｉによって形成している。

半導体基板２５の表面（ドリフト層２６の表面）には絶縁膜３２が形成されている。絶縁膜３２は、例えば、酸化シリコン（ＳｉＯ_２）で形成することができる。絶縁膜３２には開口部３２ａが形成されている。開口部３２ａには、表面電極３０が形成されている。表面電極３０は、ドリフト層２６とショットキー接合するショットキー電極と、そのショットキー電極上に形成された配線電極によって構成されている。ショットキー電極は、例えば、Ｍｏ（モリブデン）もしくはＴｉ（チタン）もしくはＮｉ（ニッケル）によって形成することができる。配線電極は、例えば、Ａｌ（アルミニウム）等で形成することができる。表面電極３０の外周部と絶縁膜３２上には、パッシベーション膜３４が形成されている。パッシベーション膜３４は、例えば、ポリイミドによって形成することができる。

図１に示すように、半導体基板２５には、素子領域１２と、その素子領域１２を取り囲む終端領域１４が形成されている。素子領域１２には、ショットキーバリアダイオードが形成されている。ショットキーバリアダイオードは、裏面電極２８とウェハ基板２４とドリフト層２６と表面電極３０によって構成されている（図２参照）。終端領域１４には、４つのガードリング１６，１８，２０，２２が形成されている。各ガードリング１６，１８，２０，２２は、内周側から外周側に間隔を空けて配置されており、それぞれが素子領域１２を一巡している。

図２に示すように、終端領域１４では、ドリフト層２６の表面に複数の溝１７，１９，２１，２３が形成されている。これらの溝１７，１９，２１，２３の下方には、ｐ型の半導体領域（以下、ｐ型領域という）１６，１８，２０，２２が形成されている。このｐ型領域１６，１８，２０，２２によって、ガードリングが形成されている。

溝１７，１９，２１，２３は、内周側から外周側に向かって間隔を空けて配置されており、それぞれが素子領域１２を一巡している。溝１７，１９，２１，２３の深さは、内周側の溝１７から外周側の溝２３に向かって、順に浅くなるように形成されている。溝１７，１９，２１，２３の深さは、例えば、０．０〜１．０μｍの範囲で適宜設定することができる。また、溝１７，１９，２１，２３の幅は、内周側の溝１７から外周側の溝２３に向かって、順に狭くなるように形成されている。溝１７，１９，２１，２３の幅は、例えば、０．５〜１００μｍの範囲で適宜設定することができる。溝１７，１９，２１，２３の間隔、深さ及び幅は、半導体装置１０に逆方向電圧が印加されたときの空乏層が所望の形状となるように適宜設定することができる。なお、溝１９，２１，２３内には、絶縁膜３２が配置されている。溝１７には、その内周側に表面電極３０（正確には、ショットキー電極）が配置され、その外周側に絶縁膜３２が配置されている。

ｐ型領域１６，１８，２０，２２は、溝１７，１９，２１，２３のそれぞれに対応して形成されている。ｐ型領域１６，１８，２０，２２の周囲は、ドリフト層２６によって囲まれている。ｐ型領域１６，１８，２０，２２も、内周側から外周側に向かって間隔を空けて配置され、それぞれが素子領域１２を一巡している。ｐ型領域１６，１８，２０，２２は、ドリフト層２６にｐ型の不純物イオン（例えば、アルミニウムイオン）を注入することによって形成することができる。各ｐ型領域１６，１８，２０，２２の不純物濃度は同一濃度とされている。ｐ型領域１６，１８，２０，２２の不純物濃度としては、１．０×１０^１７ｃｍ^−３〜１．０×１０^２０ｃｍ^−３程度とすることができる。本実施例では、４．０×１０^１７ｃｍ^−３としている。ｐ型領域１６，１８，２０，２２は、対応する溝１７，１９，２１，２３の底面から同一の深さ範囲に形成されている。溝１７，１９，２１，２３の底面の深さが内周側から外周側に向かって順に浅くなるため、ｐ型領域１６，１８，２０，２２のドリフト層２６の表面からの深さ方向の位置も、内周側から外周側に向かって順に浅くなっている。また、ｐ型領域１６，１８，２０，２２の幅は、対応する溝１７，１９，２１，２３の幅と同一とされている。このため、ｐ型領域１６，１８，２０，２２の幅は、内周側から外周側に向かって順に狭くなっている。ｐ型領域１６，１８，２０，２２の不純物濃度及び深さは、半導体装置１０に逆方向の電圧が印加されたときの空乏層が所望の形状となるように適宜設定することができる。なお、ｐ型領域１６は表面電極３０に接続され、ｐ型領域１８，２０，２２は絶縁膜３２によって表面電極３０から絶縁されている。

上述した半導体装置１０では、表面電極（アノード電極）３０と裏面電極（カソード電極）２８の間に順バイアスが印加される（すなわち、裏面電極２８に印加される電圧より高い電圧が表面電極３０に印加される）と、表面電極３０から裏面電極２８に電流が流れる。一方、表面電極３０と裏面電極２８の間に逆バイアスが印加される（表面電極３０に印加される電圧より高い電圧が裏面電極２８に印加される）と、表面電極３０とドリフト層２６とのショットキー障壁によって、ドリフト層２６から表面電極３０へ向かう電流は流れない。また、逆バイアス時の終端領域１４では、ｐ型領域１６，１８，２０，２２とドリフト層２６とのｐｎ接合によって空乏層３６が形成される。ここで、ｐ型領域１６，１８，２０，２２は、その深さが内周側から外周側に向かって徐々に浅くなる。このため、図３に示すように、空乏層３６の境界は、内周側から外周側に向かって徐々にドリフト層２６の表面に向かうように滑らかに形成される。これによって、電界の集中を防ぐことができ、半導体装置１０の耐圧特性を向上することができる。

次に、上述した半導体装置１０を製造する方法の一例について、図４を参照しながら説明する。まず、図４（ａ）に示すように、４Ｈ−ＳｉＣのｎ型のウェハ基板２４（厚さ３５０μｍ，不純物純度：５．０×１０^１８ｃｍ^−３）を準備し、そのウェハ基板２４上にエピタキシャル成長によってドリフト層２６（不純物濃度５．０×１０^１５ｃｍ^−３、厚さ１３μｍ）を形成する。次いで、図４（ｂ）に示すように、化学蒸着法（ＣＶＤ法）によってドリフト層２６の表面に酸化膜３８（厚さ２．０μｍ）を堆積する。次いで、図４（ｃ）に示すように、スピンコート法等によって酸化膜３８の表面にレジスト膜４０（厚さ２．０μｍ）を形成する。

次いで、図４（ｄ）に示すように、フォトリソグラフィによってレジスト膜４０に溝１７，１９，２１，２３に対応するパターンをパターニングする。これによって、レジスト膜４０に、溝１７，１９，２１，２３に対応する開口部４２，４４，４６，４８が形成される。溝１７，１９，２１，２３の幅が内周側から外周側に向かって順に狭くなっているため、開口部４２，４４，４６，４８の幅も内周側から外周側に向かって順に狭くなっている。

次いで、レジスト膜４０をエッチングマスクとして、反応性イオンエッチング（ＲＩＥ）により、開口部４２，４４，４６，４８に露出している酸化膜３８を除去する。この際、酸化膜３８をオーバーエッチングすることによって、ドリフト層２６の一部も除去する。これによって、図４（ｅ）に示すように、開口部４２，４４，４６，４８に対応する溝１７，１９，２１，２３がドリフト層２６に形成される。ここで、開口部４２，４４，４６，４８の開口幅が異なるため、開口部４２，４４，４６，４８毎に反応性ガスの回り込み量が変化し、エッチングレートも変化する。具体的には、開口部の幅が大きいほどエッチングレートが大きくなるため、エッチングレートは開口部４２から開口部４８に向かって順に小さくなる。従って、開口部４２に対応する溝１７の深さが最も深くなり、以下、開口部４４に対応する溝１９、開口部４６に対応する溝２１、開口部４８に対応する溝２３と、その深さが浅くなる。なお、反応性イオンエッチングには、ＣＨＦ_３あるいはＣＦ_４等からなる反応性ガスを用いることができる。

次いで、図４（ｆ）に示すように、レジスト膜４０を除去し、しかる後、酸化膜３８をマスクとして、ドリフト層２６の全面にアルミニウムイオンを一様に注入する。酸化膜３８が形成されている領域では、酸化膜３８中でアルミニウムイオンが停止し、ドリフト層２６にはアルミニウムイオンが注入されない。一方、酸化膜３８が除去された領域では、ドリフト層２６にアルミニウムイオンが注入される。したがって、ドリフト層２６に形成された溝１７，１９，２１，２３の底部にアルミニウムイオンが注入される。なお、アルミニウムイオンをドリフト層２６に照射するエネルギーは一様であるため、各溝１７，１９，２１，２３の下方に注入されるアルミニウムイオンの深さ方向の位置は同一となる。ただし、溝１７，１９，２１，２３の深さが内周側から外周側に向けて浅くなっているため、アルミニウムイオンが注入された領域も内周側から外周側に向けて浅くなる。次いで、残っている酸化膜３８をウェットエッチングで除去し、１０００℃以上の温度（例えば、１６００℃）で活性化処理を行う。これによって、アルミニウムイオンが注入された領域がｐ型の半導体領域（ｐ型領域１６，１８，２０，２２）となる。アルミニウムイオンが注入された領域の深さが内周側から外周側に向けて浅くなるため、ｐ型領域１６，１８，２０，２２の深さも内周側から外周側に向けて浅くなる。

次いで、図４（ｇ）に示すように、スパッタ装置を用いてウェハ基板２４の裏面にニッケル層を成膜し、そのＮｉ層を８００℃以上の温度（例えば、１０００℃）のアニール処理によりシリサイド化する。これによって、ウェハ基板２４の裏面に裏面電極２８を形成する。次いで、ドリフト層２６の表面全体（溝１７，１９，２１，２３の内部を含む）に絶縁膜３２を形成し、その絶縁膜３２に開口部３２ａを形成する。次いで、その開口部３２ａに露出するドリフト層２６の表面に、真空蒸着装置を用いてショットキー電極（モリブデン）を成膜し、そのショットキー電極上にアルミニウム電極を成膜する。これによって、表面電極３０が形成される。最後に、表面電極３０の外周部と絶縁膜３２の上部にポリイミドからなるパッシベーション膜３４を形成する。

上述したように本実施例の半導体装置１０では、終端領域１４に溝幅の異なる複数の溝１７，１９，２１，２３を形成する。このため、１回のエッチング工程によって、溝深さが異なる複数の溝１７，１９，２１，２３を形成することができる。また、溝深さの異なる複数の溝１７，１９，２１，２３の底面にアルミニウムイオンを注入してｐ型領域１６，１８，２０，２２を形成するため、深さの異なるｐ型領域１６，１８，２０，２２を１回のイオン注入工程で形成することができる。したがって、１回のエッチング工程と１回のイオン注入工程によって、内周側から外周側に向かって順に浅くなるｐ型領域（ガードリング）１６，１８，２０，２２を形成することができる。これによって、工程を増加させることなく、半導体装置１０の耐圧特性を向上することができる。

最後に、上記の実施例の構成と請求項の対応関係を記載しておく。ウェハ基板２４とドリフト層２６が「半導体基板」に対応し、ドリフト層２６が「第１半導体領域」に対応し、ｐ型領域１６，１８，２０，２２が「第２半導体領域」に対応する。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、上述した実施例の半導体装置１０では、素子領域１２にショットキーバリアダイオードが形成されていたが、本願の技術はこのような例に限られない。本願の技術は、ガードリングを備えることができる種々の半導体装置に適用することができ、例えば、素子領域にはＭＯＳＦＥＴ，ＩＧＢＴ等を形成することができる。また、上述した実施例では、溝およびガードリングをそれぞれ４つ備えていたが、溝およびガードリングの数に制限はなく、半導体装置に求められる耐圧特性に応じて適宜変更することができる。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０ 半導体装置、１２ 素子領域、１４ 終端領域、１６，１８，２０，２２ ｐ型領域、１７，１９，２１，２３ 溝、２４ ウェハ基板、２５ 半導体基板、２６ ドリフト層、２８ 裏面電極、３０ 表面電極、３２ 絶縁膜、３２ａ 開口部、３４ パッシベーション膜、３６ 空乏層、３８ 酸化膜、４０ レジスト膜、４２，４４，４６，４８開口部

Claims (4)

1. 炭化珪素を材料とする半導体基板を有するＳｉＣ半導体装置であり、
   半導体基板は、素子領域と、その素子領域の周囲を取囲む終端領域を有しており、
   その終端領域には、素子領域の外側を一巡する複数の溝が形成されており、
   それら複数の溝の底面は、内周側の溝から外周側の溝に向かって、順に浅くなるように形成されており、
   それら複数の溝の下方のそれぞれには、その周囲が第１導電型の第１半導体領域によって囲まれている第２導電型の第２半導体領域が形成されていることを特徴とするＳｉＣ半導体装置。
2. 前記複数の溝の幅は、内周側の溝から外周側の溝に向かって、順に狭くなるように形成されていることを特徴とする請求項１に記載のＳｉＣ半導体装置。
3. 前記第２半導体領域のそれぞれの不純物濃度が同一であることを特徴とする請求項２に記載のＳｉＣ半導体装置。
4. 炭化珪素を材料とする半導体基板を有しており、その半導体基板には、素子領域と、その素子領域の周囲を取囲む終端領域が形成されており、その終端領域には、素子領域の外側を一巡する複数の溝が形成されており、その複数の溝は、その幅が内周側の溝から外周側の溝に向かって順に狭くなると共にその底面が内周側の溝から外周側の溝に向かって順に浅くなるように形成されており、それら複数の溝の下方のそれぞれには、その周囲が第１導電型の第１半導体領域によって囲まれている第２導電型の第２半導体領域が形成されているＳｉＣ半導体装置を製造する製造方法であって、
   半導体基板上に酸化膜を形成する酸化膜形成工程と、
   酸化膜形成工程で形成された酸化膜のうち、前記複数の溝に対応する部分の酸化膜を除去する酸化膜除去工程と、
   酸化膜除去工程後、半導体基板の上方から半導体基板に不純物イオンを注入する工程と、を備えており、
   前記酸化膜除去工程では、前記複数の溝に対応する部分の酸化膜をオーバーエッチングすることで、半導体基板に底面の高さが内周側から外周側に向かって順に浅くなる複数の溝が形成されることを特徴とするＳｉＣ半導体装置の製造方法。

Images