TWI470802B - 溝槽式金氧半導體電晶體元件及其製造方法 - Google Patents

Description

溝槽式金氧半導體電晶體元件及其製造方法

本發明是有關於一種溝槽式金氧半導體電晶體元件及其製造方法。

為了符合低碳排放及提升能源效率之新一代的標準，功率元件在新世代電子產品或是電力系統中所扮演的角色變得愈加的重要。在目前幾個以綠能為訴求主軸的產業中，例如電動/混合電動車(EV/HEV)、電力分配(Distributed Power)與智慧電網系統(Smart Grid)、風力(Wind Power)與太陽能發電(PhotoVoltaic System)等之應用，往往元件耗能及能源轉換的效率成為省能源的主要關鍵。由於寬能隙材料如碳化矽(SiC)擁有高熱導係數，其熱導係數為矽的三倍之多，因而可正常操作在更高溫環境上，故有利於整體散熱模組之小型系統化。此外，SiC擁有高耐壓臨界崩潰電場特性，元件端設計時可採用濃度較濃且厚度較薄的耐壓層，因此元件可擁有較低的電阻特性，這將使其擁有較低的導通損耗，且SiC的天生載子濃度遠低於Si，因而可以擁有較低的漏電流特性，這使得SiC擁有近乎零的快速反向回復時間，而可達成更低的切換損耗。

然而，目前採用SiC之電晶體元件仍有許多問題需克服，包括提高電晶體元件之導通電流、降低功率電晶體元件在崩潰時在閘極氧化層處的電場強度等等。

本發明提供一種溝槽式金氧半導體電晶體元件及其製造方法，其可以解決傳統金氧半導體電晶體元件所存在的問題。

本發明提出一種溝槽式金氧半導體電晶體元件，包括第一型基材、第一型漂移區、第二型深溝槽摻雜區、第二型磊晶區、溝槽式閘極、閘極絕緣層、源極區、汲極電極以及源極電極。第一型基材具有第一表面以及第二表面。第一型漂移區位於第一型基材之第一表面上，其中第一型漂移區中具有至少一深溝槽。第二型深溝槽摻雜區位於深溝槽內。第二型磊晶區位於第一型漂移區上。溝槽式閘極貫穿第二型磊晶區，其中溝槽式閘極之底部與第二型深溝槽摻雜區之底部之間的距離為0.5～3微米。閘極絕緣層位於溝槽式閘極的表面。源極區位於第二型磊晶區中並且位於溝槽式閘極之兩側。汲極電極位於第一型基材之第二表面上。源極電極位於源極區上。

本發明提出一種溝槽式金氧半導體電晶體元件的製造方法，此方法包括提供第一型基材，其具有第一表面以及第二表面，且第一型基材之第一表面上具有第一型漂移區。在第一型漂移區中形成至少一深溝槽。於深溝槽內形成第二型摻雜材料以形成第二型深溝槽摻雜區。於第一型漂移區上形成第二型磊晶區。於第二型磊晶區中形成源極區。於第二型磊晶區中形成溝槽式閘極，包含在溝槽式閘極的表面形成閘極絕緣層。於源極區上形成源極電極以及於第一型基材之第二表面上形成汲極電極。

基於上述，本發明在第一型漂移區中形成第二型深溝槽摻雜區，因此可使得溝槽式閘極之底部與第二型深溝槽摻雜區之底部之間的距離相距0.5～3微米。當電晶體元件在反向耐壓操作時之崩潰點發生在第二型深溝槽摻雜區之底部時，因溝槽式閘極之底部與第二型深溝槽摻雜區之底部之間相距的足夠遠，因而有效地分散電力線分佈藉以降低閘極底部以及轉角處的電場，進而提高元件的可靠度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為了詳細的說明各實施例，以下之第一型以及第二型分別表示半導體型態的N型以及P型，但本發明不以此為限。換言之，在本揭露之各實施例中，第一型以及第二型也可以分別表示半導體型態的P型以及N型。

第一實施例

圖1A至圖1G是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。請參照圖1A，首先提供第一型基材100，其具有第一表面100a以及第二表面100b。在本實施例中，第一型基材100為N+型基材，其厚度大約為350um。另外，第一型基材100例如是摻雜有第一型雜質之半導體基材，所述半導體基材包括碳化矽、矽或是其他半導體材料，較佳的是碳化矽。另外，摻雜於所述半導體基材內之第一型雜質例如是N型雜質(例如是氮原子(Nitrogen)或磷原子(Phosphorus))，且摻雜濃度例如是1E18~1E20 atoms/cm³ 。

另外，在第一型基材100之第一表面100a上具有第一型漂移區102。在本實施例中，第一型漂移區102為N-型漂移區，其厚度大約為5um～30um。另外，第一型漂移區102例如是摻雜有第一型雜質之半導體材料，所述半導體材料包括碳化矽、矽或是其他半導體材料，較佳的是碳化矽。另外，摻雜於所述半導體材料內之第一型雜質例如是N型雜質(例如是氮原子(Nitrogen)或磷原子(Phosphorus))，且摻雜濃度例如是1E14~5E16 atoms/cm³ 。

另外，根據另一實施例，在上述第一型基材100與第一型漂移區102之間可進一步形成緩衝區(未繪示)，所述緩衝區的厚度約為0.5um。此外，此緩衝區為摻雜有第一型雜質之半導體區域，所述第一型雜質例如是N型雜質(例如是氮原子(Nitrogen)或磷原子(Phosphorus))，且摻雜濃度例如是約1E18 atoms/cm³ 。

請參照圖1B，在第一型漂移區102中形成至少一深溝槽104。在此，形成深溝槽104的方式例如採用微影以及蝕刻程序，且深溝槽104的深度約為0.5um~4um。

請參照圖1C，於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106。在本實施例中，第二型深溝槽摻雜區106為P型深溝槽摻雜區。在此實施例中，所述第二型摻雜材料例如是摻雜P型雜質的半導體磊晶材料。所述半導體磊晶材料例如是碳化矽、矽或是其他半導體材料，較佳的是碳化矽。所述P型雜質例如是鋁(Al)或硼(B)，且P型雜質的濃度例如是1E17~1E20 atoms/cm³ 。根據一實施例，於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106的方法可採用選擇性磊晶程序以於深溝槽104內形成第二型摻雜材料。根據另一實施例，於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106是先進行磊晶成長程序以形成第二型摻雜材料，之後再進行平坦化程序以移除部分的第二型摻雜材料，直到第一型漂移區102之表面102a裸露出，即形成第二型深溝槽摻雜區106。所述平坦化程序例如是化學機械研磨程序。在此，於進行選擇性磊晶程序或是進行磊晶成長程序搭配平坦化程序之後，第二型深溝槽摻雜區106之頂表面106a與第一型漂移區104之表面102a可為共平面。

請參照圖1D，於第一型漂移區102以及第二型深溝槽摻雜區106上形成第二型磊晶區108。在本實施例中，第二型磊晶區108為P-型磊晶區。形成第二型磊晶區108的方法例如是進行磊晶程序，且所形成的第二型磊晶區108的厚度約為1~4 um。換言之，第二型磊晶區108的上表面與第一型漂移區102之表面102a之間的距離D1約為1~4 um。另外，第二型磊晶區108為摻雜有第二型雜質之半導體磊晶材料。所述半導體磊晶材料例如是碳化矽、矽或是其他半導體材料，較佳的是碳化矽。所述P型雜質例如是鋁(Al)或硼(B)，且P型雜質的濃度例如1E16~5E18 atoms/cm³ 。

請參照圖1E，於第二型磊晶區108中形成源極區110、112。根據本實施例，所述源極區包括第一型源極區(N+源極區)110以及第二型源極區(P+源極區)112。源極區110、112的形成方法例如是採用離子佈植程序。在本實施例中，第一型源極區(N+源極區)110中的雜質例如是氮(N)或磷(P)，雜質濃度約為1E19~1E21 atoms/cm³ ，且第一型源極區(N+源極區)110的深度約為0.5um。第二型源極區(P+源極區)112的雜質例如是Al，雜質濃度約為1E19~1E20 atoms/cm³ ，且第二型源極區(P+源極區)112的深度約為0.5um。

請參照圖1F，於第二型磊晶區108中形成溝槽式閘極118，並且在溝槽式閘極118的表面形成閘極絕緣層116。形成溝槽式閘極118以及閘極絕緣層116的方法例如是先在第二型磊晶區108中形成溝槽114，所述溝槽114的深度約為1um~5um，且溝槽114之底部與第二型深溝槽摻雜區106之底部之間的距離D3為0.5～3微米。根據一實施例，上述之溝槽114貫穿第二型磊晶區108並且延伸至第一型漂移區102，換言之，溝槽114之底部與第一型漂移區102之表面102a之間的距離D2可為0～1um。之後，在溝槽114的表面形成閘極絕緣層116。閘極絕緣層116例如是氧化矽、氮化矽、氮氧化矽或是其他高介電常數的絕緣材料，且厚度約為500~1000埃。之後，於溝槽114內形成導電材料，例如為複晶材料，並且搭配回蝕或平坦化程序，即可形成溝槽式閘極118。

值得一提的是，由於溝槽114之底部與第二型深溝槽摻雜區106之底部之間的距離D3為0.5～3微米，因此後續所形成的溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間的距離約略為0.5～3微米。

請參照圖1G，於源極區110、112上形成源極電極122且於第一型基材100之第二表面100b上形成汲極電極124。根據本實施例，源極電極122以及汲極電極124包括歐姆接觸層以及金屬層，所述歐姆接觸層包括鎳(Ni)、鈦(Ti)或是其他歐姆接觸材料，所述金屬層包括鋁(Al)、銅(Cu)、金(Au)或是其他的金屬。另外，在源極電極122與源極區110、112之間可進一步設置介電層120，以使源極電極122與溝槽式閘極118電性絕緣。

承上所述，以上述圖1A至圖1G的製造方法所形成的溝槽式金氧半導體電晶體元件如圖1G所示，其包括第一型基材100、第一型漂移區102、第二型深溝槽摻雜區106、第二型磊晶區108、閘極絕緣層116、溝槽式閘極118、源極區110、112、汲極電極124以及源極電極122。第一型基材100具有第一表面100a以及第二表面100b。第一型漂移區102位於第一型基材100之第一表面100a上，其中第一型漂移區102中具有至少一深溝槽104。第二型深溝槽摻雜區106位於深溝槽104內。第二型磊晶區108位於第一型漂移區102上。溝槽式閘極118貫穿第二型磊晶區108，其中溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間的距離為0.5～3微米。閘極絕緣層116位於溝槽式閘極118的表面。源極區110、112位於第二型磊晶區108中並且位於溝槽式閘極118之兩側。汲極電極124位於第一型基材100之第二表面100b上。源極電極122位於源極區110、112上。

承上所述，在本實施例中，因溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間的距離為0.5～3微米。當電晶體元件在反向耐壓操作時，崩潰點是發生在第二型深溝槽摻雜區106之底部，且因溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間相距的足夠遠，因此能有效地分散電力線分佈，藉以降低閘極118底部以及轉角處的電場，進而提高元件的可靠度。

第二實施例

圖2是根據本發明另一實施例之溝槽式金氧半導體電晶體元件的剖面示意圖。請參照圖2，圖2之溝槽式金氧半導體電晶體元件與上述圖1G所示之溝槽式金氧半導體電晶體元件相似，因此相同的元件以相同的符號表示，且不再重複說明。在本實施例中，第二型深溝槽摻雜區106具有頂部寬度w1以及底部寬度w2，且頂部寬度w1大於底部寬度w2。因此本實施例之第二型深溝槽摻雜區106為上寬下窄的梯形結構。另外，要形成具有梯形結構之第二型深溝槽摻雜區106之方法是在上述圖1B之步驟中改變深溝槽之蝕刻製程參數，即可使得形成在第一型漂移區102中的深溝槽104具有上寬下窄的梯形開口結構，換言之，所述深溝槽104具有頂部寬度w1以及底部寬度w2，且頂部寬度w1大於底部寬度w2。

在本實施例中，將第二型深溝槽摻雜區106製作成上寬下窄的的梯形結構，可使得元件能夠在其底部P-N接面處發生崩塌式崩潰(Avalanche Breakdown)。而且在元件導通的時候，能夠分散電子流並供流通更多電流，進而降低元件於開啟時的電阻值(Ron)。

第三實施例

圖3A至圖3E是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。圖3A至圖3E的製造流程與先前圖1A至圖1G的製造流程相似，因此相同的元件以相同的符號表示，且不再重複說明。請參照圖3A，首先根據先前圖1A至圖1B之程序於第一型漂移區102中形成深溝槽104之後，接著進行離子植入程序，以在深溝槽104之底部形成第二型重摻雜區202。在本實施例中，第二型重摻雜區202為P+摻雜區。所述離子植入程序所植入的離子例如是金屬鋁(Al)或硼(B)，第二型重摻雜區202的濃度為1E19~1E20 atoms/cm³ ，且深度為0um~0.5um。在此，第二型重摻雜區202的寬度W4大於深溝槽104的寬度W3。

請參照圖3B，於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106。於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106的方法與先前圖1C所述之方法相同或相似。承上所述，在深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106之後，第二型重摻雜區202是位於第二型深溝槽摻雜區106的底部，且第二型重摻雜區202的寬度W4大於第二型深溝槽摻雜區106的寬度W3。

請參照圖3C，於第一型漂移區102以及第二型深溝槽摻雜區106上形成第二型磊晶區108，並且於第二型磊晶區108中形成源極區110、112。形成第二型磊晶區108以及源極區110、112的方法與上述圖1D以及圖1E相同或相似。請參照圖3D，於第二型磊晶區108中形成溝槽式閘極118，並且在溝槽式閘極118的表面形成閘極絕緣層116。之後，請參照圖3E，於源極區110、112上形成源極電極122且於第一型基材100之第二表面100b上形成汲極電極124。

值得一提的是，由於溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間的距離約略為0.5～3微米，且本實施例更在第二型深溝槽摻雜區106的底部形成第二型重摻雜區202。因此，本實施例之結構可以讓元件發生的崩潰電壓更為下降，並使得元件崩潰發生點於第二型重摻雜區202(P+摻雜區)。如此一來，在溝槽式閘極118處的電場能夠更低，進而獲得更佳的保護功效。

根據另一實施例，上述於第二型深溝槽摻雜區106的底部形成第二型重摻雜區202特徵亦可以與上述圖2之實施例之具有上寬下窄結構的第二型深溝槽摻雜區106組合，以使得溝槽式金氧半導體電晶體元件之第二型深溝槽摻雜區106的底部形成第二型重摻雜區202且第二型深溝槽摻雜區106具有上寬下窄之結構。

第四實施例

圖4A至圖4F是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。圖4A至圖4F的製造流程與先前圖1A至圖1G的製造流程相似，因此相同的元件以相同的符號表示，且不再重複說明。請參照圖4A，首先根據先前圖1A至圖1B之程序於第一型漂移區102中形成深溝槽104之後，接著於深溝槽104的兩側邊形成側邊間隙壁302。上述之側邊間隙壁302例如是氧化矽、氮化矽或是其他的絕緣材料。形成側邊間隙壁302的方法例如是先進行沈積程序並且搭配進行回蝕刻程序(etching back)。

請參照圖4B，利用側邊間隙壁302做為離子植入遮罩以進行離子植入程序，以在深溝槽104之底部形成第二型重摻雜區304。在本實施例中，第二型重摻雜區304為P+摻雜區。所述離子植入程序所植入的離子例如是金屬鋁(Al)或硼(B)，第二型重摻雜區304的濃度為1E19~1E20atoms/cm³ ，且深度為0um~0.5um。值得一提的是，因本實施例之離子植入程序利用側邊間隙壁302做為離子植入遮罩，因此可使得第二型重摻雜區304侷限在較窄的區域。換言之，以本實施例之方法所形成的第二型重摻雜區304的寬度W6可與深溝槽104的寬度W5相當。

請參照圖4C，於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106。於深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106的方法與先前圖1C所述之方法相同或相似。承上所述，在深溝槽104內形成第二型摻雜材料以形成第二型深溝槽摻雜區106之後，於第二型深溝槽摻雜區106的兩側邊更包括側邊間隙壁302，且於第二型深溝槽摻雜區106的底部更包括第二型重摻雜區304。另外，第二型重摻雜區304的寬度W6與第二型深溝槽摻雜區106的寬度W5相當。

請參照圖4D，於第一型漂移區102以及第二型深溝槽摻雜區106上形成第二型磊晶區108，並且於第二型磊晶區108中形成源極區110、112。請參照圖4E，於第二型磊晶區108中形成溝槽式閘極118，並且在溝槽式閘極118的表面形成閘極絕緣層116。之後，請參照圖4F，於源極區110、112上形成源極電極122且於第一型基材100之第二表面100b上形成汲極電極124。

承上所述，由於溝槽式閘極118之底部與第二型深溝槽摻雜區106之底部之間的距離約略為0.5～3微米，且本實施例更利用側邊間隙壁302做為離子植入遮罩，因此可使得第二型重摻雜區304侷限在較窄的區域。這樣夠窄的第二型重摻雜區304既能夠使元件崩塌式崩潰(Avalanche Breakdown)發生在此處，還能使得元件在導通時電流可以較容易向側向流，以降低元件開啟時的電阻值(Ron)。

此外，根據又一實施例，上述於第二型深溝槽摻雜區106的兩側邊形成側邊間隙壁302且於第二型深溝槽摻雜區106的底部形成第二型重摻雜區304特徵亦可以與上述圖2之實施例之具有上寬下窄結構的第二型深溝槽摻雜區106組合，以使得溝槽式金氧半導體電晶體元件之第二型深溝槽摻雜區106的兩側邊具有側邊間隙壁302、於第二型深溝槽摻雜區106的底部具有第二型重摻雜區304且第二型深溝槽摻雜區106具有上寬下窄之結構。

另外，在上述圖4F之結構中，第二型深溝槽摻雜區106的兩側邊包括有側邊間隙壁302之外，於第二型深溝槽摻雜區106的底部還包括第二型重摻雜區304。而在另一實施例中，也可以僅在第二型深溝槽摻雜區106的兩側邊形成側邊間隙壁302，而省略第二型重摻雜區(P+摻雜區) 304的製作。在此實施例中，雖然僅在第二型深溝槽摻雜區106的兩側邊形成有側邊間隙壁302而省略第二型重摻雜區(P+摻雜區) 304的製作，但藉由所述側邊間隙壁302可以隔離元件導通時的電流路徑以及元件反向崩潰時的電流路徑，因而仍可以提高元件的可靠度。

類似地，根據另一實施例，上述於第二型深溝槽摻雜區106的兩側邊形成側邊間隙壁302之特徵亦可以與上述圖2之實施例之具有上寬下窄結構的第二型深溝槽摻雜區106組合，以使得溝槽式金氧半導體電晶體元件之第二型深溝槽摻雜區106的兩側邊具有側邊間隙壁302且第二型深溝槽摻雜區106具有上寬下窄之結構。

在上述第一實施例至第四實施例中，由於第二型深溝槽摻雜區106是利用蝕刻的方式形成深溝槽，因此深溝槽的深度可以自由地控制，因而可以很容易地製作超出溝槽式閘極118底部0.5～3微米(甚至是2um~5um)的深溝槽。如此一來，第二型深溝槽摻雜區106底下所剩餘的第一型漂移區102的厚度相較於溝槽式閘極118底部之第一型漂移區102的剩餘厚度還要來得薄。由功率元件理論可以預測，在第二型深溝槽摻雜區106的第一型漂移區102會較快形成完全空乏區而使得第二型深溝槽摻雜區106底部的P-N接面較快承受耐壓，最終此元件的崩塌式崩潰(Avalanche Breakdown)會容易發生於此處，而避免崩潰點發生在溝槽式閘極118之底部及轉角處。

實例

傳統的金氧半導體場效電晶體元件結構並無深溝槽104的保護，崩潰電壓約為2221V，且發生崩潰處接近溝槽式閘極的底部及轉角處。此時，在閘極底部轉角處的電場已經高達1.1E7 V/cm，遠遠高出閘極絕緣層能夠承受的電場。這表示傳統金氧半導體場效電晶體元件的可靠度非常的不穩定。

實例一的金氧半導體場效電晶體元件結構如圖1G所示，其中P型深溝槽摻雜區106的深度為2um。實例一的元件結構能夠有效地將崩潰點移到P型深溝槽摻雜區106底部的P-N接面處，電力線因此被從溝槽式閘極118的底部引開，此時元件的崩潰電壓降低至2040V。而在這個崩潰電壓點，溝槽式閘極118底部之轉角處的電場可以降低至2.7E6 V/cm，此電場已經比起閘極絕緣層116能夠承受的電場值低。

實例二的金氧半導體場效電晶體元件結構如圖3E所示，其中P型深溝槽摻雜區106的同樣深度為2um。由於實例二的P型深溝槽摻雜區106的底部增加了P+摻雜區202，且因P+摻雜區202濃度較濃，因此在PN接面形成的空乏區相較實例一而言會較窄，使得元件的崩潰電壓點會提早發生。模擬結果為此元件的崩潰電壓為1931V。在這個崩潰電壓點，溝槽式閘極118底部的電場更可降低至1.5E6 V/cm，符合絕緣層可靠度的操作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．第一型基材

102．．．第一型漂移區

102a．．．表面

104．．．深溝槽

106．．．第二型深溝槽摻雜區

106a．．．表面

108．．．第二型磊晶區

110．．．N+源極區

112．．．P+源級區

114．．．溝槽

116．．．閘極絕緣層

118．．．溝槽式閘極

120．．．介電層

122．．．源極電極

124．．．汲極電極

202、304．．．第二型重摻雜區

302．．．側邊間隙壁

D1、D2、D3．．．距離

W1～W6．．．寬度

圖1A至圖1G是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。

圖2是根據本發明另一實施例之溝槽式金氧半導體電晶體元件的剖面示意圖。

圖3A至圖3E是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。

圖4A至圖4F是根據本發明一實施例之溝槽式金氧半導體電晶體元件的製造流程剖面示意圖。

100．．．第一型基材

102．．．第一型漂移區

104．．．深溝槽

106．．．第二型深溝槽摻雜區

108．．．第二型磊晶區

110．．．N+源極區

112．．．P+源級區

114．．．溝槽

116．．．閘極絕緣層

118．．．溝槽式閘極

120．．．介電層

122．．．源極電極

124．．．汲極電極

D1、D2、D3．．．距離

Claims (17)

1. 一種溝槽式金氧半導體電晶體元件，包括：一第一型基材，其具有一第一表面以及一第二表面；一第一型漂移區，位於該第一型基材之該第一表面上，其中該第一型漂移區中具有至少一深溝槽；一第二型深溝槽摻雜區，位於該深溝槽中；一側邊間隙壁，位於該第二型深溝槽摻雜區的兩側邊；一第二型重摻雜區，位於該第二型深溝槽摻雜區的底部，其中該第二型重摻雜區與該第一型漂移區以及該第二型深溝槽摻雜區接觸；一第二型磊晶區，位於該第一型漂移區以及該第二型深溝槽摻雜區上；一溝槽式閘極，貫穿該第二型磊晶區，其中該溝槽式閘極之底部與該第二型深溝槽摻雜區之底部之間的距離為0.5微米~3微米；一閘極絕緣層，位於該溝槽式閘極的表面；一源極區，位於該第二型磊晶區中並且位於該溝槽式閘極之兩側；一汲極電極，位於該第一型基材之該第二表面上；以及一源極電極，位於該源極區上。
2. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該第二型重摻雜區的寬度大於該第二型 深溝槽摻雜區的寬度。
3. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該第二型重摻雜區的寬度與該第二型深溝槽摻雜區的寬度相當。
4. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該第二型深溝槽摻雜區具有一頂部寬度以及一底部寬度，該頂部寬度大於該底部寬度。
5. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該溝槽式閘極貫穿該第二型磊晶區並且延伸至該第一漂移區中。
6. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中：該第一型基材為一N+型基材：該第一型漂移區為一N-型漂移區；該第二型深溝槽摻雜區為一P型深溝槽摻雜區；該第二型磊晶區為一P型磊晶區。
7. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該第二型重摻雜區的深度小於該第二型深溝槽摻雜區的深度。
8. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該第二型重摻雜區的濃度大於該第二型深溝槽摻雜區的濃度。
9. 如申請專利範圍第1項所述之溝槽式金氧半導體電晶體元件，其中該側邊間隙壁並未延伸至該第二型重摻 雜區的側邊，使得該第二型重摻雜區的該側邊與該第一型漂移區接觸。
10. 一種溝槽式金氧半導體電晶體元件的製造方法，包括：提供一第一型基材，其具有一第一表面以及一第二表面，且該第一型基材之該第一表面上具有一第一型漂移區；在該第一型漂移區中形成至少一深溝槽；於該深溝槽的兩側邊形成一側邊間隙壁；進行一離子植入程序，以在該深溝槽之底部形成一第二型重摻雜區；於該深溝槽內形成一第二型摻雜材料，以形成一第二型深溝槽摻雜區，其中該第二型重摻雜區與該第一型漂移區以及該第二型深溝槽摻雜區接觸；於該第一型漂移區以及該第二型深溝槽摻雜區上形成一第二型磊晶區；於該第二型磊晶區中形成一源極區；於該第二型磊晶區中形成一溝槽式閘極，並且在該溝槽式閘極的表面形成一閘極絕緣層；於該源極區上形成一源極電極；以及於該第一型基材之該第二表面上形成一汲極電極。
11. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中該溝槽式閘極之底部與該第二型深溝槽摻雜區之底部之間的距離為0.5微米~3微米。
12. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中該第二型重摻雜區的寬度大於該深溝槽的寬度。
13. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中該第二型重摻雜區的寬度與該深溝槽的寬度相當。
14. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中於該深溝槽內形成該第二型摻雜材料以形成該第二型深溝槽摻雜區的步驟包括：進行一磊晶程序，以形成該第二型摻雜材料；以及進行一平坦化程序，以移除部分的該第二型摻雜材料，直到該第一型漂移區之一表面裸露出。
15. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中於該深溝槽內形成該第二型摻雜材料以形成該第二型深溝槽摻雜區的步驟包括進行一選擇性磊晶程序，以於該深溝槽內形成該第二型摻雜材料。
16. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中形成在該第一型漂移區中的該深溝槽具有一頂部寬度以及一底部寬度，且該頂部寬度大於該底部寬度。
17. 如申請專利範圍第10項所述之溝槽式金氧半導體電晶體元件的製造方法，其中該溝槽式閘極貫穿該第二型磊晶區並且延伸至該第一型漂移區。