[go: up one dir, main page]

CN106876485B - 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 - Google Patents

一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 Download PDF

Info

Publication number
CN106876485B
CN106876485B CN201710128665.4A CN201710128665A CN106876485B CN 106876485 B CN106876485 B CN 106876485B CN 201710128665 A CN201710128665 A CN 201710128665A CN 106876485 B CN106876485 B CN 106876485B
Authority
CN
China
Prior art keywords
layer
trench
gate
source
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710128665.4A
Other languages
English (en)
Other versions
CN106876485A (zh
Inventor
倪炜江
徐妙玲
卢小东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Hefei Co ltd
Original Assignee
Beijing Century Goldray Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Century Goldray Semiconductor Co ltd filed Critical Beijing Century Goldray Semiconductor Co ltd
Priority to CN201710128665.4A priority Critical patent/CN106876485B/zh
Priority to PCT/CN2017/081004 priority patent/WO2018161412A1/zh
Publication of CN106876485A publication Critical patent/CN106876485A/zh
Application granted granted Critical
Publication of CN106876485B publication Critical patent/CN106876485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种集成肖特基二极管的SiC双沟槽型MOSFET器件，该SiC双沟槽型MOSFET器件有源区的原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和栅沟槽的外围的源沟槽；栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。本申请采用源和栅双沟槽结构，并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂，实现对MOS栅的屏蔽，增加栅的可靠性。同时可以屏蔽基区的电场，防止基区的穿通；且集成了具有高浪涌能力的MPS肖特基二极管。

Description

一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备 方法
技术领域
本发明属于半导体领域，具体涉及一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法。
背景技术
SiC U型沟槽MOSFET(UMOSFET)具有很多优势，如p基区可以用外延生长形成，消除了离子注入形成p基区时缺陷带来的影响，具有更好的MOS栅质量和沟道迁移率，以及更容易控制沟道长度。另外，沟槽型MOSFET的原胞结构(组成器件有源区的基本单元)可以做到更小，电流密度更高，特别对于SiC材料昂贵的价格，可显著的降低芯片成本。但是UMOSFET存在沟槽底部电场集中，以致栅介质可靠性差的问题。如图1所示，为一种常规的n沟道UMOSFET原胞结构的示意图，在关断状态下，加在漏极上的高压就会作用在漂移层上，沟槽底部的A点将是电场最集中的地方，而介质中的电场强度是SiC中的2-3倍，导致沟槽底部的栅介质容易被击穿，可靠性差。
另一方面，在很多的应用情况下，如在全桥应用中，晶体管需要反并联一个续流二极管一起工作，如目前常用的硅IGBT模块，都反并联了硅快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度和可靠性，同时也有效的降低了芯片成本。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种集成肖特基二极管的SiC双沟槽型MOSFET器件，其有效解决了现有技术中存在的问题。本发明的另一目的在于提供一种制作集成肖特基二极管的SiC双沟槽型MOSFET器件的方法。
为实现上述目的，本发明采用以下技术方案：
一种集成肖特基二极管的SiC双沟槽型MOSFET器件，所述SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n-漂移层、p基区和n++层；在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和所述栅沟槽的外围的源沟槽；所述栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区。
进一步，所述栅沟槽下的p+区是悬浮的，即不与源极电连通。
进一步，所述栅沟槽下的p+区是与源极和所述p基区电连通的。
进一步，所述p基区的掺杂浓度在1E15-5E17cm-3之间，p基区的厚度为0.2-3μm。
进一步，所述n++层的掺杂浓度大于1E19cm-3，n++层的厚度为0.2-2μm。
进一步，所述p基区下方和所述栅沟槽、源沟槽的沟槽底部掺杂深度之间的区域的掺杂浓度比所述n-漂移层高。
进一步，所述源沟槽的沟槽底部的p型掺杂区与所述p基区通过源沟槽的侧壁掺杂进行电连通，即，源极也与p基区电连通。
一种制备集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，所述方法包括如下步骤：
1)在衬底上依次制备缓冲层、n-漂移层、p基区和n++层；
2)在SiC表面做上图形化的第一掩膜层，用CVD方法淀积，然后再用光刻刻蚀的方法形成SiO2图形；用ICP方法刻蚀SiC沟槽，形成源、栅沟槽；同时也对结终端区和划片区进行刻蚀；
3)在SiC表面做上第二掩膜层，作为后续注入的掩膜，进行Al离子注入，在源沟槽的侧壁和底部四周形成掺杂，注入的方向为垂直于晶圆方向和带一设定倾角的方向；注入完成后去除第二掩膜层；
4)在SiC表面做上第三掩膜层，淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成覆盖保护，而在栅沟槽内无光刻胶，同时在结终端区也形成场限环形式的胶掩膜；用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区；Al离子注入，在栅沟槽底部形成p+掺杂；注入完成后去除光刻胶和SiO2介质，并进行RCA清洗；在表面淀积一层石墨层，进行高温激活退火；用O2、N2等离子体刻蚀或者用热氧化方法去除石墨层；
5)用RCA和BOE清洗，进行牺牲氧化；用热氧化的方法生长一层SiO2，用BOE腐蚀去除；再用热氧化的方法生长栅介质层，氧化后再在NO或N2O或POCl3气氛中退火；用CVD方法淀积高掺杂多晶硅，或者先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂多晶硅；用多晶硅填充栅沟槽，对表面进行平坦化；用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶体栅极；
6)淀积隔离钝化层，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离。在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在真空或惰性气氛下进行快速热退火，分别形成源、漏欧姆接触；
7)用PVD方法淀积肖特基金属，用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属，再进行热退火，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触；
8)做上厚的电极金属，源极与肖特基金属电连通，电极压块金属在原胞上方，通过隔离钝化层与栅极隔离；背面做上厚的电极金属；最后做上一层厚钝化层，并开窗口，露出源、栅压块金属的焊接区。
进一步，步骤1)中的所述衬底为高掺杂低电阻的n+层，浓度大于1E18cm-3，所述缓冲层的厚度为1-2μm；所述漂移层的浓度在1E14-1E17cm-3之间，厚度大于5μm；所述p基区的掺杂浓度在1E15-5E17cm-3之间，厚度为0.2-3μm；所述n++层的浓度大于1E19cm-3，厚度大于0.2μm。
进一步，其特征在于，步骤2)中所述第一掩膜层为SiO2，厚度为2-4μm，所述源、栅沟槽的深度大于n++层和p基区的厚度之和，为1-4μm；栅沟槽的宽度为0.5-2μm，源沟槽的宽度为2.5-10μm，用SiO2掩膜刻蚀SiC的选择比大于3。
进一步，步骤3)中所述掺杂区浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度为大于0.35μm。
进一步，步骤4)中栅沟槽底部形成的p+掺杂浓度大于1E18cm-3，深度为大于0.35μm；所述石墨层的厚度为10-100nm；高温激活退火的退火温度大于1600℃，时间大于3分钟。
进一步，步骤5)中热氧化的方法生长的SiO2厚度为10-100nm；热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行。
进一步，步骤6)中所述隔离钝化层为使用CVD的方法淀积的SiO2或SiOxNy层，厚度大于0.5μm；快速热退火的退火温度为900-1100℃之间，时间为1分钟至15分钟之间；源、漏的欧姆接触金属为Ni或Ti/Ni。
进一步，步骤7)中所述肖特基金属为Ti、Mo、Ni或Pt；热退火的退火温度为400-600℃，时间为5-30分钟。
进一步，步骤8)中所述厚钝化层为SiO2、Si3N4或聚酰亚胺。
进一步，步骤1)中所述n-漂移区与所述p基区之间还有一层JFET层，所述JFET层的浓度小于1E18cm-3，比n-漂移区高，厚度等于p基区到栅沟槽下p+区结深的距离。
本发明具有以下有益技术效果：
本申请采用源和栅双沟槽结构，并且在栅沟槽底部和源沟槽的底部四周进行与漂移区相反导电类型的掺杂，实现对MOS栅的屏蔽，增加栅的可靠性。同时可以屏蔽基区的电场，防止基区的穿通。在源沟槽底部的中心区域做上肖特基接触，与周边相反导电类型掺杂区域形成欧姆接触，集成具有高浪涌能力的MPS肖特基二极管。
附图说明
图1为现有技术中UMOSFET的原胞平面结构示意图；
图2为本发明的MOSFET器件的原胞平面结构示意图；
图3为本发明实施例的有源区为六角原胞密排结构的器件平面示意图；
图4为本发明MOSFET器件的电路示意图；
图5为本发明MOSFET器件制备过程中外延材料结构示意图；
图6为本发明MOSFET器件制备过程中SiC沟槽刻蚀后的原胞平面结构示意图；
图7为本发明MOSFET器件制备过程中源沟槽离子注入后的原胞平面结构示意图；
图8为本发明MOSFET器件制备过程中栅沟槽离子注入后的原胞平面结构示意图；
图9为本发明MOSFET器件制备过程中形成多晶硅栅后的原胞平面结构示意图；
图10为本发明MOSFET器件制备过程中形成源、漏欧姆接触后的原胞平面结构示意图；
图11为本发明MOSFET器件制备过程中形成肖特基接触后的原胞平面结构示意图；
图12为本发明MOSFET器件制备完成后的原胞平面结构示意图。
具体实施方式
下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
如图2所示，本发明了提供了一种集成肖特基二极管的SiC双沟槽型MOSFET器件，该SiC双沟槽型MOSFET器件有源区的原胞结构从下至上依次为漏极、n+衬底、缓冲层、n-漂移层、p基区和n++层；在原胞结构中设置有两个沟槽，分别是设置在原胞结构中心的栅沟槽和栅沟槽的外围的源沟槽；栅沟槽和源沟槽的底部四周均进行了与漂移区相反导电类型的掺杂，一方面可以与栅沟槽底部的掺杂一起屏蔽栅、源沟槽底部的电场，减少电场集中，提供可靠性；另一方面也作为集成的肖特基二极管的嵌入pn二极管部分，具备高抗浪涌能力；在源沟槽底部的中心区域，设置有肖特基接触，形成与源极电连通的肖特基二极管；在源沟槽底部四周与漂移区相反导电类型掺杂区域形成欧姆接触；两个沟槽的深度都大于所述p基区；栅沟槽与源沟槽的深度可以一致也可以不一致，优选地两者深度一致，便于在器件制作过程中一步刻蚀同时形成。
本发明的一个实施例中栅槽下的p+区是悬浮的，即不与源极电连通。本发明的另一个实施例中栅槽下的p+区是与源极和p基区电连通的，因栅槽都是连通的，通过部分区域栅槽也进行侧壁注入，完成p+与p基区从而与源极的电连通，而这部分区域的栅不再起作用。
器件的基区层(对于n型MOSFET来说是p基区层，对p型MOSFET是相同的道理)采用外延生长形成，因此具有非常好的材料质量和非常精确的厚度和掺杂浓度，利于制作高质量的MOS栅结构。掺杂浓度在1E15-5E17cm-3之间，根据阈值电压设计。基区层厚度大于0.2μm，优选地在0.2-3μm之间，太薄容易穿通，太厚增加沟道长度和电阻。
p基区上面的n++层作为源极导电层，掺杂浓度大于1E19cm-3之间，厚度大于0.2μm，优选地在0.2-2μm之间。厚度太薄欧姆接触容易穿通，太厚会增加导通电阻和刻蚀槽的深度和难度。
p基区下面的n-层作为器件的耐压漂移层，其掺杂浓度、厚度根据器件设计的耐压能力确定，通过在一定耐压下导通电阻最小化进行优化设计。如对于1200V器件，浓度可以为5-8E15cm-3，厚度可以为10-15μm。在p基区下面和沟槽底部掺杂深度之间的区域，掺杂浓度也可以相对比漂移层稍高，如可以为1E16-1E17cm-3之间，主要的目的是可以减少电子经过沟道后可以更好的向漂移层各方向扩散，减少导通电阻。n+衬底的掺杂浓度大于1E18cm-3。
沟槽底部的p型掺杂区与p基区层通过源沟槽的侧壁掺杂进行电连通，因此，源极也同时与p基区电连通，避免了寄生npn结构。源沟槽底部四周的p掺杂为高浓度p型区，利于与金属形成欧姆接触，与中心的肖特基接触相连，共同形成了嵌入pn二极管的肖特基二极管。
如图3所示，其中AA’截面结构示意图为图1。原胞的平面结构可以为长方形、条形、六角形等各种形式。原胞的简单并联排列即形成一个器件的有源区，排列方式可以是简单排列，也可以为密排、原子结构排列等形式。同时，整个器件由有源区、结终端区和划片槽区组成，并且在有源区上对各原胞的栅、源极分别进行金属引出，做上相应的压块金属，利于器件后续的封装应用。这个为本行业工程师所熟知，不表示在示意图上。
如图4所示，MOSFET与肖特基二极管构成反并联的电路结构，实现了在一个芯片内的集成。可以有效增加器件的功率密度和可靠性，减少封装的模块或系统的体积和费用。
本发明中提到的n型掺杂与p型掺杂是相对而言的，亦可称为第一掺杂与第二掺杂，亦即n型与p型互换对器件同样适用。
本发明中器件结构不仅适用于SiC，也可同样适用于Si、GaN、Ga2O3等半导体材料，但制备方法不一样。
本发明的SiC MOSFET结构，可用于其他MOS控制的晶体管结构，如IGBT。在MOS控制的结构部分具有相关的结构和原理。
本发明还提供了一种制备本发明的集成肖特基二极管的SiC双沟槽型MOSFET器件的方法，下面以n型(n沟道)SiC MOSFET为例对该方法进行详细说明。
如图5所示，衬底(或称之为基板)为高掺杂低电阻的n+层，浓度大于1E18cm-3。缓冲层的浓度大概为1E18cm-3，厚度约1-2μm，缓冲层的目的是减少衬底与外延层之间的晶格不匹配，同时终结部分衬底的缺陷在缓冲层中，避免缺陷延伸到漂移层。漂移层的浓度在1E14-1E17cm-3之间，厚度大于5μm，承担器件耐压功能，浓度、厚度根据器件的额定耐压优化设计而定。漂移区上面是p基区层，浓度为1E15-5E17cm-3之间，厚度大于0.2μm，比较优的为0.2-2μm。在另一实施例中n-漂移区与p基区之间还有一层JFET层，浓度小于1E18cm-3，比漂移区更高，厚度约等于p基区到栅下p+区结深的距离，目的是减少此JFET区域间的导通电阻。p基区上面是n+区，掺杂浓度大于1E19cm-3，厚度大于0.2μm。
如图6所示，在SiC表面做上图形化的第一掩膜。第一掩膜一般地可以是SiO2，厚度根据后续注入掩膜需求的厚度加上刻蚀沟槽时消耗的SiO2厚度的和，一般地为2-4μm。用CVD方法淀积，然后再用光刻刻蚀等方法形成SiO2图形。用ICP方法刻蚀SiC沟槽，形成源、栅沟槽。同时也对结终端区和划片区进行了刻蚀。沟槽的深度根据设计器件的耐压和导通电阻而定，比n++区和p基区的厚度相加稍深，一般地在1-4μm之间。栅沟槽的宽度优选地在0.5-2μm之间，源沟槽的宽度优选地在2.5-10μm之间。用SiO2掩膜刻蚀SiC选择比可以做到3以上，因此刻蚀完成后将会剩余大部分SiO2，作为下一步离子注入的阻挡掩膜。另外，用SiO2掩膜刻蚀SiC可以得到低缺陷、U型底部的沟槽效果，利于器件的可靠性。
如图7所示，做上第二掩膜，作为后续注入的掩膜。掩膜保护源沟槽内中间的肖特基区域和栅沟槽。中间的肖特基区域宽度一般地为1.5-8μm。掩膜可以是光刻胶、介质等，优选地可以用光刻胶。掩膜厚度根据掩膜材料和后续离子注入的能量而定，对于光刻胶一般在2.5μm以上。进行Al离子注入，注入形成的掺杂区浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度为大于0.35μm。注入的方向为垂直于晶圆方向和带一定倾角的方向。一定倾角的方向注入主要是为了对源沟槽的侧壁能够进行有效的注入，形成高掺杂的p+，完成源极与p基区的电连通。表面的注入浓度更高的目的是为了形成更高掺杂浓度的表面，以利于后续形成源沟槽底部p+区的欧姆接触。注入完成后去除第二掩膜。
如图8所示，在表面淀积第三掩膜层，优选地为介质，如SiO2。第三掩膜主要是在后续注入时保护栅沟槽的侧壁。淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成覆盖保护，而在栅沟槽内无光刻胶，同时在结终端区也形成场限环形式的胶掩膜。用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区。Al离子注入，在栅沟槽底部形成p+掺杂，浓度大于1E18cm-3，深度大于0.35μm，优选地深度与源沟槽底部p+区一致。同时也形成了场限环形式的结终端结构，在本发明的其他实施例中也可以采用其他形式的结终端结构，如注入的JTE(结终端扩展)、刻蚀的JTE、JTE和场限环结合形式等。注入完成后去除光刻胶和SiO2介质，并进行RCA清洗。在表面淀积一层石墨层，厚度约为10-100nm，进行高温激活退火，退火温度大于1600℃，时间大于3分钟。用O2、N2等离子体刻蚀或者用热氧化方法去除石墨层。
如图9所示，用RCA和BOE清洗，进行牺牲氧化工艺。用热氧化的方法生长一层SiO2，厚度约为10-100nm，用BOE腐蚀去除。牺牲氧化工艺可以去除表面刻蚀带来的缺陷和损伤层。再用热氧化的方法生长栅介质层，厚度根据器件的阈值电压而定，优选地厚度为40-80nm。热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行，氧化后再在NO或N2O或POCl3等气氛中退火，改善MOS的界面态。用CVD方法淀积高掺杂多晶硅，也可以先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂。用多晶硅填充栅沟槽，对表面进行平坦化。用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶硅栅极。
如图10所示，淀积隔离钝化层，一般用CVD的方法淀积SiO2或SiOxNy层，厚度优选地大于0.5μm，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离。在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在真空或惰性气氛下进行快速热退火，退火温度为900-1100℃之间，时间为1分钟至15分钟之间，分别形成源、漏欧姆接触。源、漏的欧姆接触金属一般的为Ni、Ti/Ni等。
如图11所示，用PVD方法淀积肖特基金属。PVD方法能够产生各项同性的金属淀积，利于源沟槽侧壁的金属淀积。用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属。肖特基金属可以是Ti、Mo、Ni、Pt等。再进行热退火，如对Ti肖特基金属，退火温度为400-600℃，时间为5-30分钟，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触。退火可以改善肖特基接触的性能和均匀性。
如图12所示，做上厚的电极金属，便于器件应用时的封装。源与肖特基金属电连通，电极压块金属在原胞上方，通过隔离钝化层与栅极隔离。栅电极压块金属在另一端引出，如图3平面示意图所示。背面做上厚的电极金属。最后做上一层厚钝化层，如SiO2、Si3N4、聚酰亚胺等，并开窗口，露出源、栅压块金属的焊接区。
上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。

Claims (10)

1.一种制备集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，所述方法包括如下步骤：
1）在衬底上依次制备缓冲层、n-漂移层、p基区和n++层；
2）在SiC表面做上图形化的第一掩膜层，用CVD方法淀积，然后再用光刻刻蚀的方法形成SiO2图形；用ICP方法刻蚀SiC沟槽，形成源、栅沟槽；同时也对结终端区和划片区进行刻蚀；
3）在SiC表面做上第二掩膜层，作为后续注入的掩膜，进行Al离子注入，在源沟槽的侧壁和底部四周形成掺杂区，注入的方向为垂直于晶圆方向和带一设定倾角的方向；注入完成后去除第二掩膜层；
4）在SiC表面做上第三掩膜层，淀积完成后用光刻的方法，在其他区域用胶作为第四掩膜层形成覆盖保护，而在栅沟槽内无光刻胶，同时在结终端区也形成场限环形式的胶掩膜；用ICP各项异性刻蚀，去除栅沟槽底部的SiO2介质，而继续保留栅沟槽侧壁的SiO2介质，保护栅沟道区；Al离子注入，在栅沟槽底部形成p+掺杂；注入完成后去除光刻胶和SiO2介质，并进行RCA清洗；在表面淀积一层石墨层，进行高温激活退火；用O2、N2等离子体刻蚀或者用热氧化方法去除石墨层；
5）用RCA和BOE清洗，进行牺牲氧化；用热氧化的方法生长一层SiO2，用BOE腐蚀去除；再用热氧化的方法生长栅介质层，氧化后再在NO或N2O或POCl3气氛中退火；用CVD方法淀积高掺杂多晶硅，或者先淀积无掺杂的多晶体，再用注入和退火的方法形成掺杂多晶硅；用多晶硅填充栅沟槽，对表面进行平坦化；用光刻的方法形成胶掩膜，刻蚀掉栅沟槽外的多晶硅，形成多晶体栅极；
6）淀积隔离钝化层，用光刻刻蚀的方法去除源沟槽及欧姆接触区域的介质，保留栅多晶硅上的介质，形成栅与源的隔离；在源欧姆接触区淀积欧姆接触金属，在背面淀积欧姆接触金属，在真空或惰性气氛下进行快速热退火，分别形成源、漏欧姆接触；
7）用PVD方法淀积肖特基金属，用光刻再刻蚀的方法去掉源沟槽和欧姆接触区外其他区域的金属，再进行热退火，形成源沟槽底部中间区域的肖特基接触，同时对于周边高掺杂p+区能够形成欧姆接触；
8）做上厚的电极金属，源极与肖特基金属电连通，电极压块金属在原胞上方，通过隔离钝化层与栅极隔离；背面做上厚的电极金属；最后做上一层厚钝化层，并开窗口，露出源、栅压块金属的焊接区。
2. 根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤1）中的所述衬底为高掺杂低电阻的n+层，浓度大于1E18cm-3，所述缓冲层的厚度为1-2μm；所述漂移层的浓度在1E14-1E17 cm-3之间，厚度大于5μm；所述p基区的掺杂浓度在1E15-5E17 cm-3之间，厚度为0.2-3μm；所述n++层的浓度大于1E19cm-3，厚度大于0.2μm。
3.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤2）中所述第一掩膜层为SiO2，厚度为2-4μm，所述源、栅沟槽的深度大于n++层和p基区的厚度之和，为1-4μm；栅沟槽的宽度为0.5-2μm，源沟槽的宽度为2.5-10μm，用SiO2掩膜刻蚀SiC的选择比大于3。
4. 根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤3）中所述掺杂区浓度大于1E18 cm-3，表面浓度大于1E19 cm-3，深度为大于0.35μm。
5. 根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤4）中栅沟槽底部形成的p+掺杂浓度大于1E18 cm-3，深度为大于0.35μm；所述石墨层的厚度为10-100nm；高温激活退火的退火温度大于1600℃，时间大于3分钟。
6.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤5）中热氧化的方法生长的SiO2厚度为10-100nm；热氧化的温度为1200℃-1500℃之间，热氧化在O2氛围中进行。
7.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤6）中所述隔离钝化层为使用CVD的方法淀积的SiO2或SiOxNy层，厚度大于0.5μm；快速热退火的退火温度为900-1100℃之间，时间为1分钟至15分钟之间；源、漏的欧姆接触金属为Ni或Ti/Ni。
8.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤7）中所述肖特基金属为Ti、Mo、Ni或Pt；热退火的退火温度为400-600℃，时间为5-30分钟。
9.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤8）中所述厚钝化层为SiO2、Si3N4或聚酰亚胺。
10.根据权利要求1所述的集成肖特基二极管的SiC双沟槽型MOSFET器件的制备方法，其特征在于，步骤1）中所述n-漂移层与所述p基区之间还有一层JFET层，所述JFET层的浓度小于1E18 cm-3，比n-漂移层高，厚度等于p基区到栅沟槽下p+区结深的距离。
CN201710128665.4A 2017-03-06 2017-03-06 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 Active CN106876485B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710128665.4A CN106876485B (zh) 2017-03-06 2017-03-06 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
PCT/CN2017/081004 WO2018161412A1 (zh) 2017-03-06 2017-04-19 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710128665.4A CN106876485B (zh) 2017-03-06 2017-03-06 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法

Publications (2)

Publication Number Publication Date
CN106876485A CN106876485A (zh) 2017-06-20
CN106876485B true CN106876485B (zh) 2020-11-10

Family

ID=59170336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710128665.4A Active CN106876485B (zh) 2017-03-06 2017-03-06 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法

Country Status (2)

Country Link
CN (1) CN106876485B (zh)
WO (1) WO2018161412A1 (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611022B (zh) * 2017-09-02 2019-10-29 西安交通大学 一种低导通电阻、小栅电荷的碳化硅igbt器件与制备方法
CN107482062B (zh) * 2017-09-02 2019-06-04 西安交通大学 一种低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法
JP2019091796A (ja) * 2017-11-14 2019-06-13 トヨタ自動車株式会社 スイッチング素子とその製造方法
CN109216461B (zh) * 2018-07-04 2020-08-21 西安电子科技大学 集成肖特基二极管的u型源槽vdmosfet器件
CN108962977B (zh) * 2018-07-12 2021-08-20 中国科学院半导体研究所 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
CN109065540A (zh) * 2018-08-06 2018-12-21 中国科学院半导体研究所 一种集成SBD的SiC UMOSFET的结构及制备方法
CN109119419B (zh) * 2018-08-14 2022-05-03 电子科技大学 一种集成肖特基续流二极管碳化硅槽栅mosfet
CN109103186B (zh) * 2018-08-14 2022-10-11 电子科技大学 一种集成异质结续流二极管碳化硅槽栅mosfet
CN109192779B (zh) * 2018-08-28 2021-10-26 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN108807505B (zh) * 2018-08-28 2021-01-08 电子科技大学 一种碳化硅mosfet器件及其制造方法
CN109148566B (zh) * 2018-08-28 2020-11-13 电子科技大学 碳化硅mosfet器件及其制造方法
CN108807504B (zh) * 2018-08-28 2022-01-25 电子科技大学 碳化硅mosfet器件及其制造方法
CN109728075A (zh) * 2018-12-07 2019-05-07 北京大学深圳研究生院 一种内建SBD保护结构的SiC-TMOS器件及其制作方法
CN111554635B (zh) * 2019-02-11 2023-03-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110190127A (zh) * 2019-05-29 2019-08-30 陕西半导体先导技术中心有限公司 一种具有l型掩蔽层结构的碳化硅mosfet器件
JP7240970B2 (ja) * 2019-06-27 2023-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102019212641A1 (de) * 2019-08-23 2021-02-25 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
CN112447846A (zh) * 2019-09-05 2021-03-05 比亚迪半导体股份有限公司 沟槽型mos场效应晶体管及方法、电子设备
CN110729356B (zh) * 2019-10-30 2023-03-21 北京工业大学 一种具有内嵌沟道二极管的SiC MOSFET结构
CN112786587B (zh) * 2019-11-08 2022-09-09 株洲中车时代电气股份有限公司 一种碳化硅mosfet器件及其元胞结构
CN112786679B (zh) 2019-11-08 2023-04-14 株洲中车时代电气股份有限公司 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN111128746B (zh) * 2019-12-05 2022-06-07 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111048590B (zh) * 2019-12-26 2023-03-21 北京工业大学 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法
CN111799337A (zh) * 2020-07-27 2020-10-20 西安电子科技大学 一种SiC JBS二极管器件及其制备方法
CN111799338B (zh) * 2020-07-27 2021-09-24 西安电子科技大学 一种沟槽型SiC JBS二极管器件及其制备方法
CN111799336B (zh) * 2020-07-27 2021-09-24 西安电子科技大学 一种SiC MPS二极管器件及其制备方法
CN112234058B (zh) * 2020-09-24 2024-08-23 安徽芯塔电子科技有限公司 一种集成栅保护结构的SiC MOSFET器件
CN112201690B (zh) * 2020-09-24 2024-09-24 安徽芯塔电子科技有限公司 Mosfet晶体管
WO2022070317A1 (ja) * 2020-09-30 2022-04-07 三菱電機株式会社 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法
CN114628516B (zh) * 2020-12-14 2025-02-14 深圳尚阳通科技股份有限公司 SiC MOSFET器件及制造方法
TWI773029B (zh) * 2020-12-17 2022-08-01 國立清華大學 具有溝槽式接面蕭基位障二極體的半導體結構
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法
CN113437153B (zh) * 2021-06-23 2022-02-22 深圳真茂佳半导体有限公司 多槽间嵌埋柵极的场效晶体管结构及其制造方法
CN113782587A (zh) * 2021-08-30 2021-12-10 山东大学 一种具有屏蔽环结构的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN114005789B (zh) * 2021-10-27 2025-08-26 深圳市中融合众技术服务有限公司 一种屏蔽栅沟槽mosfet的制作方法
CN114725124B (zh) * 2022-02-24 2025-06-20 西安电子科技大学杭州研究院 一种基于铁电肖特基隧穿结的半导体结构及其制备方法
CN114300543B (zh) * 2022-03-10 2022-06-07 安建科技(深圳)有限公司 一种电子抽取型续流二极管器件及其制备方法
CN114628525B (zh) * 2022-03-14 2023-11-07 南京晟芯半导体有限公司 一种沟槽型SiC MOSFET器件及其制造方法
US11990553B2 (en) 2022-03-31 2024-05-21 Leap Semiconductor Corp. Merged PiN Schottky (MPS) diode and method of manufacturing the same
CN115440588B (zh) * 2022-04-08 2023-12-05 上海林众电子科技有限公司 一种超结绝缘双极型晶体管的终结区制备方法
CN114759079A (zh) * 2022-04-25 2022-07-15 泰科天润半导体科技（北京）有限公司 一种集成JBS的沟槽型SiC晶体管的制造方法
US20250261414A1 (en) * 2022-05-06 2025-08-14 Hubei Jiufengshan Laboratory Silicon carbide mosfet device and manufacturing method therefor
CN115172463A (zh) * 2022-07-14 2022-10-11 山东大学深圳研究院 一种具有垂直保护环结构的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN115332329B (zh) * 2022-08-15 2025-08-05 重庆万国半导体科技有限公司 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN115377219A (zh) * 2022-09-09 2022-11-22 深圳芯能半导体技术有限公司 一种栅极抗负电压的碳化硅沟槽mosfet及其制备方法
CN115274436B (zh) * 2022-09-28 2023-01-10 瑞森半导体科技(湖南)有限公司 一种快恢复二极管及其制备方法
CN115799334A (zh) * 2022-11-01 2023-03-14 西安电子科技大学 一种抗单粒子栅损伤的SiC基VDMOSFET器件
CN115911132A (zh) * 2022-11-21 2023-04-04 重庆云潼科技有限公司 一种沟槽型SiC MOSFET元胞结构、制备方法及功能电路
CN115939189A (zh) * 2022-12-30 2023-04-07 无锡先瞳半导体科技有限公司 一种沟槽栅半导体器件及其制造方法
CN116313809B (zh) * 2023-03-14 2024-02-23 深圳市至信微电子有限公司 沟槽型mos场效应晶体管的制备方法和应用
CN116110957A (zh) * 2023-04-17 2023-05-12 深圳平创半导体有限公司 一种SiC多级阶梯分裂栅沟槽MOSFET器件及其制作方法
CN116130513B (zh) * 2023-04-17 2023-06-13 南京第三代半导体技术创新中心有限公司 基于异质结的碳化硅槽栅mosfet及其制造方法
CN116525681B (zh) * 2023-05-18 2023-11-24 南京第三代半导体技术创新中心有限公司 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法
CN116759424B (zh) * 2023-08-21 2024-12-17 深圳平创半导体有限公司 一种自对准沟槽型碳化硅混合二极管结构及其制备方法
CN116825780B (zh) * 2023-08-31 2023-10-31 深圳平创半导体有限公司 半导体器件及其制作方法
CN116864379B (zh) * 2023-09-05 2023-12-01 珠海格力电子元器件有限公司 欧姆接触电极的制备方法
CN119653785B (zh) * 2023-09-14 2025-11-04 上海韦尔半导体股份有限公司 一种具有高电压快恢复二极管的制备工艺及快恢复二极管
CN117334747A (zh) * 2023-12-01 2024-01-02 深圳天狼芯半导体有限公司 一种源极沟槽集成SBD的SiC平面MOS及制备方法
WO2025131311A1 (en) 2023-12-22 2025-06-26 Dynex Semiconductor Limited Trench gate design and manufacturing for a power mosfet
CN118315446B (zh) * 2024-06-06 2024-08-06 长春长光圆辰微电子技术有限公司 一种沟槽肖特基二极管及其制备方法
CN118645531B (zh) * 2024-06-07 2025-06-10 深圳吉华微特电子有限公司 一种双沟槽结构的高压mosfet器件及制造方法
CN119317121B (zh) * 2024-08-23 2025-11-07 重庆大学 一种分裂栅沟槽肖特基接触超势垒整流器的制造方法及其器件结构
CN119108295A (zh) * 2024-08-29 2024-12-10 深圳市美浦森半导体有限公司 一种沟槽mos的刻蚀深度的监测装置及方法
CN118763117A (zh) * 2024-09-04 2024-10-11 深圳市晶扬电子有限公司 集成肖特基二极管的屏蔽栅mosfet器件及制备方法
CN118763121B (zh) * 2024-09-09 2024-12-31 珠海格力电子元器件有限公司 沟槽mos器件及沟槽mos器件的制备方法
CN119317137B (zh) * 2024-10-12 2025-09-30 上海积塔半导体有限公司 沟槽栅碳化硅晶体管结构及其制备方法
CN119521688B (zh) * 2024-10-18 2025-10-24 西安电子科技大学芜湖研究院 基于多沟槽和浮动结的二极管雪崩整型器及其制备方法
CN119768018B (zh) * 2024-12-17 2025-09-16 西安电子科技大学 基于微射流激光技术的高热电性能深槽欧姆接触设计方法
CN119842110B (zh) * 2024-12-30 2025-10-14 中国科学院宁波材料技术与工程研究所 一种基于氧等离子体刻蚀调控柔性衬底表面织构的方法
CN120111939A (zh) * 2025-02-14 2025-06-06 西安电子科技大学 具有中央植入物填隙结构的八边形元胞vdmosfet及制备方法
CN120376409A (zh) * 2025-06-19 2025-07-25 天水天光半导体有限责任公司 晶圆加工优化方法、装置及半导体器件
CN120730785A (zh) * 2025-08-26 2025-09-30 山东大学 一种集成jbs二极管的碳化硅mosfet及其制作方法
CN121218646A (zh) * 2025-12-01 2025-12-26 广东芯粤能半导体有限公司 碳化硅功率器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN103579339A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 半导体器件
CN205881911U (zh) * 2016-07-21 2017-01-11 北京世纪金光半导体有限公司 一种沟槽型SiC MOSFET用原胞

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836015B2 (en) * 2005-02-11 2014-09-16 Alpha And Omega Semiconductor Incorporated Planar SRFET using no additional masks and layout method
CN102104026B (zh) * 2009-12-18 2013-09-11 上海华虹Nec电子有限公司 集成有肖特基二极管的功率mos晶体管器件的制造方法
CN106057798B (zh) * 2016-06-27 2019-01-01 电子科技大学 一种集成沟槽肖特基的mosfet

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN103579339A (zh) * 2012-07-19 2014-02-12 英飞凌科技股份有限公司 半导体器件
CN205881911U (zh) * 2016-07-21 2017-01-11 北京世纪金光半导体有限公司 一种沟槽型SiC MOSFET用原胞

Also Published As

Publication number Publication date
CN106876485A (zh) 2017-06-20
WO2018161412A1 (zh) 2018-09-13

Similar Documents

Publication Publication Date Title
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN106847879B (zh) 一种斜面沟道的SiC MOSFET器件及制备方法
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
JP5395309B2 (ja) 半導体装置およびその製造方法
CN108682695B (zh) 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN111668312A (zh) 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺
CN114420761B (zh) 一种耐高压碳化硅器件及其制备方法
CN108183131A (zh) 一种集成sbd结构的单侧mos型器件制备方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN112259598A (zh) 一种沟槽型mosfet器件及其制备方法
CN118380321B (zh) 带有屏蔽区的碳化硅mosfet及其制造方法
CN113078204B (zh) 一种氮化镓3d-resurf场效应晶体管及其制造方法
CN110473911A (zh) 一种SiC MOSFET器件及其制作方法
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN115377200A (zh) 一种半导体器件及其制备方法
CN115241051A (zh) 一种碳化硅功率器件及其制备方法
CN103311245B (zh) 一种逆导igbt芯片及其制备方法
CN113113480A (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
CN106098561A (zh) 一种mosfet器件的制造方法及其器件
CN110931548A (zh) 一种半导体器件结构及其制造方法
CN106024627A (zh) 具有低关态损耗的SiC基超结IGBT的制作方法
JP2008226997A (ja) 半導体装置およびその製造方法
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231111

Address after: Room 203-1, North 2nd Floor, Building 2, Software Park, North Side of Cluster Road, Xuzhou City, Jiangsu Province, 221000

Patentee after: Jiangsu Zifeng Intellectual Property Service Co.,Ltd.

Address before: 100176 courtyard 17, Tonghui Ganqu Road, Daxing Economic and Technological Development Zone, Beijing

Patentee before: BEIJING CENTURY GOLDRAY SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240118

Address after: 231200, 9th Floor, Building A12, Phase II of Gongtou Liheng Plaza, Intersection of Innovation Avenue and Fanhua Avenue, Economic Development Zone Expansion Zone, Feixi County, Hefei City, Anhui Province

Patentee after: Xinhe Semiconductor (Hefei) Co.,Ltd.

Address before: Room 203-1, North 2nd Floor, Building 2, Software Park, North Side of Cluster Road, Xuzhou City, Jiangsu Province, 221000

Patentee before: Jiangsu Zifeng Intellectual Property Service Co.,Ltd.