TWI393501B - 線路載板的切割製程 - Google Patents
線路載板的切割製程 Download PDFInfo
- Publication number
- TWI393501B TWI393501B TW98125930A TW98125930A TWI393501B TW I393501 B TWI393501 B TW I393501B TW 98125930 A TW98125930 A TW 98125930A TW 98125930 A TW98125930 A TW 98125930A TW I393501 B TWI393501 B TW I393501B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- layer
- conductive
- line carrier
- cutting process
- Prior art date
Links
- 238000005520 cutting process Methods 0.000 title claims description 51
- 239000002184 metal Substances 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本發明是有關於一種線路載板的切割製程，且特別是有關於一種避免被切割區域周圍殘留銅絲(毛邊)的線路載板的切割製程。
隨著科技的進步與生活品質的持續提升，加上3C產業的整合與持續成長，使得積體電路(Integrated circuit,IC)的應用領域越來越廣。就IC構裝技術而言，常見以打線接合(Wire Bonding)的銅線或覆晶接合(Flip Chip bonding)的銅凸塊電性連接於線路載板及晶片之間，待晶片配置於線路載板上並以封膠包覆晶片之後，再進行線路載板的切割製程。
習知的線路載板的切割製程是以刀具沿著預定切割區域的周圍切割，以使被切割區域形成一切割槽孔。也由於切割槽孔分別平行排列於線路載板的封裝區域之間，因此切割槽孔可將線路載板分離為多個封裝區域，並使各個晶片分別配置於封裝區域上。然而，值得注意的是，在切割之前，預定切割區域的周圍被電鍍製程所形成的銅層完全覆蓋，一旦刀具沿著預定切割區域的周圍切割時，部分銅層受到刀具的拉扯而延展，產生所謂的銅絲(毛邊)，而殘留在切割槽孔的側壁上的銅絲(毛邊)，必須再以挫刀削除，否則將影響線路載板的電性可靠度。也由於切割製程必須增加削除銅絲或毛邊的步驟，因而無法減少製程的時間及成本。
本發明提供一種線路載板的切割製程，可減少切割後產生毛邊。
本發明提出一種線路載板的切割製程，包括下列步驟：首先，提供一線路載板，該線路載板具有多個封裝區域以及連接該些封裝區域的一預定切割區域，該預定切割區域的周圍被電鍍製程所形成的一導電層覆蓋。接著，形成一金屬層於該導電層之部分表面上，並進行一蝕刻製程，其中該金屬層具有抗蝕性，而未被該金屬層覆蓋的該導電層之部分表面被蝕刻而暴露出該預定切割區域的周圍，且被該金屬層覆蓋的該導電層之部分表面形成多個導電區於該些封裝區域上。接著，移除該金屬層，以顯露該些導電區，並將一電子元件配置於該些封裝區域上。之後，沿著該預定切割區域的周圍切割，以分離該些封裝區域。
在本發明之一實施例中，上述形成該金屬層的方法包括電鍍。
在本發明之一實施例中，上述形成該金屬層之前，更包括形成一圖案化光阻層於該導電層上，且於形成該金屬層之後，移除該圖案化光阻層。
在本發明之一實施例中，上述之電子元件以打線接合的導線與該導電區電性連接。
在本發明之一實施例中，上述之電子元件以覆晶接合的凸塊與該導電區電性連接。
基於上述，本發明可避免被切割區域周圍殘留銅絲(毛邊)，提高線路載板的電性可靠度，相對於習知因切割後產生毛邊的問題，本發明讓原先導電層的覆蓋區域變少，故可減少切割後產生毛邊的後處理時間及成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A～圖1E繪示本發明一實施例之線路載板的切割製程的剖面示意圖。請先參考圖1A，線路載板100具有多個封裝區域110以及連接這些封裝區域110的一預定切割區域120(以虛線表示)。預定切割區域120的上視圖請參考圖2。預定切割區域120的周圍被電鍍製程所形成的一導電層112覆蓋。在本實施例中雖未繪示線路載板100的立體視圖，但可想而知，預定切割區域120的周圍與封裝區域110相連接的部分以實線表示於圖1A中，而預定切割區域120的周圍與封裝區域110不相連接的部分以虛線表示，以方便說明。標號114為線路載板100的絕緣層，例如是玻纖環氧樹脂。
在圖1A中，導電層112以全加成法形成於線路載板100上，導電層112的材質可為銅或其他金屬，在後續的製程中，導電層112可做為接墊、線路或散熱層，在此不加以限制。
接著，請參考圖1B及圖1C，利用半加成法形成一金屬層130於導電層112的部分表面上，形成金屬層130的方法例如是電鍍，金屬層130的材質可以為鎳或其他金屬。同時，在形成金屬層130之前，先形成一圖案化光阻層122於導電層上。圖案化光阻層122可由導電層112的外表面向兩側延伸而覆蓋部分側表面，以使電鍍後的金屬層130無法全面覆蓋導電層112的周圍表面，因此在後續的製程中，未被金屬層130覆蓋的預定切割區域120上的導電層112將可顯露出來。
接著，請參考圖2D，形成金屬層130之後，移除圖案化光阻層122，並進行一蝕刻製程。在本實施例中，蝕刻製程所用的蝕刻液能蝕刻導電層112(例如銅)，而金屬層130的材質為鎳，與導電層112的材質不同，因此對於蝕刻液具有抗蝕性，不會被蝕刻液侵蝕。但本發明不限定蝕刻液的種類，只要金屬層130對於蝕刻液具有抗蝕性皆可。受到蝕刻的影響，未被金屬層130覆蓋的導電層112之部分表面(原先覆蓋有圖案化光阻層122的區域)被蝕刻而暴露出預定切割區域120的周圍，且被金屬層130覆蓋的導電層112之部分表面未被蝕刻而形成多個導電區112a於該些封裝區域110上。
接著，請參考圖1E，移除金屬層130，以顯露這些導電區112a，導電區112a可電性連接一電子元件140，由於圖中的電子元件140的位置與導電區112a的位置不位於同一剖面上，故以虛線表示。電子元件140例如是發光二極體晶片，此電子元件140配置於線路載板100的封裝區域110上，並與導電區112a電性連接。電子元件140例如以打線接合的導線(未繪示)與導電區112a電性連接或是以覆晶接合的凸塊(末繪示)與導電區112a電性連接。
承上所述，請參考圖1E，沿著預定切割區域120的周圍切割，以分離該些封裝區域110，此時，圖1E未繪示預定切割區域120，表示預定切割區域120已被切除。請參考圖2之上視圖，被切割區域在線路載板100上形成一切割槽孔100S，因此切割槽孔100S可將線路載板100的封裝區域110相互分離。也由於線路載板100進行切割製程時，導電層112覆蓋的區域已先被部分蝕刻，故可減少切割槽孔100S的側壁上殘留銅絲或毛邊，節省後續削除毛邊的製程時間及成本。
綜上所述，本發明提出一種避免被切割區域周圍殘留銅絲(毛邊)的線路載板的切割製程，可提高線路載板的電性可靠度，相對於習知因切割後產生毛邊的問題，本發明讓原先導電層的覆蓋區域變少，故可減少切割後產生毛邊的後處理時間及成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．線路載板
100S．．．切割槽孔
110．．．封裝區域
112．．．導電層
112a．．．導電區
114．．．絕緣層
120．．．預定切割區域
122．．．圖案化光阻層
130．．．金屬層
140．．．電子元件
圖1A～圖1E是本發明一實施例之線路載板的切割製程的剖面示意圖。
圖2是本發明一實施例之線路載板的上視圖。
100．．．線路載板
110．．．封裝區域
112a．．．導電區
120．．．預定切割區域
130．．．金屬層
Claims (7)
- 一種線路載板的切割製程，包括：提供一線路載板，該線路載板具有多個封裝區域以及連接該些封裝區域的一預定切割區域，該預定切割區域的周圍被電鍍製程所形成的一導電層覆蓋；形成一金屬層於該導電層之部分表面上，並進行一蝕刻製程，其中該金屬層具有抗蝕性，而未被該金屬層覆蓋的該導電層之部分表面被蝕刻而暴露出該預定切割區域的周圍，且被該金屬層覆蓋的該導電層之部分表面未被蝕刻而形成多個導電區於該些封裝區域上；移除該金屬層，以顯露該些導電區，用以電性連接一電子元件，該電子元件配置於該封裝區域上；以及於移除該金屬層後，沿著該預定切割區域的周圍切割，以分離該些封裝區域。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中形成該金屬層的方法包括電鍍。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中形成該金屬層之前，更包括形成一圖案化光阻層於該導電層上，且於形成該金屬層之後，移除該圖案化光阻層。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中該導電層為銅層。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中該金屬層為鎳層。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中該電子元件以打線接合的導線與各該導電區電性連接。
- 如申請專利範圍第1項所述之線路載板的切割製程，其中該電子元件以覆晶接合的凸塊與各該導電區電性連接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98125930A TWI393501B (zh) | 2009-07-31 | 2009-07-31 | 線路載板的切割製程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98125930A TWI393501B (zh) | 2009-07-31 | 2009-07-31 | 線路載板的切割製程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201105193A TW201105193A (en) | 2011-02-01 |
| TWI393501B true TWI393501B (zh) | 2013-04-11 |
Family
ID=44813924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW98125930A TWI393501B (zh) | 2009-07-31 | 2009-07-31 | 線路載板的切割製程 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI393501B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI859904B (zh) * | 2023-06-02 | 2024-10-21 | 京湛機械有限公司 | 可即時因應工作物尺寸之包邊裝置及具有該裝置的組合 |
| WO2024250514A1 (zh) * | 2023-06-09 | 2024-12-12 | 尚睿微电子（上海）有限公司 | 基板及其形成方法和封装结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200541430A (en) * | 2004-06-07 | 2005-12-16 | Advanced Semiconductor Eng | Method for making a circuit board |
| TW200601913A (en) * | 2004-06-29 | 2006-01-01 | Phoenix Prec Technology Corp | A method for singulating circuit board |
| TW200820405A (en) * | 2006-10-17 | 2008-05-01 | Advanced Semiconductor Eng | Substrate board and manufacturing method of package structure |
-
2009
- 2009-07-31 TW TW98125930A patent/TWI393501B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200541430A (en) * | 2004-06-07 | 2005-12-16 | Advanced Semiconductor Eng | Method for making a circuit board |
| TW200601913A (en) * | 2004-06-29 | 2006-01-01 | Phoenix Prec Technology Corp | A method for singulating circuit board |
| TW200820405A (en) * | 2006-10-17 | 2008-05-01 | Advanced Semiconductor Eng | Substrate board and manufacturing method of package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201105193A (en) | 2011-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148210B (zh) | 半导体器件及其制造方法 | |
| KR100673490B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI469283B (zh) | 封裝結構以及封裝製程 | |
| JP7505145B2 (ja) | 事前に濡れさせたコンタクト側壁表面を備える集積回路パッケージ | |
| US20200395272A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| JP2008141170A (ja) | 半導体装置およびその製造方法 | |
| US20170245365A1 (en) | Printed wiring board and method for manufacturing the same | |
| US20150050782A1 (en) | Fabrication method of packaging substrate | |
| US10129980B2 (en) | Circuit board and electronic component device | |
| US11430720B2 (en) | Recess lead for a surface mount package | |
| US20160225642A1 (en) | Electronic package structure and fabrication method thereof | |
| JP2011222738A (ja) | 半導体装置の製造方法 | |
| JP2010258200A (ja) | 半導体装置およびその製造方法 | |
| TWI393501B (zh) | 線路載板的切割製程 | |
| US9408313B2 (en) | Packaging substrate and method of fabricating the same | |
| JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
| KR101186879B1 (ko) | 리드 프레임 및 그 제조 방법 | |
| US20080164469A1 (en) | Semiconductor device with measurement pattern in scribe region | |
| KR100787892B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US20140091472A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR20120009702A (ko) | 필름 회로 기판의 제조 방법 및 칩 패키지의 제조 방법 | |
| KR100618700B1 (ko) | 웨이퍼 레벨 패키지 제조방법 | |
| KR100771874B1 (ko) | 반도체 탭 패키지 및 그 제조방법 | |
| US20250151207A1 (en) | Wiring substrate and its manufacturing method | |
| JP7749501B2 (ja) | 半導体デバイス及び半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |