[go: up one dir, main page]

TWI364805B - - Google Patents

Download PDF

Info

Publication number
TWI364805B
TWI364805B TW097108810A TW97108810A TWI364805B TW I364805 B TWI364805 B TW I364805B TW 097108810 A TW097108810 A TW 097108810A TW 97108810 A TW97108810 A TW 97108810A TW I364805 B TWI364805 B TW I364805B
Authority
TW
Taiwan
Prior art keywords
layer
forming
substrate
circuit
resist
Prior art date
Application number
TW097108810A
Other languages
English (en)
Other versions
TW200921818A (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW200921818A publication Critical patent/TW200921818A/zh
Application granted granted Critical
Publication of TWI364805B publication Critical patent/TWI364805B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H10P72/74
    • H10W70/05
    • H10W70/685
    • H10W74/129
    • H10W90/701
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H10P72/7424
    • H10P72/7438
    • H10P72/744
    • H10W72/07204
    • H10W72/07232
    • H10W72/07236
    • H10W72/20
    • H10W72/252
    • H10W72/90
    • H10W72/923
    • H10W72/9415
    • H10W74/00
    • H10W74/012
    • H10W74/016
    • H10W74/15
    • H10W90/724

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1364805
九、發明說明: 2012/1/K 【發明所屬之技術領域】 方本有關於—種無核層多層封裝基板之製作 9種以銅核基板為基礎,開始製作之夕 封裝基板之製作方法,於其中,該多層封 ^係包括具球側平面電性接腳接墊與至少—增層: 【先前技術】 在-般多層封裝基板之製作上 :由-核心基板開始,經過鑽孔 '電上 :面:=作等方式,完成-雙面結構之内層:: 板,之後再經由一線路增層製程完成 板。如第23圖所示,一古#^裝基 , 八係為一有核層封裝基板之剖 面不思圖。百先’準備-核心基板70,其中,外 :基:70係由一具預定厚度之芯層7〇ι及形成於 二曰1表面之線路層7 〇 2所構成,且該芯層 7 〇 1中係形成有複數個電鑛導通孔7 〇 3,以 連接該芯層7〇1表面之線路層702。 9 7。第2 4圖〜第2 7圖所示,對該核心基板 7 〇實把線路增層製程。首先,係於該心基板7 〇 表:形成一第一介電層71,且該第-介電層71表 =形成有複數個第—開σ72 ’以露出該線路層7 02 ’之後’以無電電鍍與電鍍等方式於該第一介電 1364805 層71外露之表面形成— v ^ . 日日種層7 3 ’並於該晶種層 “古 圖案化阻層7 4,且其圖案化阻層74 中並有複數個第二開口 7 ς ^ 7 5,以鉻出部份欲形成圖案 二:=:層73 ;接著,利用電鍍之方式於該第 形成一第—圖案化線路層7 6及複數個 目 ’並使其第一圖案化線路層7 6得以透 過該複數個導電盲孔”與該核心基板70=Ϊ 7 0 2做電性導通^ u之線路層 …、後再進订移除該圖案化阻層7 _/、蝕刻,待疋成後係形成一第一線路增層結構7a。 同樣地’縣射於該第—祕增層結構、之最外 層表面再運用相同之方式形成—第二介電層7 8及- 第二圖案化線路層7 9之第二線路增層結構7b,以逐 步增層方式形成-多層封裝基板。然而,此種製作方 法有佈線密度低、層數多及流程複雜等缺點。 另外,亦有利用厚銅金屬板當核心材料之方法, 可於經過侧及塞孔等方式完成一内層核心板後' 再 經由一線路增層製程以完成一多層封裝基板。如第2 8圖〜第3 〇圖所示,其係為另一有核層封裝基板之 剖面示意圖。首先’準備一核心基板8 〇,該核心基 板8 0係由一具預定厚度之金屬層利用蝕刻與樹脂塞 孔8 0 1以及鑽孔與電鍍通孔8 〇 2等方式形成之單 層銅核心基板8 〇 ;之後,利用上述線路增層方式早 於該核心基板80表面形成一第一介電層8丄及—第 一圖案化線路層8 2,藉此構成一具第一線路增層結 構8 a。該法亦與上述方法 2012/1% 同,係可再利用一次線路 二増層結構8a之最外層表面形 ,摇占一r曰8 3及一第二圖案化線路層8 4,, 此構成一具第二線路增層結構8b,以逐步增層方式; 成一多層封裝基板。辦 /曰層方式形 ^ ^ 、、,此種襄作方法不僅其銅核 ,製作不易,且亦與上述方法相同,具有佈線密 度低及流程複雜等缺點 ”、 使用者於實際使用時之所需。者係無法符合 【發明内容】 本發明之主要目的係在於,使用本發明JL高密产 法所製造之無核層多層封裝2 符仆值站^ 改善超薄核層基板板彎翹問題、及 間化傳統增層線路板製作流程。 W及 礎,鋼核基板為基 平面電性接_塾與至少=構33具球側 層飨败綠路。於其中,各增 盲、埋孔所i曰通貝J與球側連接之方式係以複數個電鍍 以提id一目的係在於,具有高密度增層線路 杈供電子兀件相連時所需之繞線。 為達以上之目❸,本發明 基板之製作方法,係先以光學鞋=封裝 板之第—面上形成複數個第一凹槽,藉以突顯 1364805 複數接腳之一部分。並以此複數接腳之第一面作為與 增層線路之電性連接墊。之後於該複數接腳第—面上 形成獲數個電鍍盲孔以連接至少一增層線路,並在增 層線路之置晶側形成電性接墊;而接腳側則利用該銅 核基板之第二面形成球側圖案阻層,並於之後移除該 銅核基板,再接著填入電性阻絕材料以形成一带 性連接墊。 【實施方式】 立月/閱第1圖』所示,係為本發明之製作流程 不思圖。如圖所不:本發明係一種無核層多層封裝基 板之製作方法,其至少包括下列步驟: (A) 提供銅核基板1i:提供—銅核基板; (B) 形成第一、二阻層及複數個第一開口工2 . 分別於該銅核基板之第—面上形成-第-阻層,以及 於該銅核基板之第二面上形成—完全覆蓋狀之第二阻 層,於其中,並以曝光及顯影之方式在該第一阻層上 形成複數個第一開口,以顯露其下該銅核基板之第一 面; 以蝕刻之方式於複數 凹槽; (C)形成第一凹槽. 個第一開口下方形成複數個第一 (D )移除第一、 除該第一阻層及該第二 二阻層14:以剝離之方式移 阻層,形成具有接腳第一面之 銅核基板; 2012/1/j^· 銅核基板; 2012/1/j^· 印刷之 層; 匕,成第t性阻絕層丄5 :以直接壓合或 方式於複數個第一凹槽内形成一第一電性阻絕 (F)形成第一介電芦及當 ^ m m, λ η ^ ± 1电層及弟一金屬層16:於該 銅核基板之第一面盘兮笛 & /、β亥第一電性阻絕層上直接壓合一 第一介電層及一第一金凰 ^ 一入 I屬層,亦或係先採取貼合該第 一,丨電層後’再形成該第一金屬層; (G )形成複數個第二開口 i 7 :以雷射鑽孔之 方式於該第一金屬層與該第一介電層上形成複數個第 -開口’並顯露其下之銅核基板第—面,其中,複數 個第二開口係、可先做開銅S ( Conformal Mask)後, 再、’二由雷射鑽孔之方式形成,亦或係以直接雷射鑽孔 (LASER Direct)之方式形成; (H)形成第二金屬層丄8 :以無電電鍍與電鍍 •^方式於複數個第二開口中及該第一金屬層上形成一 第二金屬層,其中,該第二金屬層係作為與該銅核基 板第一面之電性連接用; (I )形成第三、四阻層及複數個第三開口 1 9 : 刀別於該第二金屬層上形成一第三阻層,以及於該銅 核基板之第二面上形成一完全覆蓋狀之第四阻層,於 其中’並以曝光及顯影之方式在該第三阻層上形成複 1364805 2012/l/^g 數個第三開口,以顯露其下之第二金屬層; (J )形成第-線路層2 〇 :以蝕刻之方式移除 該第三開口下方之第二金屬層及第一金屬層,並形成 一第一線路層; (K)完成具有銅核基板支撐並具電性連接之單 層增層線路基板21:以剝離之方式移除該第三阻層 及該第四阻層。至此,完成一具有銅核基板支標並丄 電性連接之單層增層線路基板,並可選擇先直接進行 步驟(L )或步驟(μ); (L )進行置晶侧線路層與球側平面電性接腳接 墊之製作22:當該單層增層線路基板先進行一置晶 側線路層與球側平面電性接腳接墊之製作時,係在該 第-線路層表面形成一第一防焊層,並以曝光及顯影 之方式在該第一防焊層上形成複數個第四開口,以顯 露線路增層結構作為電性連接墊之部分,接著再分別 於該銅核基板之第二面上形成一第五阻層,並且在該 第五阻層上以曝光及顯影之方式形成複數個第五開 口’以及於該第一防谭層上形成一完全覆蓋狀之第六 阻層。之後移除複數個第五開口下方之銅核基板,以 形成複數個第二凹槽’並再以剝離之方式移除該第五 阻層與該第六阻層,接著於複數個第二凹槽中形成一 第二電性阻絕層’並顯露出平面電性連接墊。最後, 係分別於複數個第四開口上形成一第一阻障層,以及 ⑽4805 於該平面電性連接墊上形成一第二阻障層。至此,完 成"、有70整圖案化之置晶側線路層與球側平面電性 連接墊,後續再至該步驟進行增層線路之製作, 其中,該第一、二阻障層係可為電鍍鎳金、無電鍍鎳 金、電鍍銀或電鍍錫中擇其一;以及 、 (M)進行線路增層結構製作2 3 ·•當該單層增 層線路基板先進行一線路增層結構之製作時,係在該 第一線路層與該第一介電層表面形成一第二介電層, " f以雷射鑽孔之方式在該第二介電層上形成複數個第 八開口,以顯露其下之第一線路層,接著以無電電鍛 與電鍍之方式於該第二介電層與複數個第六開口表面 形成一第一晶種層,再分別於該第一晶種層上形成一 第七阻層,以及於該銅核基板之第二面上形成一完全 覆盍狀之第八阻層,並利用曝光及顯影之方式於該第 七阻層上形成複數個第七開口,以顯露其下之第一晶 ,層,之後再以電鍍之方式於該第七開口中已顯露之 第一晶種層上形成一第三金屬層,最後以剝離之方式 移除該第七阻層與該第八阻層,並以蝕刻之方式移除 該第一晶種層,以在該第二介電層上形成一第二線路 層。至此,又再增加一層之線路增層結構,完成一具 有銅核基板支撐並具電性連接之雙層增層線路基板。 並可視需求重覆本步驟增加線路增層結構,以形成具 更多層之封裝基板,之後再至該步驟(L)進行置晶 11 1364805 2012/· 側線路層與球側單面電性接腳接墊之製作,其中,複 數個第六開口係可先做開銅窗後,再經由雷射鑽孔之 方式形成,亦或係以直接雷射鑽孔之方式形成。 於其中,上述該第一〜.八阻層係以貼合、印刷或 旋轉塗佈所為之乾膜或溼膜之高感光性光阻;該第 一、二電性阻絕層及該第一、二介電層係可為防焊綠 漆、環氧樹脂絕緣膜(Ajinomoto Boiild-up Film, ABF )、苯環丁稀(Benzocyclo-buthene,BCB )、雙馬 來亞酷胺-三氮雜苯樹脂(Bismaleimide Triazine, BT )、環氧樹脂板(FR4、FR5 )、聚醯亞胺(Polyimide, PI)、聚四氟乙稀(Poly(tetra-floroethylene),PTFE )或 環氧樹脂及玻璃纖維所組成之一者。 請參閱『第2圖〜第1 2圖』所示,係分別為本 發明一實施例之多層封裝基板(一)剖面剖面示意圖、 本發明一實施例之多層封裝基板(二)剖面示意圖、 本發明一實施例之多層封裝基板(三)剖面示意圖、 本發明一實施例之多層封裝基板(四)剖面示意圖、 本發明一實施例之多層封裝基板(五)剖面示意圖、 本發明一實施例之多層封裝基板(六)剖面示意圖、 本發明一實施例之多層封裝基板(七)剖面示意圖、 本發明一實施例之多層封裝基板(八)剖面示意圖、 本發明一實施例之多層封裝基板(九)剖面示意圖、 本發明一實施例之多層封裝基板(十)剖面示意圖、 12 l3648〇5 2012/1// 及本發明-實施例之多層封裝基板(十一)剖面示意 圖。如圖所示:本發明於一較佳實施例中,係先提^ —銅核基板3 0,並分別於該銅核基板3 〇之第一面 上貼合一高感光性高分子材料之第一阻層3 2,以及 於該銅核基板3 0之第二面上貼合—高感光性高分子 材料之第二阻層3 2,並以曝光及顯影之方式在該第 一阻層3 1上形成複數個第一開口3 3,以顯露其下 该銅核基板3 0之第一面,而其第二面上之第二阻層 3 2則為完全覆蓋狀。接著以蝕刻之方式製作一蝕刻 凹槽34,其中,該銅核基板3〇係為一不含介電層 材料之銅板;該第一、二阻層3丄、3 2係為乾膜光 阻層。 接著,移除該第一、二阻層,以形成具有接腳第 —面之銅核基板3 〇。之後係印刷一第一電性阻絕層 3 5於該蝕刻凹槽中,並在該銅核基板3 〇之第一面 上壓合一第一介電層3 6及一第一金屬層3 7,再以 雷射鑽孔之方式於該第一金屬層37與該第一介電層 3 6上形成複數個第二開口 3 8 ’之後係以無電電鑛 與電鍍之方式於複數個第二開口 3 8及該第一金屬層 3 7表面形成一第二金屬層39 ’其中,該第一、二 金屬層37、39皆為銅,且該第二金屬層39係作 為與該銅核基板3〇第一面之電性連接用。 接著,分別於該第二金屬層3 9上貼合一高感光 13
1J046UJ 性高分子材料之第三 2〇,2/1^ 〇之第二面上貼d:40,以及於該銅核基板3 ., ° 呵感光性高分子材料之第四阻層 41,並以曝光及 士+机加仿- .•衫之方式於該第三阻層4 ◦上形 成複數個第三開口 4 9 n. ^ 4 Z ’以顯露其下之第二金屬層3 。之後係以蝕刻之方式移除該第三開口42下之第 二:金屬層’以形成1'線路層43,最後並移 除该第二、四阻層。? μ 匕’元成一具有圖案化線路並 二該銅核基板30之接腳第—面連接之單層增層線路 基板3。 ^閱『第1 3圖〜第丄7圖』所示,係分別為 本發明之多層料基板(十二)剖面示意圖、 本發明-實施例之多層封裝基板(十三)剖面示意圖、 本發明—實施例之多層封裝基板(切)剖面示意圖、 本發明-實施例之多層封I基板(十五)剖面示意圖、 及本發明一實施例之多層封裝基板(十六)剖面示意 圖。如圖所示:在本發明較佳實施例中,係先行進^ 線路增層結構之製作。首先於該第一線路層4 3與哕 第一介電層3 6上貼壓合一為環氧樹脂絶緣臈材料之 第一介電層4 4 ’之後並以雷射鑽孔之方式於該第一 介電層4 4上形成複數個第四開口 4 5,以顯露其下 之第一線路層43,並在該第二介電層44與該第四 開口 4 5表面以無電電鍍與電鍍方式形成一第一曰 ^ 曰日1 里 層4 6。之後分別於該第一晶種層4 6上貼合—高成 14 1364805 2012/1如 光性高分子材料之第五阻層4 7,以及於該銅核基板 3 0之第二面上貼合一高感光性高分子材料之第六阻 層4 8,接著利用曝光及顯影之方式於該第五阻層4 7上形成複數個第五開口 4 9,然後再於複數第五開 口49中電鍍-第二金屬層5〇 ’最後移除該第五、 六阻層,並再以蝕刻之方式移除顯露之第一晶種層, 以形成一第二線路層5 1。至此,又再增加一層之線 路增層結構,完成一具有銅核基板支撐並具電性連接 之雙層增層線路基板4,於其中,該第一晶種層4 6 與該第三金屬層5 0皆為金屬銅。 請參閱『第1 8圖〜第2 2圖』所示’係分別為 本發明一實施例之多層封裝基板(十七)剖面示意圖、 本發明一實施例之多層封裝基板(十八)剖面示意圖、 本發明-實施例之多層封裝基板(十九)剖面示意圖、 本發明一實施例之多層封裝基板(二十)剖面示意圖、 及本發明一實施例之多層封裝基板(二十一)剖面示 意圖。如圖所示:之後,在本發明較佳實施例中係接 著進行置晶侧線路層與球側平面電性接腳接墊之製 作。首先於該第二線路層5丄表面塗覆一層絕緣保護 用之第一防焊層5 2,並以曝光及顯影之方式於該第 -防焊層5 2上形成複數個第六開口5 3,以顯露線 路增層結構作為電性連接墊。接著分別於該銅核基板 3 0之第二面上貼合一高感光性高分子材料之第七阻 15 1364805 2〇12/1/j^ 層54,以及於該第一防焊層5 2上貼合一高感光高 分子材料之第八阻層5 5,且該第七阻層5 4上並带 成有複數個第七開口 5 6。之後係移除複數個第七開 口 5 6下方之銅核基板3 〇,以形成複數個第二凹样 57,並再移除該第七、八阻層。接著於複數個第二 凹槽5 7中形成一第二電性阻絕層5 8,以顯露出平 面電性連接墊5 9。最後,係分別於複數個第六開口 5 3上形成一第一阻障層6 〇,以及於平面電性連接 塾5 9上形成一第二阻障層6 1。至此,完成—無核 層多層封裝基板5,其中,該第一、二阻障層6〇、 61皆為錄金層。 由上述可知,本發明係從銅核基板為基礎,開始 製作之多層封裝基板,其結構係包括具球側平面電性 接腳接墊與至少-增層線路。於其中,各增層線路及 置晶側與球側連接之方式係以複數個電鍍盲、埋孔所 導通。因此,本發明封裝基板之特色係在於具有高密 度增層線路以提供電子元件相連時所需之繞線。藉 此,使用本發明具高密度之增層線路封裝基板方法所 製造之無核層多層封裝基板,係可有效達到改善超薄 核層基板板彎_問題、及簡化傳統增層線路板製作流 程。 ,综上所述,本發明係一種無核層多層封裝基板之 衣作方法,可有效改善習用之種種缺點,其結構係具 16 2012/1/〆 有球側平面電性接腳接墊與至少一增層線路。可利用 具有高密度增層線路提供電子元件相連時所需之繞 線。藉此,使用本發明具高密度之增層線路封裝基板 方法所製造之無核層多層封裝基板,係可有效達到改 善超薄核層基板板彎赵問題、及簡化傳統增層線路板 製作流程,進而使本發明之産生能更進步更實用、 更符合使用者之所須,確已符合發明專利申請之要 件,爰依法提出專利申請。 者惟以上所述者,僅為本發明之較佳實施例而已, 备=能以此限定本發明實施之範圍;故,凡依本發明 申明專利範圍及發明說明書内容所作之簡單的等效變 化與修饰’皆應仍屬本發明專利涵蓋之範圍内。 1364805 2012/1/^ 【圖式簡單說明】 第1圖,係本發明之製作流程示意圖。 第2圖,係本發明一實施例之多層封裝基板(一)剖 面示意圖 第3圖,係本發明—實施例之多層封裝基板(二)剖 面示意圖。 第4圖,係本發明一實施例之多層封裝基板(三)剖 面示意圖。 第5圖’係本發明一實施例之多層封裝基板(四)剖 面示意圖。 第6圖’係本發明一實施例之多層封裝基板(五)别 面示意圖。 第7圖,係本發明一實施例之多層封裝基板(六)剖 面示意圖。 第8圖,係本發明一實施例之多層封裝基板(七)剖 ,面示意圖。 第9圖,係本發明一實施例之多層封裝基板(八)剖 面示意圖。 第1 0圖’係本發明一實施例之多層封裝基板(九) 剖面示意圖。 第1 1圖’係本發明一實施例之多層封裝基板(十) 剖面示意圖。 18 1364805 2012/1〆 第1 2圖’係本發明-實施例之多層封裝基板(十一) 到面示意圖。 第1 3圖,係本發明一實施例之多層封裝基板(十二) 咅面示意圖。 第1 4圖,係本發明一實施例之多層封裝基板(十三) 到面示意圖。 第1 5圖,係本發明一實施例之多層封裝基板(十四.) 到面示意圖。 第1 6圖,係本發明一實施例之多層封裝基板(十五) 剖面示意圖。 ^ 第1 7圖,係本發明一實施例之多層封裝基板(十六) -· 剖面示意圖。 - 第1 8圖,係本發明一實施例之多層封裝基板(十七) 剖面示意圖。 第1 9圖,係本發明一實施例之多層封裝基板(十八) 則面示意圖。 第2 0圖,係本發明一實施例之多層封裝基板(十九) 則面示意圖。 第2 1圖,係本發明一實施例之多層封裴基板(二十) 别面示意圖。 第2 2圖,係本發明一實施例之多層封裝基板(二十 一)剖面示意圖。 19 1364805 2012/, 第2 3圖,係習用有核層封裝基板之剖面示意圖。 第2 4圖,係習用實施線路增層(一)剖面示意圖。 第2 5圖,係習用實施線路增層(二)剖面示意圖。 第2 6圖,係習用實施線路增層(三)剖面示意圖。 第2 7圖,係習用實施線路增層(四)剖面示意圖。 第2 8圖,係另一習用有核層封裝基板之剖面示意圖。 第2 9圖,係另一習用之第一線路增層結構剖面示意 圖。 第3 0圖,係另一習用之第二路增層結構剖面示意圖。 【主要元件符號說明】 (本發明部分) 步驟(A)〜(M) 11〜23 銅核基板3 0 第一、二阻層31、32 第一開口 3 3 蝕刻凹槽3 4 第一電性阻絕層3 5 第一介電層3 6 . 7 第一金屬層3 7 第二開口 3 8 20 1364805 2012/1〆 第二金屬層3 9 第三、四阻層40、41 第三開口 4 2 第一線路層4 3 第二介電層4 4 第四開口 4 5 第一晶種層4 6 第五、六阻層47、48 第五開口 4 9 第三金屬層5 0 第二線路層5 1 第一防焊層5 2 第六開口 5 3 第七、八阻層54、55 第七開口 5 6 第二凹槽5 7 第二電性阻絕層5 8 平面電性連接墊5 9 第一、二阻障層60、6 1 21 1364805 2012/1/^ (習用部分) 第一、二線路增層結構7 a、7 b 第一、二線路增層結構8 a、8 b 核心基板7 0 芯層7 0 1 線路層7 0 2 電鍵導通礼7 0 3 第一介電層7 1 第一開口 7 2 該晶種層7 3 圖案化阻層7 4 第二開口 7 5 第一圖案化線路層76 導電盲孔6 7 第二介電層6 8 : 第二圖案化線路層·6 9 核心基板8 0 樹脂塞孔8 0 1 電鍍通孔8 0 2 第一介電層8 1 22 1364805
2012/lM 一圖案化線路層8 2 二介電層8 3 二圖案化線路層8 4 23

Claims (1)

1364805 2012/1〆 十、申請專利範圍: 1 ·一種無核層多層封裝基板之製作方法,係至少包含 下列步驟: (A)提供一銅核基板; (B )分別於該銅核基板之第一面上形成一第 一阻層’以及於該銅核基板之第二面上形成一完全 覆蓋狀之第二阻層,於其中,該第一阻層上並形成 複數個第一開口,並顯露其下該銅核基板之第一 面; 凹槽; C)於複數個第一開口下方形成複數個第一 (D)移除該第-阻層及該第二阻層; 絕層;(E)於複數個第-凹槽内形成-第-電性阻 絕層上形成—第第-面與該第-電性阻 ,丨電層及-第-金屬層; (G)於該第一金屬 複數個第二開口, 。亥第一介電層上形成 颂路其下之鋼核基板第—面; (Η)於複數個第二 形成一第二金屬層;*口中及該第一金屬層上 24 1.364805 2012/1/0 (I )分別於該第二金屬層上形成一第三阻 層,以及於該銅核基板之第二面上形成一完全覆蓋 狀之第四阻層,於其中,該第三阻層上並形成複數 個第三開口; (J)移除該第三開口下方之第二金屬層及第 一金屬層,並形成一第一線路層; (κ)移除該第三阻層及該第四阻層;至此, 疋成一具有鋼核基板支撐並具電性連接之單層增 層線路基板,並可選擇先直接進行步驟(L·)或步 驟(M); (L )當該單層增層線路基板先進行一置晶側 線路層與球侧平面電性接腳接墊之製作時,係在該 第線路層表面形成一第一防焊層,並且在該第一 防焊層上係形成複數個第四開口,以顯露線路增層 結構作為電性連接墊之部分,接著再分別於該銅^ 基板之第二面上形成一第五阻層,並且在該第五阻 層上係形成複數個第五開口,以及於該第一防焊層 j形成一完全覆蓋狀之第六阻層,之後移除複數個 t五開口下方之銅核基板,以形成複數個第二凹 槽,並再移除該第五阻層與該第六阻層,接著於複 :個第二凹槽中形成一第二電性阻絕層,並顯露出 2面電性連接墊’最後,係分別於複數個第四開口 形成一第一阻障層,以及於該平面電性連接墊上 25 形成一第一阻障層;至此,完成一具有完整圖案化 之置晶側線路層與球側平面電性連接墊,後續再至 該步驟(M)進行增層線路之製作;以及 (M)當該單層增層線路基板先進行一線路增 層結構製作時,係在該第一線路層與該第一介電層 表面形成-第二介電層’並且該第二介電層上係: 成f複數個第六開口,以顯露其下之第一線路層, 接著於該第二介電層與複數個第六開口表面形成 第一晶種層,再分別於該第一晶種層上形成—第 七阻層,以及於該銅核基板之第二面上形成一完全 覆蓋狀之第人阻層,其巾’該第七阻層上係形成有 複數個第七開口,以顯露其下之第一晶種層,之後 於該第七開口中已顯露之第一晶種層上形成一第 三金屬層’最後再移除該第玲層、八阻層及 該第一晶種層,以在該第二介電層上形成一第二線 路層;至此’完成—具有銅核基板支撐並具電性連 接之雙層增層線路基板,並可視需求重覆本步驟辦 加線路增層結構,以形成具更多層之封裝基板,: 後再至該步驟(L)進行置晶側線路層與球側平面 電性接腳接墊之製作。 2 ·依據申請專利範圍第工項所述之無核層多層封裝基 板之製作方法’其t ’該銅核基板係為: 層材料之銅板。 3 "包 26 2012/1/1< •依據中請專利範圍第丄項所述之無核層多層封裝基 板之製作方法,其中,該第—〜人阻層係以貼合、 I7刷或旋轉塗佈所為之乾膜或溼膜之高感光性光 阻。 4依據申π專利範圍第i項所述之無核層多層封裝基 板之製作方法’其中,複數個第一、三四、五及 七開口係以曝光及顯影之方式形成^ 5 ·依據申請專利範圍第1項所述之無核層多層封裝基 板之製作方法,其中,該步驟(c)形成複數個第 -凹槽、該步驟(J)移除該第一、二金屬層、該 步驟(L)形成複數個第二凹槽及該步驟(M)移 除該第一晶種層之方法係可為蝕刻。 據申吻專利範圍第1項所述之無核層多層封裝基 板之製作方法,其中’該第—〜讀層之移除方法 係可為軔離。 據申明專利範圍第1項所述之無核層多層封裝基 板之製作方法’其中,該第一、二電性阻絕層係以 直接壓合或印刷之方式形成。 據申明專利範圍第1項所述之無核層多層封裝基 t製作方法,其中,該第一、二電性阻絕層及該 W電層係可為防焊綠漆、環氧樹脂絕緣膜 27 1364805 2012/l/l·^ (Ajinomoto Build-up Film, ABF )、苯環丁烤 (Benzocyclo-buthene,BCB )、雙馬來亞睡胺-三氣 雜苯樹脂(Bismaleimide Triazine, BT)、環氧樹脂 板(FR4、FR5 ) ' 聚醯亞胺(Polyimide, PI)、聚 四氟乙稀(Poly(tetra-floroethylene),PTFE )或環氧 樹脂及玻璃纖維所組成之一者。 9 ’依據申請專利範圍第1項所述之無核層多層封裝基 板之製作方法’其中,該步驟(F )係以直接壓合 該第一介電層及該第一金屬層於其上,或係採取貼 合该第一介電層後,再形成該第一金屬層。 0·依據申請專利範圍第1項所述之無核層多層封裝 基板之製作方法,其中,複數個第二、六開口係可 先做開銅窗(CGnfGrmalMaSk)後,再經由雷射鑽 孔之方式形成,亦或係以直接雷射鑽孔(LASER Dlrect)之方式形成。 丄丄 ,牛 j yn I 基板之製作方 蚵裝 一晶種層之刑士 丄 工葡增汉4弟 心成方式係可為無電電鍍與電鍍。 1 2 ·依據申請專利$闲a 基板之製作1項所述之無核層多層封裳 電鍍鎳金、益中,該第一、二阻障層係可為 …、屯鍍鎳金、電鍍銀或電鍍錫中擇其一。 28 1364805 2012/1/1^ 七、指定代表圖: (一) 本案指定代表圖為:第(1 )圖。 (二) 本代表圖之元件符號簡單說明: 步驟(A)〜(M) 11〜23 八、本案若有化學式時,請揭示最能顯示發明特徵的化學式:
TW097108810A 2007-11-15 2008-03-13 Method of manufacturing multi-layer package substrate of non-nuclear layer TW200921818A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/984,263 US20080188037A1 (en) 2007-02-05 2007-11-15 Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier

Publications (2)

Publication Number Publication Date
TW200921818A TW200921818A (en) 2009-05-16
TWI364805B true TWI364805B (zh) 2012-05-21

Family

ID=39675451

Family Applications (9)

Application Number Title Priority Date Filing Date
TW097102733A TW200921884A (en) 2007-11-15 2008-01-24 Method for making copper-core layer multi-layer encapsulation substrate
TW097102734A TW200921816A (en) 2007-11-15 2008-01-24 Method of making multi-layer package board of copper nuclear layer
TW097106965A TW200921817A (en) 2007-11-15 2008-02-29 Method of manufacturing multi-layer package substrate of copper nuclear layer
TW097108808A TW200921875A (en) 2007-11-15 2008-03-13 Manufacturing method of copper-core multilayer package substrate
TW097108810A TW200921818A (en) 2007-11-15 2008-03-13 Method of manufacturing multi-layer package substrate of non-nuclear layer
TW097110927A TW200921881A (en) 2007-11-15 2008-03-27 Manufacturing method of high heat-dissipation multilayer package substrate
TW097110928A TW200921819A (en) 2007-11-15 2008-03-27 Method of producing multi-layer package substrate having a high thermal dissipation capacity
TW097123918A TW200921876A (en) 2007-11-15 2008-06-26 Method for making copper-core layer multi-layer encapsulation substrate
TW097141807A TW200922433A (en) 2007-11-15 2008-10-30 Manufacturing method of copper-core multilayer package substrate

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW097102733A TW200921884A (en) 2007-11-15 2008-01-24 Method for making copper-core layer multi-layer encapsulation substrate
TW097102734A TW200921816A (en) 2007-11-15 2008-01-24 Method of making multi-layer package board of copper nuclear layer
TW097106965A TW200921817A (en) 2007-11-15 2008-02-29 Method of manufacturing multi-layer package substrate of copper nuclear layer
TW097108808A TW200921875A (en) 2007-11-15 2008-03-13 Manufacturing method of copper-core multilayer package substrate

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW097110927A TW200921881A (en) 2007-11-15 2008-03-27 Manufacturing method of high heat-dissipation multilayer package substrate
TW097110928A TW200921819A (en) 2007-11-15 2008-03-27 Method of producing multi-layer package substrate having a high thermal dissipation capacity
TW097123918A TW200921876A (en) 2007-11-15 2008-06-26 Method for making copper-core layer multi-layer encapsulation substrate
TW097141807A TW200922433A (en) 2007-11-15 2008-10-30 Manufacturing method of copper-core multilayer package substrate

Country Status (3)

Country Link
US (1) US20080188037A1 (zh)
CN (5) CN101436547B (zh)
TW (9) TW200921884A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595585B (zh) * 2015-02-27 2017-08-11 胡迪群 暫時性複合式載板

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US20090166858A1 (en) * 2007-12-28 2009-07-02 Bchir Omar J Lga substrate and method of making same
US8415203B2 (en) * 2008-09-29 2013-04-09 Freescale Semiconductor, Inc. Method of forming a semiconductor package including two devices
TWI421992B (zh) * 2009-08-05 2014-01-01 欣興電子股份有限公司 封裝基板及其製法
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
CN102259544A (zh) * 2010-05-27 2011-11-30 禹辉(上海)转印材料有限公司 一种镭射信息层的制造方法
TWI496258B (zh) * 2010-10-26 2015-08-11 欣興電子股份有限公司 封裝基板之製法
US8698303B2 (en) 2010-11-23 2014-04-15 Ibiden Co., Ltd. Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
TW201248745A (en) * 2011-05-20 2012-12-01 Subtron Technology Co Ltd Package structure and manufacturing method thereof
CN103348361B (zh) * 2011-12-12 2017-05-24 Ev 集团 E·索尔纳有限责任公司 用于制造单独编码的读结构的方法和装置
CN103681384B (zh) 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103717009A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种无核封装基板种子层附着力的方法
TWI500125B (zh) * 2012-12-21 2015-09-11 欣興電子股份有限公司 電子元件封裝之製法
CN103903990B (zh) * 2012-12-28 2016-12-28 欣兴电子股份有限公司 电子组件封装的制法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN107170689B (zh) 2013-06-11 2019-12-31 唐山国芯晶源电子有限公司 芯片封装基板
CN103887184B (zh) * 2014-03-28 2016-09-07 江阴芯智联电子科技有限公司 新型高密度高性能多层基板内对称结构及制作方法
DE102015116807A1 (de) * 2015-10-02 2017-04-06 Infineon Technologies Austria Ag Funktionalisierte Schnittstellenstruktur
CN108257875B (zh) * 2016-12-28 2021-11-23 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US10573572B2 (en) * 2018-07-19 2020-02-25 Advanced Semiconductor Engineering, Inc. Electronic device and method for manufacturing a semiconductor package structure
CN111326494A (zh) * 2020-02-28 2020-06-23 维沃移动通信有限公司 封装结构、制作方法、电路板结构及电子设备
TWI733569B (zh) * 2020-08-27 2021-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN112185928A (zh) * 2020-10-22 2021-01-05 上海艾为电子技术股份有限公司 一种芯片封装结构及其制备方法、封装芯片
CN112490234B (zh) * 2020-12-11 2025-11-14 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制造方法
TWI759120B (zh) * 2021-03-04 2022-03-21 恆勁科技股份有限公司 中介基板及其製法
CN119626992A (zh) * 2024-01-29 2025-03-14 芯爱科技(南京)有限公司 封装基板及其制法
CN120221419A (zh) * 2025-05-14 2025-06-27 芯爱科技(南京)有限公司 封装基板的制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294731B1 (en) * 1999-03-16 2001-09-25 Performance Interconnect, Inc. Apparatus for multichip packaging
US6278618B1 (en) * 1999-07-23 2001-08-21 National Semiconductor Corporation Substrate strips for use in integrated circuit packaging
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Necエレクトロニクス株式会社 多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595585B (zh) * 2015-02-27 2017-08-11 胡迪群 暫時性複合式載板

Also Published As

Publication number Publication date
CN101436551B (zh) 2010-12-01
CN101436551A (zh) 2009-05-20
CN101436550A (zh) 2009-05-20
TW200921884A (en) 2009-05-16
TW200921876A (en) 2009-05-16
TW200921816A (en) 2009-05-16
CN101436547B (zh) 2011-06-22
TW200921875A (en) 2009-05-16
TWI380387B (zh) 2012-12-21
TWI348743B (zh) 2011-09-11
CN101436549A (zh) 2009-05-20
CN101436547A (zh) 2009-05-20
CN101436549B (zh) 2010-06-02
TWI361481B (zh) 2012-04-01
TW200922433A (en) 2009-05-16
TW200921818A (en) 2009-05-16
US20080188037A1 (en) 2008-08-07
TW200921817A (en) 2009-05-16
CN101436550B (zh) 2010-09-29
TWI380428B (zh) 2012-12-21
TW200921819A (en) 2009-05-16
TW200921881A (en) 2009-05-16
TWI380422B (zh) 2012-12-21
CN101436548B (zh) 2011-06-22
TWI373115B (zh) 2012-09-21
CN101436548A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
TWI364805B (zh)
CN100508692C (zh) 制造具有薄核心层的印刷电路板的方法
CN101677066B (zh) 增层线路板的制作方法
TWI283152B (en) Structure of circuit board and method for fabricating the same
TW201703212A (zh) 晶片封裝
CN101409238A (zh) 无核层封装基板的制作方法
TW201029133A (en) Printed circuit board structure and fabrication method thereof
TWI295842B (en) A method for manufacturing a coreless package substrate
CN101677067B (zh) 铜核层多层封装基板的制作方法
CN101436639B (zh) 发光二极管封装基板的制作方法
CN101527266A (zh) 增层线路板的制作方法
JP2006013030A5 (zh)
CN101677068A (zh) 铜核层多层封装基板的制作方法
TWI301662B (en) Package substrate and the manufacturing method making the same
TWI357646B (zh)
CN101685781B (zh) 封装基板的制作方法
TWI277191B (en) Method for manufacturing leadless package substrate
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
TWI247363B (en) A substrate structure having solid micro vias and manufacture method thereof
TW200913840A (en) Circuit board structure and fabrication method thereof
JPH0677650A (ja) 多層配線板の製造方法
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP2004228302A (ja) 多層配線基板及び多層配線基板の作製方法、並びに画像表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees