TW200921817A - Method of manufacturing multi-layer package substrate of copper nuclear layer - Google Patents
Method of manufacturing multi-layer package substrate of copper nuclear layer Download PDFInfo
- Publication number
- TW200921817A TW200921817A TW097106965A TW97106965A TW200921817A TW 200921817 A TW200921817 A TW 200921817A TW 097106965 A TW097106965 A TW 097106965A TW 97106965 A TW97106965 A TW 97106965A TW 200921817 A TW200921817 A TW 200921817A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- substrate
- copper core
- package substrate
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H10P72/74—
-
- H10W70/05—
-
- H10W70/685—
-
- H10W74/129—
-
- H10W90/701—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H10P72/7424—
-
- H10P72/7438—
-
- H10P72/744—
-
- H10W72/07204—
-
- H10W72/07232—
-
- H10W72/07236—
-
- H10W72/20—
-
- H10W72/252—
-
- H10W72/90—
-
- H10W72/923—
-
- H10W72/9415—
-
- H10W74/00—
-
- H10W74/012—
-
- H10W74/016—
-
- H10W74/15—
-
- H10W90/724—
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
200921817 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種銅核層多層封裝基板之製作 方法,尤指一種以銅核基板為基礎,開始製作之單面、 多層封裝基板之製作方法,於其中,該多層 之結構係包括一具高剛性支撐之銅板,且此銅板=一 面係具增層線路,另一面則不具任何球側圖案。 【先前技術】 〃在-般多層封裝基板之製作上,其製作方式通常 係由一核心基板開始,經過鑽孔、電鍵金屬、塞孔及 雙面線路製作等方式,完成―雙面結構之内層核心 板,之後再經由-線路增層製程完成—多層封裝基 板。如第1 8圖所示,其係為一有核層封裝基板之别 面:意圖。首先’準備一核心基板5〇,其中,該核 二Ϊ5 〇係由一具預定厚度之芯層5 0 1及形成於 V: : f 〇 1表面之線路層5 〇 2所構成,且該芯層 係形成有複數個電鍍導通孔5 0 3,可藉以 連接f'50 1表面之線路層5 0 2。 S D眚著白第1 9圖〜第2 2圖所示,對該核心基板 層製程。首先,係於該核心基板5 〇 面成右第—介電層51,且該第一介電層51表 複數個第—開口 52,以露出該線路層5 υ ζ,之後,以盔啻 …、玉電鍍與電鍍等方式於該第一介電 200921817 層5 1外路之表面形成—s插爲g 0 53上形成—圖案化阻層;θ4=圖:於該晶種層 甲並有複數個第二開σ5 5,以案化阻層54 化線路之晶種層53;接著,利用路==圖案 -pa π R ^ 刃用罨鍍之方式於該第 一第:圖案化線路層56及複數個 ,並使其第―圖案化線路層56得以透 = 數個導電盲孔57與該核心基板5〇之 M通,㈣再進行移除職案化阻層5 刻’待完成後係形成—第—線路增層結構5 a。 ^地,該法係可於該第一線路增層結構5a之最外 =表面再運用相同之方式形成—第二介電層58及一 一圖案化線路層5 9之第二線路增層結構5b,以逐 乂增層方式形成-多層封裝基板。然而,此種製作方 法有佈線密度低、層數多及流程複雜等缺點。 另外,亦有利用厚銅金屬板當核心材料之方法, 可於經過I虫刻及塞孔等方式完成一内層核心板後,再 經由一線路增層製程以完成一多層封裝基板。如第2 3圖帛2 5圖所示’其係為另一有核層封裝基板之 剖面示意圖。首先’準備一核心基板6〇,該核心基 板6 0係由一具預定厚度之金屬層利用蝕刻與樹脂塞 孔6 〇 1以及鑽孔與電鍍通孔6〇2等方式形成之單 層銅核心基板6 〇 ;之後,利用上述線路增層方式, 於戎核心基板6 〇表面形成一第一介電層6丄及一第 一圖案化線路層β 2,藉此構成一具第一線路增層結 200921817 構“。該法亦與上述方法相同,係可再利用一次線路 m 一線路增層結構“之最外層表面 成一“電層63及-第二圖案化線路層64,科 =一具第二線路增層結構“,以逐步增層方式开; 成一夕層封裝基板。然而,此種製作方 :基板製作不易’且亦與上述方法相同,具有佈= 複雜等缺點。故,一般習用者係無 使用者於實際使用時之所需。 【發明内容】 之主要目㈣在於’使用本發明具高密度 =線路封裝基板方法所製造之多層封裝基板,係 J依實際需求形成具銅核基板支撐之銅核層多層封裝 二:f可有效達到改善超薄核層基板板響翹問題、 統增層線路板製作流程,進而達到提高封裝 接5基板時之可靠度LevelReliabiIity)。 p以ΐ發0月之次要目的係在於,從_基板為基礎, :。製作之單面、多層封裝基板,其結構係包括一具 =性切之銅板,且此銅板之—面係具增層線路, 面則不具任何球側圖案’於其中’各增層線路及 ^日曰側與球側連接之方式係以複數個電鍍盲、埋孔所 導通。 本發明之另一目的係在於,具有高密度增層線路 電子元件相連時所需之繞線,同時,並以銅板 200921817 提供足夠之剛性使封裝製程可更為簡易。 為達以上之目本發明係—種銅核層多層封裝 二反之製作方法’係於—銅核基板之第—面上愿合 二:層材料與一金屬層’之後於該面上形成複數個電 =盲孔以連接軸核基板與至少—增層線路,並在择 二:路之置晶側形成電性接塾;封裝流程完成後心 銅核基板’以形成可控制外形尺寸之柱狀電 接墊。其中’雖然各線路在封裝製程完成前於 電性上係完全短路’但封裝製程完成後則可利用光學 3與姓刻之方式移除部份之銅板,進而可使電性獨 立並形成柱狀接腳。 【實施方式】 一立-月參閱『第1圖』所示,係為本發明之製作流程 不思圖。如圖所不:本發明係一種銅 板之製作方法,其至少包括下列步驟: 十裝基 (A) 提供銅核基板工工:提供—銅核基板,其 中,該銅核基板係為一不含介電層材料之銅板; (B) 形成第一介電層及第—金屬層12:於哼 鋼核基板之第-面上直接壓合—第—介電歧—第」 金屬層,亦或係先採取貼合該第—介電層後,再 該第一金屬層; :以雷射鑽孔之 上形成複數個第 (C )形成複數個第一開口 1 3 方式於該第一金屬層及該第一介電層 200921817 =口’並顯露部分之鋼核基板 個第-開口係可先做 ”甲设數 再經由雷射鑽孔之方式 0rmaI Mask)後, (laser Dir叫之^形成亦或係以直接雷射鑽孔 (D)形成第二金. 之方式於複數個第門9 4.以無電電鍍與電鍍 第二金屬層弟―開口中及該第—金屬層上形成— 摩以及Γ個第,15: 其中,並以曝光二覆蓋狀之第二阻層,於 數個第二開口員式在該第一阻層上形成複 P分之第二金屬層; ^ 成第一線路層1 6 :以蝕MW#^ 一第一線路層之第二金屬層及第-金屬層,並形成 層增層線路基板!支撐並具電性連接之單 及該第二阻層。至離之方式移除該第-阻層 電性連接之單層增層線:基板具::核基板支撐並具 驟(H)貞步驟(j ); ▲ 並可選擇直接進行步 ()進行置晶側與球側線路声赞你] 單層增層線路基板上進行—w曰"作1 8 :於該 作,於其b㈣第側與相線路層製 並以曝光及顯影之方式在"、面开'成-弟-防焊層, 方式在焊層切成複數個 200921817 第三’以顯露該第一線路層作為電 該銅核基板之第二面上形成-第三阻: 亚於稷數個第三開口t形成一第—阻障 剝離之方式移除該第三阻層。至此,完成 = 圖案化之置晶側線路層與已圖荦化丫日仍—八:疋正 之球側線路層m 化但仍元全電性短路 鎖金、無電鑛料、電;:=雷;'11 且障層係可為電錢 電鍍銀或電鍍錫中擇其—·以及 声㈣行線路增層結構製作19 1該單層增 4第-二進行—線路增層結構製作,於其令,在 層及該第-介電層表面形成-第二介電 :第之方式在該第二介電層上形成複數 電鑛與電鑛之方式於該第二=接著以無電 表面形成-第-晶種層二數:Γσ s之後再以電鑛之方式於該第五開口中已顯 路之弟一晶種層上形成一 方彳弒Α β # 乐—金屬層,取後以剝離之 万式移除忒第四阻層及嗜坌 移降M 4 層’並㈣刻之方式 移除5亥弟一晶種層,以在 八 ,,, °Λ第一 W電層上形成一第- 線路層。至此,又再戍弟一 目士h 冉柘加—層線路增層結構,完成一 八有銅核基板支撐並且雷 杯„ ^ ^ ^ 八 連接之雙層增層線路基 扳。亚可繼續本步驟(T )牦加線路增層結構,形成 層,以及於該銅核基板之第二面上形成一 第五阻層,並利用曝光及顯影之方式於 複數個第五開口’以顯露部分之第 10 200921817 具更多層之封裝基板,亦或直接至該步驟(Η)進行 置晶側與球側線路層製作,其中,複數個第四開口係 可先做開銅窗後,再經由雷射鑽孔之方式形成,亦或 係以直接雷射鑽孔之方式形成。 ^於其中,上述該第一〜五阻層係以貼合、印刷或 才疋轉塗佈所為之乾膜或溼膜之高感光性光阻;該第 一、二介電層係可為環氧樹脂絕緣膜(Aji_〇t〇 Binld-upFilm,娜)、苯環丁稀(Benz〇cyci〇 buthene, BCB)、雙馬來亞醯胺·三氮雜苯樹脂(則讀心. Tmzine,BT)、環氧樹脂板(FR4、FR5)、聚醯亞胺 (Polyimide, PI ).聚四氟乙烯 (P〇ly(tetra-fl〇roethyiene),PTFE )或環氧樹脂及玻璃 纖維所組成之一者。 請參閱『第2圖〜第8圖』所示,係分別為本發 月實^例之多層封裝基板(一)剖面剖面示意圖、 本發明一實施例之多層封裝基板(二)剖面示意圖、 本發明一實施例之多層封裝基板(三)剖面示意圖、 本發明一實施例之多層封裝基板(四)剖面示意圖、 本發明一實施例之多層封裝基板(五)剖面示意圖、 本發明一實施例之多層封裝基板(六)剖面示意圖、 及本發明一貫施例之多層封裝基板(七)剖面示意圖。 如圖所示:本發明於一較佳實施例中,係先提供一銅 核基板2 0 ’並於該銅核基板2 0之第一面上壓合一 第一介電層2 1及一第一金屬層2 2 ,並以雷射鑽孔 200921817 之=式在該第一金屬層2 2與該第一介電層2丄上形 =複數個第一開口 2 3,以顯露其下之銅核基板2 〇 ^ 面之後,再以無電電鍍與電鑛之方式於複數個 第開口23内及該第一金屬層22表面形成一第二 金屬層24,其中,該第一、二金屬層22、24皆 為銅,且該第二金屬層2 4係作為與該第一金屬層2 2之電性連接用。 一接著,分別於該第二金屬層2 4上貼合一高感光 性同分子材料之第一阻層2 5,以及於該銅核基板2 0之第二面上貼合—高感光性高分子材料之第二阻層 2 6。並以曝光及顯影之方式於該第一阻層2 5上形 成複數個第二開口 2 7,以顯露其下之第二金屬層2 4。之後係以蝕刻之方式移除該第二開口 2 7下之第 一、二金屬層,以形成一第一線路層28,最後並移 除忒第一、二阻層。至此,完成一具有銅核基板支撐 並具電性連接之單層增層線路基板2。 請參閱『第9圖〜第3圖』所示,係分別為本 發明一實施例之多層封裝基板(八)剖面示意圖、本 發明一實施例之多層封裝基板(九)剖面示意圖、本 發明一實施例之多層封裝基板(十)剖面示意圖、本 發明一實施例之多層封裝基板(十一)剖面示意圖、 及本發明一實施例之多層封裝基板(十二)剖面 * 圖。如圖所示··在本發明較佳實施例中,係先行進行 線路增層結構之製作。首先於該第一線路層2 8與第 12 200921817 一2電層2 1上貼壓合一為環氧樹脂絕緣膜材料之第 一彡丨電層2 9,之後,以雷射鑽孔之方式於該第二介 電層2 9上形成複數個第三開口 3 〇,以顯露其下之 第一線路層2 8,並在該第二介電層2 9及該第三開 口 3 0表面以無電電鍍與電鍍之方式形成一第一晶種 層3 1。之後分別於該第一晶種層3 i上貼合一高感 光性高f子材料之第三阻層3 2,以及於該銅核基板 2 0之第二面上貼合一高感光性高分子材料之第四阻 層3 3,接著利用曝光及顯影之方式於該第三阻層3 2上形成複數個第四開σ 3 4,然後再於複數個第四 =口 3 4中電鑛-第三金屬層3 5,最後移除該第 二、四阻層’並再以㈣之方式移除顯露之第一晶種 層3 1 ’以形成一第二線路層3 6。至此,又再捭加 :層之線路增層結構,完成一具有銅核基板支“且 電性連接之雙層增層線路基板3 ’於其中,該第一晶 種層31與該第三金屬層35皆為金屬銅。 θ :㈣『第14圖〜第17圖』所示,係 =明-貫施例之多層封裝基板(十三)剖面示 :明一實施例之多層封褒基板(十四)剖面示意圖、 =明-實施例之多層㈣基板(十五)剖面示意圖、 ^本f明一實施例之多層封裝基板(十六)剖面示音 圖。如圖所不:之後,在本發明較 " 進行置晶側與球惻線路層之製作。Ie列中係接著 層36表面塗覆-層絕緣保;L;第二線路 诉邊用之第—防焊層3 7, 13 200921817 然後並以曝光及顯影之方式於該第-防焊層3 7上形 成複數個第五開口 3 8 ’以顯露其線路增層結構作為 電性連接墊。接著,於該銅核基板2 Q之第二面上貼 合一咼感光性高分子材料之第五阻層3 g,之後於複 數個第五開口 3 8上形成一第一阻障層4 〇,最後再 移除》玄第五阻層。至此,完成—具銅核層支撑之多層 封裝基板4,丨中’該第—阻障層4 Q係為鎳金層; 至於球側之電性接塾,則於封裝製程完成後,先於該 銅核基板2 0之第二面形成阻層,再移除部分之銅核 基板2 0後形成。 ,由上述可知,本發明係從銅核基板為基礎,開始 作之單面、多層封裝基板’其結構係包括—具高剛 性支撑之銅板,且此銅板之―面係具增層線路,另一 面則不具任何球側圖案。於其中,各增層線路及置晶 側與球側連接之方式係以複數個電鍍盲、埋孔所導 通。因此,本發明封裝基板之特色係在於具有高密度 增層線路以提供電子元件相連時所需之繞線,同時’ 並以銅板提供足夠之剛性使封裝製程可更為簡易。雖 然各線路在封裝製程完成前於電性上係完全短路,但 封裝製程完成後則可利用光學微影與蝕刻之方式移除 部份之銅板,進而可使電性獨立並形成柱狀接腳。藉 此,使用本發明具高密度之增層線路封裝基板方法所 製造之多層封裝基板,係可依實際需求形成具銅核基 板支撐之銅核層多層封裝基板,並可有效達到改善超 14 200921817 =核。層基板板彎輕問題、及簡化傳統增層線路板製作 μ程,進而達到提高封裝體接合基板時之可靠度 (Board Level Reiiabimy )之目的。 紅上所述,本發明係一種銅核層多層封裝基板之 製作方法可有效改善習用之種種缺點,以具有高密 度增層線路提供電子元件相連時所需之繞線,同時, 並以銅板提供足夠之剛性使封裝製程可更為簡易。藉 $使用本發日月所製造之多層封裝基板,係可依實際 而求形成具銅核基板支撐之銅核層多層封裝基板,並 可有效達到改善超薄核層基板板彎㈣題、及 統增層線路板製作流程,以達龍高縣體接合基^ 時之可靠度,進而使本發明之產生能更進步、更實用、 更符合使用者之所須,確已符合發明專利申請之要 件,爰依法提出專利申請。 ▲惟以上所述|,僅為本發明之較佳實施例而已, =此以此限定本發明實施之範圍;&,凡依本發明 °月專利範圍及發明說明書内容所作之簡單的等效變 化.、修飾’皆應仍屬本發明專利涵蓋之範圍内。 200921817 【圖式簡單說明】 第1圖’係本發明之製作流程示意圖。 第2圖,係本發明一實施例之多層封裝基板(一)剖 面示意圖 第3圖,係本發明一實施例之多層封裴基板(二)剖 面示意圖。 第4圖’係本發明一實施例之多層封裝基板(三)剖 面示意圖。 第5圖’係本發明一實施例之多層封裝基板(四)剖 面示意圖。 第6圖,係本發明一實施例之多層封裝基板(五)剖 面示意圖。 第7圖’係本發明一實施例之多層封裝基板(六)剖 面示意圖。 第8圖,係本發明一實施例之多層封裝基板(七)剖 面示意圖。 第9圖’係本發明一實施例之多層封裝基板(八)剖 面示意圖。 第1 0圖,係本發明一實施例之多層封裝基板(九) 剖面示意圖。 第1 1圖,係本發明一實施例之多層封裝基板(十) 剖面示意圖。 16 200921817 第1 2圖’係本發明一實施例之多層封裝基板(十一) 剖面示意圖。 第1 3圖’係本發明一實施例之多層封裝基板(十二) 剖面示意圖。 第1 4圖’係本發明一實施例之多層封裝基板(十三) 剖面示意圖。 第1 5圖,係本發明一實施例之多層封裝基板(十四) 剖面示意圖。 第1 6圖,係本發明一實施例之多層封裝基板(十五) 剖面示意圖。 第1 7圖,係本發明一實施例之多層封裝基板(十六) 剖面示意圖。 第1 8圖,係習用有核層封裝基板之剖面示意圖。 第1 9圖’係習用實施線路增層(—)剖面示意圖 第2 0圖’係習用實施線路增層(二)剖面示意圖 第2 1圖’係習用實施線路增層(三)剖面示意圖 第2 2圖’係習用實施線路增層(四)剖面示意圖 第2 3圖’係另一習用有妨思 ^曰封裝基板之剖面示意圖。 第2 4圖’係另一習用_ 用之第一線路增層結構剖面示意 圖0 第2 5圖,係另一 。 卓—路增層結構剖面示意圖 17 200921817 【主要元件符號說明】 (本發明部分) 步驟(A)〜(I) 11〜19 單層增層線路基板2 雙層增層線路基板3 多層封裝基板4 銅核基板2 0 第一介電層2 1 第一金屬層2 2 第一開口 2 3 第二金屬層2 4 第一、二阻層25、26 第二開口 2 7 第一線路層2 8 第二介電層2 9 第三開口 3 0 第一晶種層3 1 第三、四阻層32、33 第四開口 3 4 第三金屬層3 5 18 200921817 第二線路層3 6 第一防焊層3 7 第五開口 3 8 第五阻層3 9 第一阻障層4 0 (習用部分) 第一、二線路增層結構5 a、5 b 第一、二線路增層結構6 a、6 b 核心基板5 0 芯層5 0 1 線路層5 0 2 電鍍導通孔5 0 3 第一介電層5 1 第一開口 5 2 晶種層5 3 圖案化阻層5 4 第二開口 5 5 第一圖案化線路層5 6 導電盲孔5 7 第二介電層5 8 19 200921817 第二圖案化線路層5 9 核心基板6 0 樹脂塞孔6 0 1 電鍍通孔6 0 2 第一介電層6 1 第一圖案化線路層6 2 第二介電層6 3 第二圖案化線路層6 4 20
Claims (1)
- 200921817 十、申請專利範圍: 1 . 一種銅核層多層封裝基板之製作方法,係至少包含 下列步驟: (A)提供一銅核基板; (B )於該銅核基板之第一面上形成一第一介 電層及一第一金屬層; (C )於該第一金屬層及該第一介電層上形成 複數個第一開口 ’並顯露部分之銅核基板第一面; (D)於複數個第一開口中及該第一金屬層上 形成一第二金屬層;個第二開口,係顯露部分之第二金屬層; (E )分別於該第二金屬層上形成一第一阻 以及於該錮核其;+哲-π . . 一 一金屬層,「夕降琢第二開口下方之第二金屬層及第 並形成一第一線路層; (G )移除該第—阳恳Rα’並可選擇直接進行步驟(Η ) 之單層增 )或步驟 完成一. 層線路暴扳, 21 200921817 (Η)於該單層增層線路基板上進行—置 與:,路層製作’於其中,在該第一線路層表面 :成-第-防焊層’並且在該第一防焊層上係形成 複數個第三開口,以顯露該第—線路層作為電性連 接墊之部分。接著於該銅核基板之第二面上形成一 第三阻層,並於複數個第三開口中形成一第二阻障 層’最後再移除該第三阻層。至此,完成一具有完 整圖案化之置晶側線路層與已圖案化但仍完全電 性短路之球側線路層;以及 (I )於該單層增層線路基板上進行一線路辦 層結構製作’於其中,在該第一線路層及該第一: 電層表面形成一第二介電層’並且在該第二介電層 上係形成複數個第四開口,以顯露部分之第一線^ 層。接著於該第二介電層與複數個第四% 口表面形 成一第一晶種層,再分別於該第一晶種層上形成二 f四阻層,以及於該銅核基板之第二面上形成一完 全覆蓋狀之第五阻層,並於該第四阻層上形成複數 個第五開口,以顯露部分之第一晶種層,之後於該 第五開口中已顯露之第一晶種層上形成一第三金 屬層,最後移除該第四阻層、該第五阻層及該第二 晶種層,以在該第二介電層上形成一第二線路層。 至此,7L成一具有銅核基板支撐並具電性連接之雙 層增層線路基板。並可繼續本步驟(丨)增加線路 22 200921817 增層結構,形成具更多層之封裝基板,亦或直接至 5亥步驟(Η)進行置晶側與球侧線路層製作。 • 2依據申叫專利範圍第1項所述之銅核層多層封裝基 板之製作方法,其中,該銅核基板係為一不含介電 層材料之銅板。 3 .依據申請專利範圍第i項所述之銅核層多層封裝基 板之製作方法,其中,該步驟(B )係以直接壓合 。亥第一介電層及該第一金屬層於其上,或係採取貼 合该第一介電層後,再形成該第一金屬層。 4 .依據申請專利範圍第i項所述之銅核層多層封裝基 板之製作方法,其中,該第一、二介電層係可為環 氧树脂絕緣膜(Ajinomoto Build-up Film, ABF)、 苯%丁烯(Benzocyclo-buthene,BCB)、雙馬來亞 醜胺-二氮雜苯樹脂(Bismaleimide Triazine, BT )、 核氧樹脂板(FR4 ' FR5)、聚醯亞胺(p〇iyimide, PI )、聚四氟乙烯(Poly(tetra-floroethylene), PTFE ) 或環氧樹脂及玻璃纖維所組成之一者。 5依據申請專利範圍第1項所述之銅核層多層封裝基 板之製作方法,其中,複數個第一、四開口係可先 做開銅窗(Conformal Mask)後’再經由雷射鑽孔 之方式形成’亦或係以直接雷射鑽孔(laser Direct)之方式形成。 23 200921817 6依據申請專利範圍第工項所述之銅核層多層封裝基 f之製作方法,其中,該第二、三金屬層及該第一 曰曰種層之形成方式係可為無電電鍍與電鑛。 7依據申请專利範圍第i項所述之銅核層多層封裝基 板之製作方法,其中’該第一〜五阻層係以貼合、 P刷或旋轉塗佈所為之乾膜或溼膜之高感光性光 8 依據申請專利範圍第1項所述之銅核層多層封裳基 板之製作方法’其中,複數個第二、三及五開:: 以曝光及顯影之方式形成。 依據申4專利範目第i項所述之銅核層乡層封袭基 板之製作方法’其中,該步驟(F)移除該第—、 二金屬層及該步驟("移除該第-晶種層之方半 係可為蝕刻。 〇依據申凊專利範圍第1項所述之銅核層多層封裝 土板之製作方法’其中,該第一〜五阻層之移除 法係可為剝離。 ’、 1依據申凊專利範圍第1項所述之銅核層多層封带 基板之製作方法’其中’該第―、二阻障層係' 電鍵鎳金、無電錢錄金、電錢銀或電鑛錫中擇其一 24
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/984,263 US20080188037A1 (en) | 2007-02-05 | 2007-11-15 | Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200921817A true TW200921817A (en) | 2009-05-16 |
Family
ID=39675451
Family Applications (9)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102733A TW200921884A (en) | 2007-11-15 | 2008-01-24 | Method for making copper-core layer multi-layer encapsulation substrate |
| TW097102734A TW200921816A (en) | 2007-11-15 | 2008-01-24 | Method of making multi-layer package board of copper nuclear layer |
| TW097106965A TW200921817A (en) | 2007-11-15 | 2008-02-29 | Method of manufacturing multi-layer package substrate of copper nuclear layer |
| TW097108808A TW200921875A (en) | 2007-11-15 | 2008-03-13 | Manufacturing method of copper-core multilayer package substrate |
| TW097108810A TW200921818A (en) | 2007-11-15 | 2008-03-13 | Method of manufacturing multi-layer package substrate of non-nuclear layer |
| TW097110927A TW200921881A (en) | 2007-11-15 | 2008-03-27 | Manufacturing method of high heat-dissipation multilayer package substrate |
| TW097110928A TW200921819A (en) | 2007-11-15 | 2008-03-27 | Method of producing multi-layer package substrate having a high thermal dissipation capacity |
| TW097123918A TW200921876A (en) | 2007-11-15 | 2008-06-26 | Method for making copper-core layer multi-layer encapsulation substrate |
| TW097141807A TW200922433A (en) | 2007-11-15 | 2008-10-30 | Manufacturing method of copper-core multilayer package substrate |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097102733A TW200921884A (en) | 2007-11-15 | 2008-01-24 | Method for making copper-core layer multi-layer encapsulation substrate |
| TW097102734A TW200921816A (en) | 2007-11-15 | 2008-01-24 | Method of making multi-layer package board of copper nuclear layer |
Family Applications After (6)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097108808A TW200921875A (en) | 2007-11-15 | 2008-03-13 | Manufacturing method of copper-core multilayer package substrate |
| TW097108810A TW200921818A (en) | 2007-11-15 | 2008-03-13 | Method of manufacturing multi-layer package substrate of non-nuclear layer |
| TW097110927A TW200921881A (en) | 2007-11-15 | 2008-03-27 | Manufacturing method of high heat-dissipation multilayer package substrate |
| TW097110928A TW200921819A (en) | 2007-11-15 | 2008-03-27 | Method of producing multi-layer package substrate having a high thermal dissipation capacity |
| TW097123918A TW200921876A (en) | 2007-11-15 | 2008-06-26 | Method for making copper-core layer multi-layer encapsulation substrate |
| TW097141807A TW200922433A (en) | 2007-11-15 | 2008-10-30 | Manufacturing method of copper-core multilayer package substrate |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080188037A1 (zh) |
| CN (5) | CN101436547B (zh) |
| TW (9) | TW200921884A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI421992B (zh) * | 2009-08-05 | 2014-01-01 | 欣興電子股份有限公司 | 封裝基板及其製法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8456002B2 (en) | 2007-12-14 | 2013-06-04 | Stats Chippac Ltd. | Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief |
| US9318441B2 (en) | 2007-12-14 | 2016-04-19 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die |
| US8183095B2 (en) | 2010-03-12 | 2012-05-22 | Stats Chippac, Ltd. | Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation |
| US7767496B2 (en) | 2007-12-14 | 2010-08-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer |
| US8343809B2 (en) | 2010-03-15 | 2013-01-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die |
| US20090166858A1 (en) * | 2007-12-28 | 2009-07-02 | Bchir Omar J | Lga substrate and method of making same |
| US8415203B2 (en) * | 2008-09-29 | 2013-04-09 | Freescale Semiconductor, Inc. | Method of forming a semiconductor package including two devices |
| US9548240B2 (en) | 2010-03-15 | 2017-01-17 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package |
| US8298863B2 (en) * | 2010-04-29 | 2012-10-30 | Texas Instruments Incorporated | TCE compensation for package substrates for reduced die warpage assembly |
| CN102259544A (zh) * | 2010-05-27 | 2011-11-30 | 禹辉(上海)转印材料有限公司 | 一种镭射信息层的制造方法 |
| TWI496258B (zh) * | 2010-10-26 | 2015-08-11 | 欣興電子股份有限公司 | 封裝基板之製法 |
| US8698303B2 (en) | 2010-11-23 | 2014-04-15 | Ibiden Co., Ltd. | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device |
| US20120286416A1 (en) * | 2011-05-11 | 2012-11-15 | Tessera Research Llc | Semiconductor chip package assembly and method for making same |
| TW201248745A (en) * | 2011-05-20 | 2012-12-01 | Subtron Technology Co Ltd | Package structure and manufacturing method thereof |
| CN103348361B (zh) * | 2011-12-12 | 2017-05-24 | Ev 集团 E·索尔纳有限责任公司 | 用于制造单独编码的读结构的方法和装置 |
| CN103681384B (zh) | 2012-09-17 | 2016-06-01 | 宏启胜精密电子(秦皇岛)有限公司 | 芯片封装基板和结构及其制作方法 |
| CN103717009A (zh) * | 2012-10-08 | 2014-04-09 | 苏州卓融水处理科技有限公司 | 一种无核封装基板种子层附着力的方法 |
| TWI500125B (zh) * | 2012-12-21 | 2015-09-11 | 欣興電子股份有限公司 | 電子元件封裝之製法 |
| CN103903990B (zh) * | 2012-12-28 | 2016-12-28 | 欣兴电子股份有限公司 | 电子组件封装的制法 |
| US9299649B2 (en) | 2013-02-08 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D packages and methods for forming the same |
| US8802504B1 (en) * | 2013-03-14 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D packages and methods for forming the same |
| CN107170689B (zh) | 2013-06-11 | 2019-12-31 | 唐山国芯晶源电子有限公司 | 芯片封装基板 |
| CN103887184B (zh) * | 2014-03-28 | 2016-09-07 | 江阴芯智联电子科技有限公司 | 新型高密度高性能多层基板内对称结构及制作方法 |
| CN105931997B (zh) * | 2015-02-27 | 2019-02-05 | 胡迪群 | 暂时性复合式载板 |
| DE102015116807A1 (de) * | 2015-10-02 | 2017-04-06 | Infineon Technologies Austria Ag | Funktionalisierte Schnittstellenstruktur |
| CN108257875B (zh) * | 2016-12-28 | 2021-11-23 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板、芯片封装结构及二者的制作方法 |
| TWI643532B (zh) * | 2017-05-04 | 2018-12-01 | 南亞電路板股份有限公司 | 電路板結構及其製造方法 |
| JP7046639B2 (ja) * | 2018-02-21 | 2022-04-04 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| US10573572B2 (en) * | 2018-07-19 | 2020-02-25 | Advanced Semiconductor Engineering, Inc. | Electronic device and method for manufacturing a semiconductor package structure |
| CN111326494A (zh) * | 2020-02-28 | 2020-06-23 | 维沃移动通信有限公司 | 封装结构、制作方法、电路板结构及电子设备 |
| TWI733569B (zh) * | 2020-08-27 | 2021-07-11 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN112185928A (zh) * | 2020-10-22 | 2021-01-05 | 上海艾为电子技术股份有限公司 | 一种芯片封装结构及其制备方法、封装芯片 |
| CN112490234B (zh) * | 2020-12-11 | 2025-11-14 | 广东汇芯半导体有限公司 | 智能功率模块和智能功率模块的制造方法 |
| TWI759120B (zh) * | 2021-03-04 | 2022-03-21 | 恆勁科技股份有限公司 | 中介基板及其製法 |
| CN119626992A (zh) * | 2024-01-29 | 2025-03-14 | 芯爱科技(南京)有限公司 | 封装基板及其制法 |
| CN120221419A (zh) * | 2025-05-14 | 2025-06-27 | 芯爱科技(南京)有限公司 | 封装基板的制法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6294731B1 (en) * | 1999-03-16 | 2001-09-25 | Performance Interconnect, Inc. | Apparatus for multichip packaging |
| US6278618B1 (en) * | 1999-07-23 | 2001-08-21 | National Semiconductor Corporation | Substrate strips for use in integrated circuit packaging |
| JP3983146B2 (ja) * | 2002-09-17 | 2007-09-26 | Necエレクトロニクス株式会社 | 多層配線基板の製造方法 |
-
2007
- 2007-11-15 US US11/984,263 patent/US20080188037A1/en not_active Abandoned
-
2008
- 2008-01-24 TW TW097102733A patent/TW200921884A/zh not_active IP Right Cessation
- 2008-01-24 TW TW097102734A patent/TW200921816A/zh not_active IP Right Cessation
- 2008-02-29 TW TW097106965A patent/TW200921817A/zh unknown
- 2008-03-13 TW TW097108808A patent/TW200921875A/zh unknown
- 2008-03-13 TW TW097108810A patent/TW200921818A/zh not_active IP Right Cessation
- 2008-03-27 TW TW097110927A patent/TW200921881A/zh not_active IP Right Cessation
- 2008-03-27 TW TW097110928A patent/TW200921819A/zh not_active IP Right Cessation
- 2008-06-26 TW TW097123918A patent/TW200921876A/zh not_active IP Right Cessation
- 2008-09-19 CN CN2008103045916A patent/CN101436547B/zh not_active Expired - Fee Related
- 2008-10-24 CN CN2008103051404A patent/CN101436548B/zh not_active Expired - Fee Related
- 2008-10-27 CN CN2008103051989A patent/CN101436549B/zh not_active Expired - Fee Related
- 2008-10-30 TW TW097141807A patent/TW200922433A/zh unknown
- 2008-11-03 CN CN200810305365XA patent/CN101436550B/zh not_active Expired - Fee Related
- 2008-11-07 CN CN2008103054154A patent/CN101436551B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI421992B (zh) * | 2009-08-05 | 2014-01-01 | 欣興電子股份有限公司 | 封裝基板及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101436551B (zh) | 2010-12-01 |
| CN101436551A (zh) | 2009-05-20 |
| CN101436550A (zh) | 2009-05-20 |
| TW200921884A (en) | 2009-05-16 |
| TW200921876A (en) | 2009-05-16 |
| TW200921816A (en) | 2009-05-16 |
| CN101436547B (zh) | 2011-06-22 |
| TW200921875A (en) | 2009-05-16 |
| TWI380387B (zh) | 2012-12-21 |
| TWI348743B (zh) | 2011-09-11 |
| CN101436549A (zh) | 2009-05-20 |
| CN101436547A (zh) | 2009-05-20 |
| CN101436549B (zh) | 2010-06-02 |
| TWI361481B (zh) | 2012-04-01 |
| TW200922433A (en) | 2009-05-16 |
| TW200921818A (en) | 2009-05-16 |
| US20080188037A1 (en) | 2008-08-07 |
| CN101436550B (zh) | 2010-09-29 |
| TWI380428B (zh) | 2012-12-21 |
| TW200921819A (en) | 2009-05-16 |
| TW200921881A (en) | 2009-05-16 |
| TWI380422B (zh) | 2012-12-21 |
| CN101436548B (zh) | 2011-06-22 |
| TWI373115B (zh) | 2012-09-21 |
| TWI364805B (zh) | 2012-05-21 |
| CN101436548A (zh) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200921817A (en) | Method of manufacturing multi-layer package substrate of copper nuclear layer | |
| CN101677066B (zh) | 增层线路板的制作方法 | |
| TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
| TW200427382A (en) | Double-sided wiring board and manufacturing method of double-sided wiring board | |
| TW201225775A (en) | Method of manufacturing multilayer wiring substrate | |
| CN1751547B (zh) | 多层基板及其制造方法 | |
| TW201029133A (en) | Printed circuit board structure and fabrication method thereof | |
| US20160381794A1 (en) | Multilayered substrate and method of manufacturing the same | |
| KR101148735B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN101677067B (zh) | 铜核层多层封装基板的制作方法 | |
| CN101527266A (zh) | 增层线路板的制作方法 | |
| CN101677068A (zh) | 铜核层多层封装基板的制作方法 | |
| KR20070068445A (ko) | 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법 | |
| CN100553405C (zh) | 制作电路板的方法 | |
| JP4736251B2 (ja) | フィルムキャリア及びその製造方法 | |
| TWI357646B (zh) | ||
| JP4106592B2 (ja) | 配線基板及びその製造方法 | |
| JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
| TW201204213A (en) | Metode for fabricating circuit board | |
| KR20080113501A (ko) | 범프 비아를 이용한 인쇄 회로 기판 및 제작 방법 | |
| TWI260960B (en) | Method for forming high density bi-layer circuit board | |
| JPH1070369A (ja) | 多層プリント配線板の製造方法 | |
| TWI247363B (en) | A substrate structure having solid micro vias and manufacture method thereof | |
| CN119031580A (zh) | 具有导通柱的线路板及其制作方法 | |
| TW200527985A (en) | Stacked multi-layer circuit board and method for fabricating the same |