[go: up one dir, main page]

TWI358130B - Shielded gate trench (sgt) mosfet cells implemente - Google Patents

Shielded gate trench (sgt) mosfet cells implemente Download PDF

Info

Publication number
TWI358130B
TWI358130B TW096107613A TW96107613A TWI358130B TW I358130 B TWI358130 B TW I358130B TW 096107613 A TW096107613 A TW 096107613A TW 96107613 A TW96107613 A TW 96107613A TW I358130 B TWI358130 B TW I358130B
Authority
TW
Taiwan
Prior art keywords
trench
source
gate
region
groove
Prior art date
Application number
TW096107613A
Other languages
English (en)
Other versions
TW200802853A (en
Inventor
Bhalla Anup
K Lui Sik
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200802853A publication Critical patent/TW200802853A/zh
Application granted granted Critical
Publication of TWI358130B publication Critical patent/TWI358130B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

1358130 100年4月26日 修正本 九、發明說明： * 【發明所屬之技術領域】 ’ 本發明係有關一種半導體功率元件，特別係一種改良且創新的製 造過程與元件結構，其係提供蕭特基源極接觸實施之隔離閘極溝槽式 (SGT)MOSFET單元，以增進高頻功率切換（high frequency power switching)、橋式電路（H-bridge)與同步整流電路的應用β 【先前技術】 為了減少半導體功率元件的功率損耗以及增加半導體功率元件的 切換速度，最好是進一步減少電阻與閘極電容值，且一蕭特基二極體 * (Schottkydiode)的整合早已實施於半導體功率元件，如金屬氧化半 導體場效電晶體（M0SFET)中。參照第1A圖與第1B圖所顯示的標 準MOSFET元件，其整合蕭基特二極體以繞過本體二極體（b〇dy diode)，因此改善M0FET元件的運作。M0FET元件性能之增進會改 善橋式電路（H-bridge)與同步整流的應用。第1A圖所示的m〇s|^et 凡件，其具有一整合式接面位障控制蕭特基（jucti〇n barrierc〇ntr〇丨丨ed Schottky，JBS)區，此整合式接面位障控制蕭特基(JBS)區可是一個 蕭特基陣列，其具P-N接面柵極（P-N junction grid)而散落在蕭特基 鲁接觸間。-旦施加臨界逆向偏壓，此P_N接面將擠掉位在蕭特基接^ 下的通道區域以阻止大量的偏壓漏t流產生。且，空閥層所造成的屏 蔽效應（shielding effect)也會改善崩潰電壓（b「eakd_v〇|tage)。 然，串連的電阻會增加，且因為在整合式接面位障控織特基 區中P N接面的存在會佔據大部分的表面積，為了實際的考量，對 於用在順向料（fQrwa「d賺咖⑻的整個祕基接觸區提出減 可能是必要的’而在整個難基接觸區降低的情況下，順向電壓 在第1B射’係實施—整合式溝槽m〇s位障蕭基特 Π甘此整合式賴M〇S位障蕭特基（™BS)包括蕭特基二 極體陣列’其設置在M0S溝槽間。再者，電荷輕合（ 1358130 100年4月26日 修正本 係位在晶蟲/漂移H之平妹部份巾駐要電荷载子與細之絕緣側 壁上的金屬間，電荷耦合使得蕭特基接觸下方的電場重新分佈，改盖 了崩潰電壓及減少逆向漏電流。 ΰ 美國專利之第4,675,713號係揭示-種利用源極蕭特基接面的方 法，利用源極蕭特基接面作為—半導體功率树的本體接觸咖办 contact)。美國專利之第4 983 535號揭示一種製造方法製造一 dm〇s 兀=，其具有一源極及一位在本體區域（body regj0n)上方的耐火金 屬蕭特基轉。$ ’這些元件仍具有使用相當高位障高度之金屬的限 制，且元件的表現亦無法滿足現今需進一步將電阻與高驅動電流減少 的雲I。 第二圖揭示一種改良式DM0S，其係由本案之共同發明人所提出 的同在審查中㈣請案。此DM0S具有—改良的結構，在接近問極溝 槽與源極處，有一個源極-本體（souce-body)溝槽，其具一反擊穿 ^ti-punch)植入，其位置係沿著溝槽牆壁。一整合式蕭特基二極體 係藉由在源極_本體_溝狀底部沈積-高赠高度的金屬所形成 的，以作為整合式蕭特基接觸（Schottky contact)。一低位障高度金 屬更位於w位)^度金屬上，以對於源極、本體提供歐姆接觸。如第 2圖所不’ DM0S元件將每-單元的蕭特基與沒有損失的主動區整合 在-起以戦如同舊方法_成賴特基。然，高轉高度金屬在關 閉=態下達到令人可接㈣低漏電流值係不利的，這是因為沈積高位 障尚度孟屬與低位障尚度金屬來滿足蕭特基和源極-本體歐姆接觸所 需的成本較高。 此外’如第1A、1B、2圖所示，上述之元件結構依舊受一相當高 的閘極-沒極電容值（Cgd)所限制，其中閘極_汲極電容值係由位在基 材之底。卩上的溝槽閘極與汲極間的耦合所造成。對於有包含M0SFET 與丨GBT的功率電晶體而言，新元件結構與製造過程早已揭示不同的 閘極結構，其具有一隔離閉極溝槽式（SGT，shielded gate trench) 1358130 100年4月26日 修正本 結構’以減少在這些切換功率元件之閘極和沒極間之受速产 的電谷值。然，上述之技術仍祕著技術上的限制翻難。且，隨 南頻切換轉元件的需求逐漸增加，更急需 解 $ 決這些技術的困難與限制。 ’文哪决方法以解
Ba丨iga於美國專利第5,998,833號揭示一 dm〇s單元如 槽溝式閘極下，以減少閘極爾容值， 貢獻的電β值域刀成兩部分。這是因閉極嚷極之重疊區域所 貝獻的電合值遭祕，所明極必極電容值減少。
一 /ί ^利第6,69G，G62號專利，係於第1D _示—職FET 结構的切換行為係藉由在一邊緣區提供-隔離電極 而有所改善，此隔離電極_—主動單元_之 電阳體之閘極-汲極電容值cGD 0 在美國專利第6,891,223號，由等人所揭示的電晶體， 样晶鮮元’此我晶鮮元之位置係沿著半導縣材之溝 二麗:、兩個以上的電極結構位在溝槽中。再者，如第1Ε圖所示， ^結構係位在紐之表面上，且雜延伸至電晶體之—非主動邊 ’’品，並在邊魏中建立電極結構與相對金屬化結構間的電性連接。 揭广i述之專利所揭示的電晶體結構仍具有一常見的困難，即位在溝 二底社的源極電極與通過半導體功率元件的邊緣區之源極電壓連 會無法避免祕電極之電_增加。再者，需要額外的光罩 產生這樣的連接方式亦會增加製造成本。 因此’在功率半導體元件設計與製造之技藝巾，係有必要提供一 的』：：方法與元件結構來形成功率元件，進而解決上述所討論 【發明内容】 本發明之-目的係在提供一種具有隔離閘極溝槽式（sgt)結構 1358130 100年4月26日 修正本 的半導體功率元件，係具有底部 的連接關係。且，本發明有揭干 以更直接地改善和源極電壓 方法，在此聊元有種 =單元佈局 溝槽式（SGT)結構之底部隔和，係用於將隔離閘極 =習：射，透過元件周邊部分與源接二=
的則述問《I、困難就可獲得解決。 磲按上所甶L 本發月之$目的係在提供_種將創新且改 式⑽）結構和整合式蕭待基源 極机 =増綱SFET的嫩_街合式 ==:= 金屬繼-源極接觸：此 時，在二接m基處接提觸體=善源極性能。同 _⑽，糾__频_^=。（ _ -〇ugh 本發明之再-目的係在提供—種改良過的__溝 :二構減t間極爾容值。本元件更包括源極接 冓槽，、穿過本體區域，並受一低位障高度金屬層，如 石夕化欽（TiSi2)層所覆蓋，此作概如同—整合讀特 )2 ttr?r_sFET源極的運作。本發明所“的元 讀々式電路（H-bridge)和同步整流的應用係特別有用。 、 簡言之，在本發明之-較佳實施财，揭卜溝槽式半導體 =件。此半導體功率元件包減數互相連接的溝槽，其位在半導^臭 ^上。此等溝槽之至少其中之—係構成—隔離閘極溝槽式（s = 構，而隔離閘極溝槽式（SGT)結構包括—溝槽式閘極，其 = 式結構上方部分，及—底部隔離電極，其位在溝槽式閘極下 邛刀並與該溝槽式閘極絕緣。且，此等溝槽之至少1中之一 一具源極連接溝槽，其填有-導電性溝槽填充材料電性連離$ 溝槽之底部隔離電極，以祕電性連接源極連接溝槽上的源極金^。 1358130
100年4月26日 修正本 此溝槽式半導體功率元件更包括—溝槽式祕接觸，其位在溝槽間且 通過-源極區至-本體區域中’以將源極區和位在絕緣層上的源極金 屬電性連接。溝槽式源極接觸更受一低位障高度層所覆蓋，如一欽緣 ，，層或石夕化欽/氮化欽層，使作用就如一整合式蕭特基位障二極體於 半導體功率7C件之每—單元巾，因此增進元件的性能。半導體功率元 件更包括冑穿預防區，其沿著源極接觸溝槽之牆壁上摻雜本體型態 的摻雜物，用以防止半導體功率元件擊穿。 〜 在本發明之另一較佳實施例中，係包括一隔離結構，其位在溝槽 式閘極之底部絲緣此溝槽式.。此隔離結觀伸至—深度係比源 極接觸溝槽底部魏，其巾祕接觸賴健特基二極體之形成處。 此隔離結構對於溝射_提供祕效應（shie_geffeGt)，因此減 ：>、閘極及極电谷值Cgd ’進而增進切換速度。且，隔離結構更對蕭特 基二極體提供屏蔽效應以使漏電流減少，致使低位障高度材料可用於 蕭特基接耻収錢縣接面餘，讓料料需— 的挑戰而試著找出可達到最佳化之一對參數。 本創作之此些目的或其他目的對於此技藝之通常知識者而言，閱 讀以下實施例之詳_容並同時參閱不同_式後，係顯 【實施方式】 參照第3A ®至第3D圖，分別係本發明之溝槽式M〇SFET元件 1 一00之-俯視圖與三個截絲意圖。如第3B圖所示，溝槽式m〇sfet 元件1〇〇係架構在-基材105、蟲晶層（ep_a丨丨_◦削上，溝 槽式MOSFET元件1 〇〇包括—隔離瞧冓槽式（SGT，__蛛 trench)結構。此隔離閘極溝槽式結構係包括一底部隔離電極13〇，其 位在溝槽式· 15G之下方並與溝槽式閘極15()絕緣，且底部隔離電 極130於其内有填充多晶石夕以將溝槽式閘極15〇和位在溝槽底部下的 沒極隔離。此隔離閘極溝槽式結構藉由一介電層113與沒極區絕緣， 且-絕緣層12G分開底部隔離電極13()與雜式閘極脱。溝槽式問 1358130 修正本 極150在溝槽内有填充多晶石夕’且-閘極絕緣層155圍繞著溝槽且覆 蓋在溝槽的牆壁上。-本體區域160，其位在溝槽式閘極之間，且本 體區域160有摻雜第二導電型態的摻雜物，如p型換雜物，且本體區 域160包圍著源極區170、170,，其有摻雜第二導電型態換雜物，如 N+摻雜物。雜區17G ' 170’彻彡成於接近如層HQ之上表面處而 圍繞著溝槽閘極150。再者，本發明尚具另—實施例，就是只需形成 源極區170，不用形成源極區17〇,。 -絕緣層180亦位在半導體基材之上表面，m〇sfet元件湖 更包括複數源極接觸溝槽188，其設於溝槽式閘極15〇間的台地狀接 觸區，且源極接觸溝槽188之底部延伸至本體區域16〇中。沿著接觸 溝槽188的側壁有形成較重摻_ 185，其摻雜p+播雜物以對本體區 域160提供良好的歐姆接觸。且，亦有擊穿預防區（剛比伽_ prevent丨on region)。一金屬層198位在絕緣層18〇之上方，盆令金屬 = 19=由鈦（TO或石夕化鈦（TiSi2)或其他低位障高度金屬所組成 ^此金麟伽沈積至接觸溝槽188，所提供的作用就如同一源極 =姆接觸在溝槽式側壁上及整合式蕭特基通過溝槽底部的本體二極 體。且，為了對源極區和閘極1 (圖中 ^ ^ =障金屬19 w源極繼__金= 觸未= 第3=中，揭示直線Α_Α間的截面示意圖。如第3α圖至第犯圖所 二連接電極140電性連接至源極 :屬190，且溝槽式源極連接電極14〇藉由延伸至m〇sfe 互相連接的溝槽電性連接至底部隔離電極13〇〇 layout)，每一主H f ^此疋件之—巨集單元佈局（macr〇-cell L、-正方形佈局，其係透過職軸界定界線， ^隔離電極的溝槽式間極伽，作用就如隔離間極溝槽 )、，，。構。在區域195巾，有兩個溝槽具有重 極電極與底部_極13。電性連接。區域19以 1358130 100年4月26日 修正本 區^ :源極連_極14〇將擴展至此溝槽之—部份。另外亦有 可月b區’ 195令之未重疊處形成源極連接電極14〇。且 3A圖所示的正柿狀，村為其蝴__，如 第 ：：邊形。如第3圖麻之每—巨集單元餘括複數絲單元^及至 ί線1早凡115係受溝槽式閘極彳50圍繞及藉由其界定 接電極14Q填有閘極填充物質以將底部隔離電極 130和源極接觸金屬電性連接。第3C圖揭示區域125和主動單元邮 的邊界線’再者，藉由底部隔離電極13Q (在主動單恤域115)愈 接溝槽140互相連接，以使底部卩_極13Q連接源極連赶 =14。。如第3_标，藉由-第三維度域絲面之後方和前方 的溝槽，使這些溝槽互相連接。 如第3A圖至第3D圖中所揭示的DM〇s元件，將隔離問極溝槽 式結構和每一主動DM〇s記憶包中的溝槽式蕭特基位障結合在二 起。此具雜連接底部隔離電極的深度溝槽於逆向阻隔（reverse blocking)綱隔離蕭縣接觸。這個結構提供制的優勢，即使在採 用如鈦（Τ·〇或石夕化鈦（丁丨㈤之低位障高度金屬下，可限制更低的 ，電机。在順向偏壓Vf與漏電流間達成一顯著增進的折衷方式。希望 藉由降低轉高度來降侧向偏壓，然，賴造成—個令人不想要的 效應發生_漏電流的增加。因為由深度溝槽底部隔離_所提供的屏蔽 效應（shieldingeffect)限制漏電流的增加’所以在本發明中所揭示的 改良結構容許低位障高度金屬的使用。 根據第3A圖至第3D圖及上述的内容’本發明揭示一種溝槽式半 導體功率元件。此溝槽式半導體功率元件包括複數互相連接的溝槽， 其位在一半導體基材上，此等互相連接的溝槽之至少其中之一構成— ^離閘極溝槽（SGT)，此隔離閘極溝槽包括一溝槽式閘極，其位在隔 離閘極溝槽之上方部位，及一底部隔離電極，其位在溝槽式閘極之下 方部分並與此溝槽式閘極絕緣。此等互相連接的溝槽之至少其中之一 1358130 I υυ千兮月Zb日 修正本 2-具源極連接的溝槽，其填有—導電性溝槽填充材料電性連接至 =閘極溝槽之底部隔離電極，以用於電性連接至—位在具源極連接 的源極金屬。此溝槽式半導體功率祕更包括—溝槽式源極接 24在·溝_且延伸至―源極區而進人至—本體區域用於 =極區和位在絕緣層上的源極金屬電性連接1伸至本體區域的溝 極接觸更受-低位障高度的金屬層所覆蓋，使作用就如同一整 a式肅特基爾二極功钟導體元件的每—單元巾，進而增進元 。此半導體功率元件更包括—擊穿預防區，其沿著源^接觸 ^槽之“壁上_著本體型態的摻雜物，用以防止半導體功率元件擊 穿。 :’’’、第4A @至第4L圖’係-連續的截面示意圖，以顯示如第3A 圖至第3D圖所示的M0SFET元件之形成步驟。在第4a圖中先實 =-溝槽光罩208作為-第一光罩以產生_氧化層硬化光罩2〇6，之 冓槽光罩208。在第4B圖中，進行—溝槪刻過程以在基材 205 士的晶蠢層210中，開設複數溝槽2〇9。且，溝槽2〇9之最終深 度係，電極和目標氧化層厚度所決定。一閘極滑道溝槽（蛛⑴贿 209’可以相同的方式所形成，其中閘極滑道溝槽2〇9，的寬度 Λ 4C ffl t ^ (sacrificial ί二進订一乳化银刻移除溝槽牆壁上之受損的表面以使側 二文先/月’接者進行-閘極氧化以生長一閘極氧化層215。且，間極 乳化層215係根據對於低Rds和高崩潰電麗的元件最佳化而生長至一 2二=匕層215可減少石夕表面電場’容許較高的摻雜及對於相 同的朋潰程度產生較低的RdS。 ^第圖巾夕曰曰石夕層220沈積在溝槽209與閘極滑道溝槽 trench) 209,令。在第犯圖中，進行一毯狀多晶石夕回 =etc ”步驟以_晶石夕層22〇，且係在沒有使用光罩的情 況下’將>㈣喊至比氧化層上表面低為止。接著，多晶石夕上面
12 1358130 100年4月26日 修正本 的氧化層係利用-般的電漿_ (plasma etch)過程移除。在第 f中’-第二光罩，即多晶石夕光罩222係用於覆蓋多晶石夕層22〇S之 一部份，其中多晶石夕層220S係位於指定為源極連接溝槽内 :钱多轉層220以移除溝槽的上方部分，其中此溝槽係選定 0間極。再者，利用一時效性回钱（timed etch-back)過程钱刻多晶 ^層22G至-目標深度，接著移除多砂光罩22^然後利用濕: J過程剝除在溝制壁上的氧化層，並直雜沒有❹祕覆蓋的區 域上:側壁魏淨為止。且，要注意不可過度侧在溝槽之較低部分 2的孔化層。在第4G圖中，形成一薄閘極氧化層225覆蓋溝槽牆壁 的上方部分及剩餘的底部多晶石夕層22〇之上表面，以形成底部隔離電 極。在溝槽閘極觀上的—薄氧化層，提供降低·臨界電壓的好處。 由於氧化層制鎌鮮㈣，所關極氧化過程生長—較厚的氧化 層覆蓋所縣露在相多晶魏域。關繞絲隔離電極之較厚氧化 層具有改善歸的優點。在第4H圖中’ —_多晶销23()沈積至 問極溝槽巾及_以形成溝綱極，且係在沒有制光罩的情況下， 將多晶碎層230回银至比氧化層上表面低為正，且—閘極滑道23〇g 亦是以相同的方式所形成。 在第4丨圖中，藉由一本體光罩（圖中未示），進行一本體推雜植 入以形成複數本體摻雜區235。從終結區（terminat|0n area)上的特 定位置至防護環(guacd _)之最終結構的形成，此本體光罩並不包括 本體區域。在第4J圖中，移除此本體光罩後，進行一本體擴散而形成 本體區域235。本體驅動（body drive)擴散摻雜物至沒有比上面的閘 極電極深的預定深度。接著，一第四光罩，即如源極光罩237的光阻， 用於實施一源極摻雜植入以形成複數源極摻雜區24〇。且，在源極植 入之前，一局部氧化薄層可是必要的。第4K圖中，移除光阻層237 後，接著使溫度上升以擴散源極區240，並於源極驅動後，沈^低溫 氧化（LT0)層245與硼磷矽玻璃（BPSG)層250。之後，進行一 13 1358130 100年4月26日 修正本 BPSG流動過程。 在第41_圖中，實施一接觸第一光罩（圖中未示），利用姓刻穿過 ^磷矽玻璃層250、之後低溫氧化層245延伸本舰域235及進入至 磊晶層210，以開設源極接觸溝槽255。源極接觸溝槽255開設在溝 槽式閘極230間的平台狀接觸區。然後，移除接觸光罩（圖中未示 之後進行一 P+植入以沿著源極接觸溝槽255側壁處形成一擊穿預防 區及歐姆接觸區260。在第4M圖中，實施-第二光罩（圖中未示） 以在有些溝槽式卩雜料23GG上卩狀p修接觸開σ、在有些溝槽式 源極連接t極220S上開設源極接觸開口。在第4Ν圖中，移除第二光 罩後’沈積-接觸金屬層265，如-鈦㈤或石夕化欽(TjSi2)層於接觸 溝槽255中及位在閘極氧化層上。接觸金屬層265係一種低位障高度 金屬^其部分覆蓋源極接觸溝槽255之底部部分，所提供的作用就如 同肅特基轉L因此，類躺（R)等之高辦高度金屬就不 需要了。靠近源極接觸溝槽255底部的蕭特基辦，係提供繞過本體 -極體的優點。且’於鈦财紐金屬層265 選擇層來保護欽或石夕化欽免於氧化，接著一接觸金屬層= 27〇崩金屬鮮（@巾未將接觸金屬層⑽成源極金屬 2= J極金屬28〇。織，於播上沈積—氮化魏化層29〇，且 (圖中未示）圖案化氮化石夕純化層290讀蓋閘極 至屬280及此/刀開閘極金屬28〇、源極金屬27〇的間距（g朴盆中 =極金屬270暴_於對—特定電壓作為外部的連接，如對接地 良好的溝槽佈局，其==極 夕B日石夕及-氧化層。苐5A圖係顯示對於此方 深P-_ 199且於起始過程中擴散_^_(g=in= 1358130 '、 100年4月26日 修正本 •面終端擴展（】unct丨0n_terminatton extens·丨on)形式的終端。具有P- 捧雜區199的防護環或接面·终端擴展圍繞著閘極！50，其與閘極金屬 19〇-G具有電性接觸。 。在第SB,圖中，揭示另一種溝槽式閘極結構，其係由更為複雜的過 程所域，係利用-具有錐形氧化結構，其位在溝槽式閘極15〇下之 隔離閘極溝槽（SGT)的底部隔離電極13Q，中。實施—第一氡化過程 至最想要的厚度’透過多晶石夕沈積及多晶石夕姓刻至一想要的深度 後’濕蝴溝槽側魏的氧化層至-較薄的氧化層厚[之後，進行 1二“魏積且_ (etchbad〇至-想要的深度。制幾次上 述，私以提供-錐形多晶石夕SGT結構13〇,，即如第5B圖所示。在倒 數第二個多晶魏刻步射，實施—光罩使在源極接觸之中心處，保 有具齊=表面的多轉。此後，過程與上述_。另—種在閘極側壁 上域這種具坡度式的氧化層的方式係從如氧氣等之中性氣體在植入 破壞（imp丨anteddamage)上產生坡度。以不同角度對側壁進行多次 =直入’崎植人破射提供坡度。此垂直獻對最大賴具有最大的 β量。當角度增加時’要減少劑量鱗低破壞。接著，進行一單一姓 刻氧化步驟以沿著側壁處產生一錐形氧化輪廓。1，具此錐形氧化層 鲁厚度的好處係允許使用較佳的蟲晶摻雜輪廓，這種摻雜輪廊較容易二 制而達到相同Rds的運作性能。 在第6A與6B圖中，分別揭示兩個不同DM〇s元件之截面示咅 圖。如圖所示，DMOS元件10〇,和100”與第3A圖至第3D圖所= 耕類似，除了在DMOS元件蕭和搬，中沒有隔離問極溝槽式 一SGT)結構外。用如第3A圖至第3D圖所示之一底部隔離電極替代 一”分裂開（_·_)，，結構，DMC)S元件衡具林同的閘極·沒 虽隔離區132’ ’其位在溝槽式閘極150下面形成如本體型摻雜區。在 閘極溝槽鍅刻後，閘極及極隔離區132，可伴隨著高溫活化的高能植入 法所形成。如第6B圖所示，DMOS元件1〇〇,，具有一包括一厚氧化層 15 丄力8130 丄力8130 ί〇〇年4月26日 修正本 下的底部部吉構’其中厚七化層12〇’係位在溝槽式閘極150 部與較低^ 雜雜區132’’賊在厚氧化層12σ之側壁的底 雜化層12σ填滿位在溝槽式間極挪下面的 ^ p 132> 堝兹鮮+ *如 厚威層120可糟由一化學氣相沉積（CVD) 屬芦㈤祕化鈦_)所組成的低位障高度金 屬! 9:覆盍源極接觸溝槽188以提供如蕭特 一早4以增進元件性能的作用。 Mo至母 路，ίΓ右It第7C圖揭示本發明之一特別的實施例結構及其等效電 較低壓極130連接至一電壓，如同第7C圖之一隔離 ；30 〇 109 的控制方·^ — “電麵極電位時，漏電流可以較好 ‘雷搞Li/即。且不同的結構亦可藉由允許較低電極130作為 而域連接至-特定電極結構所實現，低壓_墊，漏 ^itT ，且閘轉勝G也同時職在這指雜。且，沒 成;^ ^與第3B圖所示形成""巨集單元’溝槽源極連接電極又形 中，在第7C圖中的溝槽式源極連接電極140則只 低^^壓閘極墊19〇_M T的指定區中，以將較低壓閘極130與較 低壓閘極墊190-Μ電性連接。 =所述之實施例僅係為說明本發明之技術思想及特點，其目的 、使，此項技藝之人士能夠瞭解本發明之内容並據以實施，。不能 本發明之專利範圍’即大凡依本發明所揭示之精神所作之均 寺邊化或修飾，仍應涵蓋在本發明之專利範圍内。 【圖式簡單說明】 =1Α圖·第1Ε圖係習知溝槽式M〇SFET祕的截面示意圖。 2圖係一具有改良的整合式蕭特基二極體結構之m〇sfet元件截面 1358130 100年4月26日 修正本 示意圖。 第3A圖係本發明之具改良結構的溝槽< M〇SFET元件之俯視圖。 第3B-3D ®係、本發批纽&轉㈣侃m〇sfet 元件之三個截面示意圖。 第4A-4N ®係-連續的截面示意圖，用以敘述如第3圖所示的溝 MOSFET元件之製造過程。 第5A-5B ®縣發明糾兩财補喊面示意圖，分舰具有 地MOSFET終端區與錐形閘極。
第6A-6B .观本㈣之M〇SFET树㈣相個實關之截面 不意圖，分別具.·祕_結構崎低祕汲極電容似 位障二極體穿過源極接觸閘極，其受低位障高度金屬所覆蓋。、土 第7A圖係本發明之- DM〇s單元的截面示意圖，顯示dm〇s翠元且 有底部隔離電極連接至-電壓而非連接至—接地電壓。 ’ 第7B圖係一等效電路示意圖。 第7C圖係元件的俯視圖，此元件包括—源極金屬 低壓閘極墊。 π棵玄汉罕乂 【主要元件符號說明】
100 MOSFET 元件 105基材 110磊晶層 113介電層115主動單元 120絕緣層125區域 130底部隔離電極140溝槽式源極連接電極 150溝槽式閘極 155閘極絕緣層 160本體區域 170、170,源極區 180絕緣層185重摻雜區 188源極接觸溝槽19〇源極金屬 195區域 198金屬層 1358130 199深Ρ·摻雜區 10O’DMOS 元件 100” DMOS 元件 132’閘極-汲極隔離區132”P型摻雜區 120’厚氧化層 109溝槽130低壓電極 190-M低壓閘極墊190-G閘極墊 208溝槽光罩206氧化層硬化光罩 205基材210晶磊層 209溝槽209’閘極滑道溝槽 215閘極氧化層 222多晶矽光罩 225薄閘極氧化層 235本體摻雜區 240擴散源極區 250硼磷矽玻璃層 260歐姆接觸區 270源極金屬 290氮化矽鈍化層 220多晶矽層 220S多晶矽層 230閘極多晶矽層 237源極光罩 245低溫氧化層 255源極接觸溝槽 265接觸金屬層 280閘極金屬·

Claims (1)

1358130 10〇年11月11日 十、申請專利範圍·· 修正本 1.—種半導體功率元件，自括漭 ，n#心數率電晶體單元，其受複數溝样所 H寻賴係設在—半導體基 .认数勒曰所 轉單元之至少其中之一構成— ’、 溝，閉極相鄰，該溝槽式間極具—間極材料=等= 以電性連接至-寺溝槽中 -底部隔_極，其〃郝切極更具有 方並與簡槽相極i;難且位錢溝槽式閘極之下 ’ 其受__ 繞並 —，將該底部==== 屬之間作電性連接；及 逆丧射曰之上方的金 包括―溝槽式源極接觸，其設在該等溝，，卞-蓋 在一絕本體區域申以將該源極區與位 底孩面更覆盖者-導電性材料，相當於 ， 極體於該主動單元中的作用。 α式肅特基位IV二 2. ^申請專利範圍第述之半導體功率元件，其中 ^表^位^度材科，該導電性材料覆蓋該源極接觸溝槽的溝槽 3· Μ請專利第彳項所述之轉體功率元件， 包括一鈦/氮化鈦或砂化鈦/氮化鈦材料，該導電性㈣2性材料 接觸溝槽的溝槽底部表面。 "復源極 4. 如申請專纖㈣彳項所述之半導體功率元件，更包括 區，其#雜一本體摻雜物，在 李穿預防 溝槽之溝槽牆壁。 在6玄源極區下方且沿著該源極接觸 5. 如申請專利範圍第）項所述之半導體功率元件，更包括一絕緣保護 \9 1358130 100年Ή月11曰 修正本 層位在δ亥半導體功率元件上，兮έ77絡仅ρθ 該、心毒保墁層具複數開口，其位在該 6 fif1用以電性連接至該連接溝槽上之該金屬。 i销树输⑽，更包括至少一間極 &由以緣保喊’肋提供朗雜與該溝槽式閘極 經由一溝槽式閘極滑道電性連接。 厂如申請專利範圍第6項戶 _ ^ 8. 位在該溝槽相極科切。I解讀’極塾開口 如申請翻顧第6項所述之半導體 · 滑道之寬度與深度係比i 冓槽式閘極 9.如申_極賴式結構大。 申。月專和祀圍弟6項所述之半導體功率元件，盆士4、婆播斗_叫托 :更包括—隔離·溝槽式結構，其位在二槽:=:極 1 = 輸撕件，其觸槽式問極 緣層係覆蓋該溝槽式閘極之溝槽側壁之一 層，用於曰，厚度係小於—位在溝槽側壁較低部分的絕緣 吗用於、纟巴緣該底部隔離電極。 ㈣1項_之半導體功率元件’其十每-該單元更 在主動單元中包圍著娜η:者4寻早凡，該本體區域位 12·如申請專利範圍第j項所述之;槽::極。 電極上具有—氧化層，苴導體力率几件’其令在該底部隔離 氧化層係藉由-時緣電 =該溝槽式閘極，該 溝槽令。 抆制一預先設定的深度而位在該 13.如申請專利範圍第】項所述之半 極填有該開極材料，其於朝向體力一率轉’其中該底部隔離電 形狀，並有一内襯芦圍站今;’:之一底部處係一階梯式的錐形 增加的厚度。 1極材料，該内觀層具一相對應階梯式 20 1/1 修正本 極材料，其於朝向該溝槽之—底部處係 ^ 間極材料，該内襯層具-相對應逐漸增加厚： 其撕叙半導體辨元件，更包括—終端區， 端。 场成―_環或接終端擴展形式的终 16.=申請專利範圍第15項所述之半導體 區比該溝槽式閘極滑道深。 /、^冰P推雜 US，:第丄項所述之德功率元件，其中該底部隔離電 . 电反，其作為—隔離較低壓閘極墊。 .如申凊專利範圍第1項所述半導 極連接至該源極。^ 功率凡件，其中《部隔離電 Ί9·如申請專利範圍第彳 —^ 極相當於-浮動式^ 料&件，其找底部隔離電 20·3==Γ1項所述之半導體功率元件，其中該溝槽式連接 接1至"lv體功率70件上之—指定區中，用於連接該溝槽式連 接弘極至一罪近該指定區之隔離接觸墊。 21·導體功率元件’包括複數功率電晶體單元，其受—連續延伸 Γίϋ所圍繞’該溝槽係設在一半導體基材中，其中： ϋ之至乂其中之一構成—主動單元，其具一源極區，其盘一 2式閘極_，該溝槽式閘極位在該延伸溝槽中，且該溝槽式 圍繞鱗元，該絲單元紐連接至—祕墊，該溝槽式問 蚊包括:底部隔離閘極，其填有—閘極材料且位在該溝槽式間 =下方亚與該溝槽式閘極絕緣，填有該閘極材料的溝槽式問極 月向縣;^之底部處係—錐形形狀，並有一内襯層圍繞該閑 ，料’，襯層具—相對應逐漸增加的厚度；及 至乂主動單7〇包括一溝槽式源極接觸，其設於該溝槽間，該溝槽 2I 1358130 I uu千Ή月Μ 修正本 a 、/修正本 源極接觸穿過一源極區至— 緣層上的源極金屬紐連接，該該源極區與位在—絕 面更覆蓋著-導電性材斜，义」曰式，原極接觸之—溝槽底部表 該主動單元t的作用/U—整合稍特基赠二極體於 利範圍第21項所述之半導體功率元件，1中 相等溝槽所圍繞並具-部= -位在該連接溝槽之上】將該底部隔離電極與 離電極上具有—氧化層，A 件，其中在該底部隔 且該氧化層藉由-排她與該溝槽式間極， 該溝槽中。 騄乜制一預先設定的深度而位在 24_= 申一利範圍第21項所述之半導體功率元件 电極填有該閘極材料，並 ，、中。玄底。P隔離 形狀，並有-内襯—底部處係一階梯式雖形 增加厚度 層圍繞销極材料，該_層具—相對應階梯式 半導體功率元件’其令該等電晶體 26如由2屬乳化半雜場效應電晶體單元。 接電元件’其令該溝槽式連 源極接觸至-靠近該指定區之隔離接=£中，用於連接該溝槽式 元件’包括複數功率電晶體單元，其受—連續延伸 ::之至渐一構成-主動單元，其具=區，其與- 門二極相鄰’翊#相極位在該延伸溝射，且該溝槽式 一閉極圍繞該單元，該主動單元並電性連接至-閘極塾； 閘極〜及極隔離區，其作為一本體型摻雜區，並位在該溝槽式閉 22 1358130 1〇〇年11月·η日 修正本 極及-蟲晶層之間’且該屋晶層位於該半導體基材上；及 2均單元包括—溝槽式源極接觸，其位在該絲單元之-中 _分，鱗狀雜接_過_源㈣觀伸至魅 : 本體區域中，以將該源極區與位在一絕緣層上方之 電性連接，該溝源極接觸之_制 著、= ，，相當於一整合式蕭特基位障二極體於上二= 範圍第27項所述之半導體功率元件，其中該導電性材 槽i部表面咖㈣度材枓，該導電性材料覆蓋該源極接觸溝槽的溝 29=申請專利範圍第27項所述之半導體功率元件， 料包括一峨化鈦或別匕鈦/氮化鈦材料，該導電性=== 極接觸溝槽的溝槽底部表面。 、復现邊源 3〇·如申請專利範圍第27項所述之半導體功率元件， 防區，其摻雜-本體摻雜物，其位在 f牙預 觸溝槽之溝槽牆壁。 卜万且者该源極接 31如申料利第27顧狀半導體辨元件， 單元更包括溝槽式金屬氧化半導體場效應電晶料元。。 32. -2半導體功率元件’包括複數功率電晶體單元 的溝槽所職，該聽似在—半導縣射，又連，延伸 該等單元之至少其中之—構成一主動單元，其呈1 溝槽式閉極相鄰，該溝槽式間極位在該延伸溝槽中，且^溝= 閘極圍繞該單元，該主動較並電性連接至―間轉，曰式 一厚氧化層’位在縣槽式_的底部部分，且—本體摻 該厚氣化層的側壁之-底部與一較低部分，該厚氧化層填 溝槽式閘極下面之溝槽中的底部部分；及 a 〃 〇x 至少-主動單元包括一溝槽式源極接觸，其位在該主動單元之—中 1358130 修正本 間部分，該溝槽式源極接觸穿過一源極區並延伸至該主動單元之 :本體區域中’以將該源極區與位在—絕緣層上方之—源極= 電性連接’該溝槽式源極接觸之一溝槽底部表面更覆蓋著— =材料’相當於一整合式蕭特基位障二極體於該主動ί元中“ 33·==概圍第32項所述之半導體功率元件，其中該導電性材 槽i部表】位“度材料’該導電性材料覆蓋該源極接觸溝槽的溝 34. 如申請專纖_ 32摘狀半導體神元件，1巾 =溝==氮化_ ’該導電性材料覆：源 35. 如申請專利範圍第32項所述之半導體功率 防區，其摻雜-本體摻雜物，其位在該源極區下方=二 觸溝槽之溝槽牆壁。 仏口者铺極接 圍第32項所述之半導體功率元件 =更包括溝槽式金屬氧化半導體場效應電晶體（MQsg3 37. 如申料·圍第32躺叙半導體 38. -種製造半導體功率元件的方法，其步驟包括 在槽溝槽’一功率電晶體單元，利用-閉極 進行-時效性蝕刻，對該溝槽之„選定部分上 i=:二覆蓋該溝槽之該選定部二該：： 的該_料與該二剩餘部分中 24 1358130 修正本 =該開極㈣該顧之該較部分，㈣成_雜式閉極， 形成-絕緣層以覆蓋該半導體功率 接觸溝槽，其延伸至該溝槽式閉極間的一 2形== 槽之—底部表面上沈積-導電材料，以相當於it亥= %基位障二極體賤轉體功率元件巾的侧。、^式肅 .=:=:=^：導體_件的方法，更包 極材料，啸舰铸移除該間 4〇·—種半導體功料件，包括： 4槽式閘極之—深度。 閘極，其受一源極區圍繞，該源極區摻雜十 本f域之，面上，該 —其與該第一導電型態相反； =^源極_設於該雜式_間，輯槽式秘接 源極區而至該本體區域中，以將麵極區盘 ^ 一源極金屬電性連接，該溝槽式源極; .一絲解元的侧；及 ^切縣轉二極體於 構，其位在溝槽式閘極之下，該隔離結構包括 層，其位在該溝槽式閘極下方的底部部分 子礼化 =之-底部與-較低部分，且該側壁圍繞 充位在該溝槽式問極下方的溝槽中之底部部分。平飞匕層其填 仆:申請專利範圍第40項所述之半導體功率元件，並卜 度金屬包括-鈦/氮化鈦或石夕化鈦/氮化欽材料。 -早阿 仪如申請專利範圍第*項所述之半導體功率元件，其中 係一底部隔離電極，1在竽、、蓋掸4 X wjU冓 緣。 ’、在D亥私式閘極下方並與該溝槽式閘極絕 25 10〇年11月11曰 3·如申請專利範圍第42項所述之半導體功率 本 4電極連接至源極電壓。 /、中该底部隔離 4電極連接至-底部閘㈣。 470件’財該底部隔離 5·如申請專利範圍第42項所述之 電極係浮動式的。 力羊7°件，其中該底部隔離 4fi •如申請專利範圍第4G項所述之半 包括一本體摻雜區，並位在亨件其中該隔離結構 緣。 ^在。罐#式底部並與賴槽式開極絕 令申。月專利|巳圍第4〇項所述之半導體 延伸至一深戶，苴屮％.秦姑4 件其中該膈離結構 48.―種半導體功率;^ Hr 觸的該溝槽式底部表面深。 複數絕緣溝槽閘極，其受一源極區圍繞 麵摻雜物且位在—本體區域之„上表電 -C型態捧雜物，其與該第—導電型態相反；〜 源式問極間’該溝槽式源極接觸穿過該 - ·、訊= 域中’以將該源極區與位在一絕緣層上方之 罢著° = a連接’該溝槽式源極接觸之—溝槽底部表面更覆 ⑶::料r當於一整合式編位障二極體於 一:底部並無溝槽式閘極絕緣，該 八， 子乳化層，其位在該溝槽式閘極下方的底部部 Γ辛网;本體捧雜區圍繞該側壁之一底部與一較低部分，且該側 部邻二°亥厚氧化層’其填充位在該溝槽式閘極下方的溝槽中之底 26 1358130 100年11月11日 修正本 50. 如申請專利範圍第48項所述之半導體功率元件，其中該隔離結構 係浮動式的。 51. 如申請專利範圍第48項所述之半導體功率元件，其中該隔離結構 包括一本體摻雜區，其位在該溝槽式閘極底部並與該溝槽式閘極絕
TW096107613A 2006-03-10 2007-03-06 Shielded gate trench (sgt) mosfet cells implemente TWI358130B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/373,024 US7453119B2 (en) 2005-02-11 2006-03-10 Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact

Publications (2)

Publication Number Publication Date
TW200802853A TW200802853A (en) 2008-01-01
TWI358130B true TWI358130B (en) 2012-02-11

Family

ID=38510016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096107613A TWI358130B (en) 2006-03-10 2007-03-06 Shielded gate trench (sgt) mosfet cells implemente

Country Status (6)

Country Link
US (2) US7453119B2 (zh)
EP (1) EP1999792A4 (zh)
KR (2) KR101380113B1 (zh)
CN (1) CN101385148B (zh)
TW (1) TWI358130B (zh)
WO (1) WO2007106422A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI866663B (zh) * 2023-11-02 2024-12-11 美商達爾科技股份有限公司 半導體結構及其製造方法

Families Citing this family (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
KR20040011016A (ko) * 2002-07-26 2004-02-05 동부전자 주식회사 알에프 반도체소자 제조방법
JP4913336B2 (ja) * 2004-09-28 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8093651B2 (en) * 2005-02-11 2012-01-10 Alpha & Omega Semiconductor Limited MOS device with integrated schottky diode in active region contact trench
US7948029B2 (en) * 2005-02-11 2011-05-24 Alpha And Omega Semiconductor Incorporated MOS device with varying trench depth
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
US8748268B1 (en) * 2012-12-20 2014-06-10 Alpha to Omega Semiconductor, Inc. Method of making MOSFET integrated with schottky diode with simplified one-time top-contact trench etching
US8283723B2 (en) * 2005-02-11 2012-10-09 Alpha & Omega Semiconductor Limited MOS device with low injection diode
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8692322B2 (en) * 2006-02-17 2014-04-08 Alpha And Omega Semiconductor Incorporated Flexible Crss adjustment in a SGT MOSFET to smooth waveforms and to avoid EMI in DC-DC application
US8618601B2 (en) 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
WO2008039459A1 (en) * 2006-09-27 2008-04-03 Maxpower Semiconductor, Inc. Power mosfet with recessed field plate
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
US9716156B2 (en) * 2015-05-02 2017-07-25 Alpha And Omega Semiconductor Incorporated Device structure and manufacturing method using HDP deposited source-body implant block
KR100932137B1 (ko) * 2007-06-08 2009-12-16 주식회사 동부하이텍 수평형 디모스 소자의 구조 및 그 제조방법
JP4492735B2 (ja) 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
US7652329B2 (en) * 2007-07-13 2010-01-26 Semiconductor Components Industries, Llc Vertical MOS transistor and method therefor
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
TW200921912A (en) * 2007-11-05 2009-05-16 Anpec Electronics Corp Power transistor capable of decreasing capacitance between gate and drain
US7741693B1 (en) * 2007-11-16 2010-06-22 National Semiconductor Corporation Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices
TWI401799B (zh) * 2007-12-21 2013-07-11 Alpha & Omega Semiconductor 具有不同溝渠深度之ｍｏｓ裝置
US20090267140A1 (en) * 2008-04-29 2009-10-29 Fu-Yuan Hsieh Mosfet structure with guard ring
US8164139B2 (en) * 2008-04-29 2012-04-24 Force Mos Technology Co., Ltd. MOSFET structure with guard ring
US7626231B1 (en) * 2008-06-23 2009-12-01 Force Mos Technology Co., Ltd. Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
US8552535B2 (en) * 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8653589B2 (en) * 2009-04-15 2014-02-18 Force Mos Technology Co., Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication
US8829614B2 (en) * 2009-08-31 2014-09-09 Alpha And Omega Semiconductor Incorporated Integrated Schottky diode in high voltage semiconductor device
TWI380448B (en) * 2009-09-16 2012-12-21 Anpec Electronics Corp Overlapping trench gate semiconductor device and manufacturing method thereof
TWI455209B (zh) * 2009-10-12 2014-10-01 節能元件股份有限公司 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US20120220092A1 (en) * 2009-10-21 2012-08-30 Vishay-Siliconix Method of forming a hybrid split gate simiconductor
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US20110108912A1 (en) * 2009-11-09 2011-05-12 Hamilton Lu Methods for fabricating trench metal oxide semiconductor field effect transistors
US8314471B2 (en) * 2009-11-17 2012-11-20 Diodes Incorporated Trench devices having improved breakdown voltages and method for manufacturing same
US8174070B2 (en) 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
CN102088033B (zh) * 2009-12-08 2013-03-20 科轩微电子有限公司 封闭型沟槽式功率金氧半场效晶体管结构及其制作方法
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
KR101728363B1 (ko) 2010-03-02 2017-05-02 비쉐이-실리코닉스 듀얼 게이트 디바이스의 구조 및 제조 방법
US8431457B2 (en) 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
CN101853850B (zh) * 2010-03-17 2011-10-26 无锡新洁能功率半导体有限公司 一种超势垒半导体整流器件及其制造方法
CN102214603B (zh) * 2010-04-06 2013-09-04 科轩微电子股份有限公司 具有肖特基二极管的功率半导体结构及其制造方法
CN101853852B (zh) * 2010-04-29 2011-08-17 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
CN102088035B (zh) * 2010-09-21 2012-07-25 上海韦尔半导体股份有限公司 一种沟槽式mosfet的侧墙结构及工艺制造方法
US20120175699A1 (en) * 2011-01-06 2012-07-12 Force Mos Technology Co., Ltd. Trench mosfet with super pinch-off regions and self-aligned trenched contact
US9472405B2 (en) * 2011-02-02 2016-10-18 Rohm Co., Ltd. Semiconductor power device and method for producing same
US8431470B2 (en) * 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8692318B2 (en) * 2011-05-10 2014-04-08 Nanya Technology Corp. Trench MOS structure and method for making the same
CN103688363B (zh) * 2011-05-18 2017-08-04 威世硅尼克斯公司 半导体器件
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
CN102956481B (zh) * 2011-08-18 2015-08-19 科轩微电子股份有限公司 具有源极沟槽的沟槽式功率半导体元件的制造方法
US8816503B2 (en) * 2011-08-29 2014-08-26 Infineon Technologies Austria Ag Semiconductor device with buried electrode
US8610235B2 (en) 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9614043B2 (en) * 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US8697520B2 (en) 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS
US8836024B2 (en) * 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
WO2013166078A1 (en) * 2012-04-30 2013-11-07 Vishay-Siliconix Semiconductor device
TWI469353B (zh) * 2012-05-04 2015-01-11 Great Power Semiconductor Corp 溝槽式功率金氧半場效電晶體與其製造方法
JP6021246B2 (ja) 2012-05-09 2016-11-09 ローム株式会社 半導体装置およびその製造方法
US9685511B2 (en) * 2012-05-21 2017-06-20 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing a semiconductor device
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8669611B2 (en) * 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置
US9059256B2 (en) 2012-09-13 2015-06-16 Infineon Technologies Ag Method for producing a controllable semiconductor component
US8723317B2 (en) * 2012-09-14 2014-05-13 Force Mos Technology Co., Ltd. Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
CN103855226A (zh) * 2012-12-06 2014-06-11 上海华虹宏力半导体制造有限公司 含沟槽结构肖特基嵌位二极管及终端结构
KR101422953B1 (ko) * 2012-12-14 2014-08-13 삼성전기주식회사 전력 반도체 소자 및 그 제조 방법
TWI521718B (zh) 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
KR101999407B1 (ko) 2013-05-23 2019-10-02 매그나칩 반도체 유한회사 쇼트키 다이오드 내장 반도체 소자 및 그 제조 방법
TWI487115B (zh) * 2013-06-07 2015-06-01 Sinopower Semiconductor Inc 溝渠式功率元件及其製造方法
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9595587B2 (en) 2014-04-23 2017-03-14 Alpha And Omega Semiconductor Incorporated Split poly connection via through-poly-contact (TPC) in split-gate based power MOSFETs
CN103996714A (zh) * 2014-05-09 2014-08-20 东南大学 一种n型碳化硅纵向金属氧化物半导体管
CN103985627B (zh) * 2014-05-12 2017-03-08 上海先进半导体制造股份有限公司 提高tmbs良率的工艺方法
US9318598B2 (en) 2014-05-30 2016-04-19 Texas Instruments Incorporated Trench MOSFET having reduced gate charge
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
EP4565029A3 (en) 2014-08-19 2025-07-30 Vishay-Siliconix Mosfet semiconductor device
US9515177B2 (en) * 2014-11-25 2016-12-06 Infineon Technologies Ag Vertically integrated semiconductor device and manufacturing method
US9443973B2 (en) 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
CN104769723B (zh) 2014-12-04 2018-10-23 冯淑华 沟槽栅功率半导体场效应晶体管
CN104617147B (zh) * 2015-01-23 2019-02-26 无锡同方微电子有限公司 一种沟槽mosfet结构及其制作方法
US9583482B2 (en) 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US10038089B2 (en) * 2015-12-02 2018-07-31 HUNTECK SEMICONDUCTOR (SHANGHAI) CO., Ltd SGT MOSFET with adjustable CRSS and CISS
KR101786664B1 (ko) 2015-12-11 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR20170070505A (ko) 2015-12-14 2017-06-22 현대자동차주식회사 반도체 소자 및 그 제조 방법
CN106935645B (zh) * 2015-12-30 2020-07-07 节能元件控股有限公司 具有底部栅极的金氧半场效晶体管功率元件
EP3405978B1 (en) * 2016-01-18 2023-05-10 Texas Instruments Incorporated Method of fabricating a power mosfet with metal filled deep source contact
KR101867312B1 (ko) 2016-04-29 2018-07-19 한국기계연구원 박막형 샘플 보관용 홀더
US9947787B2 (en) * 2016-05-06 2018-04-17 Silicet, LLC Devices and methods for a power transistor having a schottky or schottky-like contact
TWI615889B (zh) * 2016-05-18 2018-02-21 杰力科技股份有限公司 功率金氧半導體場效電晶體的製造方法
TWI577010B (zh) 2016-05-18 2017-04-01 杰力科技股份有限公司 功率金氧半導體場效電晶體
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10008408B2 (en) * 2016-06-15 2018-06-26 Globalfoundries Inc. Devices and methods of forming asymmetric line/space with barrierless metallization
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
KR101836258B1 (ko) 2016-07-05 2018-03-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법
TWI601295B (zh) * 2016-08-25 2017-10-01 綠星電子股份有限公司 斷閘極金氧半場效電晶體
JP6801323B2 (ja) * 2016-09-14 2020-12-16 富士電機株式会社 半導体装置および半導体装置の製造方法
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
CN107958906B (zh) * 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
CN106328647B (zh) * 2016-11-01 2019-05-03 华羿微电子股份有限公司 高速的沟槽mos器件及其制造方法
CN108666361B (zh) * 2017-03-31 2022-04-12 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法
US10325908B2 (en) * 2017-04-26 2019-06-18 Alpha And Omega Semiconductor Incorporated Compact source ballast trench MOSFET and method of manufacturing
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
CN108172622A (zh) * 2018-01-30 2018-06-15 电子科技大学 功率半导体器件
US11004839B1 (en) 2018-08-13 2021-05-11 Renesas Electronics America Inc. Trench power MOSFET with integrated-schottky in non-active area
CN110957357B (zh) * 2018-09-27 2023-06-02 力士科技股份有限公司 屏蔽栅极式金氧半场效应晶体管的制造方法
CN113614924A (zh) * 2019-03-29 2021-11-05 京瓷株式会社 半导体装置以及半导体装置的制造方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN110998861B (zh) * 2019-10-18 2022-03-22 香港应用科技研究院有限公司 功率晶体管及其制造方法
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
US10910478B1 (en) * 2020-03-04 2021-02-02 Shuming Xu Metal-oxide-semiconductor field-effect transistor having enhanced high-frequency performance
CN113690301B (zh) * 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN111682024B (zh) * 2020-06-30 2022-12-02 电子科技大学 一种bcd半导体器件
CN112510081B (zh) * 2020-11-30 2023-03-14 西安微电子技术研究所 一种星用抗辐射沟槽型mos管的加固结构和制备方法
CN112838000A (zh) * 2021-01-07 2021-05-25 深圳市谷峰电子有限公司 一种制造上下结构sgt的工艺方法
US11552017B2 (en) * 2021-01-25 2023-01-10 Semiconductor Components Industries, Llc Trench gate transistors with low-resistance shield and gate interconnects
CN113410307B (zh) * 2021-04-16 2022-10-04 深圳真茂佳半导体有限公司 场效晶体管结构及其制造方法、芯片装置
CN113206146B (zh) * 2021-05-26 2023-03-24 吉林华微电子股份有限公司 半导体器件终端结构、制造方法及半导体器件
DE102021125271A1 (de) * 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
CN114496995B (zh) * 2022-04-18 2022-06-17 深圳市威兆半导体有限公司 一种带温度采样功能的屏蔽栅器件
CN114937600A (zh) * 2022-06-01 2022-08-23 捷捷微电(南通)科技有限公司 一种sgt器件及其制作方法
CN115274566B (zh) * 2022-07-08 2025-04-29 上海华虹宏力半导体制造有限公司 一种集成肖特基二极管的屏蔽栅沟槽mosfet的制作方法
TWI836520B (zh) * 2022-07-21 2024-03-21 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US12495562B2 (en) 2022-09-18 2025-12-09 Vanguard International Semiconductor Corporation Semiconductor device and fabrication method thereof
CN115831759B (zh) * 2023-02-22 2023-05-02 南京华瑞微集成电路有限公司 一种集成sbd结构的sgt mosfet及其制作方法
CN117238770B (zh) * 2023-11-01 2024-05-10 深圳市美浦森半导体有限公司 一种沟槽栅mosfet器件及其制造方法
KR20250166838A (ko) * 2024-04-26 2025-11-28 다이오드 인코포레이티드 트렌치 반도체 구조체 및 그의 제조 방법
CN120882074A (zh) * 2024-04-26 2025-10-31 达尔科技股份有限公司 沟槽式半导体结构及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480970A (ja) * 1990-07-24 1992-03-13 Shindengen Electric Mfg Co Ltd 絶縁ゲート型電界効果トランジスタ
EP0893830A1 (en) * 1996-12-11 1999-01-27 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
US6031265A (en) 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US5856237A (en) 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
DE19860247C1 (de) 1998-12-24 2000-10-05 Agfa Gevaert Ag Vorrichtung zum Auslesen von Informationen aus Speicherfolien
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
US6621107B2 (en) * 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
JP4945055B2 (ja) * 2003-08-04 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
US7405452B2 (en) * 2004-02-02 2008-07-29 Hamza Yilmaz Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI866663B (zh) * 2023-11-02 2024-12-11 美商達爾科技股份有限公司 半導體結構及其製造方法
US12218256B1 (en) 2023-11-02 2025-02-04 Diodes Incorporated Trench MOS rectifier with termination structure

Also Published As

Publication number Publication date
US7453119B2 (en) 2008-11-18
EP1999792A2 (en) 2008-12-10
US20090072301A1 (en) 2009-03-19
US20060209887A1 (en) 2006-09-21
CN101385148A (zh) 2009-03-11
KR101380113B1 (ko) 2014-04-01
EP1999792A4 (en) 2009-05-20
TW200802853A (en) 2008-01-01
WO2007106422A2 (en) 2007-09-20
HK1124173A1 (zh) 2009-08-07
CN101385148B (zh) 2010-09-15
US7745878B2 (en) 2010-06-29
KR20130133908A (ko) 2013-12-09
KR20090026747A (ko) 2009-03-13
WO2007106422A3 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
TWI358130B (en) Shielded gate trench (sgt) mosfet cells implemente
CN102007584B (zh) 半导体装置结构及其相关工艺
CN101375400B (zh) 保护栅极沟槽式金属氧化物半导体场效应晶体管组件及其制造方法
US8394702B2 (en) Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
TWI712173B (zh) 整合在超級接面功率mosfet中的肖特基二極體
US8022471B2 (en) Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures
US20100090274A1 (en) Trench mosfet with shallow trench contact
CN102074561B (zh) 一种沟槽金属氧化物半导体场效应管及其制造方法
TWI517411B (zh) 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
TW201032278A (en) Trench device structure and fabrication
CN108028203A (zh) 垂直jfet及其制造方法
TWI528423B (zh) 用於製備半導體元件的方法及半導體元件
CN115424932A (zh) Ldmos器件及工艺方法
CN107910270B (zh) 功率半导体器件及其制造方法
CN207398150U (zh) 功率半导体器件
CN207781613U (zh) 功率半导体器件
CN207781609U (zh) 功率半导体器件
CN207781611U (zh) 功率半导体器件
CN207781614U (zh) 功率半导体器件
CN207781615U (zh) 功率半导体器件
CN207781610U (zh) 功率半导体器件
HK1124173B (zh) 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管单元
HK1157933A1 (zh) 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法