[go: up one dir, main page]

JP2013145770A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013145770A
JP2013145770A JP2012004641A JP2012004641A JP2013145770A JP 2013145770 A JP2013145770 A JP 2013145770A JP 2012004641 A JP2012004641 A JP 2012004641A JP 2012004641 A JP2012004641 A JP 2012004641A JP 2013145770 A JP2013145770 A JP 2013145770A
Authority
JP
Japan
Prior art keywords
trench
region
substrate
semiconductor device
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012004641A
Other languages
English (en)
Inventor
Takeyoshi Masuda
健良 増田
Keiji Wada
圭司 和田
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012004641A priority Critical patent/JP2013145770A/ja
Priority to KR20147014240A priority patent/KR20140114338A/ko
Priority to EP12864778.1A priority patent/EP2804216A4/en
Priority to PCT/JP2012/080822 priority patent/WO2013105353A1/ja
Priority to CN201280058421.9A priority patent/CN103959476B/zh
Priority to US13/709,915 priority patent/US9099553B2/en
Publication of JP2013145770A publication Critical patent/JP2013145770A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H10P50/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H10D64/0115—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10P50/242—

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧特性が向上し、かつオン抵抗が低減された半導体装置およびその製造方法を提供する。
【解決手段】ＭＯＳＦＥＴ１は、主表面１０Ａ側に開口する第１トレンチ１７が形成され、炭化珪素からなる基板１０と、ゲート絶縁膜２０と、ゲート電極３０とを備えている。基板１０は、基板１０の主表面１０Ａおよび第１トレンチ１７の壁面１７Ａを含むｎ型のソース領域１５と、ソース領域１５に接触し、第１トレンチ１７の壁面１７Ａを含むｐ型のボディ領域１４と、ボディ領域１４に接触し、第１トレンチ１７の壁面１７Ａを含むｎ型のドリフト領域１３と、ボディ領域１４に接触し、第１トレンチ１７よりも深い領域にまで延在するｐ型のディープ領域１６とを含んでいる。第１トレンチ１７は、基板１０の主表面１０Ａから離れるに従い、壁面１７Ａとディープ領域１６との距離が大きくなるように形成されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関するものであり、より特定的には、耐圧特性が向上し、かつオン抵抗が低減された半導体装置およびその製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。
炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置であり、たとえばトレンチ壁面に沿ったチャネル領域の形成を特徴とするトレンチゲート型のＭＯＳＦＥＴなどについて検討されている。
トレンチゲート型のＭＯＳＦＥＴにおいては、オン抵抗の低減が可能になる一方で、トレンチ底部に形成されたゲート絶縁膜への電界集中に起因する耐圧特性の低下が問題となる。これに対しては、たとえばトレンチと同等または深い領域にまで延在するｐ型ディープ領域を基板に形成し、ｐ型ディープ領域とｎ型ドリフト領域との間のｐｎ接合から空乏層を伸張させることにより、トレンチ底部への電界集中を緩和することが提案されている（たとえば、特許文献１参照）。
特開２００９−１１７５９３号公報
特許文献１において提案されているＭＯＳＦＥＴでは、トレンチとディープ領域とは、基板の厚み方向に平行に延在するように互いに形成されている。そのため、ＭＯＳＦＥＴの微細化の際には、トレンチとディープ領域との間の領域が狭くなることによりキャリアの通過経路が狭窄され、その結果ＭＯＳＦＥＴのオン抵抗が上昇するという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、耐圧特性が向上し、かつオン抵抗が低減された半導体装置およびその製造方法に関するものである。
本発明に従った半導体装置は、一方の主表面側に開口する第１トレンチが形成され、炭化珪素からなる基板と、第１トレンチの壁面上に接触して配置されたゲート絶縁膜と、ゲート絶縁膜上に接触して配置されたゲート電極とを備えている。基板は、基板の上記主表面および第１トレンチの上記壁面を含む第１導電型のソース領域と、ソース領域に接触し、第１トレンチの上記壁面を含む第２導電型のボディ領域と、ボディ領域に接触し、第１トレンチの上記壁面を含む第１導電型のドリフト領域と、ボディ領域に接触し、第１トレンチよりも深い領域にまで延在する第２導電型のディープ領域とを含んでいる。第１トレンチは、基板の上記主表面から離れるに従い、上記壁面とディープ領域との距離が大きくなるように形成されている。
本発明に従った半導体装置では、第１トレンチよりも深い領域にまで延在する第２導電型のディープ領域が基板に形成されている。そのため、ディープ領域と、第１導電型のドリフト領域との間のｐｎ接合から伸張する空乏層により、ゲート絶縁膜への電界集中を抑制することができる。また、本発明に従った半導体装置では、第１トレンチは、基板の上記主表面から離れるに従いディープ領域との距離が大きくなるように形成されている。そのため、基板内におけるキャリアの通過領域をより広く確保することが可能となり、結果として半導体装置のオン抵抗をより低減することができる。このように、本発明に従った半導体装置によれば、耐圧特性が向上し、かつオン抵抗が低減された半導体装置を提供することができる。
上記半導体装置において、第１トレンチの上記壁面と基板の上記主表面とのなす角は、鈍角であってもよい。これにより、基板内におけるキャリアの通過領域を広く確保することがより容易となる。
上記半導体装置において、基板には、ソース領域を貫通しつつボディ領域に達し、上記主表面側に開口し、第１トレンチよりも浅い第２トレンチが形成されていてもよい。そして、上記半導体装置は、第２トレンチの壁面上に接触して配置されたコンタクト電極をさらに備えていてもよい。これにより、コンタクト電極からボディ領域へのキャリアの注入が容易となり、その結果半導体装置の応答速度を向上させることができる。
上記半導体装置において、基板には、ボディ領域とドリフト領域との接触面よりも浅い第２トレンチが形成されていてもよい。これにより、ボディ領域におけるパンチスルーの発生を回避することがより容易になる。
上記半導体装置において、コンタクト電極は、基板の上記主表面上に接触することなく配置されていてもよい。これにより、コンタクト電極とゲート電極との短絡を回避することが容易となる。
上記半導体装置において、第２トレンチの上記壁面を構成する面は、｛０００１｝面に交差する面であってもよい。これにより、コンタクト電極を構成する金属の基板への拡散が容易となり、その結果コンタクト電極と基板との接触抵抗をより低減することができる。
上記半導体装置では、第１および第２トレンチを含む基板の厚み方向に沿った断面において、第２トレンチの最底部の上記壁面から｛０００１｝面に平行に延在する仮想の直線は、第２トレンチに対向する第１トレンチの上記壁面に交差してもよい。これにより、半導体装置の耐圧特性の低下を抑制することができる。
上記半導体装置において、第１および第２トレンチを含む基板の厚み方向に沿った断面において、上記仮想の直線は、ドリフト領域に交差することなく、第２トレンチに対向する第１トレンチの上記壁面に交差してもよい。これにより、半導体装置の耐圧特性の低下をより効果的に抑制することができる。
上記半導体装置において、基板の上記主表面を構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面であってもよい。これにより、炭化珪素からなる基板をより容易に準備することができる。
上記半導体装置において、第１トレンチの上記壁面を構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面であってもよい。これにより、半導体装置のチャネル移動度をより向上させることができる。
本発明に従った半導体装置の製造方法は、炭化珪素からなり、主表面を有する基板を準備する工程と、基板に活性領域を形成する工程と、基板の上記主表面側に開口する第１トレンチを形成する工程と、第１トレンチの壁面上に接触するようにゲート絶縁膜を配置する工程と、ゲート絶縁膜上に接触するようにゲート電極を配置する工程とを備えている。活性領域を形成する工程では、基板の上記主表面を含む第１導電型のソース領域と、ソース領域に接触する第２導電型のボディ領域と、ボディ領域に接触する第１導電型のドリフト領域と、ボディ領域に接触する第２導電型のディープ領域とが形成される。第１トレンチを形成する工程では、ソース領域、ボディ領域およびドリフト領域が露出する壁面を有する第１トレンチが形成される。また、ディープ領域と第１トレンチとは、第１トレンチよりもディープ領域が深く、かつ基板の上記主表面から離れるに従い第１トレンチの上記壁面とディープ領域との距離が大きくなるように形成される。
本発明に従った半導体装置の製造方法によれば、耐圧特性が向上し、かつオン抵抗が低減された上記本発明に従った半導体装置を製造することができる。
以上の説明から明らかなように、本発明に従った半導体装置およびその製造方法によれば、耐圧特性が向上し、かつオン抵抗が低減された半導体装置およびその製造方法を提供することができる。
ＭＯＳＦＥＴの構造を示す概略断面図である。 ＭＯＳＦＥＴの製造方法を概略的に示すフローチャートである。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの構造を示す概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を概略的に示すフローチャートである。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１について説明する。はじめに、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の構造について説明する。図１を参照して、ＭＯＳＦＥＴ１は、炭化珪素からなり、主表面１０Ａを有する基板１０と、ゲート絶縁膜２０と、ゲート電極３０と、層間絶縁膜４０と、ソース電極５０と、ソースパッド電極６０と、ドレイン電極７０と、ドレインパッド電極８０とを備えている。基板１０は、ベース基板１１と、半導体層１２とを含み、半導体層１２にはドリフト領域１３と、ボディ領域１４と、ソース領域１５と、ディープ領域１６とが形成されている。また、基板１０には、主表面１０Ａ側に開口し、壁面１７Ａおよび底面１７Ｂを有する第１トレンチ１７が形成されている。
ベース基板１１は、炭化珪素からなり、たとえばＮ（窒素）などのｎ型不純物を含むことにより導電型がｎ型（第１導電型）となっている。ドリフト領域１３は、ベース基板１１の主表面１１Ａ上に形成されている。ドリフト領域１３は、ベース基板１１と同様に、たとえばＮ（窒素）などのｎ型不純物を含むことにより導電型がｎ型となっており、その濃度はベース基板１１よりも低くなっている。
ボディ領域１４は、ドリフト領域１３上（ベース基板１１側とは反対側）に形成されている。ボディ領域１４は、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型（第２導電型）となっている。
ソース領域１５は、ボディ領域１４上（ドリフト領域１３側とは反対側）に形成されている。ソース領域１５は、たとえばＰ（リン）などのｎ型不純物を含むことにより、ベース基板１１およびドリフト領域１３と同様に導電型がｎ型となっている。また、ソース領域１５に含まれるｎ型不純物の濃度は、ドリフト領域１３よりも高くなっている。
ディープ領域１６は、ソース領域１５、ボディ領域１４およびドリフト領域１３に接触しつつ、半導体層１２内において第１トレンチ１７よりも深い領域にまで延在するように形成されている。具体的には、ディープ領域１６は、ソース電極５０に接触し、ソース領域１５およびボディ領域１４を貫通しつつ、ドリフト領域１３との接触面１６Ｂが第１トレンチ１７の底面１７Ｂよりもドレイン電極７０側に位置するように形成されている。また、ディープ領域１６は、ボディ領域１４と同様に、たとえばＡｌ（アルミニウム）などのｐ型不純物を含むことにより導電型がｐ型となっており、その濃度はボディ領域１４よりも高くなっている。
第１トレンチ１７は、ソース領域１５およびボディ領域１４を貫通しつつ、ドリフト領域１３に達するように形成されている。具体的には、第１トレンチ１７は、底面１７Ｂがディープ領域１６とドリフト領域１３との接触面１６Ｂよりもソース電極５０側に位置するように形成されている。また、第１トレンチ１７は、基板１０の主表面１０Ａから離れるに従い、壁面１７Ａとディープ領域１６との距離が大きくなるように形成されている。たとえば、第１トレンチ１７は、図１に示すように壁面１７Ａと基板１０の主表面１０Ａとのなす角が鈍角となるように形成されている。
このように、基板１０には、基板１０の主表面１０Ａおよび第１トレンチ１７の壁面１７Ａを含むｎ型のソース領域１５と、ソース領域１５に接触し、第１トレンチ１７の壁面１７Ａを含むｐ型のボディ領域１４と、ボディ領域１４に接触し、第１トレンチ１７の壁面１７Ａおよび底面１７Ｂを含むｎ型のドリフト領域１３と、ボディ領域１４に接触し、第１トレンチ１７よりも深い領域にまで延在するｐ型のディープ領域１６とが形成されている。
ゲート絶縁膜２０は、たとえばＳｉＯ２（二酸化珪素）からなり、第１トレンチ１７の壁面１７Ａおよび底面１７Ｂ、ならびに基板１０の主表面１０Ａ上に接触して配置されている。
ゲート電極３０は、たとえば不純物が添加されたポリシリコンなどの導電体からなっており、第１トレンチ１７内を充填するようにゲート絶縁膜２０上に接触して配置されている。
層間絶縁膜４０は、たとえばＳｉＯ２（二酸化珪素）からなっており、ゲート絶縁膜２０およびゲート電極３０上に接触して配置されている。具体的には、層間絶縁膜４０は、ゲート絶縁膜２０とともにゲート電極３０を取り囲むように配置されており、ゲート電極３０をソース電極５０に対して電気的に絶縁している。
ソース電極５０は、基板１０の主表面１０Ａ上において、ソース領域１５およびディープ領域１６に接触して形成されている。具体的には、ソース電極５０は、ソース領域１５に対してオーミック接触することができる材料、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）、ＴｉｘＳｉｙ（チタンシリサイド）、ＡｌｘＳｉｙ（アルミシリサイド）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリサイド）などからなり、ソース領域１５に対して電気的に接続されている。
ドレイン電極７０は、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に接触して形成されている。ドレイン電極７０は、たとえばソース電極５０と同様の材料からなっており、ベース基板１１に対して電気的に接続されている。
ソースパッド電極６０は、層間絶縁膜４０およびソース電極５０上に接触して配置されている。具体的には、ソースパッド電極６０は、たとえばＡｌ（アルミニウム）などの導電体からなり、ソース電極５０を介してソース領域１５と電気的に接続されている。
ドレインパッド電極８０は、ドレイン電極７０上に接触して配置されている。具体的には、ドレインパッド電極８０は、ソースパッド電極６０と同様にたとえばＡｌ（アルミニウム）などの導電体からなり、ドレイン電極７０を介してベース基板１１に電気的に接続されている。
次に、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極５０とドレイン電極７０との間に電圧が印加されても、ボディ領域１４とドリフト領域１３との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１４において第１トレンチ１７の壁面１７Ａに沿うようにキャリアが蓄積し、反転層が形成される。その結果、ソース領域１５とドリフト領域１３とが電気的に接続され、ソース電極５０とドレイン電極７０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
以上のように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１では、第１トレンチ１７よりも深い領域にまで延在するｐ型のディープ領域１６が基板１０の半導体層１２内に形成されている。そのため、ディープ領域１６と、ｎ型のドリフト領域１３との間のｐｎ接合から伸張する空乏層により、ゲート絶縁膜２０への電界集中を抑制することができる。また、ＭＯＳＦＥＴ１では、第１トレンチ１７は、基板１０の主表面１０Ａから離れるに従いディープ領域１６との距離が大きくなるように形成されている。すなわち、ＭＯＳＦＥＴ１では、ソース電極５０側からドレイン電極７０側に向かうに従い、第１トレンチ１７の壁面１７Ａとディープ領域１６とに挟まれる領域Ａがより広くなるように第１トレンチ１７が形成されている。そのため、ＭＯＳＦＥＴ１では、基板１０内におけるキャリアの通過領域となる領域Ａをより広く確保することにより、ＭＯＳＦＥＴ１のオン抵抗をより低減することができる。このように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１は、耐圧特性が向上し、かつオン抵抗が低減された半導体装置となっている。
また、ＭＯＳＦＥＴ１において、基板１０の主表面１０Ａを構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面であってもよい。
炭化珪素は、＜０００１＞方向において容易に成長させることができる。そのため、基板１０の主表面１０Ａを構成する面を｛０００１｝面に対して上記範囲のオフ角を有する面とすることにより、炭化珪素からなる基板１０をより容易に準備することができる。
また、ＭＯＳＦＥＴ１において、第１トレンチ１７の壁面１７Ａを構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面であってもよい。これにより、ＭＯＳＦＥＴ１のチャネル移動度をより向上させることができる。
次に、本実施の形態に係る半導体装置の製造方法について、図１〜図９を参照して説明する。本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。図２を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および工程（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）をスライスすることにより、図３に示すように炭化珪素からなるベース基板１１が準備される。
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図３を参照して、エピタキシャル成長により、ベース基板１１の主表面１１Ａ上に半導体層１２が形成される。このようにして、ベース基板１１と半導体層１２とを含み、主表面１０Ａを有する基板１０が準備される。
次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）および（Ｓ２２）が実施されることにより、基板１０内に活性領域が形成される。
まず、工程（Ｓ２１）として、イオン注入工程が実施される。この工程（Ｓ２１）では、図４を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、半導体層１２内に注入されることにより、ｐ型のボディ領域１４が形成される。次に、たとえばＰ（リン）イオンが、半導体層１２内において、上記Ａｌイオンの注入深さよりも浅く注入されることにより、導電型がｎ型のソース領域１５が形成される。そして、たとえばＡｌ（アルミニウム）イオンが、半導体層１２内において、上記Ａｌイオンの注入深さよりも深く注入されることにより、導電型がｐ型のディープ領域１６が形成される。また、半導体層１２において、ボディ領域１４、ソース領域１５およびディープ領域１６のいずれも形成されない領域は、ドリフト領域１３となる。このようにして、図４に示すように、基板１０の主表面１０Ａを含むｎ型のソース領域１５と、ソース領域１５に接触するｐ型のボディ領域１４と、ボディ領域１４に接触するｎ型のドリフト領域１３と、ソース領域１５、ボディ領域１４およびドリフト領域１３に接触するｐ型のディープ領域１６とが形成される。
次に、工程（Ｓ２２）として活性化アニール工程が実施される。この工程（Ｓ２２）では、基板１０を加熱することにより、上記工程（Ｓ２１）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成し、基板１０に活性領域が形成される。
次に、工程（Ｓ３０）として、第１トレンチ形成工程が実施される。この工程（Ｓ３０）では、図５および図６を参照して、主表面１０Ａ側に開口する第１トレンチ１７が基板１０に形成される。具体的には、図５を参照して、まず、たとえばＰ−ＣＶＤ（Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、基板１０の主表面１０Ａのうち第１トレンチ１７を形成すべき領域に開口を有し、ＳｉＯ２（二酸化珪素）からなるマスク９０が形成される。次に、たとえばＳＦ６（六フッ化硫黄）ガスおよび酸素を含む雰囲気中において、誘導接合型反応性イオンエッチング（ＩＣＰ−ＲＩＥ：Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などにより、基板１０のエッチングを進行させる。次に、図６を参照して、たとえば塩素などのハロゲン系ガスおよび酸素を含む雰囲気中において熱エッチングが施される。そして、上記エッチング処理が完了した後にマスク９０が除去される。このようにして、ソース領域１５、ボディ領域１４およびドリフト領域１３が露出する壁面１７Ａ、および底面１７Ｂを有する第１トレンチ１７が基板１０に形成される。
また、図６に示すように、ディープ領域１６と第１トレンチ１７とは、第１トレンチ１７よりもディープ領域１６が深くなるように、具体的にはディープ領域１６とドレイン領域１３との接触面１６Ｂが第１トレンチ１７の底面１７Ｂよりもドレイン電極７０側（図１参照）に位置するように形成される。また、ディープ領域１６と第１トレンチ１７とは、第１トレンチ１７の壁面１７Ａとディープ領域１６との距離が、基板１０の主表面１０Ａから離れるに従い大きくなるように形成される。具体的には、図６に示すように、第１トレンチ１７は、壁面１７Ａと基板１０の主表面１０Ａとのなす角が鈍角になるように形成される。
次に、工程（Ｓ４０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ４０）では、図７を参照して、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、基板１０の主表面１０Ａ、ならびに第１トレンチ１７の壁面１７Ａおよび底面１７Ｂ上に接触するように、ＳｉＯ２（二酸化珪素）からなるゲート絶縁膜２０が配置される。
次に、工程（Ｓ５０）として、ゲート電極形成工程が実施される。この工程（Ｓ５０）では、図８を参照して、たとえばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）ＣＶＤ法により、第１トレンチ１７内を充填するように不純物が添加されたポリシリコン膜が形成される。これにより、ゲート絶縁膜２０上に接触するゲート電極３０が配置される。
次に、工程（Ｓ６０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ６０）では、図９を参照して、たとえばＣＶＤ法により、ＳｉＯ２（二酸化珪素）からなる層間絶縁膜４０が、ゲート絶縁膜２０とともにゲート電極３０を取り囲むように形成される。
次に、工程（Ｓ７０）として、オーミック電極形成工程が実施される。この工程（Ｓ７０）では、図９を参照して、まず、ソース電極５０を形成すべき領域において、層間絶縁膜４０およびゲート絶縁膜２０が除去され、ソース領域１５およびディープ領域１６が露出した領域が形成される。そして、当該領域にたとえばＮｉからなる金属膜が形成される。一方、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に、同様にＮｉからなる金属膜が形成される。そして、上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化され、基板１０に対して電気的に接続されたソース電極５０およびドレイン電極７０が形成される。
次に、工程（Ｓ８０）として、パッド電極形成工程が実施される。この工程（Ｓ８０）では、図１を参照して、たとえば蒸着法により、Ａｌ（アルミニウム）などの導電体からなるソースパッド電極６０が、ソース電極５０および層間絶縁膜４０を覆うように形成される。また、ドレイン電極７０上において、ソースパッド電極６０と同様に、たとえば蒸着法によりＡｌ（アルミニウム）などの導電体からなるドレインパッド電極８０が形成される。以上の工程（Ｓ１０）〜（Ｓ８０）が実施されることによりＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。このように、本実施の形態に係る半導体装置の製造方法によれば、耐圧特性が向上し、かつオン抵抗が低減された上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。まず、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ２の構造について説明する。図１０を参照して、ＭＯＳＦＥＴ２は、基本的には、実施の形態１のＭＯＳＦＥＴ１と同様の構造を有し、同様に動作し、かつ同様の効果を奏する。しかし、ＭＯＳＦＥＴ２は、図１０に示すように、第１トレンチ１７とは別の第２トレンチ１８が基板１０に形成されており、コンタクト電極としてのソース電極５０が、第２トレンチ１８の壁面１８Ａおよび底面１８Ｂ上に接触するように配置されているという点において、ＭＯＳＦＥＴ１とは異なっている。
図１０を参照して、第２トレンチ１８は、主表面１０Ａ側に開口し、壁面１８Ａと底面１８Ｂとを有している。具体的には、第２トレンチ１８は、ソース領域１５を貫通しつつボディ領域１４に達するように、すなわち第１トレンチ１７よりも浅く形成されている。
ソース電極５０は、第２トレンチ１８の壁面１８Ａおよび底面１８Ｂ上に接触して配置されている。具体的には、ソース電極５０は、実施の形態１と同様に、ソース領域１５に対してオーミック接触することができる材料からなっており、ソース領域１５、ボディ領域１４およびディープ領域１６に接触して配置されている。
以上のように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ２では、ソース電極５０は、ソース領域１５を貫通しつつボディ領域１４に達する第２トレンチ１８の壁面１８Ａおよび底面１８Ｂ上に接触して配置されるため、ＭＯＳＦＥＴ１とは異なり、ディープ領域１６を介することなく直接ボディ領域１４に接触している。そのため、ＭＯＳＦＥＴ２では、ソース領域１５とディープ領域１６との間のｐｎ接合より伸張する空乏層の影響を受けることなく、ソース電極５０からボディ領域１４へキャリアを注入することが可能となり、その結果ＭＯＳＦＥＴ１の動作状態の切替が容易となる。このように、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ２は、応答速度が向上した半導体装置となっている。
また、図１０に示すように、ＭＯＳＦＥＴ２において、基板１０にはボディ領域１４とドリフト領域１３との接触面１４Ａよりも浅い第２トレンチ１８が形成されていてもよい。具体的には、基板１０にはボディ領域１４を貫通することなく、より具体的には、底面１８Ｂが接触面１４Ａよりもソース電極５０側に位置する第２トレンチ１８が形成されていてもよい。第２トレンチ１８が、ボディ領域１４を貫通して形成される場合には、壁面１８Ａおよび底面１８Ｂの近傍の領域においてボディ領域１４が薄くなり、結果として当該領域においてパンチスルーが発生し易くなる。これに対して、上述のように第２トレンチ１８をボディ領域１４を貫通することなく形成することにより、ボディ領域１４におけるパンチスルーの発生を回避することがより容易になる。
また、ＭＯＳＦＥＴ２において、ソース電極５０は、図１０に示すように第２トレンチ１８の壁面１８Ａおよび底面１８Ｂ上に接触し、かつ基板１０の主表面１０Ａ上に接触することなく配置されていてもよい。
これにより、ソース電極５０が基板１０の主表面１０Ａ上に接触して配置される場合に比べて、ソース電極５０とゲート電極３０との距離がより大きくなる。その結果、ＭＯＳＦＥＴ２を微細化した場合などにおいて、ソース電極５０とゲート電極３０との短絡を回避することが容易となる。
また、ＭＯＳＦＥＴ２において、第２トレンチ１８の壁面１８Ａを構成する面は、｛０００１｝面に交差する面であってもよい。
炭化珪素からなる基板１０は、｛０００１｝面に平行な方向において金属が拡散し易いという特性を有している。そのため、ソース電極５０に接触する第２トレンチ１８の壁面１８Ａを｛０００１｝面に交差する面とすることにより、ソース電極５０を構成する金属の基板１０内への拡散が容易となり、その結果ソース電極５０と基板１０との接触抵抗をより低減することができる。
また、ＭＯＳＦＥＴ２において、第１および第２トレンチ１７，１８を含む基板１０の厚み方向に沿った断面において、第２トレンチ１８の最底部の壁面１８Ａから｛０００１｝面に平行に延在する仮想の直線Ａ−Ａは、第２トレンチ１８に対向する第１トレンチ１７の壁面１７Ａに交差してもよい。具体的には、図１０に示すように、直線Ａ−Ａは、ドリフト領域１３に交差することなく第２トレンチ１８に対向する第１トレンチ１７の壁面１７Ａに交差してもよい。
これにより、ソース電極５０を構成する金属のドリフト領域１３への拡散、特に第１トレンチ１７の底面１７Ｂ下のドリフト領域１３への拡散をより効果的に抑制することができる。その結果、ＭＯＳＦＥＴ２の耐圧特性の低下を抑制することができる。
次に、本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ２が製造される。図１１を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、図１２を参照して、実施の形態１と同様に、ベース基板準備工程（Ｓ１１）およびエピタキシャル成長層形成工程（Ｓ１２）が実施されることにより、炭化珪素からなり、ベース基板１１と半導体層１２とを含む基板１０が準備される。
次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）〜（Ｓ２３）が実施されることにより、基板１０に活性領域が形成される。なお、図１１に示すように、工程（Ｓ２２）および（Ｓ２３）は、工程（Ｓ３０）および（Ｓ４０）が完了した後に実施される。
まず、工程（Ｓ２１）として、ソース／ボディ領域形成工程が実施される。この工程（Ｓ２１）では、図１３を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、半導体層１２内に注入されることにより、ｐ型のボディ領域１４が形成される。次に、たとえばＰ（リン）イオンが、半導体層１２内において、上記Ａｌイオンの注入深さよりも浅く注入されることにより、ｎ型のソース領域１５が形成される。
次に、工程（Ｓ３０）として、第１トレンチ形成工程が実施される。この工程（Ｓ３０）では、図１４および図１５を参照して、実施の形態１と同様に、主表面１０Ａ側に開口し、壁面１７Ａと底面１７Ｂとを有する第１トレンチ１７が基板１０に形成される。
次に、工程（Ｓ４０）として、第２トレンチ形成工程が実施される。この工程（Ｓ４０）では、図１６を参照して、たとえばＩＣＰ−ＲＩＥなどにより、基板１０のエッチングを進行させることにより、主表面１０Ａ側に開口し、壁面１８Ａと底面１８Ｂとを有する第２トレンチ１８が形成される。
次に、工程（Ｓ２２）として、ディープ領域形成工程が実施される。この工程（Ｓ２２）では、図１６を参照して、たとえばＡｌ（アルミニウム）イオンが、半導体層１２内の第２トレンチ１８の底面１８Ｂを含む領域に注入されることにより、第１トレンチ１７よりも深い領域にまで延在するｐ型のディープ領域１６が形成される。
次に、工程（Ｓ２３）として、活性化アニール工程が実施される。この工程（Ｓ２３）では、実施の形態１と同様に基板１０を加熱することにより、上記工程（Ｓ２１）および（Ｓ２２）において導入された不純物が活性化され、不純物が導入された領域において所望のキャリアが生成する。
次に、工程（Ｓ５０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ４０）では、図１７を参照して、実施の形態１と同様に、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、基板１０の主表面１０Ａ、、第１トレンチ１７の壁面１７Ａおよび底面１７Ｂ、ならびに第２トレンチ１８の壁面１８Ａおよび底面１８Ｂ上に接触するように、ＳｉＯ２（二酸化珪素）からなるゲート絶縁膜２０が形成される。
次に、工程（Ｓ６０）として、ゲート電極形成工程が実施される。この工程（Ｓ７０）では、図１８を参照して、実施の形態１と同様に、ゲート絶縁膜２０上に接触するゲート電極３０が形成される。
次に、工程（Ｓ７０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ８０）では、図１９を参照して、実施の形態１と同様に、ゲート絶縁膜２０とともにゲート電極３０を取り囲むように層間絶縁膜４０が形成される。
次に、工程（Ｓ８０）として、オーミック電極形成工程が実施される。この工程（Ｓ８０）では、図２０を参照して、まず、ソース電極５０を形成すべき領域において、層間絶縁膜４０およびゲート絶縁膜２０が除去され、ソース領域１５、ボディ領域１４およびディープ領域１６が露出した領域が形成される。そして、当該領域にたとえばＮｉからなる金属膜が形成される。一方、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に、同様にＮｉからなる金属膜が形成される。そして、上記金属膜が加熱されることにより、上記金属膜の少なくとも一部がシリサイド化され、基板１０に対して電気的に接続されたソース電極５０およびドレイン電極７０が形成される。
次に、工程（Ｓ９０）として、パッド電極形成工程が実施される。この工程（Ｓ９０）では、図１０を参照して、実施の形態１と同様に、ソース電極５０および層間絶縁膜４０を覆うソースパッド電極６０と、ドレイン電極７０を覆うドレインパッド電極８０とが形成される。上記工程（Ｓ１０）〜（Ｓ９０）が実施されることによりＭＯＳＦＥＴ２が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置およびその製造方法は、耐圧特性の向上およびオン抵抗の低減が要求される半導体装置およびその製造方法において、特に有利に適用され得る。
１，２ ＭＯＳＦＥＴ、１０ 基板、１１ ベース基板、１０Ａ，１１Ａ，１１Ｂ 主表面、１２ 半導体層、１３ ドリフト領域、１４ ボディ領域、１５ ソース領域、１６ ディープ領域、１４Ａ，１６Ｂ 接触面、１７ 第１トレンチ、１８ 第２トレンチ、１７Ａ，１８Ａ 壁面、１７Ｂ，１８Ｂ 底面、２０ ゲート絶縁膜、３０ ゲート電極、４０ 層間絶縁膜、５０ ソース電極、６０ ソースパッド電極、７０ ドレイン電極、８０ ドレインパッド電極、９０ マスク。

Claims (11)

  1. 一方の主表面側に開口する第１トレンチが形成され、炭化珪素からなる基板と、
    前記第１トレンチの壁面上に接触して配置されたゲート絶縁膜と、
    前記ゲート絶縁膜上に接触して配置されたゲート電極とを備え、
    前記基板は、
    前記基板の前記主表面および前記第１トレンチの前記壁面を含む第１導電型のソース領域と、
    前記ソース領域に接触し、前記第１トレンチの前記壁面を含む第２導電型のボディ領域と、
    前記ボディ領域に接触し、前記第１トレンチの前記壁面を含む第１導電型のドリフト領域と、
    前記ボディ領域に接触し、前記第１トレンチよりも深い領域にまで延在する第２導電型のディープ領域とを含み、
    前記第１トレンチは、前記基板の前記主表面から離れるに従い、前記壁面と前記ディープ領域との距離が大きくなるように形成されている、半導体装置。
  2. 前記第１トレンチの前記壁面と前記基板の前記主表面とのなす角は、鈍角である、請求項１に記載の半導体装置。
  3. 前記基板には、前記ソース領域を貫通しつつ前記ボディ領域に達し、前記主表面側に開口し、前記第１トレンチよりも浅い第２トレンチが形成されており、
    前記第２トレンチの壁面上に接触して配置されたコンタクト電極をさらに備える、請求項１または２に記載の半導体装置。
  4. 前記基板には、前記ボディ領域と前記ドリフト領域との接触面よりも浅い前記第２トレンチが形成されている、請求項３に記載の半導体装置。
  5. 前記コンタクト電極は、前記基板の前記主表面上に接触することなく配置されている、請求項３または４に記載の半導体装置。
  6. 前記第２トレンチの前記壁面を構成する面は、｛０００１｝面に交差する面である、請求項３〜５のいずれか１項に記載の半導体装置。
  7. 前記第１および第２トレンチを含む前記基板の厚み方向に沿った断面において、前記第２トレンチの最底部の前記壁面から｛０００１｝面に平行に延在する仮想の直線は、前記第２トレンチに対向する前記第１トレンチの前記壁面に交差する、請求項３〜６のいずれか１項に記載の半導体装置。
  8. 前記第１および第２トレンチを含む前記基板の厚み方向に沿った断面において、前記仮想の直線は、前記ドリフト領域に交差することなく、前記第２トレンチに対向する前記第１トレンチの前記壁面に交差する、請求項７に記載の半導体装置。
  9. 前記基板の前記主表面を構成する面は、｛０００１｝面に対して８°以下のオフ角を有する面である、請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記第１トレンチの前記壁面を構成する面は、｛０００１｝面に対して５０°以上６５°以下のオフ角を有する面である、請求項１〜９のいずれか１項に記載の半導体装置。
  11. 炭化珪素からなり、主表面を有する基板を準備する工程と、
    前記基板に活性領域を形成する工程と、
    前記基板の前記主表面側に開口する第１トレンチを形成する工程と、
    前記第１トレンチの壁面上に接触するようにゲート絶縁膜を配置する工程と、
    前記ゲート絶縁膜上に接触するようにゲート電極を配置する工程とを備え、
    前記活性領域を形成する工程では、前記基板の前記主表面を含む第１導電型のソース領域と、前記ソース領域に接触する第２導電型のボディ領域と、前記ボディ領域に接触する第１導電型のドリフト領域と、前記ボディ領域に接触する第２導電型のディープ領域とが形成され、
    前記第１トレンチを形成する工程では、前記ソース領域、前記ボディ領域および前記ドリフト領域が露出する壁面を有する前記第１トレンチが形成され、
    前記ディープ領域と前記第１トレンチとは、前記第１トレンチよりも前記ディープ領域が深く、かつ前記基板の前記主表面から離れるに従い前記第１トレンチの前記壁面と前記ディープ領域との距離が大きくなるように形成される、半導体装置の製造方法。
JP2012004641A 2012-01-13 2012-01-13 半導体装置およびその製造方法 Pending JP2013145770A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012004641A JP2013145770A (ja) 2012-01-13 2012-01-13 半導体装置およびその製造方法
KR20147014240A KR20140114338A (ko) 2012-01-13 2012-11-29 반도체 장치 및 그 제조 방법
EP12864778.1A EP2804216A4 (en) 2012-01-13 2012-11-29 SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2012/080822 WO2013105353A1 (ja) 2012-01-13 2012-11-29 半導体装置およびその製造方法
CN201280058421.9A CN103959476B (zh) 2012-01-13 2012-11-29 半导体器件及其制造方法
US13/709,915 US9099553B2 (en) 2012-01-13 2012-12-10 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012004641A JP2013145770A (ja) 2012-01-13 2012-01-13 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013145770A true JP2013145770A (ja) 2013-07-25

Family

ID=48779366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012004641A Pending JP2013145770A (ja) 2012-01-13 2012-01-13 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US9099553B2 (ja)
EP (1) EP2804216A4 (ja)
JP (1) JP2013145770A (ja)
KR (1) KR20140114338A (ja)
CN (1) CN103959476B (ja)
WO (1) WO2013105353A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072052A1 (ja) * 2013-11-13 2015-05-21 三菱電機株式会社 半導体装置
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2017152489A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法
JP2017183604A (ja) * 2016-03-31 2017-10-05 住友電気工業株式会社 炭化珪素半導体装置
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JPWO2024127817A1 (ja) * 2022-12-16 2024-06-20

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131512A (ja) * 2011-12-20 2013-07-04 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US9853140B2 (en) 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
JP2014241368A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 炭化珪素半導体装置
DE102014200429A1 (de) * 2014-01-13 2015-07-16 Robert Bosch Gmbh Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
JP6560059B2 (ja) * 2015-08-20 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6587265B2 (ja) 2016-04-14 2019-10-09 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
KR101875638B1 (ko) * 2016-10-14 2018-07-06 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN112436057B (zh) * 2020-10-15 2021-09-17 上海芯导电子科技股份有限公司 一种低导通电阻mos器件及制备工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156678A (ja) * 1988-12-09 1990-06-15 Meidensha Corp 電界効果トランジスタ及びその製造方法
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2008205497A (ja) * 1994-12-30 2008-09-04 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) * 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
DE69534888T2 (de) * 1994-04-06 2006-11-02 Denso Corp., Kariya Herstellungsverfahren für Halbleiterbauelement mit Graben
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP3307184B2 (ja) 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
DE19638438A1 (de) 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
JP3521648B2 (ja) * 1996-09-30 2004-04-19 株式会社デンソー 半導体装置の製造方法
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
WO2002041402A2 (en) 2000-11-16 2002-05-23 Silicon Wireless Corporation Discrete and packaged power devices for radio frequency (rf) applications and methods of forming same
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7453119B2 (en) 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7348256B2 (en) 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7514743B2 (en) 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
DE102005046711B4 (de) 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE102005052734B4 (de) 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur
US8022482B2 (en) 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
JP5167593B2 (ja) 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
JP4046140B1 (ja) 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5132977B2 (ja) 2007-04-26 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
JP2009117820A (ja) 2007-10-16 2009-05-28 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US7989882B2 (en) * 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US8274109B2 (en) 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
JPWO2010044226A1 (ja) * 2008-10-17 2012-03-15 パナソニック株式会社 半導体装置およびその製造方法
US8552535B2 (en) 2008-11-14 2013-10-08 Semiconductor Components Industries, Llc Trench shielding structure for semiconductor device and method
US20100171173A1 (en) 2009-01-08 2010-07-08 Force Mos Technology Co. Ltd. Trench mosfet with improved source-body contact
JP2010238738A (ja) 2009-03-30 2010-10-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5402220B2 (ja) 2009-04-28 2014-01-29 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2011044513A (ja) 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
US8354711B2 (en) 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
JP5533011B2 (ja) 2010-02-22 2014-06-25 富士電機株式会社 半導体装置の製造方法
JP5736394B2 (ja) 2010-03-02 2015-06-17 ヴィシェイ−シリコニックス 半導体装置の構造及びその製造方法
KR101194973B1 (ko) 2010-04-27 2012-10-25 에스케이하이닉스 주식회사 반도체 소자의 트랜지스터 및 그 형성방법
US8390060B2 (en) 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US8519473B2 (en) 2010-07-14 2013-08-27 Infineon Technologies Ag Vertical transistor component
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
US8492226B2 (en) 2011-09-21 2013-07-23 Globalfoundries Singapore Pte. Ltd. Trench transistor
JP2013145770A (ja) 2012-01-13 2013-07-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02156678A (ja) * 1988-12-09 1990-06-15 Meidensha Corp 電界効果トランジスタ及びその製造方法
JP2008205497A (ja) * 1994-12-30 2008-09-04 Siliconix Inc デルタ層を有する低オン抵抗のトレンチ型ｍｏｓｆｅｔ
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2009043966A (ja) * 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
JP2009117593A (ja) * 2007-11-06 2009-05-28 Denso Corp 炭化珪素半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072052A1 (ja) * 2013-11-13 2015-05-21 三菱電機株式会社 半導体装置
JP2015099845A (ja) * 2013-11-19 2015-05-28 住友電気工業株式会社 半導体装置
JP2017152489A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法
JP2017183604A (ja) * 2016-03-31 2017-10-05 住友電気工業株式会社 炭化珪素半導体装置
WO2017169085A1 (ja) * 2016-03-31 2017-10-05 住友電気工業株式会社 炭化珪素半導体装置
US10756168B2 (en) 2016-03-31 2020-08-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JPWO2018042835A1 (ja) * 2016-08-31 2019-06-24 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JPWO2024127817A1 (ja) * 2022-12-16 2024-06-20

Also Published As

Publication number Publication date
EP2804216A4 (en) 2015-08-19
US20130181229A1 (en) 2013-07-18
CN103959476B (zh) 2017-09-08
EP2804216A1 (en) 2014-11-19
US9099553B2 (en) 2015-08-04
CN103959476A (zh) 2014-07-30
KR20140114338A (ko) 2014-09-26
WO2013105353A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
JP2013145770A (ja) 半導体装置およびその製造方法
JP6627757B2 (ja) 炭化珪素半導体装置およびその製造方法
CN102770960A (zh) 半导体器件及其制造方法
JPWO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2015192027A (ja) 炭化珪素半導体装置およびその製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
JP2015076592A (ja) 炭化珪素半導体装置およびその製造方法
JP5751146B2 (ja) 半導体装置およびその製造方法
JP2014063949A (ja) 炭化珪素半導体装置およびその製造方法
JP2014232838A (ja) 炭化珪素半導体装置
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
US8829605B2 (en) Semiconductor device having deep and shallow trenches
JP2015099845A (ja) 半導体装置
JP6064366B2 (ja) 半導体装置
WO2021095609A1 (ja) 炭化珪素半導体装置
JP5412730B2 (ja) 半導体装置の製造方法
JP2013080762A (ja) 炭化珪素半導体装置およびその製造方法
JP2015095511A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150924

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151001

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20151106