TWI237861B - Flip chip package structure and a method of the same - Google Patents

Description

1237861

五、發明說明（1) 【發明所屬之技術領域】 本發明係關於一種覆晶封裝結構（F Package Structure)及其製作方、土 、 1 鉛導電凸塊（Lead-free bump)之p’曰尤^其是一種具有無 方法。 之覆晶封襞結構及其製作 先前技術 隨著半導體技 數量也日趨增加以 接點數量之增加， 圍分佈方式，轉變 方式。在此同時， (Pitch ^ 2 0 0 // m ) 裝（W i r e - Β ο n d i n g 裝基板相連之覆晶 在此同時’隨 到，錫鉛凸塊中的 危害，因而在歐洲 船金屬的使用。而 展也備受重視。 基本上，無錯 錫、鋅等元素。請 術快速發展，虛^ 滿足多功能訊說接，點（1 /0) 處理器上連接需求。而因應連 成高密度之；由低密。度之周 盔献人一〜由 式刀饰（Array Pad ) 為配5局岔度矩陣式連接點分佈 ，處理器之封裴技術也由傳統打線封 技術’發展至透過錫錯凸塊直接與封 封裝（Flip Chip Package )技術。 著環保觀念備受重視，人們開始意識 鉛金屬會污染土地，甚至對水資源造成 、美國與曰本，都已經立法限制工業中 就半導體封裝技術而言，無鉛凸塊的發 凸塊的材料係包括有金、銀、銅、銦、 參照第-⑴圖所示，係一典型使用無

第7頁 1237861 五、發明說明（2)

鉛凸塊進行覆晶封裝之製程的示意圖，此製程中的無鉛凸 塊係使用含銅材料。而此覆晶封裝製程係揭露於美國專利 案第6578754B1 號"PILLAR CONNECTIONS FOR

SEMICONDUCTOR 明案中。首先，如第一A圖所示，製作一感光層 (Photosensitive Layer ) 12 於一晶片 10 之表面。接下 來，如第一B圖所示，依據一預定圖案曝光感光層12，以 在此感光層12中裝作出牙孔14以暴露感光層12下方之晶片 1 0。隨後，如第一 C圖所示，在此穿孔1 4之下部分，也就 是靠近晶片1 0之部份’填入含銅材料，以形成銅柱結構 (Copper Pi 1 lar ) 16a。基本上，此步驟可以採用電鍍 (Electroplating)技術或是銅浴技術（c〇pper 達成。隨後，如第一D圖所示，以銲料填滿穿孔14，以完 成位於銅柱結構l6a上方之銲料柱形結構 又” 4乃八’將|于科填入穿孔Η 移除=要2光層12,以完成晶片部分：製來，再 之柱形結構16a，16b圖=倒=片10連同製作於其表面 r，使銲料柱形二置b:觸= 接墊22。接下來，如第一 、衣基板20表面之連 結構16b，使銲料再流:不’適度加熱此銲料柱形 接，以使晶片10電連接至與ΪΓ22充分連 科30於晶片10與封裝 :、，'、後’填充絕緣材 乂 ^间从保蠖此柱形結構 1237861 五、發明說明（3) 16a，16b’ ，並防止此柱形結構16a，16b，與晶片1〇或是封裝 基板20之接合面產生斷裂。 前述覆晶封裝結構主要有下列兩個缺點： 由於銅至屬非常容易氧化，因此， 埶 形結構1 6 b之過程巾，分4门士上 <彺同衿在銅柱結構1 6a之裸露表面 i w + .氧,Y。由於銲料在銅氧化層上的沾濕效果 =1 二：遠小於在銅金屬上的沾濕效果，因此，銅 i接‘可靠度下：導致銲料柱形結構16a與銅柱結構16a間 銲料：形晶封裝結構中，最為跪弱處當屬 此接合主結一 因此，隨著曰η #、、力略相當於銅柱結構1 6a之截面積。 截面積也必i%目連接點密度增加，銅柱結構…之 接合強度相對不^ ^ 造成接合面1 6c面積降低而導致 轰是，汝 靠度不足的^ =克服傳統封裝結構所面臨之結構強度與可 要課題。、、’已成為現今封裝技術領域所欲克服之主 【發明内容 本發明 主要目的，係透過提升銲料與銅柱結構之接 合面：發：：另高接合之強度與可靠度。 一目白勺，料對傳統銅柱結構在封裝過程

第9頁 1237861 五、發明說明（4) 中所面臨之氧化現象’提出解決 本發明所提供之覆晶封穿处/ 表面之阻銲層與預銲料層，，包括製作於封裝基板 電凸塊。其中，阻銲層‘位 f:於覆晶表面之無鉛導 開口以定義覆晶與封裳基板間之= 上表面，並具有 層係填於此開口内。無金L道 連接點的位置，而預銲料 向下延伸至開口内，同;:箱凸塊係由覆晶表面之接觸墊 表面之潤濕力…仙二電凸塊

MateHd Layer).係填；^^面。一絕緣層（Under-fill 預銲料層與無鉛導電凸塊^基板與覆晶之間，以保護 本發明所提供之霜θ封壯 錯導電凸塊由晶片表面：接：二’包括··製作至少-無 護層覆蓋此無鉛導電& # =外延伸，·製作一表面保 j板表面，以定義晶片與封裝基板間 f預銲料層於阻銲層之開口内，並且，此 再流動溫度之上，通曰f之以點，加熱預薛料層至上述 鉛導電凸塊係置入阻銲声之;曰;：：置：封装基板上，使無 使預銲料層向上流動舜^:亚向下壓迫預銲料層， 與無鉛導電凸塊。 乂保邊預鲜枓層 關於本發明之優點與精神可 所附圖式得到進一步的瞭解。 下的叙明砰述及 第10頁 1237861

【實施方式】 ^ 第二A至Η圖係本發明覆晶封裝方法一較佳實施例之示

思圖。首先，如第二Α圖所示，製作一感光層12〇於一已完 成前段製程之晶片1 〇 〇的表面。接下來，如第二B圖所示， 依據一預定圖案曝光此感光層120，以製作穿孔140以暴露 感光層120下方之晶片1〇〇表面，尤其是接觸墊丨5〇的部 分。隨後，如第二C圖所示，在此穿孔丨4〇内填入無鉛導電 材料，如含銅材料，以形成無鉛導電凸塊16〇於接觸墊15〇 上方。基本上’此步驟可以採用電鍍技術，或是以銅浴技 術達成。值得注意的是，無鉛導電凸塊1 6 0之外形係對應 於晶片1 0 0表面接觸墊1 5 0之形狀，以提供較佳之接合效 果。因此，在現今接觸墊1 5 0採用圓形或多邊形設計之情 況下，就一較佳實施例而言，此無鉛導電凸塊丨6 〇應採圓 柱狀（column )之外型設計。接下來，如第二〇圖所示， 移除不必要之感光層1 20。然後，製作一防氧化之表面保 護層180，例如有機表面保護層（〇rganic Surface

Passivation，OSP) ’於無斜導電凸塊16〇之裸露表面， 以防止無鉛導電凸塊1 6 〇產生氧化。 另外，如第二E圖所示，製作一阻銲層（s〇lder Mask )240於一封裝基板2〇〇之表面，並且，此阻銲層24〇具有 開口 2 6 0以暴露封裝基板2 0 0上之連接點2 2 0。基本上，此 開口 26 0之形狀係對應於無錯導電凸塊160之外'形而設計，

第11頁 1237861

五、發明說明（6) 二，供較佳之接合效果。因此，在無鉛導電凸塊1 6 〇採 設計的情況下，阻銲層240之開口26()也應採圓形設 ^ =後，如第二F圖所示，塗佈預銲料層280，如有鉛録 =，疋無鉛銲料，於阻銲層24〇之開口26〇内。值得注竟的 疋，此預銲料層28()之再流動溫度（Ref lowable " ¥冤凸塊1 6 〇之熔點。 心f ’加熱預銲料層2 8 0至其再流動溫度之上，然 1 # ΐ第二G士圖所示’再將晶片100倒置於封裝基板2〇、、〇的 門&同無鉛導電凸塊160係對應置入阻銲層240之 2 ，亚且向下壓迫預銲料層2 8 0 ’，使預銲料層 同日人ΐ動覆蓋無鉛導電凸塊160至少80%之裸露表面。 ;:制ί =無鉛導電凸塊160之表面保護層180則會在此 3 〇 〇於\ ^ /失。最後，如第二Η圖所示，填充絕緣材料 .. V； 2；：° ； ί i： ； Γ° V^Af 1Λ 6〇^ 止I钒ϋ Φ Π_稞路表面，以保濩無鉛導電凸塊1 60並防 =塊16°與接觸塾15°之接合面產生斷裂以提高 法所二：：ί 1如第二Η圖所示’透過本發明覆晶封裝方 阻銲#24ί) 封裝結構係包括晶片⑽、封裝基板2 0 0、 銲二：位：Γ料層28°，與無錯導電凸塊160。其中，阻 日240係位於封裴基板2〇〇之上表面， 無鉛導電凸塊160係由覆晶1〇〇表面之接觸

第12頁 1237861 五、發明說明（7) 塾150向下延伸至開口26〇内，同時，預 係受到無錯導電凸塊16〇表面之潤濕、之材料 作用，向上流動覆宴I#導Uetting f〇rce) 面。 復盍無鉛冷電凸塊160至少80%之裸露表 積的ϋ上^銲料層280’與無錯導電凸塊160之接合面 之大丨士 /西疋了此封裝結構之接合強度。而此接合面積 小，主要係取決於阻銲層開口 26〇之大小盥益鉛、 =塊m之截面積大小。就一較佳實施例而言？：： 二28〇具有足巧材料之情況下’為了使預銲料層·，之材 二1上流動覆蓋無錯導電凸塊160至少80%之裸露表面，阻 產于層開口 2 6 0與無鉛導電凸塊160之直徑比必須介於〇 5 5間。 ·丄· α^為了防止製作於晶片1 〇 〇表面之元件在此封梦 =中又抽’在進仃第二Α圖之步驟前’可以預先製作二 '、€層（Passivati〇n Layer )’如氮化矽層或ρι，覆苗 f片100之表面以保護晶片100表面之電路與元件，而f 接觸墊150之部分係透過此保護層裸露於外。 有 相較於第一F圖所示之傳統覆晶封裝結構，本且 有下列優點： 一、 壜 一、在第一 F圖之覆晶封裝鈇椹士 力日企丨l 與銅柱結構16&之接合面16c的面積僅.于;^主形結構16b la之截面積。而在本發明中’請同時參照 ；構 :銲料層280’係覆蓋無船導電凸塊16〇至少8。 匕 面’以提供較大之接合面積。因此，本發明之覆晶封

苐13頁 Ϊ237861 五、蝥明說明（8) 構顯然有較強之結構強度與可靠度。 二、如第一E圖所示，在加熱銲料柱形結構丨6b之過程 ^往往同時在銅柱結構16a之裸露表面產生銅氧化層， 衫響銲料在銅柱結構16a上的沾濕效果。而在本發明 中’請同時參照第二E圖所千，盔令L道带 面係預弁霜t右本& 3斤 口 V電凸塊1 60之裸露表 咏f貝无復盍有表面保讜厚1只η 卜卜本 第二G圖夕牛驟由 此表面保護層180 —直到 b Η之v驟中，預銲料声， 鉛導電凸媸16n_ ^杆卄層之材枓向上流動覆蓋無 出；會消，失。因此，可防止銅氧化層之 可靠度。、、干；、層280與無鉛導電凸塊160間之接合 制本發ΐ Ξ ί ΐ利：較佳實施例詳細說明本發明，而非限 而作些微的改變及噌5 4知此類技藝人士皆能明瞭，適當 不脫離本發明之精^ =丄仍將不失本發明之要義所在，亦 货狎和範圍。

第14頁 1237861 圖式簡單說明 圖示簡單說明·· 第一A至F圖係美國專利案第6578754B1 CONNECTIONS FOR SEMICONDUCTOR CHIPS AND METHOD OF MANUACTURE"之發明案中，覆晶封裝方法之流程的示意圖。 第二A至Η圖係本發明覆晶封裝方法一較佳實施例之示意圖。 圖號說明： 晶片 1 0，1 0 0 < 感光層12, 120 穿孔14, 140 銅柱結構16a 銲料柱型結構16b，16b’ 接合面1 6 c 封裝基板2 0, 2 0 0 連接點2 2，2 2 0 絕緣材料30, 3 0 0 接觸墊1 5 0 無鉛導電凸塊1 6 0 表面保護層1 8 0 阻鮮層2 4 0 開口 26 0 預銲料層2 8 0，2 8 0，

Claims (1)

1237861 六、申請專利範I 申請專利範圍： 種：ίί裝f構’用以封裝晶片，包括： 義該封裝基板上連接點的2板之上表面’並具有開口以定 —預銲料層，填於該開口内； 至少一無錯導電凸域、 向下延伸至該開口内，而j )，由該晶片表面之接觸墊 表面之、^、、胃Λ f 〜預銲料層係受到該無鉛導電凸塊 ( Uing f〇rce)作用，向上流動覆蓋該益 鋁V電凸塊至少80%之裸露侧面；以及 …、 士 一絕緣層（Under-fill Layer)，填充於該晶片與該 衣土板間並包覆δ亥無鉛導電凸塊與該預銲料層之裸露表 面。 2·如申請專利範圍第1項之覆晶封裝結構，其中該無鉛導 凸塊係呈柱狀（c〇lumn )。 3 ·如申請專利範圍第1項之覆晶封裝結構，其中該阻銲層開 口與該無鉛導電凸塊之尺寸比為0.5-1. 5。 4 ·如申明專利範圍第1項之覆晶封裝結構，更包括一保護層 位於該晶片之表面，並且，該保護層具有開口以定義該晶曰片 表面之接觸墊的位置。 5 ·如申請專利範圍第1項之覆晶封裝結構，其中該無錯導電 凸塊材料之纟谷點係尚於遠預鲜料層之再流動溫度。、 6·如申請專利範圍第1項之覆晶封裝結構，其中該盔 凸塊係以銅為材質。 …。導電 7·如申請專利範圍第1項之覆晶封裝結構，其中該預鮮料層

第16頁 1237861 六、申請專利範圍 係以有錯銲料或無鉛銲料為材質。 8·如申請專利範圍第1項之霜曰、 係完全包覆該無錯導電凸塊曰曰封4結構’纟中該預銲料層 9. 一種製作覆晶封裝結構之方法，包括·· 提供一晶片，該晶片表面具有1丄 而該；Π"塊f面具有-防氧化層 板間之連接^ ^ 4基板表面具^ M 層定義該晶片與該基 丨 形成預銲料層於該阻録居 動溫度係低於該無錯導電凸^之炼點Θ 〃預1干料層的再 銲料層至其可再流動溫度之上； 將该晶片倒置於兮其士 μ 、. 銲層之開口内，t=p ，以"、、鉛導電凸塊係置入該阻 ^流動覆蓋該無凸塊至預銲料層向 表面保護層係受熱消失；及 稞路側面，同時，該 1 η 4真&充、巴緣材料於該晶片與該基板之間。 • σ申睛專利範圍第9頂之方、去，立中，#曰y 包括： 弟9項之方法，、甲该曰曰片之製作步驟 ^導電圖案層於該晶片之表面； 錯導電凸塊之該導電圖案層之棵露表面，以定義該無 填入導電材粗 電凸塊； 〃、於該光阻圖案之開口内，以製作該無鉛導 去除該光阻圖案；及 « 第17頁

1237861 六、申請專利範圍 製作一防氧化之表面保護層覆蓋該無鉛導電凸塊之裸露 表面。 11.如申請專利範圍第9項之方法，其中該預銲料層係完全包 覆該無斜導電凸塊。 1 2.如申請專利範圍第9項之方法，其中該表面保護層係一有 機表面保護層（Organic Surface Passivation, OSP)。 1 3.如申請專利範圍第9項之方法，其中該無鉛導電凸塊係呈 柱狀（column) 〇 1 4.如申請專利範圍第9項之方法，其中該無鉛導電凸塊係 銅為材質。 1 5.如申請專利範圍第9項之方法，其中該預銲料層係以有鉛 銲料或無鉛銲料所構成。

第18頁