TWI564972B - 沒有流動之底部填充物 - Google Patents

Description

沒有流動之底部填充物

本申請案係2010年11月2日申請之美國申請案第12/938,068號之接續申請案，該案之揭示內容以引用的方式併入本文中。

在半導體晶片封裝總成之構造中，已發現希望在半導體封裝之諸元件之間及/或周圍插入囊封材料或底部填充物，以期在操作半導體晶片期間減小及/或重新分佈該半導體晶片與一支撐電路化基板或介電元件之間之連接件上之應變及應力，並且密封該等元件以免遭腐蝕，以及確保囊封物、半導體晶粒及該晶片封裝之其他元件之間緊密接觸。

已設計各種方法來囊封半導體晶片封裝總成及類似物。然而，儘管已有致力於開發微電子囊封技術之全部努力，未來改良仍存在未符合之需求。

一種用於製作一微電子總成之方法可包含提供具有一第一表面及在該第一表面上凸出之第一導電元件的一第一組件，以及具有一第二表面及在該第二表面上凸出之第二導電元件的一第二組件。該第一組件或該第二組件之至少一者可為一微電子元件，該等第一導電元件之至少一些或該等第二導電元件之至少一些可為實質上剛性導電柱，且該等柱可具有在該等柱從其處凸出之各自表面上的一高度，該高度係該第一表面與該第二表面之間之一距離之至少百分之四十。可在至少該至少一些第一導電元件或該等第二導電元件上佈置一接合金屬，且一底部填充物層可覆蓋該等第一導電元件之至少一些或該等第二導電元件之至少一些。該方法可包含將該等第一導電元件之至少一者移動朝向該等第二導電元件之另一者，使得實質上剛性柱刺穿該底部填充物層且至少使該接合金屬變形。該方法可包含加熱該第一組件及該第二組件至一結合溫度直至該接合金屬沿該等柱之邊緣流動且電結合該第一組件及該第二組件。該接合金屬可沿該等柱之至少一半高度接觸該等邊緣。

在本發明之另一態樣中，一種用於製作一微電子總成之方法可包含提供具有一第一表面及在該第一表面上凸出之第一導電元件的一微電子元件，以及具有一第二表面及在該第二表面上凸出之第二導電元件的一介電元件。該等第一導電元件之至少一些或該等第二導電元件之至少一些可為實質上剛性導電柱，且該等第一導電元件或該等第二導電元件之其他者可包含與該至少一些導電柱並置的一接合金屬。該等柱可具有在該等柱從其處凸出之各自表面上之一高度，且一底部填充物層可覆蓋該等第一導電元件之至少一些或該等第二導電元件之至少一些。該方法可包含將該等第一導電元件之至少一者移動朝向該等第二導電元件之另一者，使得實質上剛性柱刺穿該底部填充物層且至少使該接合金屬變形。該方法可包含加熱該微電子元件及該介電元件至一結合溫度直至該接合金屬沿該等柱之邊緣流動以沿該等柱之至少一半高度接觸該等邊緣並且使該微電子元件與該介電元件電結合。該等柱在其從其處凸出之表面上之高度可為該第一表面與該第二表面之間之一距離之至少百分之四十。

在一實施例中，該等第一導電元件包含接合金屬，且至少一些導電柱係該介電元件之第二導電元件。

在一實施例中，該至少一些柱係該微電子元件的第一導電元件，且該等第二導電元件包含該接合金屬。

在一實施例中，將該等第一導電柱之至少一者移動朝向該等第二導電元件之另一者之步驟：包含實質上剛性柱刺穿該接合金屬。

在一實施例中，將該等第一導電元件之至少一者移動朝向另一者之步驟包含：穿透該接合金屬至該第一表面或該第二表面之各自者上之焊料之一高度之至少25%的一深度。

在一實施例中，在使該接合金屬變形之步驟之前，由該等導電柱將微量底部填充物層推至該接合金屬中。

在一實施例中，該第一組件可為一晶片或一互連元件。

在一實施例中，該第一組件及該第二組件可為晶片，或者該第二組件可為一互連元件。

在一實施例中，該等第一導電元件之至少一些可為實質上剛性柱；或者該等第一導電元件之至少一些可為導電墊；或者該等第二導電元件之至少一些可為實質上剛性柱；或者該等第二導電元件之至少一些可為接觸墊。

在一實施例中，該底部填充物可覆蓋該等第一導電元件；或者該底部填充物可覆蓋該等第二導電元件；或者該底部填充物可覆蓋該等第一導電元件及該等第二導電元件。

在一實施例中，該第一組件可為一微電子元件，該等第一導電元件之至少一些可為接觸墊，且該等第二導電元件之至少一些係實質上剛性柱。或者，該第二組件可為一互連元件或一微電子元件。在另一替代實施例中，該提供步驟可包含：在該等實質上剛性柱之至少一些上提供一接合金屬或者在該等接觸墊之至少一些上提供一接合金屬。

在一實施例中，該第一組件可為一微電子元件，該等第一導電元件之至少一些可為實質上剛性柱，且該等第二導電元件之至少一些可為接觸墊。或者，該第二組件可為一互連元件或一微電子元件。

在一實施例中，該第一組件可為一微電子元件，該等第一導電元件之至少一些可為實質上剛性柱，且該等第二導電元件之至少一些可為實質上剛性柱。或者，該第二組件可為一互連元件或一微電子元件。

根據本發明之另一態樣，一種微電子總成可包含一第一組件、一第二組件、一接合金屬，以及一底部填充物層。該第一組件可具有一第一表面及在該第一表面上凸出之第一導電元件。該第二組件可具有一第二表面及在該第二表面上凸出之第二導電元件。該第一組件或該第二組件之至少一者可為一微電子元件，該等第一導電元件之至少一些或該等第二導電元件之至少一些可為實質上剛性導電柱且可具有在該等柱從其處凸出之各自表面上之一高度。該接合金屬可佈置於各自對之導電元件之間，該等各自對各包含該等柱之至少一者且該等第一導電元件或該等第二導電元件之至少一者面對該至少一柱。該接合金屬亦可沿該等柱之至少一半高度接觸該等柱之邊緣。該底部填充物層可接觸且接合該第一組件及該第二組件的第一表面及第二表面。該等柱之至少一些與該接合金屬之間之界面表面之至少一者處可能存在該底部填充物層之殘餘物，或者該接合金屬內可能存在該底部填充物層之殘餘物。

在一實施例中，該第一組件可為一微電子元件，且該第二組件可為一介電元件。或者，微電子元件可為一晶片。

在一實施例中，該第一組件可為一介電元件。

在一實施例中，該第一組件及該第二組件可為微電子元件；或者該等第一導電元件可為導電柱。

在一實施例中，該等第二元件可為導電柱。

在一實施例中，該等第一導電元件及該等第二導電元件二者可為導電柱。

在一實施例中，一接合金屬可沈積於該等導電柱之至少一者上。

在一實施例中，一焊料遮罩可設置成鄰近該等導電柱；或者該等導電柱之至少一部分可塗佈耐抗一接合金屬之材料。

在一實施例中，該接合金屬可覆蓋該等導電柱之至少一者之一高度的一半或更少。

在一實施例中，該等第二導電元件可為導電柱。

圖1係根據本發明之一實施例之製備一微電子封裝100(圖1(f))之一方法的一截面圖。如所展示，該微電子封裝100包含在其之處暴露導電柱40的一微電子元件30及一介電元件50。(圖1(a)至圖1(b))

參考圖1(a)，在一實例中，微電子元件30可為一單個「裸晶」，亦即未封裝之晶粒，例如，其上具有微電子電路的一半導體晶片。複數個接觸件(例如接合墊20)可暴露在一半導體晶粒之一接觸承載表面32處且可配置成暴露在此表面處的一列或多列。

如本揭示內容中所使用，一導電元件「暴露」在一介電元件之一表面處之敘述指示該導電元件可用於與在垂直於介電元件之表面之一方向上從該介電元件外側移動朝向該介電元件之表面的一理論點接觸。因此，在一介電元件之一表面處暴露之一端子或其他導電元件可從此表面凸出；可與此表面齊平；或者可相對於此表面內凹且透過該介電元件中之一孔或凹陷而暴露。

舉例而言，可將諸如焊料、銦、錫或其組合之一接合金屬10接合至微電子元件30之接合墊20。

參考圖1(b)，在一實施例中，諸如(例如)一基板、晶片載體、帶等等之一介電元件50可設置成在其一表面處具有導電元件。在一實施例中，介電元件50具有大於微電子元件之長度L2的一長度L1。或者，介電元件與微電子元件之長度可為相同。在所展示之實施例中，導電元件係在介電元件50之頂部表面52上或從該頂部表面52向外延伸之實質上剛性金屬柱40。可使用此項技術已知之任何方法製備該等柱40。

舉例而言，如頒予Fjelstad之美國專利第6,177,636號所述(該案之揭示內容以引用的方式併入本文中)，可藉由將一導電片附接至一基板表面且接著選擇性移動該導電片之部分而形成從一基板之一表面突出成彼此平行的複數個實質上剛性長形柱。金屬片可基本上由銅組成或者可具有一層或多層的銅且其中可能有一層或多層之另一金屬，例如，諸如鎳之蝕刻障壁金屬。柱之尖端可具有共面表面。

因此，舉例而言，可藉由微影術而從附接至介電元件50之一導電片圖案化實質上剛性柱以形成在該介電元件50之頂部表面52上向上延伸的固態金屬柱。此處理趨於形成具有截頭圓錐形狀的金屬柱，其中柱之邊緣係自該等導電柱40之尖端42傾斜出。類似地，可從諸如2007年3月13日申請且共同讓與之美國專利申請公開案第2008/0003402號所述之一雙重蝕刻製程中形成該等柱，該案之揭示內容以引用的方式併入本文中。或者，該等柱係可形成為如2009年7月30日申請共同讓與給Haba之美國專利申請公開案第2010/0044860號；或者2008年12月23日申請之Endo之美國專利申請公開案第2009/0188706號所揭示之柱，該二案之全部揭示內容以引用的方式併入本文中。

另外，用於在一金屬基板上形成柱之電解電鍍方法係在各給Oosawa等人之美國專利案第6,372,620號及第6,617,236號中有述，該二案之揭示內容以引用的方式併入本文中。與移除一基板上之一導電層之暴露部分之蝕刻製程不同，可藉由在基板之暴露部分上沈積金屬而形成實質上剛性導電柱。與因蝕刻製程所致之截頭圓錐形狀相反，此類柱可代以具有一更為均勻之圓形形狀。

參考圖1(c)，可將一預定量之底部填充物沈積至介電元件50上使得底部填充物60覆蓋介電元件50之頂部表面52及柱40。在一示例性實施例中，可在介電元件50之頂部表面52以及柱40之頂部表面或尖端42上旋轉塗佈底部填充物60。導電柱之邊緣表面44及尖端42可接觸底部填充物60使得該等柱被底部填充物完全覆蓋。(參看圖1(c)及2)。底部填充物可包含聚合組分，在最後封裝總成及其外殼之後，該聚合組分增加微電子元件30與介電元件50之間之機械連接之剛度。

現參考圖1(d)，微電子元件30上之大塊接合金屬(例如焊料10)可與從介電元件50延伸出之導電柱40並置。在所展示之實施例中，大塊焊料10可移動朝向導電柱40，亦即，藉由將微電子元件移動朝向基板。或者，其上具有導電柱40之基板可移動朝向微電子元件的焊料塊10，或者可將焊料及導電柱二者移動成彼此更靠近。舉例而言，可將晶粒30及介電元件50放置於於各自板(未展示)上且藉由在一個或兩個方向62、64上移動微電子元件30或介電元件50之一者或二者而將導電柱40及焊料10移動成更靠在一起。為確保導電柱40與焊料10密合，可將焊料10壓至底部填充物60中以便至少使該底部填充物60之一部分變形。在此配置中，底部填充物60可接觸介電元件50之頂部表面52以及焊料10之邊緣表面44，但是可接觸或可不接觸微電子元件30的接觸承載表面32。在一特定實施例中，該方法可包含對準導電柱與大塊接合金屬的一步驟。然而，在一些情形中，可無需對準導電柱與大塊接合金屬之一步驟而可結合介電元件之柱與微電子元件上之接合金屬。亦即，在加熱接合金屬至在其下該接合金屬液化之一溫度時-此時來自大塊接合金屬之表面張力可幫助導電柱與該大塊接合金屬更好地對準，接合金屬可具有自對準結構之趨勢。

現參考圖1(e)，微電子元件30可繼續移動朝向介電元件50，使得導電柱40之尖端42變成嵌入於底部填充物60內。若該等尖端42未完全穿透焊料10，則該等尖端42亦將使該焊料10之至少一部分至少變形。在一實施例中，導電柱40穿透為從微電子元件30之接觸承載表面32延伸出之焊料10之高度H_s(圖1(a))之至少25%的至少一距離D(圖1(e))。舉例而言，若在微電子元件30之表面上焊料10之高度為100微米，則導電柱可穿透至該焊料10中至少25微米。

相較於先前技術微電子封裝，導電柱40對底部填充物60之穿透及焊料10之變形及/或穿透可由於導電柱40之實質上硬度及銳利邊緣46(圖1及圖2)而成為可能。若未變成嵌入於焊料10中，則導電柱40之結構能夠使其刺破或推動通過底部填充物60且至少使該焊料10變形。一旦導電柱穿透底部填充物且至少使焊料10之一部分變形，則底部填充物60可接觸微電子元件之接觸承載表面32以及介電元件50之頂部表面52二者。在替代實施例中，為變成嵌入於底部填充物60及焊料10中，介電元件50可移動朝向微電子元件30，或者微電子元件30及介電元件50可同時移動朝向彼此。

現參考圖1(f)，在焊料10及導電柱40已結合在一起後，可加熱整體微電子封裝100至一回焊溫度使得焊料10可在導電柱40之邊緣周圍流動以形成一導電圓柱90。在一示例性實施例中，焊料將潤濕一高度Hc/2之導電柱，該高度Hc/2為導電柱之總高度Hc之至少50%。在一特定實施例中，焊料可覆蓋柱至介電元件的暴露表面52或者可覆蓋高度HC/2與鄰近該柱之介電元件50之頂部表面52之部分之間之導電柱40的任何部分。

如所展示，導電柱40之高度H_c、焊料圓柱10A之高度H_SOLDER以及接合墊20可促成介於微電子元件之接觸承載表面32與介電元件50之頂部表面52之間之一間距X。在一示例性實施例中，導電柱40之高度H_c係介電元件50之頂部表面52與微電子元件30之接觸承載表面32之間之一間距的至少百分之四十(40%)。在距離X可為25微米至100微米之一實例中，導電柱40具有至少10微米的一高度H_c。應明白可在可設置於微電子元件之接觸承載表面32之頂部上之元件之暴露頂部表面與設置於一介電元件之頂部表面上之一元件之頂部表面之間得到距離X，該等元件為諸如覆蓋介電元 件之暴露表面或微電子元件之接觸承載表面32的一焊料遮罩、黏著層或任何其他材料。

參考圖2A，展示圖1(f)中之導電柱之一者之一尖端的一放大示意圖。如詳細放大後所展示，在焊料10與導電柱之間之結合處，焊料10中將出現底部填充物60的殘餘物跡線62。當朝向彼此按壓導電柱40及/或焊料10時，焊料10中可能出現或混合底部填充物60之殘餘物跡線62。往回參考圖1(d)，當導電柱40及焊料10彼此並置時，該焊料10與導電柱40之尖端42之間定位底部填充物60之一部分P。隨著介電元件50及微電子元件30移動成更靠近彼此(圖1(d)及圖1(e))且導電柱40變成嵌入於焊料10內，定位於焊料10與導電柱40之間之底部填充物60之跡線(未展示)亦將變成嵌入在該焊料10內。實際上，導電柱40可將底部填充物60推至焊料10中。此等跡線部分62將在導電柱40與焊料10之接合點處出現。

應明白可對圖1之實施例進行若干修改，本文將更詳細描述一些修改。舉例而言，與介電元件50相反，可將底部填充物沈積於微電子元件的頂部表面32上(圖4)，或者可沈積於微電子元件30及介電元件50二者上(圖8)。可替代地將一焊料遮罩沈積至介電元件50上(圖3(a))或者可塗佈導電柱40，以便限制直接接觸介電元件50或微電子元件30之表面之底部填充物60及焊料10的量(圖8)。焊料遮罩或塗層亦可防止底部填充物60接觸從微電子元件30之表面32或介電元件50之表面52延伸之導電柱的邊緣。代替將焊料或其他 接合金屬10直接放置於接合墊20上，可替代地將焊料直接放置於一個或多個導電柱40的尖端42上(圖6)。

現參考圖3，展示製作微電子封裝300(圖3(f))之一方法的一替代實施例。此實施例類似於圖2所展示之實施例且以微電子元件330在其上具有一接合金屬10(圖3(a))且一介電元件350在其上具有柱340(圖3(b))開始遵循相同步驟。圖3之方法僅在於介電元件350之主表面352上設置一焊料遮罩370(圖3(b))的程度上不同，此影響有多少底部填充物360及焊料310可直接接觸導電柱340及介電元件350之表面352。在圖3(b)所展示之實例中，焊料遮罩370可設置成跨越介電元件350的頂部表面352，使得焊料遮罩370接觸導電柱340的側邊緣344。或者，可將焊料遮罩與導電柱340'之邊緣344'隔開，使得焊料遮罩370之邊緣374與導電柱340'之邊緣344'之間存在一間隙G。

如圖3(c)所展示，允許底部填充物360流動覆蓋在焊料遮罩370之一暴露頂部表面372上。當在介電元件350上沈積焊料遮罩370時，底部填充物360將不會接觸導電柱340之下部或基座346之邊緣表面344。因此，底部填充物360可覆蓋且接觸導電柱之尖端342，以及保持暴露且從焊料遮罩370向上延伸之導電柱340的邊緣表面344。

如圖3(e)所展示，在將介電元件350及微電子元件330結合在一起(圖3(d))之後，沈積於微電子元件330之接合墊32上焊料310可因導電柱而變形，或者導電柱340可由於微電子元件330移動朝向介電元件350上之導電柱340之尖端342 而變成嵌入於焊料中。一旦導電柱340之尖端342變形或者變成嵌入在焊料310中，則可回焊封裝300。在所展示之實例中，焊料遮罩370防止焊料310潤濕直接接觸焊料遮罩370之導電柱340之基座346之邊緣。僅在焊料遮罩370之表面372上延伸之導電柱340之暴露部分被焊料310潤濕。

現參考圖3(f)，在焊料310及導電柱340已結合在一起後，可加熱整體微電子封裝300至一回焊溫度，使得焊料310可沿導電柱340之邊緣流動以形成一導電圓柱390。如所展示，因為焊料遮罩370係沈積成鄰近導電柱340之基座346之邊緣344，所以焊料310將僅沿從焊料遮罩370之表面372延伸出且在該表面372上暴露之導電柱340的邊緣流動並與之接觸。相比之下，在焊料遮罩370不碰觸導電柱340'之邊緣之處，焊料310可回焊至導電柱340'之基座或者鄰近介電元件350之頂部表面。

參考圖3(g)且類似於先前實施例，導電柱340之高度H_p係自焊料遮罩370之頂部表面372至導電柱340之頂部表面測得。高度Hp可為微電子元件330之頂部表面332與焊料遮罩370之暴露頂部表面372之間之一間距X的至少百分之四十(40%)。在一實例中，在距離X可為25微米至100微米之處，導電柱40具有至少10微米之一高度。

仍參考圖3(g)，一旦完成微電子封裝300，則可將其電連接至一電路板390或電路板。介電元件350上之端子345係與在該介電元件350之表面352處暴露之柱340或其他導電元件電連接。如所展示，焊料球362可用來將端子345連 接至電路板上的接觸墊355。作為使用焊料球362之一替代方式，可使用將微電子封裝300導電連接至電路板390的任何其他習知形式，諸如導電接針、其他形式之導電材料或類似物。應明白，微電子封裝300可電連接至任何其他形式之外部元件或裝置。

在圖4(a)至圖4(f)中，展示根據本發明之一微電子封裝400(圖4(f))的另一替代實施例。此實施例類似於上文參考圖1至圖2所述之方法，除了如圖4(c)所展示，將底部填充物460替代地設置於微電子元件430之頂部表面432上，或者可不將其設置於介電元件450的頂部表面452上。參考圖4(d)，一旦微電子元件430及導電柱440上之焊料410彼此並置並且更靠在一起，則導電柱440之尖端442開始穿透通過底部填充物460。在一實施例中，在此步驟期間，底部填充物460將從微電子元件430之接觸承載表面432延伸以接觸導電柱440。

接著微電子元件430及介電元件450之一者或二者可移動朝向另一者，使得導電柱440可推動通過底部填充物60且至少使焊料410變形，若否，則亦變成嵌入於焊料410中。在所展示之實施例中，柱之尖端442恰延伸至焊料410中達為焊料410及導電墊420之總高度H_s之至少25%的一距離D。其後，封裝400可回焊，使得焊料410沿導電柱440之暴露邊緣流動。如所展示，因為導電柱440上不存在將防止柱被焊料潤濕之焊料遮罩或其他塗層，所以焊料410會沿導電柱440流動且可形成從微電子元件上之接合墊420延伸 至從介電元件450向上延伸之導電柱440之基座446的焊料之一導電圓柱490。

現參考圖5，展示圖1(a)至圖1(f)的一替代實施例。此實施例類似於圖1(a)至圖1(f)，但不同之處在於，與從介電元件550之表面552延伸出相反，在初始組件(圖5(a))中，導電柱540係從微電子元件530之接觸承載表面532延伸出。類似地，焊料510可從暴露在介電元件550之頂部表面552處之接合墊520(而非如先前實施例中之微電子元件530)延伸(圖5(b))。

為了便利參考，本揭示內容中參考一「頂部」，亦即一半導體晶片之接觸承載表面532敘述方向。一般言之，稱為「向上」、「從...上升」或「從...延伸」之方向應指正交且遠離微電子元件頂部表面532的方向。一「垂直」方向應指正交於晶片頂部表面的方向。術語在一參考點之「上」應指該參考點向上的一點，且術語在一參考點之「下」應指該參考點向下的一點。更應明白，類似參考數字將用來描述類似元件。

方法步驟係以其他方式類似於本文先前所討論的方法步驟。參考圖5(c)，可在例如從介電元件550延伸之焊料510之接合金屬上設置一底部填充物560。在此實施例中，底部填充物560亦在其整體上覆蓋焊料510之表面514。參考圖5(d)，導電柱540可與焊料510並置，使得該等等電柱540可變成嵌入在底部填充物560內或穿透通過該底部填充物560。如圖5(e)所展示且如先前實施例中所討論，導電柱 540之尖端542延伸通過焊料510。底部填充物560一旦回焊，則其可接觸導電柱540之暴露邊緣544。類似於上文參考圖1(f)所述之實施例，焊料可接觸微電子元件之表面532上之柱之高度Hc的一部分或全部。在一示例性實施例中，焊料可從表面532接觸柱的至少一半高度。如圖5(f)所特定展示，在一實施例中，當導電柱上未塗佈將防止焊料510潤濕導電柱540之任何部分的焊料遮罩及/或其他材料時，焊料之一導電圓柱590從微電子元件530之接觸承載表面532延伸至在介電元件550之表面552暴露的接觸件520。

現參考圖6，展示根據本發明之製作一微電子封裝600(圖6(e))的另一方法。該方法類似於本文先前所揭示之方法，但是在導電柱640A從微電子元件630延伸(圖6(a))的程度以及導電柱640B亦從介電元件650延伸(圖6(b))之程度上有所不同。此外，可將焊料610直接沈積在導電柱640A的尖端642上且可將焊料遮罩680設置成鄰近導電柱640A。舉例而言，氮化矽之一暴露層可用作一遮罩680以避免微電子元件630之表面632被諸如焊料之一接合金屬潤濕。

如圖6(c)所展示，一底部填充物660係沈積於從介電元件650之頂部表面652延伸的導電柱640上。接著導電柱640A及導電柱640B可彼此並置(圖6(d))。可將該等導電柱640A之尖端642，以及其尖端642上之焊料610按壓至該底部填充物660中，使得尖端642及其上之焊料610可延伸至該底部填充物660之至少一部分中。可繼續將介電元件650及微電子元件630按壓在一起(或者一者朝向另一者)直至尖端 642B可穿透至焊料610之至少一部分中，使得焊料610之原始高度H_s之至少25%(圖1(e))被導電柱640B穿透。(圖6(e))。其後，可回焊封裝以造成沈積於導電柱640A之尖端642A上之焊料610流動且潤濕導電柱640A、640B二者之邊緣(圖6(f))。在此實施例中，如圖6(f)所展示，因為在導電柱640A之尖端642A上沈積有限量之焊料610，所以該焊料610可能未完全潤濕各自導電柱640A、640B的各自邊緣644A、644B。如所展示，導電柱640B之基座646可保持暴露且能夠直接接觸底部填充物660。

現參考圖7，展示圖6之一替代方法。在此實施例中，介電元件750亦支撐柱740B。然而，與圖6之實施例對照，不存在沿微電子元件630之長度延伸的焊料遮罩(圖7(a))。底部填充物760係沈積於微電子元件730之接觸承載表面732的暴露部分上，以及未被焊料710覆蓋之導電柱740A之暴露部分上。在所展示之實施例中，底部填充物較佳延伸超過導電柱740A之各者之外邊緣(圖7(c))。應明白，在替代實施例中，可代以將焊料放置在從介電元件750延伸的導電柱上。

現參看圖7(d)，導電柱740A及從其處延伸之焊料710，以及從介電元件750延伸之導電柱740B係彼此並置。可將介電元件750及微電子元件730按壓在一起使得導電柱740B進入底部填充物760。

如圖7(e)中進一步可見，一旦導電柱740B穿透通過底部填充物760，則可繼續壓縮介電元件750及微電子元件730直至將導電柱740B嵌入於在從微電子元件730延伸之導電柱740A之導電尖端742A處暴露的焊料內。接著可回焊該封裝使得焊料710將潤濕導電柱740A及740B之暴露表面的邊緣(圖7(f))。

現參考圖8，展示根據本發明之另一微電子封裝800(圖8(e))。如所展示，微電子封裝包含大體上相同長度的兩個介電元件850A(圖8(a))及850B(圖8(b))。參考圖8(c1)及圖8(c2))，可在各自介電元件850A及850B之頂部表面852A、852B上沈積一底部填充物層。介電元件850B可包含從介電元件850之頂部表面852B延伸出的導電柱840。導電柱840之基座846可塗佈可幫助防止導電柱被焊料或其他材料潤濕之諸如焊料遮罩材料或任何有機或無機材料的材料。

如圖8(d)所展示，導電柱840可與從介電元件850A延伸之焊料810並置。參考圖8(e)，可繼續將介電元件850A及850B移動成更靠近在一起以將導電柱840放置成與焊料810接觸。在此實施例中，焊料810未被導電柱840刺穿或穿透。如所展示，導電柱840僅使從介電元件850A延伸的焊料810變形。參考圖8(f)，一旦該封裝被回焊，則焊料810將沿除被材料848塗佈以防止導電柱840之基座846之潤濕之處之外的導電柱840之邊緣流動。

參考圖9，展示另一替代微電子封裝900。此實施例類似於建立一微電子封裝的先前方法，且不同之處僅在於各自微電子元件930A、930B支撐導電元件(亦即，導電柱940、焊料910及導電柱920)的程度，且該等導電元件無一者從一介電元件延伸。底部填充物960囊封兩個微電子元件930A、930B之間的封裝之內部。

參考圖10，展示一微電子總成的另一替代部分。為圖1(f)之一部分之一替代圖之圖10展示可在一第一介電元件1050上或內定位一導電墊1023。可在介電元件1050上形成一介電層1051且可在介電層1051中形成一開口1056。可藉由通過開口電鍍加厚且形成一柱，或者或是在介電層1051上以及開口1056內沈積一連續金屬層且接著蝕刻該連續金屬層以形成所希望之柱大小及形狀而形成導電柱1042。

可在不同的電子系統之構造中利用以上所討論的各種微電子總成。舉例而言，如圖11所展示，根據本發明之另一實施例之一系統1900包含上文結合其他電子組件1908及1910之微電子總成之先前實施例所述的一結構1906。在所描繪之實例中，組件1908係一半導體晶片，而組件1910為一顯示螢幕，但是可使用任何其他組件。當然，儘管圖11中出於清楚說明而僅描繪兩個額外組件，然而該系統可包含任何數量的此類組件。如上所述之結構1906可例如為一複合晶片或併入複數個晶片的一結構。在另一變體中，可提供兩種結構，且可使用任何數量之此類結構。結構1906及組件1908與1910係安裝於一共同外殼1901中(以虛線示意性描繪)且在需要處彼此電互連以形成所希望之電路。在所展示之示例性系統中，該系統包含諸如一可撓性印刷電路板的一電路板1902，且該電路板包含使組件彼此互連的若干導體1904，圖11中僅描繪該等導體1904之一者。然而，此僅為示例性；可使用用於製作電連接件的任何適當結構。外殼1901係描繪為可在一蜂巢式電話或個人數位助理中使用之類型的一攜帶式外殼，且螢幕1910係暴露在外殼之表面。在結構1906包含諸如一成像晶片之一光敏元件時，亦可提供一透鏡1911或其他光學裝置用於將光導引至該結構。圖11中所展示之簡化系統同樣僅為示例性；可使用以上所討論之結構製作包含一般視為固定結構之系統的其他系統，諸如桌上型電腦、路由器及類似者。

雖然本文已參考特定實施例描述本發明，然而應瞭解此等實施例僅說明本發明之原理及用途。因此，應理解在不脫離如由隨附申請專利範圍所界定之本發明之精神及範疇下可對說明性實施例進行若干修改且可設計其他配置。

10．．．焊料/接合金屬

20．．．接合墊

30．．．微電子元件

32．．．接觸承載表面

40．．．導電柱

42．．．導電柱尖端

44．．．導電柱邊緣表面

46．．．邊緣

50．．．介電元件

52．．．介電元件之頂部表面

60．．．底部填充物

62．．．移動方向

64．．．移動方向

100．．．微電子封裝

300．．．微電子封裝

310．．．焊料

330．．．微電子元件

340．．．導電柱

340'．．．導電柱

342．．．導電柱之尖端

344．．．導電柱側邊緣

344'．．．導電柱之邊緣

345．．．端子

346．．．基座

350．．．介電元件

352．．．介電元件主表面

355．．．接觸墊

360．．．底部填充物

362．．．焊料球

370．．．焊料遮罩

372．．．焊料遮罩頂部表面

374．．．焊料遮罩之邊緣

390．．．導電圓柱/電路板

400．．．微電子封裝

410．．．焊料

430．．．微電子元件

432．．．微電子元件之頂部表面

440．．．導電柱

442．．．導電柱之尖端

446．．．基座

450．．．介電元件

452．．．介電元件之頂部表面

460．．．底部填充物

490．．．導電圓柱

510．．．焊料

514．．．焊料表面

520．．．接合墊

530．．．微電子元件

532．．．微電子元件之接觸承載表面

540．．．導電柱

542．．．導電柱之尖端

550．．．介電元件

552．．．介電元件之表面

560．．．底部填充物

590．．．導電圓柱

600．．．微電子封裝

610．．．焊料

630．．．微電子元件

632．．．微電子元件之表面

640A．．．導電柱

640B．．．導電柱

642A．．．導電柱640A之尖端

642B．．．導電柱640B之尖端

644A．．．導電柱640A之各自邊緣

644B．．．導電柱640B之各自邊緣

646．．．基座

650．．．介電元件

652．．．介電元件之頂部表面

660．．．底部填充物

680．．．焊料遮罩

710．．．焊料

730．．．微電子元件

740A．．．導電柱

740B．．．導電柱

742A．．．導電柱740A之導電尖端

750．．．介電元件

760．．．底部填充物

800．．．微電子封裝

810．．．焊料

840．．．導電柱

846．．．基座

848．．．防潤濕材料

850A．．．介電元件

850B．．．介電元件

852A．．．介電元件850A之頂部表面

852B．．．介電元件850B之頂部表面

860．．．底部填充物

900．．．微電子封裝

910．．．焊料

920．．．導電柱

930A．．．微電子元件

930B．．．微電子元件

940．．．導電柱

960．．．底部填充物

1023．．．導電墊

1042．．．導電柱

1050．．．第一介電元件

1051．．．介電層

1056．．．開口

1900．．．電子系統

1901．．．共同外殼

1902．．．電路板

1904．．．導體

1906．．．複合晶片結構

1908．．．半導體晶片

1910．．．顯示螢幕

1911．．．透鏡

P．．．底部填充物之部分

圖1係根據本發明之一實施例的一實施例。

圖2係圖1(c)的一俯視圖。

圖2A係圖1(f)之一部分的一分解圖。

圖3係圖1的一替代實施例。

圖4係圖1的一替代實施例。

圖5係圖1的另一替代實施例。

圖6係圖1的另一替代實施例。

圖7係圖6的一替代實施例。

圖8係圖1的另一替代實施例。

圖9係圖1(f)之一部分的一替代實施例。

圖10係根據本發明之一實施例的一系統。

圖11係根據本發明之一實施例之一系統的一示意圖。

10．．．焊料/接合金屬

20．．．接合墊

30．．．微電子元件

32．．．接觸承載表面

40．．．導電柱

42．．．導電柱尖端

44．．．導電柱邊緣表面

46．．．邊緣

50．．．介電元件

52．．．介電元件之頂部表面

60．．．底部填充物

62．．．移動方向

64．．．移動方向

100．．．微電子封裝

P．．．底部填充物之部分

Claims (43)

1. 一種用於製作微電子總成的方法，該方法包括：提供具有第一表面及在該第一表面上凸出之第一導電元件的微電子元件，以及具有第二表面及在該第二表面上凸出之第二導電元件的介電元件，該等第一導電元件之至少一些或該等第二導電元件之至少一些係實質上剛性導電柱，且該等第一導電元件或該等第二導電元件之其他者包含與該至少一些導電柱並置的接合金屬，該等柱具有在該等柱從其處凸出之各自表面上之高度，且底部填充物層覆蓋該等第一導電元件之至少一些或該等第二導電元件之至少一些，該等柱包含具有共面表面之尖端；將該等第一導電元件之至少一者移動朝向該等第二導電元件之其他者，使得該等實質上剛性柱之該等尖端刺穿該底部填充物層且至少使該接合金屬變形；以及加熱該微電子元件及該介電元件至結合溫度直至該接合金屬沿該等柱之邊緣流動以沿該等柱之至少一半高度接觸該等邊緣並且使該微電子元件與該介電元件電結合；其中該等柱在其從其處凸出之表面上之高度係該第一表面與該第二表面之間之距離之至少百分之四十，其中在使該接合金屬變形之該步驟之前，由該等導電柱將微量的該底部填充物層推至該接合金屬中。
2. 如請求項1之方法，其中該等柱係為蝕刻柱。
3. 如請求項2之方法，其中該等第一導電元件及該等第二導電元件皆為實質上剛性柱。
4. 如請求項3之方法，其中該等第一導電元件之尖端及該等第二導電元件之尖端係為共面。
5. 如請求項2之方法，其中移動步驟發生在提供步驟之後。
6. 如請求項1之方法，其中該等第一導電元件包含該接合金屬，且該至少一些導電柱係該介電元件的第二導電元件。
7. 如請求項1之方法，其中該至少一些柱係該微電子元件的第一導電元件，且該等第二導電元件包含該接合金屬。
8. 如請求項1之方法，其中將該等第一導電元件之至少一者移動朝向該等第二導電元件之其他者之該步驟包含：該等實質上剛性柱刺穿該接合金屬。
9. 如請求項1之方法，其中將該等第一導電元件之至少一者移動朝向該等第二導電元件之其他者之該步驟包含：穿透該接合金屬至該第一表面或該第二表面之各自者上之該接合金屬之高度之至少25%的深度。
10. 如請求項1之方法，其中在加熱之該步驟之前，該等第一導電元件之至少一些及該等第二導電元件之至少一些是剛性金屬柱。
11. 如請求項1之方法，其中該等第一導電元件之至少一些係實質上剛性柱。
12. 如請求項1之方法，其中該等第一導電元件之至少一些 係導電墊。
13. 如請求項1之方法，其中該等第二導電元件之至少一些係實質上剛性柱。
14. 如請求項1之方法，其中該等第二導電元件之至少一些係接觸墊。
15. 如請求項1之方法，其中該底部填充物覆蓋該等第一導電元件。
16. 如請求項1之方法，其中該底部填充物覆蓋該等第二導電元件。
17. 如請求項1之方法，其中該底部填充物覆蓋該等第一導電元件及該等第二導電元件。
18. 如請求項13之方法，其中該提供步驟包含：在該等實質上剛性柱之至少一些上提供接合金屬。
19. 如請求項14之方法，其中該提供步驟包含：在該等接觸墊之至少一些上提供接合金屬。
20. 如請求項1之方法，其中該等第一導電元件之至少一些係實質上剛性柱，且該等第二導電元件之至少一些係實質上剛性柱。
21. 如請求項20之方法，其中該等第一及第二導電元件之至少一些之每一者包含具有共面表面之尖端。
22. 如請求項20之方法，其中該等第一導電元件之至少一些及該等第二導電元件之至少一些為實質上剛性金屬柱，該等第一及第二導電元件之至少一些之每一者包含具有共面表面之尖端。
23. 一種微電子總成，其包括：第一組件，其具有第一表面及在該第一表面上凸出之第一導電元件；第二組件，其具有第二表面及在該第二表面上凸出之第二導電元件，該第一組件或該第二組件之至少一者是微電子元件；該等第一導電元件之至少一些或該等第二導電元件之至少一些係實質上剛性導電柱，該等柱具有在該等柱從其處凸出之各自表面上之高度，及該等實質上剛性導電柱具有共面表面；佈置於各自對之導電元件之間之接合金屬，該等各自對各包含該等柱之至少一者，且該等第一導電元件或該等第二導電元件之至少一者面對該至少一柱，該接合金屬沿該等柱之至少一半高度接觸該等柱之邊緣；及底部填充物層，其接觸且接合該第一組件及該第二組件的該第一表面及該第二表面，其中該等柱之至少一些與該接合金屬之間之界面表面之至少一者處存在或者在該接合金屬內存在該底部填充物層之殘餘物。
24. 如請求項23之微電子總成，其中該等柱之至少一些與該接合金屬之間之界面表面之該至少一者處存在該底部填充物層之該殘餘物。
25. 如請求項23之微電子總成，其中該接合金屬內存在該底部填充物層之該殘餘物。
26. 如請求項24或25之微電子總成，其中該第一組件係微電 子元件，且該第二組件係介電元件。
27. 如請求項26之微電子總成，其中該微電子元件係晶片。
28. 如請求項24或25之微電子總成，其中該第一組件係介電元件。
29. 如請求項24或25之微電子總成，其中該第一組件及該第二組件係微電子元件。
30. 如請求項24或25之微電子總成，其中該等第一導電元件係該等導電柱。
31. 如請求項24或25之微電子總成，其中該等第二導電元件係該等導電柱。
32. 如請求項24或25之微電子總成，其中該等第一導電元件及該等第二導電元件二者係該等導電柱。
33. 如請求項26之微電子總成，其中接合金屬係沈積於該等導電柱之至少一者上。
34. 如請求項28之微電子總成，其中接合金屬係沈積於該等導電柱之至少一者上。
35. 如請求項29之微電子總成，其中接合金屬係沈積於該等導電柱之至少一者上。
36. 如請求項24或25之微電子總成，其中焊料遮罩係設置成鄰近該等導電柱。
37. 如請求項24或25之微電子總成，其中該等導電柱之至少一部分係塗佈有耐抗接合金屬之材料。
38. 如請求項24或25之微電子總成，其中該接合金屬覆蓋該等導電柱之至少一者之高度之一半或更少。
39. 如請求項26之微電子總成，其中該等第二導電元件係該等導電柱。
40. 如請求項29之微電子總成，其中該等第二導電元件係該等導電柱。
41. 如請求項23之微電子總成，其中該接合金屬包含微量底部填充物層。
42. 一種包括如請求項23、24或25之任一項之總成以及電連接至該總成之一個或多個其他電子組件的系統。
43. 如請求項42之系統，其進一步包括外殼，該總成及該等其他電子組件係安裝至該外殼。