[go: up one dir, main page]

TW201935613A - 低導通電阻之高電壓金屬氧化物半導體電晶體 - Google Patents

低導通電阻之高電壓金屬氧化物半導體電晶體 Download PDF

Info

Publication number
TW201935613A
TW201935613A TW107113692A TW107113692A TW201935613A TW 201935613 A TW201935613 A TW 201935613A TW 107113692 A TW107113692 A TW 107113692A TW 107113692 A TW107113692 A TW 107113692A TW 201935613 A TW201935613 A TW 201935613A
Authority
TW
Taiwan
Prior art keywords
well
region
gate
area
substrate
Prior art date
Application number
TW107113692A
Other languages
English (en)
Other versions
TWI680534B (zh
Inventor
南七 穆
正模 金
向揚 翁
拉 拉夫爾瑪 帕拉柯
Original Assignee
新加坡商格羅方德半導體私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商格羅方德半導體私人有限公司 filed Critical 新加坡商格羅方德半導體私人有限公司
Publication of TW201935613A publication Critical patent/TW201935613A/zh
Application granted granted Critical
Publication of TWI680534B publication Critical patent/TWI680534B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

所揭示為一種具有低導通電阻之高電壓電晶體。該電晶體可包括位在該電晶體之汲極底下漂移區中之至少一個切出區。該切出區沒有將該汲極連接至通道之漂移井。切出區可沿著該電晶體之該汲極區之寬度方向分布。該電晶體可替代地或更包括圍繞裝置區之垂直多晶矽板。可將該垂直多晶矽板實施為深溝槽隔離區。該深溝槽隔離區包括以絕緣環內襯並以多晶矽填充之深溝槽。該垂直多晶矽板可降低導通電阻，以提升裝置效能。

Description

低導通電阻之高電壓金屬氧化物半導體電晶體
本揭露大體上係關於半導體裝置。特別的是，本揭露係關於在汲極區中具有電阻性路徑用於高電壓電力切換應用之縮小化表面場(RESURF)。
諸如n型橫向擴散金屬氧化物半導體(nLDMOS)電晶體之高電壓(HV)電晶體具有各種應用，例如用於汽車積體電路(IC)及功率IC。該等HV電晶體舉例而言，是在85V或更大電壓下運作。此類HV電晶體運用縮小化表面場(RESURF)技巧。習知的RESURF技巧需要使用厚表面磊晶層，例如大於10μm者。然而，使用厚磊晶層會產生問題。舉例而言，厚磊晶層導致弱接面隔離，這會造成可靠性問題。另外，使用厚磊晶層會產生高導通電阻，對裝置效能造成負面影響。
本揭露係針對具有更低導通電阻用以提升效能之可靠HV電晶體。
本揭露之具體實施例大體上係關於一種半 導體裝置及用於形成該半導體裝置之方法。在一項具體實施例中，揭示一種裝置。該裝置包括具有裝置區之基板(substrate)。該裝置區中提供電晶體。該電晶體包括在該基板上具有第一與第二閘極側壁之閘極、相鄰於該第一閘極側壁之第一源極/汲極(S/D)區以及相鄰於該第二閘極側壁之第二S/D區。該裝置區中亦布置有本體井，其包圍該第二S/D區，並且在該閘極之一部分底下延展超出該第二閘極側壁。漂移井係置於該基板中。該漂移井包括布置於該第一S/D區之第一部分底下之非切出區以及布置於該第一S/D區之第二部分底下之切出區。該非切出區在該閘極底下延展至該本體井，並且將該第一S/D區耦接至該本體井。至於該切出區，其沒有該漂移井，並且係經結構化而降低該電晶體之導通電阻。
本文中所揭示之具體實施例的這些及其它優點及特徵，透過參考以下說明及所附圖式會變為顯而易見。再者，要了解的是，本文中所述之各項具體實施例的特徵並不互斥，並且可用各種組合及排列呈現。
100‧‧‧半導體晶圓
102‧‧‧主動面
104、201‧‧‧裝置
205、405‧‧‧裝置區
210、410‧‧‧基板
211、411‧‧‧磊晶層
212‧‧‧埋置型隔離層
214‧‧‧表面裝置層
220‧‧‧深溝槽隔離區
222、422‧‧‧介電環
224、424‧‧‧多晶矽
229a‧‧‧第一漂移部分、第一部分
229b‧‧‧第二漂移部分、第二部分
230‧‧‧漂移井、上漂移井
231‧‧‧HV裝置井、裝置井、環狀本體井、下漂移井
232、432‧‧‧縮小化表面場井、RESURF井
233、433‧‧‧本體井
234、434‧‧‧第一本體井
236、436‧‧‧第二本體井、下本體井
238、438‧‧‧汲極井
240‧‧‧HV LD電晶體、HV LDMOS電晶體
241‧‧‧閘極、環狀閘極
242‧‧‧閘極介電質
244‧‧‧閘極電極
246‧‧‧環狀頂場氧化物
250‧‧‧第一S/D區、汲極區
252‧‧‧第二S/D區、源極區
254‧‧‧接觸部、本體分接頭、環狀本體分接頭
260‧‧‧切出區
280‧‧‧裝置隔離區
301‧‧‧HV裝置
401‧‧‧程序
412‧‧‧埋置型隔離層
414‧‧‧表面裝置層
420‧‧‧深溝槽隔離
429‧‧‧漂移井
429a‧‧‧第一漂移部分
429b‧‧‧第二漂移部分
430‧‧‧上漂移井
431‧‧‧HV裝置井
441‧‧‧閘極
442‧‧‧閘極介電質
444‧‧‧閘極電極
446‧‧‧頂場氧化物
450‧‧‧第一S/D區
452‧‧‧第二S/D區
454‧‧‧接觸部
460‧‧‧切出區
480‧‧‧隔離區
所附圖式係併入本說明書並形成本說明書之部分，其中相似的元件符號指定相似的零件，此等所附圖式繪示本揭露之較佳具體實施例，還連同本說明書，作用在於闡釋本揭露各項具體實施例之原理。
第1圖展示半導體晶圓的俯視圖；第2a至2c圖展示裝置之具體實施例的簡化 俯視圖及截面圖；第3圖展示裝置之另一個具體實施例的截面圖；以及第4a至4e圖展示用於形成裝置之程序之一具體實施例的截面圖。
具體實施例大體上係關於半導體裝置或積體電路(IC)。更特別的是，具體實施例係關於高功率裝置。舉例而言，高電壓(HV)或高功率裝置包括橫向汲極擴散(LD)電晶體，例如橫向汲極擴散金屬氧化物半導體(LDMOS)電晶體。可將高功率裝置當作切換電壓調節器用於電力管理應用。可輕易地將LD電晶體整合到裝置或IC內。該等裝置或IC舉例而言，可予以併入各類產品或與之配合使用。
裝置製造可能涉及在構成諸如電晶體等電路組件之基板上形成特徵。可將該等組件互連，使裝置能夠進行所欲功能。為了形成該等特徵與互連，在基板上反復沉積層件，並且使用微影技巧視所欲將該等層件圖型化。舉例而言，藉由使用含有所欲圖型之分劃板以曝照源來曝照光阻層來將晶圓圖型化。在曝照之後，使光阻層顯影，將分劃板之圖型轉移至光阻層。這形成光阻蝕刻遮罩。使用蝕刻遮罩來進行蝕刻以在下面之晶圓上複製圖型，其可包括一或多層，端視程序之階段而定。形成裝置的過程中，可將許多分劃板用於不同圖型化程序。再者，可在晶 圓上並列形成複數個裝置。
第1圖展示半導體晶圓100之一具體實施例的簡化平面圖。此半導體晶圓舉例而言，可以是矽晶圓。該晶圓包括上有並列形成複數個裝置104之主動面102。此等裝置舉例而言，係沿著第一(x)方向成列配置，並且沿著第二(y)方向成行配置。使該等裝置分離的是諸分切通道。處理完成後，沿著該等分切通道將該晶圓分切，以將該等裝置單獨化成個別晶片。
第2a至2c圖展示裝置201之一具體實施例的各種視圖。特別的是，第2a圖展示該裝置之一個具體實施例的平面圖，而第2b至2c圖跨A-A'及B-B'展示該裝置的截面圖。該等截面圖係沿著第一(x)方向。該x方向舉例而言，係沿著該裝置之通道長度方向。
請參閱第2a至2c圖，該裝置可以是IC。其它類型的裝置也可有作用。如圖所示，該裝置包括基板210。此基板舉例而言，為矽基板。其它合適的半導體基板類型也可有作用。該基板可以是摻雜基板。舉例而言，該基板可輕度摻有第二極性型摻質。該第二極性型摻質舉例而言，為p型摻質。提供具有其它類摻質或摻質濃度之基板、及未摻雜基板也可有作用。
該裝置可包括具有不同摻質濃度及摻質之摻雜區。舉例而言，該裝置可包括重度摻雜(x+)、中度摻雜(x)及輕度摻雜(x-)區，其中x為極性類型，其可以是p或n。輕度摻雜區可具有約1E11至1E13摻質/cm3之摻質 濃度，中度摻雜區可具有約1E13至1E15摻質/cm3之摻質濃度，而重度摻雜區可具有約1E15至1E17摻質/cm3之摻質濃度。為不同摻雜區提供其它摻質濃度也可有作用，舉例而言，端視崩潰電壓要求而定。P型摻質可包括硼(B)、鋁(Al)、銦(In)或以上之組合，而n型摻質可包括磷(P)、砷(As)、銻(Sb)或以上之組合。
基板可包括布置於基板上之磊晶(epi)層211。該磊晶層舉例而言，為基板之表面上生長之矽磊晶層。磊晶層之厚度可約為10μm。提供具有其它厚度之磊晶層也可有作用。在其他具體實施例中，基板可以是主體基板。舉例而言，基板上不提供磊晶層。
如圖所示，磊晶層包括下磊晶部分與上磊晶部分。下部分包括埋置型隔離層212。在一項具體實施例中，埋置型隔離層為經摻雜埋置型隔離層。在一項具體實施例中，經摻雜埋置型隔離層包括第一極性型重度摻雜埋置型隔離層。舉例而言，埋置型隔離層為n型重度摻雜埋置型隔離層。埋置型隔離層之摻質濃度可約為1E22至1E23摻質/cm3。其它摻質濃度也可有作用。埋置型隔離層作用在於將磊晶層之上部分與基板隔離。舉例而言，N+埋置層將磊晶層之上部分與p型摻雜基板隔離。埋置型隔離層之厚度可約為4μm至6μm。其它厚度也可有作用。
至於上部分，其作用為上有形成電晶體或電路組件之裝置部分。上部分包括表面裝置層214。在一項具體實施例中，上部分可以是輕度摻雜第二極性型上部 分。舉例而言，上部分可以是輕度摻雜p型上部分。磊晶層之其它類上部分也可有作用。舉例而言，可運用第一極性型上部分，諸如n型上部分。磊晶層之上部分之厚度可約為4μm至8μm。為磊晶層之上部分提供其它厚度也可有作用。舉例而言，磊晶層之上部分之不同厚度範圍可取決於不同操作電壓。
埋置型隔離層、及磊晶層之上部分可藉由各種技巧來達成摻雜。舉例而言，可在磊晶生長、磊晶生長後之離子佈植、或以上之組合期間藉由原位摻雜來摻雜該等部分。
在一項具體實施例中，基板包括裝置區205。裝置區可以是HV裝置區。在一項具體實施例中，裝置區包括HV LD電晶體240。HV LD電晶體舉例而言，能夠在100V至140V下運作。HV電晶體在其它電壓範圍下運作也可有作用。基板可包括其它裝置區。舉例而言，基板可包括邏輯及/或記憶體區。為低電壓與中電壓裝置提供裝置區也可有作用。
基板包括裝置隔離區280。舉例而言，磊晶層包括裝置隔離區。裝置隔離區可以是淺溝槽隔離(STI)區。STI區包括以隔離或介電材料填充之隔離溝槽。其它類裝置隔離區也可有作用。裝置隔離區將裝置區與基板上之其它區域隔離。在一項具體實施例中，隔離區圍繞裝置區。裝置區可具有矩形形狀，其具有一長度及一寬度。長度(x)方向舉例而言，係順著通道長度方向，而寬度(y)方向 係順著通道寬度方向。諸如八角狀裝置區等其它形狀之裝置區也可有作用。裝置隔離區從磊晶層之表面延展至比埋置型隔離層更淺之深度。該深度舉例而言，可約為0.3μm至0.5μm。其它深度對於STI區也可有作用。
在一項具體實施例中，提供深溝槽隔離區220。深溝槽隔離如圖所示，係穿過STI區而置，並且從基板之表面延展至埋置型隔離層之底端下面之深度。在一項具體實施例中，深溝槽隔離區圍繞裝置區。在一些情況下，可穿過裝置區週圍分布複數個深溝槽隔離區，以在諸裝置之間提供隔離。深溝槽隔離可作用為接面隔離。舉例而言，深溝槽隔離改善磊晶層中之接面隔離。
在一項具體實施例中，深溝槽隔離區包括將深溝槽之諸側壁內襯之介電環222。深溝槽之寬度可約為1μm至3μm。其它寬度也可有作用。介電環舉例而言，為氧化矽，並且厚到足以提供隔離。介電環之厚度可約為0.2μm至0.5μm。其它厚度也可有作用。在一項具體實施例中，溝槽係以多晶矽224填充。多晶矽填部可以是經摻雜多晶矽填部。在一項具體實施例中，多晶矽填部為經摻雜多晶矽填部。經摻雜多晶矽填部可作用為分接頭，其連至埋置型隔離層下面之基板。舉例而言，深溝槽係用於為基板提供偏壓。該偏壓舉例而言，可以是接地。以其它偏壓為基板提供偏壓也可有作用。
如圖所示，深溝槽隔離區提供接面隔離，並且作用為基板分接頭。在一項具體實施例中，可為接面 隔離及基板分接頭提供單獨深溝槽隔離區。舉例而言，可為接面隔離提供第一深溝槽隔離區，並且可圍繞第一深溝槽隔離區提供第二深溝槽隔離區以作用為基板分接頭。深溝槽隔離區之其它組態也可有作用。
裝置區包括HV裝置井231。在一項具體實施例中，HV裝置井為用於第一極性型LD電晶體之第一極性型深裝置摻雜井。HV裝置之摻質濃度可約為1E16至1E17摻質/cm3。其它摻質濃度也可有作用。HV裝置摻雜井在裝置隔離區底下延展，並且可具有約4μm至6μm之深度。其它深度也可有作用。
基板之表面包括頂場氧化物246。頂場氧化物舉例而言，為熱頂場氧化物。在一項具體實施例中，頂場氧化物為環狀頂場氧化物。如圖所示，頂場氧化物包括細長之八角形狀。提供八角形狀頂場氧化物避免了90°角，使轉角處之電場積累降低。其它頂場氧化物形狀也可有作用。
電晶體包括閘極241。閘極包括布置於閘極介電質242上方之閘極電極244。閘極電極可以是多晶矽，而閘極介電質則可以是熱氧化矽。至於閘極電極，其可以是經摻雜閘極電極。舉例而言，閘極電極可摻有第一極性型摻質。其它類閘極電極或介電質也可有作用。閘極介電質之厚度可約為0.1μm至0.4μm，而閘極電極可約為0.1μm至0.2μm。
在一項具體實施例中，閘極為環狀閘極。 類似於頂場氧化物，閘極包括細長之八角形狀。閘極係部分布置於頂場氧化物上，並且部分布置於圍繞頂場氧化物之基板上。舉例而言，閘極可包括布置於頂場氧化物上之重疊部分及布置於基板上之非重疊部分。閘極之第一側壁形成環狀閘極之內側壁，而閘極之第二側壁形成環狀閘極之外側壁。非重疊部分中之閘極氧化物係布置於基板上，使基板與閘極電極分離。至於重疊部分，閘極介電質可與頂場氧化物合併。在其它具體實施例中，提供非環狀閘極也可有作用。舉例而言，取決於所欲操作電壓，可使用具有頂場氧化物之閘極及漂移區，用於使汲極區位移。
第一S/D區250與第二S/D區252係布置於裝置區中之基板中。例如，S/D區係布置於磊晶層中。S/D區為用於第一極性型HV電晶體之第一極性型摻雜區。在一項具體實施例中，第一極性型為用於n型HV電晶體之n型。提供p型S/D區對於p型HV電晶體也可有作用。在一項具體實施例中，S/D區係重度摻有第一極性型摻質。S/D區之摻質濃度可約為1E21摻質/cm3。其它摻質濃度也可有作用。第一S/D區可以作用為汲極接端，而第二S/D區可作用為源極接端。
在一項具體實施例中，第一S/D區250係布置於環狀頂場氧化物之開口中。第一S/D區係藉由頂場氧化物偏離閘極之第一側壁。至於第二S/D區252，其係布置於基板中相鄰於閘極之第二側壁處。舉例而言，第二S/D圍繞環狀閘極之第二側壁。
第一S/D區可包括輕度摻雜延展區。輕度摻雜延展區舉例而言，在閘極底下延展，而位在第二閘極側壁上之偏移間隔物(圖未示)則使第二S/D區偏離閘極。偏移間隔物可包括將基板之側壁與底端內襯之氧化物間隔物以及布置於該氧化物間隔物上之氮化物間隔物。偏移間隔物之其它組態也可有作用。第一閘極側壁上亦可提供偏移間隔物。
該基板如圖所示，包括HV電晶體之各個井體。舉例而言，埋置型隔離層上方之磊晶層包括HV電晶體之各個井體。該等井體包括具有不同摻雜濃度之p型與n型井。
在一項具體實施例中，本體井233係布置於基板中。舉例而言，本體井可布置於磊晶層中。本體井包圍第二S/D或源極區。本體井舉例而言，為第二極性型本體井。在一項具體實施例中，本體井包括第一本體井234及第二本體井236。第一本體井可稱為上本體井，而第二本體井可稱為下本體井。舉例而言，第一本體井包圍源極區，而第二本體井包圍第一本體井。在一具體實施例中，第一體井為中度摻雜第二極性型井。舉例而言，第一本體井具有約1E19摻質/cm3之摻質濃度。其它摻質濃度也可有作用。如圖所示，第一本體井之深度比裝置隔離區更深。舉例而言，第一本體井之深度可約為2μm至4μm。提供具有其它深度之第一本體井也可有作用。第一本體井234從裝置隔離區底下延展至第二閘極側壁附近。
至於第二本體井236，其包圍第一本體井。第二本體井236為比第一本體井234具有更輕摻質濃度之第二極性型井。第二本體井可以是濃度約為1E16至1E17摻質/cm3之輕度摻雜第二極性型井。其它摻質濃度也可有作用。如圖所示，第二本體井236之深度比第一本體井234更深。舉例而言，第二本體井之深度可約為4μm至5μm。提供具有其它深度之第二本體井也可有作用。第二本體井236從裝置隔離區底下延展至閘極底下。該或該等本體井之其它組態也可有作用。
HV電晶體之通道長度舉例而言，等於從源極到第二本體井之邊緣的距離。舉例而言，第二本體井下疊於閘極之量等於通道長度。一般而言，HV裝置之通道長度可約為0.5μm至1.5μm。提供具有其它通道長度之HV裝置也可有作用。通道長度可藉由調整第二本體井在閘極底下延展之量來裁製。
在一項具體實施例中，提供本體分接頭或接觸部254。本體分接頭係相鄰於源極區而置。舉例而言，本體分接頭254圍繞源極區。如圖所示，本體分接頭毗連源極區。本體分接頭之其它組態也可有作用。舉例而言，可在裝置隔離區與源極區之間提供內部STI區(圖未示)。內部STI區舉例而言，圍繞源極區。在一項具體實施例中，本體分接頭為第二極性型重度摻雜區。在一項具體實施例中，本體分接頭與源極區共耦接。本體分接頭與源極區之其它組態配置也有作用。
在一項具體實施例中，可提供汲極井238。汲極井包圍第一S/D或汲極區250。汲極井為第一極性型摻雜井。在一項具體實施例中，汲極井238之摻質濃度比汲極區更輕。舉例而言，汲極井可以是中度摻雜第一極性型井。汲極井之摻質濃度可約為1E18摻質/cm3。其它摻質濃度也可有作用。如圖所示，汲極井238具有比裝置隔離區更深之深度。舉例而言，汲極井之深度可約為2μm至3μm。用於汲極井之其它深度也可有作用。汲極井稍微在頂場氧化物底下延展。
在一項具體實施例中，提供漂移井230。舉例而言，磊晶層中提供漂移井。漂移井為比汲極井具有更輕摻雜濃度之第一極性型摻雜井。舉例而言，漂移井230為輕度摻雜第一極性型摻雜井。該漂移井之摻質濃度可約為1E16至1E17摻質/cm3。用於漂移井之其它摻質濃度也可有作用。在其它具體實施例中，漂移井230可具有階化摻質分布，頂端處摻質濃度較重，而底端處摻質濃度較輕。漂移井230比該汲極井具有更深之深度。漂移井之深度與第一本體井之深度可大約相等。舉例而言，漂移井之深度可約為2μm至3μm。提供具有其它深度之漂移井也可有作用。如第2b圖所示，漂移井係布置於閘極底下，並且毗連第二本體井。在非切出區中，漂移井230包圍汲極區250與汲極井238。
裝置區中提供縮小化表面場(RESURF)井232。RESURF井為第二極性型摻雜井。RESURF井232係 布置於漂移井底下，作用在於降低導通電阻並維持高電壓。RESURF井之摻質濃度可約為1E16至1E17摻質/cm3。RESURF井之其它摻質濃度也可有作用。RESURF井232之深度可約為4μm至5μm。其它深度也可有作用。
本體井233、漂移井230及RESURF井232係布置於HV裝置井231內。可將HV裝置井視為漂移井某部分。舉例而言，漂移井230可稱為上漂移井，而HV裝置井231可稱為下漂移井。下漂移井有助於維持高電壓。
在一項具體實施例中，漂移井230與RESURF井232兩者都包括位在汲極區250與汲極井238底下之至少一個切出區260。第2c圖(B-B')中所示為具有切出區之裝置的截面圖，而第2b圖(A-A')所示為沒有切出區之裝置的截面圖。如第2a圖所示，汲極區250為沿著第二(y)方向之細長汲極區。y方向舉例而言，係沿著通道寬度方向。汲極區係布置於環狀頂場氧化物246之開口內。切出區如第2c圖所示，係布置於汲極井238底下，並且沒有漂移井與RESURF井。舉例而言，切出區包括汲極區250與汲極井238。然而，切割區中沒有漂移井或RESURF井。切出區沿著x方向將漂移井230與RESURF井232區分成第一與第二漂移部分229a至229b。漂移部分係布置於環狀閘極之腿部底下。漂移部分包括位在RESURF井232上方之漂移井230。
如所述，漂移井沿著通道寬度方向在汲極區底下包括至少一個切出區。舉例而言，漂移井包括如第 2c圖所示之至少一個切出區260、以及如第2b圖所示之一個非切出區。在一項具體實施例中，切出區與非切出區係沿著y方向(通道寬度方向)在汲極區底下分布。在一項具體實施例中，複數個切出區與非切出區係沿著裝置區之y方向在汲極區底下分布。切出區與非切出區可以是交替區域。較佳的是，切出區與非切出區係沿著裝置區之y方向在汲極區底下均勻分布。舉例而言，切出區與非切出區係在第一S/D或汲極區250底下沿著寬度方向均勻分布。切出區與非切出區之其它組態也可有作用。
切出區260在汲極區與基板之間建立電阻路徑。電阻路徑可稱為藉由切出區所建立之一條電阻路徑、或統稱為藉由切出區所建立之複數條電阻路徑。該電阻路徑降低HV裝置之導通電阻(Rsp)。這使HV LDMOS裝置之效能提升。
可為裝置之各個接端或接觸區提供金屬矽化物接觸部(圖未示)。舉例而言，可為S/D區、閘極接端及基板接觸部提供金屬矽化物接觸部。矽化物接觸部可以是鎳基矽化物接觸部。舉例而言，矽化物接觸部可由鎳或鎳合金所構成。
基板上可布置後段(BEOL)介電質(圖未示)。舉例而言，BEOL介電質包覆表面基板，包括HV與核心電晶體、以及其它裝置區中之裝置。BEOL介電質可包括複數個層間介電(ILD)階。ILD階包括位在接觸階介電質上方之金屬階介電質。該等金屬與接觸階介電質可以是 氧化矽。舉例而言，氧化矽可以是藉由化學氣相沉積(CVD)所形成之TEOS。提供用於金屬與接觸階介電質之低k介電質、或低k與TEOS介電質之組合也可有作用。該BEOL介電質可包括介於諸ILD階之間、或介於金屬階與接觸階介電質之間的介電質蝕刻終止襯墊。其它BEOL介電質組態也可有作用。
大體上，金屬階介電質包括導體或金屬線，而該接觸階介電質則包括貫孔接點。導體及接觸部可由諸如銅、銅合金、鋁、鎢或其組合之金屬所構成。其它合適類型的金屬、合金或導電材料也可有作用。在一些情況下，導體及接觸部可由相同材料所構成。舉例而言，在上金屬階中，導體及接觸部可藉由雙鑲嵌程序來形成。這導致導體及接觸部具有相同材料。在一些情況下，導體及接觸部可具有不同材料。舉例而言，在接觸部及導體是藉由單鑲嵌程序來形成的情況下，導體及接觸部的材料可不同。其它諸如反應性離子蝕刻(RIE)等技巧亦可用於形成金屬線。
如所述，該BEOL介電質包括複數個ILD階。舉例而言，可提供x個ILD階。裝置舉例而言，可包括6個ILD階(x=6)。其它ILD階數目也可有作用。ILD階的數目舉例而言，可取決於設計要求或所涉及的邏輯程序。ILD階的金屬階可稱為Mi，其中i是自1至x並且是x個ILD階中之第i個ILD階。ILD階的接觸階可稱為Vi-1，其中i為x個ILD階中之第i個ILD階。與基板上各個裝 置區之裝置相連之互連係藉由BEOL介電質之ILD階中之導體與接觸部來提供。
第3圖展示HV裝置301之另一個具體實施例的截面圖。該截面圖舉例而言，類似於第2c圖的截面圖。舉例而言，該截面圖繪示切出區260。跨非切出區之俯視圖與截面圖可類似於第2a至2b圖，差別在於根據第3圖所作的修改。共通的元件可不作說明或詳細說明。
如圖所示，基板上之裝置區205包括HVLDMOS電晶體240。舉例而言，裝置區係布置於基板210上之磊晶層211中。磊晶層包括用以將裝置區與基板隔離之埋置型隔離層212。諸如STI區之裝置隔離區280圍繞裝置區。裝置區包括裝置井231。
HV電晶體包括布置於環狀本體井231中之源極區252。源極區為環狀源極區，並且圍繞環狀閘極241。閘極係部分布置於環狀頂場氧化物246上。本體井包括圍繞源極區之環狀本體分接頭254。電晶體之汲極區250係布置於環狀場氧化物之開口中。提供汲極井238。汲極井包圍汲極區。漂移井230係布置於閘極底下之裝置區中。RESURF井232係布置於漂移井底下。漂移井毗連本體井。在一項具體實施例中，漂移井與RESURF井兩者都包括布置於汲極區與汲極井底下之至少一個切出區260。切出區沒有漂移井與RESURF井。舉例而言，切出區使漂移井與RESURF井分離成第一與第二部分229a至229b。
深溝槽隔離區220如圖所示，係穿過STI 區而置，並且從基板之表面延展至埋置型隔離層之底端下面之深度。在一項具體實施例中，深溝槽隔離區圍繞裝置區。深溝槽隔離可作用為接面隔離以及用以為基板提供偏壓之分接頭。在一項具體實施例中，深溝槽隔離係接近裝置區而置，作用為垂直板。舉例而言，深溝槽隔離區係靠近STI區之內緣而置。另外，深溝槽隔離區毗連本體井。在一項具體實施例中，深溝槽隔離區毗連下本體井236。
藉由使用深溝槽隔離區來提供多晶矽板，可裁製本體井與裝置井之空乏邊界使之向下彎折而不是向上彎折。舉例而言，多晶矽板造成空乏邊界朝向埋置型隔離層向下彎曲。這進一步改善崩潰電壓(BV)，並且降低裝置之Rsp，藉此進一步提升可靠度與裝置效能。另外，將深溝槽隔離區更靠近裝置區移動會縮減裝置區之尺寸。
在其它具體實施例中，裝置包括深溝槽隔離區，其係接近裝置區布置到足以作用為沒有切出區之垂直多晶矽板。舉例而言，深溝槽隔離區係靠近STI區之內緣而置。在一項具體實施例中，深溝槽隔離區毗連本體井。在一項具體實施例中，深溝槽隔離區毗連下本體井。至於漂移區，其包括上漂移井230與下漂移井231，兩者之間具有RESURF井232。漂移區中未提供切出漂移區。
第4a至4e圖展示用於形成裝置之程序401之一具體實施例的簡化截面圖。該裝置舉例而言，類似於第2a至2c圖及第3圖所述者。共通的元件可不作說明或詳細說明。
請參閱第4a圖，所提供的是上有形成該裝置之基板410。該裝置舉例而言，為IC。其它類型的裝置也可有作用。該基板可以是矽基板。舉例而言，該基板可以是上有並列形成複數個裝置之矽晶圓。其它合適的半導體基板類型也可有作用。該基板可以是摻雜基板。舉例而言，該基板可輕度摻有第二極性型摻質，諸如輕度摻雜p型基板。提供具有其它類摻質或摻質濃度之基板、及未摻雜基板也可有作用。
在一項具體實施例中，處理該基板以在該基板上形成磊晶層411。舉例而言，進行磊晶生長以形成該磊晶層。該磊晶層舉例而言，為基板之表面上生長之矽磊晶層。磊晶層之厚度可約為10μm。形成具有其它厚度之磊晶層也可有作用。在一項具體實施例中，該處理形成具有埋置型隔離層412與表面裝置層414之磊晶層。
在一項具體實施例中，該埋置型隔離層412包括經摻雜埋置型隔離層。在一項具體實施例中，經摻雜埋置型隔離層包括第一極性型重度摻雜埋置型隔離層。舉例而言，埋置型隔離層為n型重度摻雜埋置型隔離層。該埋置型隔離層作用在於將該表面裝置層與該基板隔離。舉例而言，N+埋置層將磊晶層之上部分與p型摻雜基板隔離。摻雜該埋置型隔離層可藉由原位摻雜或離子佈植來達成。舉例而言，在磊晶生長期間進行原位摻雜直到該埋置型隔離層之厚度。替代地，在該磊晶層達到該埋置型隔離層之厚度之後才進行離子佈植。藉由原位摻雜與離子佈植 來摻雜該埋置型隔離層也可有作用。在其它具體實施例中，該基板可以是使用例如佈植遮罩藉由離子佈植形成有埋置型隔離層之主體基板。
至於表面裝置層414，其可藉由持續磊晶生長來形成。該表面裝置層舉例而言，可輕度摻有第二極性型摻質，諸如p型摻質。以其它摻質濃度及/或n型摻質來摻雜該表面裝置層也可有作用。該表面裝置層之摻雜可藉由原位摻雜及/或離子佈植來達成。
處理該基板以界定裝置區405。舉例而言，處理該基板以界定HV裝置區。界定該裝置區包括形成圍繞該裝置區之隔離區480。舉例而言，該隔離區圍繞作用為該裝置區之表面裝置層。在一項具體實施例中，該隔離區為淺溝槽隔離(STI)區。該STI區延展約3μm至5μm之深度。
可將各種程序用於形成該STI區。舉例而言，可使用蝕刻及遮罩技巧來蝕刻該基板以形成隔離溝槽。舉例而言，使用分劃板來曝照諸如光阻之軟遮罩層。顯影之後，將該分劃板之圖型轉移至該軟遮罩層。然後，將該遮罩用於蝕刻該基板，舉例而言，藉由諸如反應性離子蝕刻之異向性蝕刻來進行蝕刻。這形成該隔離溝槽，然後用諸如氧化矽之介電材料將該隔離溝槽填充。可進行化學機械研磨(CMP)以移除過量氧化物，並且提供平面型基板頂端表面。該CMP使該STI區域完整形成。其它程序亦可用於形成STI區。其它類隔離區也有作用。該程序亦可 包括為其它類裝置區形成隔離區。
請參閱第4b圖，形成深溝槽隔離420。該深溝槽隔離如圖所示，係穿過該STI區所形成，並且從該基板之表面穿過該埋置型隔離層延展到下面之基板內。在一項具體實施例中，深溝槽隔離區圍繞裝置區。在一些情況下，可穿過裝置區週圍分布複數個深溝槽隔離區，以在諸裝置之間提供隔離。深溝槽隔離可作用為接面隔離。舉例而言，深溝槽隔離改善磊晶層中之接面隔離。
在一項具體實施例中，該深溝槽隔離區包括將深溝槽內襯之介電環422。深溝槽之寬度可約為1μm至3μm。提供其它寬度也可有作用。介電環舉例而言，為氧化矽，並且厚到足以提供隔離。在一項具體實施例中，該溝槽係以多晶矽424填充。多晶矽填部可以是經摻雜多晶矽填部。在一項具體實施例中，多晶矽填部為經摻雜多晶矽填部。經摻雜多晶矽填部可作用為分接頭，其連至埋置型隔離層下面之基板。舉例而言，該深溝槽係耦接至偏壓以為該基板提供偏壓。該偏壓舉例而言，為接地。其它偏壓也可有作用。在一些情況下，該深溝槽隔離亦可作用為垂直板。舉例而言，該深溝槽隔離係更接近該裝置而置，以作用為垂直多晶矽板。該或該等深溝槽之其它組態也可有作用。
為了形成該深溝槽隔離，可在該基板中形成深溝槽。該深溝槽舉例而言，可以形成於該磊晶層中，並且延伸穿透該STI區進到該基板內。該深溝槽可使用遮 罩與蝕刻技巧來形成。在一項具體實施例中，在基板上形成諸如氧化矽及/或氮化矽之硬罩，並且使用光阻遮罩將該硬罩圖型化。將該光阻遮罩之圖型轉移至該硬罩。使用該硬罩蝕刻該基板以形成該深隔離溝槽。可在該基板上沉積諸如氧化矽之介電層，內襯該基板之表面及該深隔離溝槽。進行諸如RIE之蝕刻以移除該介電層之水平部分，留下將該深隔離溝槽之側壁內襯之介電環。舉例而言，藉由CVD在該基板上沉積多晶矽層。該介電層可藉由原位摻雜或離子佈植來摻雜。之後，藉由例如CMP將該基板平坦化，形成該深溝槽隔離。
在第4c圖中，形成HV裝置井431。在一項具體實施例中，該裝置井為用於第一極性型LD電晶體之第一極性型深裝置摻雜井。HV裝置之摻質濃度可約為1E16至1E17摻質/cm3。其它摻質濃度也可有作用。HV裝置摻雜井在裝置隔離區底下延展，並且可具有約4μm至6μm之深度。其它深度也可有作用。該HV裝置井可作用為更低漂移井。為了形成該裝置井，可使用諸如光阻層之佈植遮罩來進行離子佈植程序。將該佈植遮罩圖型化以使該裝置區曝露。將摻質植入該裝置區中之基板內，形成該裝置井。在一些情況下，可進行多次佈植以形成該裝置井。舉例而言，取決於該井體之深度，可運用多次佈植。在單一佈植程序中形成該井體也可有作用。
形成頂場氧化物446。在一項具體實施例中，頂場氧化物為環狀頂場氧化物。如圖所示，頂場氧化 物包括細長之八角形狀。提供八角形狀頂場氧化物避免了90°角，使轉角處之電場積累降低。在一項具體實施例中，該頂場氧化物係藉由熱氧化作用所形成。舉例而言，在該基板上形成氧化遮罩。該氧化遮罩可包括在下面具有墊氮化物之氮化矽層。如前述，藉由遮罩與蝕刻技巧將該氧化遮罩圖型化。該氧化遮罩使該基板待形成該頂場氧化物處之表面曝露。進行熱氧化作用以形成環狀頂場氧化物。在形成該頂場氧化物之後，移除該硬罩。該硬罩舉例而言，可藉由對氧化物具有選擇性之濕蝕刻來移除。該熱氧化作用形成具有厚度約為0.2μm至0.4μm之頂場氧化物。其它厚度也可有作用。
請參閱第4d圖，該程序繼續形成該HV裝置之各個井體。如圖所示，在該基板中形成本體井433、漂移井429以及汲極井438。舉例而言，在該裝置內之該磊晶層中形成該等本體井與漂移井。
在一項具體實施例中，本體井包括第一本體井434及第二本體井436。該第一本體井可以是中度摻雜第二極性型井。摻質濃度舉例而言，可約為1E18至1E19摻質/cm3。其它摻質濃度也可有作用。該第一本體井從該裝置隔離區底下延展至閘極區之邊緣附近。該閘極區舉例而言，為上有隨後形成閘極之區域。該閘極舉例而言，可組配成用於環狀閘極。其它類閘極也可有作用。該第一本體井之深度可約為2μm至3μm。提供具有其它深度之第一本體井也可有作用。在一項具體實施例中，第一本體井 係組配成用來容納第二S/D區及本體分接頭區域。
至於該第二本體井，其為第二極性型摻雜井，並且含括該第一個本體井。該第二本體井從裝置隔離區底下延展至閘極區底下。該第二本體井之深度可約為3μm至5μm。其它深度也可有作用。該第二本體井可比該第一本體井具有更輕摻質濃度。舉例而言，該第二本體井可以是輕度摻雜p型井。該第二本體井之摻質濃度可約為1E16至1E17摻質/cm3。其它摻質濃度也可有作用。該等本體井之其它組態也可有作用。
汲極井438係相鄰於該頂場氧化物而置。在一項具體實施例中，該汲極井係布置於該環狀場氧化物之開口底下之基板中。該汲極井如圖所示，稍微在頂場氧化物底下延展。汲極井為第一極性型摻雜井。在一項具體實施例中，該汲極井之摻質濃度比汲極區更輕。舉例而言，汲極井可以是中度摻雜第一極性型井。該汲極井之摻質濃度可約為1E17至1E18摻質/cm3。其它摻質濃度也可有作用。如圖所示，該汲極井具有比裝置隔離區更深之深度。舉例而言，汲極井之深度可約為2μm至3μm。用於汲極井之其它深度也可有作用。
在一項具體實施例中，該漂移井包括上漂移井430及RESURF井432。該上漂移井為比汲極井具有更輕摻雜濃度之第一極性型摻雜井。舉例而言，該漂移井為輕度摻雜第一極性型摻雜井。該上漂移井之摻質濃度可約為1E16至1E17摻質/cm3。用於漂移井之其它摻質濃度 也可有作用。在其它具體實施例中，該漂移井可具有階化摻質分布，頂端處摻質濃度較重，而底端處摻質濃度較輕。該漂移井比該汲極井具有更深之深度。漂移井可具有與第一本體井之深度大約相等之深度。漂移井係布置於閘極底下，並且毗連第二本體井。
至於RESURF井，其為第二極性型摻雜隔離井。RESURF井係布置於上漂移井底下。RESURF井之摻質濃度可約為1E16至1E17摻質/cm3。RESURF井之其它摻質濃度也可有作用。
在一項具體實施例中，漂移井在汲極井底下包括至少一個切出區460。舉例而言，漂移井包括至少一個切出區與一個非切出區。該等切出與非切出區係沿著裝置區之寬度方向在汲極區中分布。在一項具體實施例中，漂移區域包括複數個切出與非切出區。較佳的是，切出與非切出區係沿著裝置區之寬度方向在汲極區中均勻分布。舉例而言，切出與非切出區係沿著第一S/D或汲極區之寬度方向均勻分布。切出與非切出區之其它組態也可有作用。切出區如圖所示，沒有漂移井。舉例而言，切出區沿著通道長度方向將漂移井區分成第一漂移部分429a及第二漂移部分429b。漂移部分包括位在RESURF井上方之上漂移井。至於非切割區，其包括漂移井及位在汲極井底下之RESURF井。
各種井體可使用單獨佈植程序來形成。類似井體可使用相同佈植程序來形成。舉例而言，具有相同 極性型摻質、摻質濃度及深度之井體可使用相同佈植程序來形成。在一些情況下，位置類似的井體可使用相同佈植遮罩使用單獨佈植程序來形成。舉例而言，第一與第二本體井可使用相同佈植遮罩藉由單獨佈植程序來形成。提供斜角佈植也可有作用。同樣地，上與下漂移井可使用具有相同遮罩之單獨佈植程序來形成。使用不同單獨遮罩在單獨佈植程序中形成本體井或漂移井也可有作用。可使用汲極井遮罩在單獨佈植程序中形成汲極井。
一般而言，先形成具有更輕摻質濃度之更深井體。稍後形成具有更濃摻質濃度之更淺井體。舉例而言，可先形成第一與第二本體井，後面跟著上與下漂移井。至於汲極井，其可最後才形成。用於形成井體之其它順序也可有作用。另外，一些佈植可運用多個佈植程序來建立所欲深度與摻質分布。
請參閱第4e圖，該程序繼續形成電晶體。在一項具體實施例中，形成閘極441。形成閘極包括在基板上形成閘極層。在一項具體實施例中，閘極層包括閘極介電層及閘極電極層。閘極介電質可以是藉由熱氧化作用所形成之氧化矽層，而閘極電極則可以是藉由化學氣相沉積(CVD)所形成之多晶矽層。該電極可摻有第一極性型摻質。摻雜該電極可藉由離子佈植或藉由原位摻雜來達成。閘極介電層之厚度可約為100Å至300Å，而閘極電極層之厚度可約為0.1μm至0.2μm。其它厚度也可有作用。
在基板上形成閘極層之後，將該等閘極層 圖型化以形成閘極。使用遮罩與蝕刻技巧來達到將閘極層圖型化。舉例而言，由諸如反應性離子蝕刻(RIE)之異向性蝕刻提供圖型化阻劑遮罩。該蝕刻移除閘極層之曝露部分，將閘極留在裝置區之閘極區中。將閘極層圖型化亦可在其它裝置區中形成閘極。閘極包括閘極介電質442上方之閘極電極444。在一項具體實施例中，閘極為環狀閘極，並且與頂場氧化物重疊。舉例而言，閘極包括位在基板上之非重疊部分及布置於頂場氧化物上之重疊部分。將閘極層圖型化使裝置區中之第一與第二S/D區曝露。在一項具體實施例中，亦使本體分接頭區域曝露。
該程序接著形成S/D區及本體分接頭。在一項具體實施例中，電晶體之S/D區中形成輕度摻雜延展區。輕度摻雜延展區舉例而言，為輕度摻雜第一極性區。為了形成輕摻雜延展區，使S/D區曝露之佈植遮罩係用於輕摻雜第一極性型佈植。該佈植將第一極性型摻質植入以在S/D區中形成輕摻雜延展區。該輕度摻雜延展區舉例而言，與閘極之側壁對準。輕度摻雜延展區可在閘極底下稍微延展。亦可為HV電晶體之第一S/D區提供輕度摻雜延展區。該佈植也可為其它第一極性型電晶體及接觸區形成輕度摻雜延展部。可進行第二極性型之輕度摻雜佈植，以為第二極性型電晶體及接觸區形成第二極性型輕度摻雜延展部。
在形成輕度摻雜延展區之後，可形成閘極側壁間隔物。舉例而言，在閘極之第一與第二側壁上形成 側壁間隔物。在一項具體實施例中，形成側壁間隔物包括在基板上形成第一與第二間隔物層。第一間隔層可以是藉由CVD所形成之氧化矽層，而第二間隔層可以是藉由CVD所形成之氮化矽層。進行諸如RIE之異向性蝕刻。該蝕刻移除間隔層之水平部分，在閘極側壁上留下側壁間隔物。
裝置區中基板上形成第一極性型S/D區。第一極性型S/D區為重度摻雜區。舉例而言，裝置區中形成第一S/D區450與第二S/D區452。第二S/D區為環狀S/D區。第二S/D區舉例而言，係藉由閘極側壁間隔物偏離第二閘極側壁。至於第一HV S/D區，其藉由場氧化物偏離閘極。然而，漂移井為第一S/D區至本體井及閘極提供連接。形成S/D區係使用佈植遮罩藉由佈植來達成。舉例而言，該佈植使S/D區曝露，使該佈植能夠植入第一極性型摻質以形成第一極性型S/D區。該佈植亦可在其它裝置區中形成第一極性型S/D區及接觸區。
裝置區中形成重度摻雜第二極性型本體分接頭或接觸部454。如圖所示，本體分接頭係相鄰於第二S/D區而形成。本體分接頭可以是環狀本體分接頭。可進行使用本體分接頭佈植遮罩之佈植，以在裝置區中形成第二極性型本體分接頭。該佈植亦可用於為第二極性型電晶體形成第二極性型S/D區及在其它裝置區中形成其它第二極性型接觸部。
該程序可接著在電晶體之各個接端上形成金屬矽化物接觸部及在裝置區中形成基板接觸部。舉例而 言，可為S/D區、閘極接端及本體分接頭提供金屬矽化物接觸部。金屬矽化物接觸部可以是鎳基矽化物接觸部。舉例而言，矽化物接觸部可由鎳或鎳合金所構成。為了形成金屬矽化物接觸部，金屬層係在基板上形成並經退火以造成與金屬及已曝露矽表面起反應作用。該反應作用形成金屬矽化物。過量未反應金屬舉例而言，係藉由濕蝕刻來移除。
該程序可接著形成該裝置。舉例而言，可進行後段(BEOL)程序以形成具有複數個ILD階之BEOL介電質，如前所述，用以對記憶胞之接端形成互連。進行附加程序以完成IC。這些程序舉例而言，包括最終鈍化、分切及封裝。亦可包括其它程序。
再者，據了解，可修改第4a至4e圖的程序以形成如第3圖所述之裝置。舉例而言，可將用於形成深溝槽隔離之遮罩修改成更靠近本體井而置。另外，可修改該程序以形成沒有切出區之裝置。
本發明可體現成其它特定形式而不會脫離其精神或主要特性。因此，前述具體實施例在所有層面都要視為說明性，而不是限制本文中所述之發明。本發明之範疇從而係由隨附申請專利範圍指出，而不是由前述說明指出，而且均等於申請專利範圍之意義及範圍內的所有變更全都意欲囊括於其中。

Claims (20)

  1. 一種裝置，包含：具有裝置區之基板；位在該裝置區中之電晶體，該電晶體包括位在該基板上之閘極，該閘極包括第一閘極側壁與第二閘極側壁、與該第一閘極側壁相鄰而置之第一源極/汲極(S/D)區以及與該第二閘極側壁相鄰而置之第二S/D區；布置於該裝置區中之本體井，該本體井包圍該第二S/D區，並且在該閘極之一部分底下延展超出該第二閘極側壁；以及布置於該基板中之漂移井，其中，該漂移阱包含設置在該第一S/D區之第一部分底下之非切出區以及設置在該第一S/D區之第二部分底下之切出區，該非切區在該閘極底下延展至該本體井且將該第一S/D區耦接至該本體井，該切出區沒有該漂移阱，該切出區係經結構化而使該電晶體之導通電阻降低。
  2. 如申請專利範圍第1項所述之裝置，包含：布置於該裝置區中該基板上之頂場氧化物；以及其中，該閘極包括與布置於該基板上之該第二閘極側壁非重疊之部分以及與布置於該頂場氧化物上之該第一閘極側壁重疊之部分，並且該第一S/D區係藉由該頂場氧化物偏離該閘極。
  3. 如申請專利範圍第1項所述之裝置，其中： 一或多個非切出區係沿著該第一S/D區之寬度方向分布；以及一或多個切出區係沿著該第一S/D區之該寬度方向分布。
  4. 如申請專利範圍第1項所述之裝置，其中：複數個非切出區係沿著該第一S/D區之寬度方向分布；以及複數個切出區係沿著該第一S/D區之該寬度方向分布。
  5. 如申請專利範圍第1項所述之裝置，包含：布置於該漂移井下面之縮小化表面場(RESURF)井；布置於該裝置區中之裝置井，該裝置井包圍該漂移井與該RESURF井；以及其中，該非切出區係布置於該第一S/D區之該第一部分底下，包括該漂移井與該RESURF井，並且該切出區係布置於該第一S/D區之該第二部分底下，並且沒有該漂移井與該RESURF井。
  6. 如申請專利範圍第1項所述之裝置，包含布置於該第一S/D區下面並將該第一S/D區包圍之汲極井。
  7. 如申請專利範圍第6項所述之裝置，其中：該非切出區係布置於該第一S/D區之該第一部分及該汲極井底下；以及該切出區係布置於該第一S/D區之該第二部分及該汲極井底下，該切出區沒有該漂移井。
  8. 如申請專利範圍第6項所述之裝置，包含：布置於該漂移井下面之縮小化表面場(RESURF)井；布置於該裝置區中之裝置井，該裝置井包圍該漂移井與該RESURF井；以及其中，該非切出區係布置於該第一S/D區之該第一部分及該汲極井底下，包括該漂移井與該RESURF井，並且該切出區係布置於該第一S/D區之該第二部分及該汲極井底下，並且沒有該漂移井與該RESURF井。
  9. 如申請專利範圍第1項所述之裝置，包含：包圍該漂移井與該本體井之裝置井；布置於該裝置區下面該基板中之埋置型隔離層；以及圍繞該裝置區之深溝槽隔離區，其中，該深溝槽隔離區從該基板之頂端表面穿過該埋置型隔離層延展至下面之該基板，並且其中，該深溝槽隔離區係組配成用來作用為用以降低該導通電阻之垂直板。
  10. 如申請專利範圍第9項所述之裝置，其中，該深溝槽隔離區域包含：將內有布置該深溝槽隔離區之深溝槽的深溝槽側壁內襯之隔離環；以及位在該深溝槽隔離區中之多晶矽填部，該多晶矽填部係藉由該隔離環與該深溝槽側壁隔離。
  11. 如申請專利範圍第1項所述之裝置，包含將該裝置區圍 繞之裝置隔離區。
  12. 如申請專利範圍第1項所述之裝置，其中，該本體井包含：將該第二S/D區包圍之上本體井；以及將該上本體井包圍之下本體井。
  13. 如申請專利範圍第1項所述之裝置，包含在該基板上形成之磊晶層，該磊晶層作用為用於該裝置區之表面基板。
  14. 如申請專利範圍第1項所述之裝置，包含布置於該基板中之本體接觸區，該本體接觸區與該第二S/D區共耦接。
  15. 如申請專利範圍第1項所述之裝置，包含：布置於該裝置區中該基板上之環狀頂場氧化物；該閘極包括具有內閘極側壁與外閘極側壁之環狀閘極，該內閘極側壁作用為該第一閘極側壁，而該外閘極側壁作用為該第二閘極側壁，該環狀閘極包括與布置於該基板上之該外閘極側壁非重疊之部分以及與布置於該頂場氧化物上之該內閘極側壁重疊之部分；該第一S/D區係布置於該環狀頂場氧化物之開口內之該基板中，並且藉由該頂場氧化物偏離該閘極；該第二S/D區包含布置於該基板中相鄰於該外閘極側壁處之環狀第二S/D區；以及該本體井包含布置於該裝置區中之環狀本體井，該本體井包圍該第二S/D區，並且在該閘極之一部分 底下延展超出該外閘極側壁。
  16. 如申請專利範圍第1項所述之裝置，其中，該切出區在該第一S/D區之該第二部分及該基板中建立電阻路徑，以降低該電晶體之該導通電阻。
  17. 一種用於形成裝置之方法，包含：提供具有裝置區之基板；在該裝置區中形成本體井；在該裝置區中形成漂移井，該漂移井包括非切出區以及沒有該漂移井之切出區；在該基板上形成閘極，該閘極包括第一與第二閘極側壁；以及形成第一源極/汲極(S/D)區與第二源極/汲極(S/D)區，該第二S/D區係布置在相鄰於該第二閘極側壁處及該本體井內，以及該第一S/D區係布置在相鄰於該第一閘極側壁處，該漂移井之該非切出區將該第一S/D區之第一部分耦接至該本體井，並且該漂移井之該切出區係經結構化而降低該電晶體之導通電阻。
  18. 如申請專利範圍第17項所述之方法，其中，形成該漂移井包含形成：沿著該第一S/D區之寬度方向分布之一或多個切出區；以及沿著該第一S/D區之該寬度方向分布之一或多個非切出區。
  19. 如申請專利範圍第17項所述之方法，包含： 形成埋置型隔離層以將該裝置區與下面之該基板隔離；以及形成圍繞該裝置區之深溝槽隔離區，其中，該深溝槽隔離區從該基板之表面穿過該埋置型隔離層延展至下面之該基板，其中，該深溝槽隔離區係組配成用來作用為用以降低該導通電阻之垂直板。
  20. 一種裝置，包含：具有裝置區之基板；位在該裝置區中之電晶體，該電晶體包括布置於該基板上之閘極，該閘極包括第一閘極側壁與第二閘極側壁、與該第一閘極側壁相鄰而置之第一源極/汲極(S/D)區以及與該第二閘極側壁相鄰而置之第二S/D區；布置於該裝置區中之本體井，該本體井包圍該第二S/D區，並且在該閘極之一部分底下延展超出該第二閘極側壁；布置於該基板中之漂移井，其中，該漂移井係布置於該第一S/D區之一部分底下，並且在該閘極底下延展至該本體井，該漂移井將該第一S/D區耦接至該本體井；包圍該漂移井與本體井之裝置井；以及圍繞該裝置區之深溝槽隔離區，其中，該深溝槽隔離區從該基板之表面延展至該裝置井下面該基板中之一深度處，其中，該深溝槽隔離區係組配成用來作用為用以降低導通電阻之垂直板。
TW107113692A 2018-02-19 2018-04-23 低導通電阻之高電壓金屬氧化物半導體電晶體 TWI680534B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/898,671 US10510831B2 (en) 2018-02-19 2018-02-19 Low on resistance high voltage metal oxide semiconductor transistor
US15/898,671 2018-02-19

Publications (2)

Publication Number Publication Date
TW201935613A true TW201935613A (zh) 2019-09-01
TWI680534B TWI680534B (zh) 2019-12-21

Family

ID=67482235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113692A TWI680534B (zh) 2018-02-19 2018-04-23 低導通電阻之高電壓金屬氧化物半導體電晶體

Country Status (4)

Country Link
US (1) US10510831B2 (zh)
CN (1) CN110176486B (zh)
DE (1) DE102019200781A1 (zh)
TW (1) TWI680534B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741847B (zh) * 2019-10-25 2021-10-01 台灣積體電路製造股份有限公司 積體晶片以及形成隔離結構的方法
TWI759769B (zh) * 2019-12-30 2022-04-01 台灣積體電路製造股份有限公司 記憶體裝置之半導體結構及其形成方法
TWI786976B (zh) * 2021-01-08 2022-12-11 立錡科技股份有限公司 高壓元件、高壓控制元件及其製造方法
TWI801924B (zh) * 2021-01-12 2023-05-11 台灣積體電路製造股份有限公司 積體晶片及其製造方法
TWI836689B (zh) * 2022-11-01 2024-03-21 世界先進積體電路股份有限公司 半導體裝置及其形成方法
TWI869064B (zh) * 2023-11-23 2025-01-01 世界先進積體電路股份有限公司 半導體裝置
TWI913683B (zh) 2023-12-08 2026-02-01 鴻揚半導體股份有限公司 半導體元件及其製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7045271B2 (ja) * 2018-06-28 2022-03-31 エイブリック株式会社 半導体装置及び半導体チップ
US11462639B2 (en) 2019-12-26 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
CN113496939A (zh) * 2020-04-03 2021-10-12 无锡华润上华科技有限公司 一种半导体器件及其制作方法
TWI769790B (zh) * 2020-04-29 2022-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12100754B2 (en) 2020-04-29 2024-09-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
US11380759B2 (en) * 2020-07-27 2022-07-05 Globalfoundries U.S. Inc. Transistor with embedded isolation layer in bulk substrate
US20230378345A1 (en) * 2020-10-29 2023-11-23 Rohm Co., Ltd. Semiconductor device
CN114695551B (zh) * 2020-12-31 2025-09-16 无锡华润上华科技有限公司 一种半导体器件
CN114300539B (zh) * 2021-12-03 2025-04-18 中国电子科技集团公司第五十八研究所 一种辐射加固的ldmos器件结构及制备方法
US12484258B2 (en) 2022-02-09 2025-11-25 Allegro Microsystems, Llc Flash memory cell structure having separate program and erase electron paths
US12419088B2 (en) * 2022-07-20 2025-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US20240120371A1 (en) * 2022-10-11 2024-04-11 Allegro Microsystems, Llc Circuits having enhanced electrical isolation
US20240304613A1 (en) * 2023-03-07 2024-09-12 Globalfoundries Singapore Pte. Ltd. Silicon controlled rectifers with field plate
US12176395B1 (en) 2024-04-11 2024-12-24 Globalfoundries Singapore Pte. Ltd. Structures for a laterally-diffused metal-oxide-semiconductor transistor
US12453156B1 (en) 2024-04-23 2025-10-21 Globalfoundries Singapore Pte. Ltd. High-voltage electrostatic discharge device
US12396236B1 (en) 2024-04-23 2025-08-19 Globalfoundries Singapore Pte. Ltd. High-voltage electrostatic discharge device
CN120813055B (zh) * 2025-09-08 2025-12-09 荣芯半导体(宁波)有限公司 半导体器件版图结构、半导体器件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
JP4568325B2 (ja) * 2007-12-20 2010-10-27 シャープ株式会社 半導体装置及びその製造方法
US9490322B2 (en) * 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
TWI577020B (zh) * 2013-05-15 2017-04-01 聯華電子股份有限公司 高壓金氧半導體電晶體元件
US9543379B2 (en) * 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741847B (zh) * 2019-10-25 2021-10-01 台灣積體電路製造股份有限公司 積體晶片以及形成隔離結構的方法
TWI759769B (zh) * 2019-12-30 2022-04-01 台灣積體電路製造股份有限公司 記憶體裝置之半導體結構及其形成方法
TWI786976B (zh) * 2021-01-08 2022-12-11 立錡科技股份有限公司 高壓元件、高壓控制元件及其製造方法
TWI801924B (zh) * 2021-01-12 2023-05-11 台灣積體電路製造股份有限公司 積體晶片及其製造方法
TWI836689B (zh) * 2022-11-01 2024-03-21 世界先進積體電路股份有限公司 半導體裝置及其形成方法
TWI869064B (zh) * 2023-11-23 2025-01-01 世界先進積體電路股份有限公司 半導體裝置
TWI913683B (zh) 2023-12-08 2026-02-01 鴻揚半導體股份有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
CN110176486B (zh) 2022-06-21
CN110176486A (zh) 2019-08-27
US10510831B2 (en) 2019-12-17
US20190259829A1 (en) 2019-08-22
TWI680534B (zh) 2019-12-21
DE102019200781A1 (de) 2019-08-22

Similar Documents

Publication Publication Date Title
TWI680534B (zh) 低導通電阻之高電壓金屬氧化物半導體電晶體
US9673084B2 (en) Isolation scheme for high voltage device
US9728632B2 (en) Deep silicon via as a drain sinker in integrated vertical DMOS transistor
US9871132B1 (en) Extended drain metal-oxide-semiconductor transistor
CN103065967B (zh) 高电压装置
US9853121B2 (en) Method of fabricating a lateral insulated gate bipolar transistor
US10256133B2 (en) Method of manufacturing semiconductor device
US9741845B2 (en) Lateral high voltage transistor
US12532537B2 (en) Semiconductor device with a deep trench isolation structure and buried layers for reducing substrate leakage current and avoiding latch-up effect, and fabrication method thereof
US20160322262A1 (en) Integration of devices
US10607881B2 (en) Device isolation structure and methods of manufacturing thereof
US12211896B2 (en) High voltage device with gate extensions
TWI777225B (zh) 積體晶片及其形成方法
US10680099B2 (en) Isolated laterally diffused metal oxide semiconductor (LDMOS) transistor having low drain to body capacitance
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
US20220069107A1 (en) Semiconductor device and manufacturing method thereof
US11688804B2 (en) Semiconductor device with ring-shaped doped region and manufacturing method thereof
KR102435160B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230387294A1 (en) Semiconductor device and method of manufacturing the same
JP7615507B2 (ja) 半導体装置の製造方法
US20230207694A1 (en) Semiconductor device and manufacturing method thereof
JP2018061065A (ja) 半導体装置
TW202345388A (zh) 半導體裝置的隔離
TW202441787A (zh) 積體電路裝置及其形成方法
CN116454122A (zh) 用于高压操作的gaa ldmos结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees