[go: up one dir, main page]

TWI769790B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI769790B
TWI769790B TW110114332A TW110114332A TWI769790B TW I769790 B TWI769790 B TW I769790B TW 110114332 A TW110114332 A TW 110114332A TW 110114332 A TW110114332 A TW 110114332A TW I769790 B TWI769790 B TW I769790B
Authority
TW
Taiwan
Prior art keywords
well
substrate
depth
dopant type
conductive region
Prior art date
Application number
TW110114332A
Other languages
English (en)
Other versions
TW202209440A (zh
Inventor
林基富
陳鉦欣
徐明義
黃坤銘
郭建利
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/215,268 external-priority patent/US12100754B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202209440A publication Critical patent/TW202209440A/zh
Application granted granted Critical
Publication of TWI769790B publication Critical patent/TWI769790B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H10P32/14—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種半導體裝置包括在基底中形成為第一深度及第一寬 度的第一井以及在基底中形成為第二深度及第二寬度的第二井。第一井形成於第二井中，第一深度大於第二深度，且第二寬度大於第一寬度。源極區形成於第二井中，且汲極區形成於基底中。

Description

半導體裝置及其形成方法
本揭露實施例是有關於半導體裝置及其形成方法。
半導體裝置可用於例如消費型產品、工業電子器件、電器、航空航天與運輸元件等多種電子元件中。一些半導體裝置包括橫向絕緣閘雙極電晶體(lateral insulated-gate bipolar transistor，LIGBT)。LIGBT是一種將金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)的輸入阻抗及開關速度與雙極接面電晶體(bipolar junction transistor，BJT)的導電特性相組合的元件。
根據一些實施例，一種形成半導體裝置的方法，包括：在基底中形成第一深度及第一寬度的第一井；以及在所述基底中形成第二深度及第二寬度的第二井，其中：所述第二井圍繞所述第一井，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度。
根據一些實施例，一種半導體裝置，包括：基底；具有第一摻質類型的第一井，位於所述基底中，其中所述第一井的深度是第一深度，且所述第一井的寬度是第一寬度；以及具有第二摻質類型的第二井，位於所述基底中，其中：所述第二井的深度是第二深度，且所述第二井的寬度是第二寬度，所述第一摻質類型是與所述第二摻質類型相同的摻質類型，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度。
根據一些實施例，一種半導體裝置，包括：基底；具有第一摻質類型的第一井，位於所述基底中；具有所述第一摻質類型的第二井，位於所述基底中；具有第二摻質類型的源極區，位於所述第二井中，其中所述第二摻質類型不同於所述第一摻質類型；以及具有所述第二摻質類型的汲極區，位於所述基底中，其中：所述基底中所述第一井的深度大於所述基底中所述第二井的深度，且所述源極區位於所述第一井與所述汲極區之間。
100:半導體裝置
102:基底
104:埋入式氧化物層
106:阻障層
108、122:上表面
110:光阻層
112:光源
114:側壁
116:開口
118:第一區域
120:第一區
124:第一井
125、144:下表面
126:隔離結構
128:第一表面
130:第二表面
132:第二區
133:第三區
134:第二井
135:第三井
136:第四區
138:導電區
138’:第一導電區
138”:第二導電區
140:氧化物層
142:pn接面
146:反轉層
148:閘電極
150:間隔件
152:淡摻雜導電區
154:第一導體
155:環
156:第二導體
157:區
158:第三導體
160:LIGBT
162:第一側表面
163:第二側表面
164:錐形區
166:傾斜側表面
168:第一LIGBT
170:第二LIGBT
d1:第一深度
d2:第二深度
d3:第三深度
d4:第四深度
d5:第五深度
d6:第六深度
d7、d8、Dd1、Dd2、Dd3:距離
L:參考線/長度
P:點
V1:第一電壓源
V2:第二電壓源
V3:第三電壓源
W1、W2:寬度
結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1至圖12是根據一些實施例在各種製作階段處的半導體裝置的剖視圖。
圖13至圖14是根據一些實施例的半導體裝置的俯視圖。
圖15A至圖15B示出根據一些實施例的半導體裝置的各種的井。
圖16A至圖16C、圖17及圖18是根據一些實施例的半導體裝置的俯視圖。
以下揭露提供用於實施所提供標的的不同特徵的數個不同實施例或實例。以下闡述組件及裝置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。例如，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例或配置之間的關係。
此外，為易於說明，本文中可能使用例如「位於…之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」等空間相對性用語來闡述圖中所示的一個構件或特徵與另一(其他)構件或特徵的關係。所述空間相對性用語旨在除圖中所示的定向外亦囊括元件在使用或操 作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
本文中提供一或多種半導體裝置。一種半導體裝置包括基底中的第一井及第二井。第二井的一部分與第一井重疊，且第一井的一部分在第二井下方延伸至基底中。第一井在基底中形成為第一深度及第一寬度，且第二井在基底中形成為第二深度及第二寬度。第一深度大於第二深度，且第二寬度大於第一寬度。第一井包括第一導電區，且第二井包括第二導電區。根據一些實施例，第一導電區是源極區，且第二導電區是汲極區。閘電極上覆於第二井的一部分及基底的一部分上。
施加至閘電極的電壓在基底中產生電場。第一井與基底的介面處的pn接面包括空乏區(depletion region)。空乏區是對於在基底中產生的電場充當障壁的絕緣區。相較於不包括所述的第一井的半導體裝置，所述障壁至少部分地圍阻電場到達基底的區域，且藉此降低基底內其他區域處的電場強度。藉由降低基底內其他區域處的電場強度，來提升半導體裝置的擊穿電壓。藉由增大擊穿電壓，改良了半導體裝置的安全操作區域。根據一些實施例，半導體裝置包括LIGBT。
圖1至圖12是根據一些實施例在各種製作階段處的半導體裝置100的剖視圖。
轉向圖1，在基底102上形成半導體裝置100的至少一 些部分。基底102可包括磊晶層、絕緣體上矽(silicon-on-insulator，SOI)結構、晶圓或由晶圓形成的晶粒中的至少一者。基底102是p型基底(P基底)或n型基底(N基底)中的至少一者。基底102可包含矽、鍺、碳化物、鎵、砷化物、砷、銦、氧化物、藍寶石或其他合適的材料中的至少一種。
根據一些實施例，基底102包括埋入式氧化物層104。埋入式氧化物層104可為藉由植入、擴散或其他合適的技術在基底102中形成的二氧化矽層或其他合適的材料層。
根據一些實施例，半導體裝置100包括上覆於基底102的上表面108上的阻障層106。阻障層106可包含金屬氮化物、高介電常數(high-k)電介質、稀土氧化物、稀土氧化物的鋁酸鹽、稀土氧化物的矽酸鹽或其他合適的材料中的至少一種。在一些實施例中，阻障層106包含氮化矽(SiN)、二氧化矽(SiO2)、二氧化鈦(TiO2)、五氧化二鉭(Ta2O5)、二氧化鋯(ZrO2)、氧化釔(Y2O3)、氧化鑭(La2O5)、二氧化鉿(HfO2)或其他合適的材料中的至少一種。阻障層106是藉由物理氣相沈積(PVD)、濺鍍、化學氣相沈積(CVD)、低壓CVD(LPCVD)、原子層化學氣相沈積(ALCVD)、超高真空CVD(UHVCVD)、減壓CVD(RPCVD)、分子束磊晶(MBE)、液相磊晶(LPE)或其他合適的技術中的至少一種來形成。
根據一些實施例，在阻障層106之上形成光阻層110。光阻層110包含感光性材料，使得光阻層110的性質(例如溶解 度)受到光的影響。光阻層110是負型光阻或正型光阻。關於負型光阻，當被光源112照射時，負型光阻的區變得不可溶，使得在後續顯影階段期間向負型光阻施加溶劑會移除負型光阻的未照射區。因此，在負型光阻中形成的圖案是由光源112與負型光阻之間的模板的不透明區界定的圖案的負片。在正型光阻中，當被光源112照射時，正型光阻的被照射區變得可溶，且在顯影期間藉由施加溶劑而被移除。因此，在正型光阻中形成的圖案是光源112與正型光阻之間的模板的不透明區的正像。光阻層110可藉由旋轉塗佈或其他合適的技術形成。
參照圖2，在將光阻層110暴露於來自光源112的光之後，將光阻層110顯影，以在光阻層110中形成由側壁114界定的開口116。光阻層110可藉由向光阻層110施加顯影溶劑來顯影。顯影溶劑可包括氫氧化鈉(NaOH)、氫氧化鉀(KOH)、有機溶劑或其他合適的溶劑。開口116暴露出阻障層106的在基底102的第一區120之上的第一區域118。
參照圖3，蝕刻阻障層106的第一區域118，以暴露出基底102的第一區120的上表面122。阻障層106的第一區域118可藉由電漿蝕刻、反應性離子蝕刻(reactive ion etching，RIE)、濕式蝕刻或其他合適的技術中的至少一種來蝕刻。在一些實施例中，阻障層106是藉由施加氫氟酸(HF)或其他合適的材料來蝕刻。移除光阻層110。光阻層110可藉由蝕刻、清洗或其他合適的技術移除。在一些實施例中，光阻層110是藉由將光阻層110暴 露於酸的混合物而進行食人魚蝕刻(piranha etching)來移除。
參照圖4，半導體裝置100包括基底102的第一區120中的第一井124。第一井124包括p型摻質或n型摻質中的至少一種。第一井124是藉由離子植入、分子擴散或其他合適的技術中的至少一種來形成。在一些實施例中，藉由增大或減小用於將摻質引入基底102中的電壓來控制基底102中摻質的深度。第一井124可在基底102中形成為第一深度d1。於在基底102中形成第一井124之後，可藉由蝕刻、化學機械研磨(chemical-mechanical polishing，CMP)或其他合適的製程移除阻障層106。第一井124的其他配置涵蓋在本揭露的範圍內。
參照圖5，半導體裝置100包括至少部分地在基底102內的隔離結構126。隔離結構126由基底102的第一表面128或第二表面130中的至少一者定界。第二表面130可對應於埋入式氧化物層104的上表面。在一些實施例中，在基底102中形成(例如蝕刻)凹槽，且藉由PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、原子層沈積(ALD)、MBE、LPE、旋塗、生長或其他合適的技術中的至少一種在所述凹槽中形成隔離結構126。在一些實施例中，隔離結構126包含上文關於阻障層106的材料列出的材料中的至少一種。在一些實施例中，隔離結構126的材料類型是與阻障層106的材料相同的材料類型。在一些實施例中，隔離結構126的材料類型不同於阻障層106的材料類型。隔離結構126可為淺溝渠隔離(STI)結構。在本揭露的範圍內亦 存在隔離結構126的其他配置。
在一些實施例中，執行驅入製程(drive-in process)，以將第一井124的摻質驅入至基底102的更深區中。在一些實施例中，驅入製程將第一井124的深度自第一深度d1增加至與基底102中的第二區132的深度對應的第二深度d2。在一些實施例中，驅入製程將第一井124的深度自第一深度d1增加至與基底102的第三區133的深度對應的第三深度d3。第三區133可由基底102的第二表面130定界。驅入製程可包括使基底102經受900℃至1000℃範圍內的溫度達1分鐘至數十分鐘範圍內的時間週期。在本揭露的範圍內亦存在第一井124的其他配置。
參照圖6，半導體裝置100包括基底102中的第二井134及第三井135。第二井134的一部分與第一井124重疊。第二井134及第三井135各自包括p型摻質或n型摻質。第二井134或第三井135的摻質類型可與第一井124的摻質類型相同或不同。在一些實施例中，第一井124的摻質類型的濃度大於第二井134或第三井135的摻質類型的濃度。第二井134或第三井135可以與形成第一井124的方式相似或不同的方式形成。例如，第二井134或第三井135的形成可包括：在基底之上形成阻障層，在阻障層之上形成光阻層，將光阻層暴露於光，將光阻層顯影，蝕刻阻障層，移除光阻層，以及藉由離子植入、分子擴散或其他合適的技術中的至少一種來形成第二井134或第三井135。根據一些實施例，第三井135使源自半導體裝置100外部的電場的強度衰減， 且第一井124將基底102的在第一井124左側/右側的一部分與基底102的在第一井124右側/左側的一部分電性隔離。
第二井134可形成於第一井124中及基底102中第一井124的相對二側處。第二井134可在基底102中形成為第四深度d4。可藉由增大或減小用於將第二井134的摻質引入基底102中的電壓來控制第二井134的深度。在一些實施例中，第一深度d1大於第四深度d4。在一些實施例中，第二井134的寬度W2是與第一井124的寬度W1相同的距離。在一些實施例中，第二井134的寬度W2不同於第一井124的寬度W1。第二井134的寬度W2可大於或小於第一井124的寬度W1。在本揭露的範圍內亦存在第二井134的其他配置。
參照圖7，在一些實施例中，執行驅入製程，以將第二井134的摻質驅入至基底102的第四區136中。驅入製程將第二井134的深度自第四深度d4增大至第五深度d5。驅入製程可包括使基底102經受900℃至1000℃範圍內的溫度達一分鐘至數十分鐘範圍內的時間週期。第一井124的第六深度d6大於第四深度d4及第五深度d5。第一井124的第六深度d6可對應於第一深度d1、第二深度d2、第三深度d3或其他合適的深度。第六深度d6較第五深度d5大自第二井134的下表面144至第一井124的下表面125量測的距離d7。在一些實施例中，d7大於0微米。在一些實施例中，d7是自第二井134的下表面144至基底102的第二表面130量測的距離。應瞭解，儘管本申請案將第二井134闡述為在第一 井124之後形成，但在一些實施例中，第二井134是在第一井124之前形成。
半導體裝置100在以下位置中的至少一者處包括導電區138：基底102之上或基底102中。在一些實施例中，至少二個導電區138位於第二井134內，且分隔開距離d8>0毫米。在一些實施例中，所述至少二個導電區138中的第一導電區在第一井124的第一側，且所述至少二個導電區138中的第二導電區在第一井124的與第一側相對的第二側。在一些實施例中，導電區138是源極區或汲極區之一，且包括植入至基底102中的摻質。導電區138中的一些導電區可包括n型摻質。根據一些實施例，導電區138中的一些導電區包括磷(P)、砷(As)、銻(Sb)、至少一種第五族元素或其他合適的材料中的至少一種。導電區138中的一些導電區可包括p型摻質。根據一些實施例，導電區138中的一些導電區包括硼(B)、鋁(Al)、鎵(Ga)、銦(In)、至少一種第三族元素或其他合適的材料中的至少一種。
導電區138可包括與第一井124或第二井134的摻質類型不同的摻質類型。導電區138可包括與第一井124或第二井134的摻質濃度不同的摻質濃度。導電區138可包括與第一井124或第二井134的摻質類型相同的摻質類型。導電區138可包括與第一井124或第二井134的摻質濃度相同的摻質濃度。
所有、一些或沒有導電區138可包括汲極區或源極區。所有、一些或沒有導電區138可包括鰭結構。一些導電區138可 為磊晶結構。一些導電區138可包含矽(Si)、矽磷(SiP)、碳化矽磷(SiCP)、鎵銻(GaSb)、、鍺(Ge)、鍺錫(GeSn)或矽鍺(SiGe)。
半導體裝置100包括在以下位置中的至少一者處形成的氧化物層140(例如場氧化物(FOX))：基底102之上或基底102中。氧化物層140可形成於導電區138中的至少一些導電區之間。根據一些實施例，氧化物層140是藉由蝕刻、植入、PVD、濺鍍、CVD、LPCVD、ALCVD、UHVCVD、RPCVD、MBE、LPE或其他合適的技術中的至少一種來形成。蝕刻製程可為電漿蝕刻製程、反應性離子蝕刻(RIE)製程、濕式蝕刻製程、濺鍍-蝕刻製程或其他合適的技術中的至少一種。氧化物層140可藉由在隔離結構126或基底102中的至少一者之上沈積電性絕緣材料來形成。氧化物層140可為場氧化物層、淺溝渠隔離(STI)結構或局部矽氧化(LOCOS)中的至少一種。在本揭露的範圍內亦存在氧化物層140的其他配置。
參照圖8，在一些實施例中，半導體裝置100在第二井134中包括淡摻雜導電區152。淡摻雜導電區152可與導電區138相鄰。淡摻雜導電區152可為n型淡摻雜汲極區、p型淡摻雜汲極區、n型淡摻雜源極區或p型淡摻雜源極區中的至少一者。在一些實施例中，淡摻雜導電區152可具有與導電區138相同的導電類型。淡摻雜導電區152可藉由離子植入或其他摻雜技術形成。在本揭露的範圍內亦存在輕摻雜導電區152的其他配置。
參照圖9，半導體裝置100包括閘電極148。閘電極148可包含導電材料，例如經摻雜多晶矽、金屬、金屬合金等。在一些實施例中，閘電極148上覆於基底102、第二井134及氧化物層140上。半導體裝置100可包括與閘電極148相鄰的間隔件150，間隔件150包含例如氮氧化矽(SiON)、碳氮氧化矽(SiOCN)或其他材料等的材料。在本揭露的範圍內亦存在閘電極148的其他配置。
參照圖10，半導體裝置100包括與導電區138中的第一導電區138’電性耦合的第一導體154、與導電區138中的第二導電區138”電性耦合的第二導體156以及與閘電極148電性耦合的第三導體158。第一導體154電性耦合至第一電壓源V1，第二導體156電性耦合至第二電壓源V2，且第三導體158電性耦合至第三電壓源V3。在一些實施例中，第一電壓源V1對應於源極電壓，第二電壓源V2對應於汲極電壓，且第三電壓源V3對應於閘極電壓。在一些實施例中，第二電壓源V2為約500伏(V)。在本揭露的範圍內亦存在半導體裝置100的導體及電壓源的其他配置。
在一些實施例中，第一導電區138’是源極區，且第二導電區138”是汲極區。在一些實施例中，第一導電區138’是汲極區，且第二導電區138”是源極區。在一些實施例中，第一導體154可對應於LIGBT的陰極，且第二導體156可對應於LIGBT的陽極。在一些實施例中，第一導體154可對應於LIGBT的陽極，且第二導體156可對應於LIGBT的陰極。在本揭露的範圍內亦存在第一 導電區138’、第二導電區138”、第一導體154、第二導體156及第三導體158的其他配置。
參照圖11，在一些實施例中，半導體裝置100在所繪示的參考線L的每一側上存在相似類型的區。例如，半導體裝置100可在參考線L的每一側上包括第一導電區138’及第二導電區138”。參考線L的每一側上的第二導電區138”可位於參考線L的每一側上的相應的氧化物層140之間。
在一些實施例中，在參考線L的每一側上存在相似類型的結構。例如，在圖11中，參考線L左側的結構類型與參考線L右側的結構類型是相似的。對比之下，圖10示出僅在參考線L左側的隔離結構126。在一些實施例中，參考線L是半導體裝置100的中心線。在本揭露的範圍內亦存在圍繞所繪示的參考線L的區及結構的其他配置。
參照圖12，當將電壓施加至閘電極148時，在第二井134中形成反轉層(inversion layer)146。反轉層146是第一導電區138’與基底102之間的通道區。所施加的電壓產生自第一導電區138’通過反轉層146、通過基底102並到達第二導電區138”的電流。進入基底102中的電流在基底102中產生電場。
根據一些實施例，第一井124與基底102的介面處以及第二井134與基底102的介面處的pn接面142包括空乏區。空乏區是對於在基底102中產生的電場充當障壁的絕緣區。所述障壁至少部分地圍阻由每一LIGBT產生的電場到達基底102的靠近相 應LIGBT的區域，藉此降低基底102內的區域處的電場強度。例如，在沒有第一井124的情況下，點「P」處的電場強度是由於在基底102的左(L)區及右(R)區中產生的電場所致。在有第一井124的情況下，點「P」處的電場強度主要是由於在基底102的左(L)區中產生的電場所致。基底102的右(R)區中的電場被第一井124部分地阻擋，且因此最多可略微增大基底102的左(L)區中的點「P」處的電場強度。在沒有第一井124的情況下，點「P」處的電場強度可能使pn接面142擊穿。在有第一井124的情況下，點「P」處的電場強度小於在沒有第一井124的情況下點「P」處的電場強度，藉此減小了pn接面142擊穿的概率。
基底102中的電場強度與自第一導電區138’至第二導電區138”的電流強度成比例，且點「P」處的電場強度與自第一導電區138’至第二導電區138”的電流強度成比例。由於在有第一井124的情況下點「P」處的電場強度小於在沒有第一井124的情況下點「P」處的電場強度，因此包括第一井124可提升半導體裝置100的擊穿電壓。提升擊穿電壓會增大並改良半導體裝置100的安全操作區域(safe operating area，SOA)。SOA的改良使得能夠增加施加於半導體裝置100的電壓。根據一些實施例，半導體裝置100包括基底的左(L)區中的第一LIGBT及基底的右(R)區中的第二LIGBT。
圖13至圖14是根據一些實施例的半導體裝置100的俯視圖。
參照圖13，在半導體裝置100的一些實施例中，第一導電區138’、淡摻雜導電區152、閘電極148及第二導電區138”的形狀是相應的環155。第一導電區138’的環環繞淡摻雜導電區152，淡摻雜導電區152的環環繞閘電極148，且閘電極148的環環繞第二導電區138”。第一導電區138’、淡摻雜導電區152及閘電極148中的每一者上覆於第二井134的一部分上。閘電極148及第二導電區138”的環中的每一者上覆於基底102上。第一井124被植入於第二井134的在環155之間的區157中。為了清楚起見，未示出氧化物層140及間隔件150。環155被示為包括線性側。在本揭露的範圍內亦存在環155的其他配置及形狀。
參照圖14，在半導體裝置100的一些實施例中，環155中的每一者是橢圓形的。為了清楚起見，在圖14中未繪示圖13中繪示的垂直分層。
圖14示出包括相鄰的第一導電區138’的LIGBT 160。在一些實施例中，LIGBT 160中的每一LIGBT的第一導電區138’是源極區。在一些實施例中，LIGBT 160中的每一LIGBT的第一導電區138’是汲極區。在一些實施例中，LIGBT 160中的每一LIGBT的第一導電區138’耦合至同一導體(例如圖12所示的第一導體154(圖14中未示出))。在一些實施例中，第一井124位於相鄰的LIGBT 160的第一導電區138’之間。第一井124可沿著相鄰的第一導電區138’縱向延伸。在本揭露的範圍內亦存在環155、LIGBT 160、第一導電區138’或第一井124的其他配置。
在一些實施例中，LIGBT 160中的每一LIGBT包括基底102。在一些實施例中，LIGBT 160中的每一LIGBT包括與基底102相鄰的相應的第二導電區138”。在一些實施例中，LIGBT 160中的每一LIGBT的第二導電區138”是源極區。在一些實施例中，LIGBT 160中的每一LIGBT的第二導電區138”是汲極區。在一些實施例中，LIGBT 160中的每一LIGBT的第二導電區138”耦合至同一導體(例如圖12所示的第二導體156(圖14中未示出))。在本揭露的範圍內亦存在基底102及第二導電區138”的其他配置。
圖15A至圖15B示出根據一些實施例的半導體裝置100的各種第一井124。
參照圖15A，第一井124可呈矩形，具有第一側表面162及第二側表面163。第二側表面163垂直於第一側表面162。第一側表面162有時可被稱為頂表面及底表面。在一些實施例中，第一井124的長度L是與第一導電區138’的共享部分的長度相同的長度。在一些實施例中，第一井124的長度L是與第一導電區138’的共享部分的長度不同的長度。在一些實施例中，第一井124的長度L大於第一導電區138’的共享部分的長度。在一些實施例中，第一井124的長度L小於第一導電區138’的共享部分的長度。
參照圖15B，第一井124可包括由傾斜側表面166界定的錐形區164。錐形區164可在第一側表面162處或附近。錐形區164可位於第一側表面162與第二側表面163之間。錐形區164可位於第一導電區138’的共享部分之間。錐形區164可延伸超出 第一導電區138’的共享部分。在本揭露的範圍內亦存在第一井124的其他形狀及尺寸。
圖16A至圖16C、圖17及圖18是根據一些實施例的半導體裝置100的俯視圖。
圖16A至圖16C各自示出多個並聯連接的LIGBT 160及第二井134。圖16A示出在所有相鄰的LIGBT 160之間包括第一井124的半導體裝置100的實施例。圖16A示出自第一井124中的第一井至第二井134的最大距離是Dd1。圖16B示出在一些相鄰的LIGBT 160之間包括第一井124的半導體裝置100的實施例。圖16B示出自第一井124中的第一井至第二井134的最大距離是Dd2。根據一些實施例，Dd1<Dd2。圖16C示出在LIGBT 160中的僅二個相鄰的LIGBT之間包括第一井124的半導體裝置100的實施例。圖16B示出自第一井124中的第一井至第二井134的最大距離是Dd3。根據一些實施例，Dd3>Dd2。距離Ddx(其中x是1、2或3)各自對應於半導體裝置100的空乏距離。空乏距離愈短開關循環之間基底102中愈快空乏。在開關循環之間基底102中愈快空乏半導體裝置100的安全操作區域(SOA)愈大，例如，藉由提供較短的空乏距離來增加LIGBT 160的擊穿電壓。在本揭露的範圍內亦存在所述多個並聯連接的LIGBT 160、第一井124及第二井134的其他配置。
參照圖17，半導體裝置100包括與第二LIGBT 170相鄰的第一LIGBT 168。第二LIGBT 170在閘電極148的一部分下 方包括隔離結構126。在一些實施例中，圖17所示半導體裝置100對應於圖10所示半導體裝置100的至少部分，包括隔離結構126。在本揭露的範圍內亦存在第一LIGBT 168及第二LIGBT 170的其他配置。
參照圖18，半導體裝置100包括並聯連接於二個並聯連接的第二LIGBT 170之間的第一多個並聯連接的第一LIGBT 168。在本揭露的範圍內亦存在所述第一多個並聯連接的第一LIGBT 168及第二LIGBT 170的其他配置。
如所揭露的，第一井與基底的介面處的pn接面對於在基底中產生的電場充當障壁。基底中的點「P」處的電場強度與自第一導電區至第二導電區的電流強度成比例。由於基底中在有第一井的情況下點「P」處的電場強度小於基底中在沒有第一井的情況下點「P」處的電場強度，因此包括第一井增大了半導體裝置的擊穿電壓，藉此與不包括第一井的裝置相較改良了安全操作區域。
根據一些實施例，一種形成半導體裝置的方法包括：在基底中形成第一深度及第一寬度的第一井；以及在所述基底中形成第二深度及第二寬度的第二井。根據一些實施例，所述第二井圍繞所述第一井，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度。
根據一些實施例，所述第一深度較所述第二深度大至少0.1微米。
根據一些實施例，所述形成半導體裝置的方法包括：藉 由使所述基底經受摻質驅入條件，將所述第一井的摻質自所述基底中的所述第一深度驅入至所述基底中的第三深度。
根據一些實施例，所述摻質驅入條件包括攝氏900度至攝氏1000度範圍內的溫度。
根據一些實施例，所述形成半導體裝置的方法包括在所述基底中形成埋入式氧化物層，形成所述第一井包括在所述基底中將所述第一井形成為第三深度，且所述第三深度是所述埋入式氧化物層的上表面的深度。
根據一些實施例，所述形成半導體裝置的方法包括：在所述第二井中形成第一導電區；以及在所述基底中形成第二導電區。
根據一些實施例，形成所述第一導電區包括用第一摻質類型摻雜所述基底，且所述第一摻質類型是與所述第二井的摻質類型不同的摻質類型。
根據一些實施例，所述形成半導體裝置的方法包括：在所述第二井內且在所述第一井的第一側形成第一導電區；以及在所述第二井內且在所述第一側相對的所述第一井的與第二側形成第二導電區。
根據一些實施例，形成所述第二井包括在所述基底中所述第一井的相對二側處形成所述第二井。
根據一些實施例，所述第一井由第一摻質類型形成，所述第二井由第二摻質類型形成，且所述第二摻質類型是與所述第 一摻質類型相同的摻質類型。
根據一些實施例，所述第一摻質類型的濃度大於所述第二摻質類型的濃度。
根據一些實施例，一種半導體裝置包括：基底；所述基底中具有第一摻質類型的第一井；以及所述基底中具有第二摻質類型的第二井。根據一些實施例，所述第一井的深度是第一深度，且所述第一井的寬度是第一寬度，所述第二井的深度是第二深度，且所述第二井的寬度是第二寬度，所述第一摻質類型是與所述第二摻質類型相同的摻質類型，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度。
根據一些實施例，所述半導體裝置包括：第一導電區，位於所述第二井內且在所述第一井的第一側處；以及第二導電區，位於所述第二井內且在所述第一井的第二側處。根據一些實施例，所述第一井的所述第一側與所述第一井的所述第二側相對。
根據一些實施例，所述第一導電區的第三摻質類型不同於所述第一摻質類型及所述第二摻質類型。
根據一些實施例，所述第一導電區及所述第二導電區均為源極區或汲極區。
根據一些實施例，所述基底包括埋入式氧化物層，且所述第一深度是到達所述埋入式氧化物層的上表面的深度。
根據一些實施例，一種半導體裝置包括：基底；所述基底中具有第一摻質類型的第一井；所述基底中具有所述第一摻質 類型的第二井；所述第二井中具有第二摻質類型的源極區；以及所述基底中具有所述第二摻質類型的汲極區。根據一些實施例，所述第二摻質類型不同於所述第一摻質類型，所述基底中所述第一井的深度大於所述基底中所述第二井的深度，且所述源極區位於所述第一井與所述汲極區之間。
根據一些實施例，所述第二井的寬度大於所述第一井的寬度。
根據一些實施例，所述半導體裝置包括：氧化物層，上覆於所述基底上；以及閘電極，上覆於所述氧化物層上。
根據一些實施例，所述源極區環繞所述汲極區。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效裝置並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、代替及變更。
儘管已採用結構特徵或方法動作專用的語言闡述了本標的，然而據理解，隨附申請專利範圍的標的未必僅限於上述具體特徵或動作。確切來說，上述具體特徵及動作是作為實施請求項中的至少一些請求項的示例性形式而揭露的。
本文中提供實施例的各種操作。闡述一些或所有所述操 作時的次序不應被解釋為暗示該些操作必須依照次序進行。將瞭解具有本說明的有益效果的替代次序。此外，將理解，並非所有操作均必須存在於本文中提供的每一實施例中。另外，將理解，在一些實施例中，並非所有操作均是必要的。
將瞭解，在一些實施例中，例如出於簡潔及便於理解的目的，本文中繪示的層、特徵、構件等是以相對於彼此的特定尺寸(例如，結構尺寸或定向)進行例示，且所述層、特徵、構件等的實際尺寸實質上不同於本文中所例示的尺寸。另外，舉例而言，存在例如以下中的至少一者等各種技術來形成本文中所提及的層、區、特徵、構件等：蝕刻技術、平坦化技術、植入技術、摻雜技術、旋塗技術、濺鍍技術、生長技術或沈積技術(例如，化學氣相沈積(CVD))。
此外，本文中使用「示例性」來指充當實例、例子、示例等，而未必指為有利的。本申請案中使用的「或」旨在指包含的「或」而不是指排他的「或」。另外，除非另有指明或自上下文中清楚地表明指單數形式，否則本申請案及隨附申請專利範圍中使用的「一(a及an)」一般而言被視為指「一或多個」。另外，A及B中的至少一者及/或類似表述一般而言指A或B、或A與B二者。此外，就使用「包含(includes)」、「具有(having、has)」、「帶有(with)」或其變型的程度而言，此種用語旨在以相似於用語「包括(comprising)」的方式表示包含。另外，除非另有指明，否則「第一(first)」、「第二(second)」等並不旨在暗示時間方面、 空間方面、次序等。確切來說，此種用語僅用作特徵、構件、物項等的標別符、名稱等。舉例而言，第一構件及第二構件一般而言對應於構件A及構件B、或二個不同構件、或二個相同構件、或同一構件。
另外，儘管已針對一或多種實施方案示出並闡述了本揭露，然而此項技術中具有通常知識者在閱讀及理解本說明書及附圖後將想到等效變更及修改形式。本揭露包括所有此種修改及變更形式，且僅受限於以下申請專利範圍的範圍。特別對於由上述組件(例如，構件、資源等)執行的各種功能而言，用於闡述此種組件的用語旨在對應於執行所述組件的指定功能的(例如，功能上等效的)任意組件(除非另有表明)，即使所述組件在結構上不與所揭露的結構等效。另外，儘管可能僅相對於若干實施方案中的一種實施方案揭露了本揭露的特定特徵，然而在對於任意給定或特定應用而言可能為期望的及有利的時，此種特徵可與其他實施方案的一或多種其他特徵進行組合。
100:半導體裝置
102:基底
104:埋入式氧化物層
124:第一井
134:第二井
138’:第一導電區
138”:第二導電區
140:氧化物層
142:pn接面
146:反轉層
148:閘電極
150:間隔件
152:淡摻雜導電區
154:第一導體
156:第二導體
158:第三導體
d7:距離
P:點
V1:第一電壓源
V2:第二電壓源
V3:第三電壓源

Claims (10)

  1. 一種形成半導體裝置的方法，包括：在基底中形成第一深度及第一寬度且具有第一摻質類型的第一井；以及在所述基底中形成第二深度及第二寬度具有第二摻質類型的第二井，其中：所述第二井圍繞所述第一井，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度，所述第一摻質類型是與所述第二摻質類型相同的摻質類型，於所述第二井內且在所述第一井的第一側處形成第一導電區；以及於所述第二井內且在所述第一井的第二側處形成第二導電區，其中所述第一井的所述第一側與所述第一井的所述第二側相對，其中所述第一導電區與所述第二導電區具有第三摻質類型，且所述第三摻質類型不同於所述第一摻質類型及所述第二摻質類型，其中所述第一導電區及所述第二導電區均為源極區或均為汲極區。
  2. 如請求項1所述形成半導體裝置的方法，其中所述第一深度較所述第二深度大至少0.1微米。
  3. 如請求項1所述形成半導體裝置的方法，包括： 在所述基底中形成埋入式氧化物層，其中：形成所述第一井包括在所述基底中將所述第一井形成為第三深度，且所述第三深度是所述埋入式氧化物層的上表面的深度。
  4. 如請求項1所述形成半導體裝置的方法，包括：在所述基底中形成第三導電區，其中：形成所述第三導電區包括用所述第三摻質類型摻雜所述基底。
  5. 如請求項1所述形成半導體裝置的方法，更包括：在所述基底上形成第一閘電極，位於所述第一導電區與所述第三導電區之間，且覆蓋部分所述所述第二井；在所述基底中形成第四導電區，其中形成所述第四導電區包括用所述第三摻質類型摻雜所述基底；以及在所述基底上形成第二閘電極，位於所述第二導電區與所述第四導電區之間，且覆蓋另一部分所述所述第二井。
  6. 如請求項1所述形成半導體裝置的方法，：其中所述第一摻質類型的所述第一井的濃度大於所述第二摻質類型的所述第二井的濃度。
  7. 一種半導體裝置，包括：基底；具有第一摻質類型的第一井，位於所述基底中，其中所述第一井的深度是第一深度，且所述第一井的寬度是第一寬度；以及 具有第二摻質類型的第二井，位於所述基底中，其中：所述第二井的深度是第二深度，且所述第二井的寬度是第二寬度，所述第一摻質類型是與所述第二摻質類型相同的摻質類型，所述第一深度大於所述第二深度，且所述第二寬度大於所述第一寬度，第一導電區，位於所述第二井內且在所述第一井的第一側處；以及第二導電區，位於所述第二井內且在所述第一井的第二側處，其中所述第一井的所述第一側與所述第一井的所述第二側相對，其中所述第一導電區的第三摻質類型不同於所述第一摻質類型及所述第二摻質類型，其中所述第一導電區及所述第二導電區均為源極區或均為汲極區。
  8. 如請求項7所述的半導體裝置，包括：所述基底包括埋入式氧化物層，且所述第一深度是到達所述埋入式氧化物層的上表面的深度。
  9. 一種半導體裝置，包括：基底；具有第一摻質類型的第一井，位於所述基底中；具有所述第一摻質類型的第二井，位於所述基底中；具有第二摻質類型的源極區，位於所述第二井中，其中所述 第二摻質類型不同於所述第一摻質類型；以及具有所述第二摻質類型的汲極區，位於所述基底中，其中：所述基底中所述第一井的深度大於所述基底中所述第二井的深度，且所述源極區位於所述第一井與所述汲極區之間；閘電極位於所述源極區與所述汲極區之間，且覆蓋部分的所述所述第二井，其中所述第二井的寬度大於所述第一井的寬度。
  10. 如請求項9所述的半導體裝置，更包括：氧化物層，上覆於所述基底上，其中所述閘電極，上覆於所述氧化物層上，且所述源極區環繞所述汲極區。
TW110114332A 2020-04-29 2021-04-21 半導體裝置及其形成方法 TWI769790B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063017075P 2020-04-29 2020-04-29
US63/017,075 2020-04-29
US17/215,268 2021-03-29
US17/215,268 US12100754B2 (en) 2020-04-29 2021-03-29 Semiconductor arrangement and method of making

Publications (2)

Publication Number Publication Date
TW202209440A TW202209440A (zh) 2022-03-01
TWI769790B true TWI769790B (zh) 2022-07-01

Family

ID=78161456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114332A TWI769790B (zh) 2020-04-29 2021-04-21 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20240371987A1 (zh)
CN (1) CN113571576B (zh)
TW (1) TWI769790B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023138170A (ja) * 2022-03-18 2023-09-29 キオクシア株式会社 半導体装置および半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201801318A (zh) * 2016-02-25 2018-01-01 瑞薩電子股份有限公司 半導體裝置及半導體裝置之製造方法
TWI680534B (zh) * 2018-02-19 2019-12-21 新加坡商格羅方德半導體私人有限公司 低導通電阻之高電壓金屬氧化物半導體電晶體
US20200013885A1 (en) * 2018-07-04 2020-01-09 Nxp Usa, Inc. Unidirectional esd protection with buried breakdown thyristor device
TWI684284B (zh) * 2015-09-09 2020-02-01 南韓商愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
JP5434961B2 (ja) * 2010-08-04 2014-03-05 株式会社デンソー 横型ダイオードを有する半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI684284B (zh) * 2015-09-09 2020-02-01 南韓商愛思開海力士有限公司 Ｍｏｓ變容器以及包括ｍｏｓ變容器的半導體積體裝置
TW201801318A (zh) * 2016-02-25 2018-01-01 瑞薩電子股份有限公司 半導體裝置及半導體裝置之製造方法
TWI680534B (zh) * 2018-02-19 2019-12-21 新加坡商格羅方德半導體私人有限公司 低導通電阻之高電壓金屬氧化物半導體電晶體
US20200013885A1 (en) * 2018-07-04 2020-01-09 Nxp Usa, Inc. Unidirectional esd protection with buried breakdown thyristor device

Also Published As

Publication number Publication date
CN113571576B (zh) 2025-06-03
TW202209440A (zh) 2022-03-01
CN113571576A (zh) 2021-10-29
US20240371987A1 (en) 2024-11-07

Similar Documents

Publication Publication Date Title
CN104752503B (zh) 用于形成具有不同鳍高度的finfet的方法
CN109216470B (zh) 半导体结构及其形成方法
US12034074B2 (en) Trench gate trench field plate vertical MOSFET
CN112825327B (zh) 半导体结构及其形成方法
EP3258498B1 (en) Ldmos design for a finfet device
CN104752492B (zh) 用于制造半导体器件的方法和半导体器件
CN116190451B (zh) 栅源结构及制造方法、非对称沟槽型mosfet及制造方法
CN111129152B (zh) 沟槽mosfet结构及其制造方法
US9748377B2 (en) Semiconductor device and method of manufacturing the same
US20240313078A1 (en) Semiconductor structure and fabrication method thereof
CN102569363B (zh) 一种耐高压隧穿晶体管及其制备方法
TWI732182B (zh) 半導體裝置及其形成方法
CN109585558B (zh) 具有多个栅极结构的ldmos finfet结构
US20240371987A1 (en) Semiconductor arrangement and method of making
CN105470140A (zh) 制造半导体器件的方法和半导体器件
US12100754B2 (en) Semiconductor arrangement and method of making
CN105489498A (zh) 超结半导体器件及其制造方法
JP7636318B2 (ja) 半導体装置及び半導体装置の製造方法
US9929283B1 (en) Junction field effect transistor (JFET) with first and second top layer of opposite conductivity type for high driving current and low pinch-off voltage
CN113964176B (zh) 半导体结构及其形成方法
US9905480B1 (en) Semiconductor devices and methods for forming the same
CN116230515A (zh) 一种半导体器件及其制造方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN1531103A (zh) 双栅极场效应晶体管及其制造方法
CN113437149B (zh) 半导体结构及其形成方法