[go: up one dir, main page]

TWI777225B - 積體晶片及其形成方法 - Google Patents

積體晶片及其形成方法 Download PDF

Info

Publication number
TWI777225B
TWI777225B TW109128767A TW109128767A TWI777225B TW I777225 B TWI777225 B TW I777225B TW 109128767 A TW109128767 A TW 109128767A TW 109128767 A TW109128767 A TW 109128767A TW I777225 B TWI777225 B TW I777225B
Authority
TW
Taiwan
Prior art keywords
gate
region
dielectric
substrate
isolation structures
Prior art date
Application number
TW109128767A
Other languages
English (en)
Other versions
TW202109894A (zh
Inventor
陳志彬
劉銘棋
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/921,075 external-priority patent/US11329128B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202109894A publication Critical patent/TW202109894A/zh
Application granted granted Critical
Publication of TWI777225B publication Critical patent/TWI777225B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0289—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本公開關於一種積體晶片。所述積體晶片包括：源極區，設置在基底內；以及汲極區，設置在基底內。汲極區沿第一方向與源極區隔開。漂移區在源極區與汲極區之間設置在基底內，且多個隔離結構設置在漂移區內。閘極電極設置在基底內。閘極電極具有基礎區及多個閘極延伸部，所述基礎區設置在源極區與漂移區之間，所述多個閘極延伸部從基礎區的側壁向外延伸到所述多個隔離結構之上。

Description

積體晶片及其形成方法
本發明實施例是關於積體晶片及其形成方法。
現今的積體晶片(integrated chip，IC)包括數百萬或數十億個形成在半導體基底(例如，矽)上的半導體裝置。視積體晶片(IC)的應用而定，積體晶片可使用許多不同類型的電晶體裝置。近年來，手機裝置(cellular device)及射頻(radio frequency，RF)裝置市場的日益增大已使得對高電壓電晶體(high voltage transistor)裝置的使用顯著增加。舉例來說，由於高電壓電晶體裝置能夠應對高擊穿電壓(例如，大於約50V)及高頻，因此它們常常用在RF發射/接收鏈的功率放大器中。
在一些實施例中，本公開關於一種積體晶片。所述積體晶片包括：源極區，設置在基底內；汲極區，設置在所述基底內且沿第一方向與所述源極區隔開；漂移區，在所述源極區與所述汲極區之間設置在所述基底內；多個隔離結構，設置在所述漂移區內；以及閘極電極，設置在所述基底內，所述閘極電極具有基礎區及多個閘極延伸部，所述基礎區設置在所述源極區與所述漂 移區之間，所述多個閘極延伸部從所述基礎區的側壁向外延伸到所述多個隔離結構之上。
在其他實施例中，本公開關於一種積體晶片。所述積體晶片包括：源極區，設置在基底內；汲極區，設置在所述基底內；閘極介電質，對所述基底的內表面加襯；閘極電極，設置在所述源極區與所述汲極區之間且具有基礎區及多個閘極延伸部，所述基礎區位於所述閘極介電質之上，所述多個閘極延伸部從所述閘極電極的所述基礎區的側壁向外朝所述汲極區突出；以及多個隔離結構，在所述閘極介電質與所述汲極區之間連續地延伸，所述多個隔離結構分別環繞所述多個閘極延伸部中的一者。
在再一些其他實施例中，本公開關於一種形成積體晶片的方法。所述方法包括：在基底內形成多個隔離結構；對所述基底選擇性地進行蝕刻，以在所述基底內形成閘極基礎凹槽；對所述多個隔離結構選擇性地進行蝕刻，以形成從所述閘極基礎凹槽向外延伸的多個閘極延伸溝渠；在所述閘極基礎凹槽及所述多個閘極延伸溝渠內形成導電材料，以形成閘極電極；以及在所述閘極電極的相對側上形成源極區及汲極區。
100、300、400、700、800:積體晶片
102:基底
102i、112i:內表面
102u:上表面
104、104a、104b、714:源極區
105:閘極介電質
106、106a、106b、712:閘極結構
107、722:閘極電極
107b:基礎區
107e:閘極延伸部
107e1:第一閘極延伸部
107e2:第二閘極延伸部
108、716:汲極區
109:井區
110:漂移區
112:隔離結構
112a:第一隔離結構
112b:第二隔離結構
112c:第三隔離結構
114:第一方向
116:第二方向
200、216、222、500、600、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400:剖視圖
202、502、602、910、1012、1102、1212、1306、1402、1510、1604、1704:俯視圖
204:第一厚度
206:第二厚度
208:層間介電(ILD)結構
208a:第一ILD層
208b:第二ILD層
210:導電接觸件
212:內連線
214:空乏區
218:溝渠
220:附加溝渠
224:負電荷
226:正電荷
302、310:非零距離
304:突起
306:介電結構
308:矽化物
312:接觸蝕刻終止層(CESL)
402:間距
404:距離
702:高電壓電晶體裝置區
704:週邊邏輯區
706:第一介電材料
708:第二介電材料
710:第三介電材料
717:閘極介電結構
718:第一閘極介電材料
720:第二閘極介電材料
724、726:上覆的介電層
728、1904:側壁間隔件
802a、802b:本體區
804、1702、2102:線
902、1208:第一深度
904:厚度
906:附加隔離結構
908:第二深度
1002:隔離溝渠
1004:第一蝕刻劑
1006:第一遮蔽層
1008:第一硬罩幕層
1010:第二硬罩幕層
1202:閘極基礎凹槽
1204:第二蝕刻劑
1202h1、1202h2:水平延伸表面
1202s1、1202s2:側壁
1206:第二遮蔽層
1210:第二深度
1302:第二摻雜劑物種
1304:第三遮蔽層
1502:閘極延伸溝渠
1504:第三深度
1506:第三蝕刻劑
1508:第四遮蔽層
1512:三維視圖
1602:閘極材料
1802:閘極堆疊
1804:閘極電極材料
1806:第三介電材料
1808:第四介電材料
1902:圖案化閘極堆疊
1906:源極區域
1908:汲極區域
2002:摻雜劑物種
2104:介電堆疊
2202:第五遮蔽層
2204:開口
2206:蝕刻劑
2500:方法
2502、2504、2506、2508、2510、2512、2514、2516、2518、2520、2522、2524、2526:動作
A-A′:剖面線
B-B′:剖面線
d:距離
結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1示出具有高電壓電晶體裝置的積體晶片的一些實施例的 三維視圖，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
圖2A到圖2D示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式(recessed)閘極電極。
圖3示出具有高電壓電晶體裝置的積體晶片的一些附加實施例的剖視圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
圖4示出具有高電壓電晶體裝置的積體晶片的一些附加實施例的俯視圖，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
圖5A到圖5B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
圖6A到圖6B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的局部地凹陷式閘極電極。
圖7示出具有高電壓電晶體裝置區及週邊邏輯區的積體晶片的一些實施例的剖視圖。
圖8示出具有高電壓電晶體裝置的積體晶片的一些附加實施例的俯視圖，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
圖9A到圖9B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷 式閘極電極。
圖10A到圖24示出形成具有高電壓電晶體裝置的積體晶片的方法的一些實施例的剖視圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
圖25示出形成具有高電壓電晶體裝置的積體晶片的方法的一些實施例的流程圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
以下公開內容提供用於實施所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而非旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵從而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝 置在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處於其他取向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。
積體晶片常常包括被設計成在多種不同電壓下進行操作的電晶體。高電壓電晶體被設計成在高擊穿電壓(例如，大於近似20V、大於近似50V、或其他合適值的擊穿電壓)下進行操作。一種常用類型的高電壓電晶體是在側向上擴散的金屬氧化物半導體場效應電晶體(laterally diffused MOSFET，LDMOS)裝置。LDMOS裝置具有在源極區與汲極區之間設置在基底之上的閘極結構。閘極結構通過漂移區而與汲極區隔開。漂移區包括基底的輕摻雜區(例如，基底的摻雜濃度小於源極區的摻雜濃度和/或汲極區的摻雜濃度的區)。
在操作期間，可向閘極結構施加偏置電壓以形成電場，所述電場使得溝道區在閘極結構下方延伸且穿過漂移區。LDMOS裝置的擊穿電壓通常與漂移區的大小及摻雜濃度成比例(例如，較大的漂移區將帶來較大的擊穿電壓)。然而，如果裝置內的電場不均勻，則電晶體裝置的擊穿電壓可能受到負面影響。舉例來說，由於在漂移區與基底之間的p-n接面處可能出現的電場中的尖峰(spike)，因此LDMOS的擊穿電壓可能受到負面影響。
在一些實施例中，本公開關於一種包括電晶體裝置的積體晶片，所述電晶體裝置具有閘極電極，所述閘極電極具有被配置成向電晶體裝置提供高擊穿電壓的多個閘極延伸部。閘極電極在源極區與汲極區之間設置在基底內。漂移區位於閘極電極與汲極區之間。所述多個閘極延伸部從閘極電極的側壁在側向上向外 突出且越過漂移區。所述多個閘極延伸部被配置成在漂移區內產生電場，這可沿裝置的p-n接面在側向上使電荷擴展(spread)。通過在側向上使電荷擴展，可使沿基底的表面的電場擴展，從而減少電場中的尖峰且增大電晶體裝置的擊穿電壓。
圖1示出具有高電壓電晶體裝置的積體晶片100的一些實施例的三維視圖，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
積體晶片100包括設置在基底102內的閘極結構106。在一些實施例中，閘極結構106凹陷在基底102內。在一些此種實施例中，閘極結構106從基底102的上表面102u下方延伸到基底102的上表面102u。在閘極結構106的第一側上設置有源極區104且在閘極結構106的與第一側相對的第二側上設置有汲極區108。源極區104與汲極區108沿第一方向114通過閘極結構106隔開。
沿第一方向114在閘極結構106與汲極區108之間排列有漂移區110。在一些實施例中，在閘極結構106下方在基底102內可設置有井區109且井區109在側向上接觸漂移區110。在漂移區110內設置有一個或多個隔離結構112。所述一個或多個隔離結構112沿基底102的上表面在閘極結構106與汲極區108之間在第一方向114上延伸。所述一個或多個隔離結構112沿與第一方向114垂直的第二方向116通過漂移區110而彼此隔開。在一些實施例中，所述一個或多個隔離結構112的側壁沿第一方向114彼此平行地延伸。在一些實施例中，所述一個或多個隔離結構112包含設置在基底102中的溝渠內的一種或多種介電材料。在一些 實施例中，所述一個或多個隔離結構112可包括淺溝渠隔離(shallow trench isolation，STI)結構。
閘極結構106包括閘極介電質105及位於閘極介電質105之上的閘極電極107。閘極電極107包括基礎區(base region)107b及一個或多個閘極延伸部(gate extensions)107e。基礎區107b通過閘極介電質105而與漂移區110隔開。在一些實施例中，閘極介電質105從基礎區107b的第一側連續地延伸到基礎區107b的相對的第二側。所述一個或多個閘極延伸部107e從閘極電極107的基礎區107b的側壁在側向上向外突出到所述一個或多個隔離結構112內。所述一個或多個隔離結構112在側向上及在垂直方向上將所述一個或多個閘極延伸部107e與漂移區110隔開。在一些實施例中，所述一個或多個閘極延伸部107e延伸穿過閘極介電質105的側壁。
在操作期間，可向閘極電極107施加偏置電壓。偏置電壓使得閘極電極107內的電荷(例如，正電荷或負電荷)在下伏的基底102中形成電場。通常，由於漂移區110與井區109的結處的表面場擁擠，因此電晶體裝置的最大擊穿電壓可能受到結邊緣擊穿效應(junction edge breakdown effect)的限制。然而，由所述一個或多個閘極延伸部107e產生的電場沿基底102的表面(例如，沿第二方向116)在側向上使電場擴展。通過使電場擴展，所述一個或多個閘極延伸部107e會降低沿基底102表面的電場強度，從而使得電晶體裝置實現更高的擊穿電壓。
圖2A到圖2C示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部 的凹陷式閘極電極。
如圖2A的剖視圖200中所示，積體晶片包括設置在基底102內的源極區104及汲極區108。在源極區104與汲極區108之間排列有漂移區110。在一些實施例中，井區109可環繞源極區104、汲極區108及漂移區110。在一些實施例中，基底102及井區109可具有第一摻雜類型(例如，p型)，而源極區104、汲極區108及漂移區110可具有第二摻雜類型(例如，n型)。在一些實施例中，漂移區110可具有第二摻雜類型(例如，n型)，但摻雜濃度低於源極區104和/或汲極區108。
在源極區104與汲極區108之間在基底102內設置有閘極電極107。閘極電極107通過漂移區110而與汲極區108隔開。閘極電極107包括基礎區107b及一個或多個閘極延伸部107e。所述一個或多個閘極延伸部107e沿第一方向114從基礎區107b向外延伸到漂移區110的正上方。基礎區107b被閘極介電質105環繞。所述一個或多個閘極延伸部107e被排列在漂移區110內的一個或多個隔離結構112環繞。在一些實施例中，所述一個或多個閘極延伸部107e可在所述一個或多個隔離結構112及閘極介電質105的上表面的正上方延伸。在一些實施例中，所述一個或多個閘極延伸部107e可具有與閘極介電質105的上表面及所述一個或多個隔離結構112的上表面二者接觸的底表面。
在一些實施例中，閘極電極107可包含導電材料，例如金屬(例如，鎢、鋁等)、摻雜的多晶矽等。在一些實施例中，閘極介電質105及所述一個或多個隔離結構112可包含氧化物(例如，氧化矽)、氮化物(例如，氮化矽)等。
在一些實施例中，基礎區107b可具有第一厚度204且所述一個或多個閘極延伸部107e可具有第二厚度206。在一些實施例中，第二厚度206可小於第一厚度204。舉例來說，在一些實施例中，第二厚度206可處於第一厚度204的50%與近似90%之間。在一些實施例中，第一厚度204可介於近似900埃(Å)與近似600Å之間、近似650Å與近似750Å之間、或者其他類似的值的範圍內。在其他實施例(未示出)中，第二厚度206可近似等於第一厚度204。
在基底102之上在層間介電(inter-level dielectric，ILD)結構208內設置有多個導電內連件(導電接觸件210到內連線212)。在一些實施例中，所述多個導電內連件(導電接觸件210到內連線212)可包括耦合到內連線212的一個或多個導電接觸件210。在一些實施例中，所述一個或多個導電接觸件210電耦合到源極區104、汲極區108及閘極電極107。在一些實施例中，所述多個導電內連件(導電接觸件210到內連線212)可包含銅、鎢、鋁等中的一者或多者。在一些實施例中，ILD結構208可包含二氧化矽、摻雜的二氧化矽(例如，碳摻雜的二氧化矽)、氮氧化矽、硼矽酸鹽玻璃(borosilicate glass，BSG)、磷矽酸鹽玻璃(phosphoric silicate glass，PSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、氟化矽酸鹽玻璃(fluorinated silicate glass，FSG)等中的一者或多者。
圖2B示出圖2A的積體晶片的俯視圖202。圖2A的剖視圖200是沿圖2B的剖面線A-A'截取的。
如圖2B的俯視圖202中所示，所述一個或多個閘極延 伸部107e沿第一方向114從基礎區107b的側壁向外突出，而基礎區107b在第二方向116上延伸超出所述一個或多個閘極延伸部107e。所述一個或多個閘極延伸部107e中的相鄰的閘極延伸部107e沿第二方向116通過漂移區110及所述一個或多個隔離結構112中的至少兩者的部分二者而隔開。
在一些實施例中，所述一個或多個隔離結構112沿第一方向114從接觸閘極介電質105的第一端連續地延伸到接觸汲極區108的第二端。在一些實施例中，所述一個或多個閘極延伸部107e通過所述一個或多個隔離結構112而與汲極區108隔開。在此種實施例中，所述一個或多個閘極延伸部107e與所述一個或多個隔離結構112的一端隔開非零距離d。在各種實施例中，非零距離d可介於近似400μm與近似1,000μm之間、近似400μm與近似750μm之間、近似250μm與近似500μm之間、或者其他合適的值的範圍內。
圖2C示出沿圖2B的剖面線B-B'截取的積體晶片的剖視圖216。
如剖視圖216中所示，所述一個或多個隔離結構112設置在由基底102的內表面102i形成的溝渠218內。閘極延伸部107e設置在由所述一個或多個隔離結構112的內表面112i形成的附加溝渠220內。這使得所述一個或多個閘極延伸部107e沿第二方向116通過漂移區110及所述一個或多個隔離結構112而彼此隔開。
如圖2A的剖視圖200及圖2C的剖視圖216中所示，沿漂移區110與井區109和/或基底102之間的p-n接面存在空乏區214。空乏區214使得沿p-n接面形成電場。由於施加到源極區 104、汲極區108和/或閘極電極107的偏置電壓，因此在電晶體裝置的操作期間電場增加。然而，所述一個或多個閘極延伸部107e能夠產生沿p-n接面使電荷擴展的電場。
舉例來說，圖2D示出在高電壓電晶體裝置的操作期間，沿圖2B的剖面線B-B'截取的積體晶片的剖視圖222。
如圖2D的剖視圖222中所示，在操作期間，可向所述一個或多個閘極延伸部107e施加偏置電壓。偏置電壓使得所述一個或多個閘極延伸部107e形成延伸到井區109及漂移區110中的電場。由於井區109的摻雜類型及漂移區110的摻雜類型，因此電場使得在井區109內及漂移區110內累積具有相反極性的電荷224及226。舉例來說，在一些實施例中，可在井區109內累積負電荷224且可在漂移區110內累積正電荷226。所述一個或多個閘極延伸部107e可沿第二方向116且超出所述一個或多個閘極延伸部107e中的最外一者來使電荷224及226擴展。使電荷224及226擴展可增大空乏區214沿第二方向116的寬度且減輕沿基底102表面的電場中的尖峰(例如，使得p-n接面上方的表面電場小於與裝置的擊穿電壓對應的臨界電場)。通過減小沿基底102表面的電場中的尖峰，高電壓電晶體裝置的擊穿電壓會增大。
圖3示出具有高電壓電晶體裝置的積體晶片300的一些附加實施例的剖視圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
積體晶片300包括在基底102的上表面下方凹陷式閘極電極107。閘極電極107通過閘極介電質105且通過一個或多個隔離結構112而與基底102隔開。閘極電極107包括基礎區107b及 一個或多個閘極延伸部107e，基礎區107b設置在閘極介電質105之上，所述一個或多個閘極延伸部107e從基礎區107b向外突出到所述一個或多個隔離結構112之上。閘極介電質105沿基礎區107b的側壁及下表面延伸。所述一個或多個隔離結構112沿所述一個或多個閘極延伸部107e的側壁及下表面延伸。
在一些實施例中，所述一個或多個隔離結構112沿所述一個或多個閘極延伸部107e的底部可具有與沿所述一個或多個閘極延伸部107e的側壁不同的厚度(例如，更大的厚度)。在一些實施例中，所述一個或多個隔離結構112可從所述一個或多個閘極延伸部107e的底部在垂直方向上延伸到閘極介電質105的最底表面下方。在一些附加實施例中，所述一個或多個隔離結構112可從沿閘極介電質105的頂部延伸的水平面在垂直方向上延伸到閘極介電質105的最底表面下方。
在一些實施例中，閘極介電質105可在所述一個或多個隔離結構112的部分而不是全部正上方在側向上延伸。在一些此種實施例中，閘極介電質105可對所述一個或多個隔離結構112的上表面及內側壁加襯(line)。在一些附加實施例中，閘極介電質105可延伸到所述一個或多個隔離結構112的上表面下方非零距離302。在此種實施例中，閘極介電質105也可對所述一個或多個隔離結構112的最外側壁加襯。
在一些實施例中，閘極介電質105可包括在基礎區107b與所述一個或多個閘極延伸部107e之間從閘極介電質105的上表面向外延伸的突起304。在一些實施例中，突起304延伸到所述一個或多個閘極延伸部107e的底表面上方。在一些實施例中，突起 304可具有使得突起304的寬度隨上表面之上的高度增加而減小的錐形側壁。突起304可為用於形成所述一個或多個閘極延伸部107e的蝕刻製程的結果。舉例來說，在製作期間，可沿所述一個或多個隔離結構112的傾斜側壁形成閘極介電質105。隨後可對所述一個或多個隔離結構112進行蝕刻以形成從所述一個或多個隔離結構112內延伸到傾斜側壁的閘極延伸溝渠。閘極介電質105的過蝕刻將使得閘極介電質105在傾斜側壁的頂部下方凹陷，從而產生突起304。在其他實施例(未示出)中，蝕刻製程可對閘極介電質105進行蝕刻超出傾斜側壁，使得傾斜側壁上的閘極介電質105被完全移除，且所得的閘極介電質105具有與隔離結構112的側壁隔開非零距離的外側壁，所述隔離結構112的側壁位於所述一個或多個隔離結構112的上表面之上。
在一些實施例中，在閘極電極107的相對的外邊緣之上設置有一個或多個介電結構306。在一些實施例中，所述一個或多個介電結構306從位於基礎區107b的正上方的第一外邊緣連續地延伸到位於源極區104的正上方的第二外邊緣。在一些實施例中，所述一個或多個介電結構306從位於閘極電極107的所述一個或多個閘極延伸部107e的正上方的第三外邊緣連續地延伸到位於汲極區108的正上方的第四外邊緣。在一些實施例中，所述一個或多個介電結構306可在閘極電極107的相對的邊緣之上延伸非零距離310。在一些實施例中，非零距離310可介於近似200Å與近似600Å之間、近似350Å與近似500Å之間、或者其他合適的值的範圍內。在一些實施例中，所述一個或多個介電結構306可包含一種或多種介電材料，例如氧化物、氮化物等。
沿源極區104的上表面、汲極區108的上表面及閘極電極107的上表面排列有矽化物(silicide)308。矽化物308被配置成提供與導電內連件(導電接觸件210到內連線212)的低電阻連接。在各種實施例中，矽化物308可包含矽化鎳、矽化鈦等。在一些實施例中，矽化物308的外邊緣與源極區104的外邊緣、汲極區108的外邊緣及閘極電極107的外邊緣在側向上隔開，使得源極區104、汲極區108及閘極電極107的位於所述一個或多個介電結構306的正下方的部分可不含矽化物308。
接觸蝕刻終止層(contact etch stop layer，CESL)312在垂直方向上將基底102及所述一個或多個介電結構306與第一層間介電(ILD)層208a隔開。在一些實施例中，CESL 312和/或第一ILD層208a從所述一個或多個介電結構306的正上方延伸到所述一個或多個介電結構306的側壁。在第一ILD層208a上設置有第二ILD層208b。
圖4示出具有高電壓電晶體裝置的積體晶片400的一些附加實施例的俯視圖，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
積體晶片400包括具有基礎區107b及一個或多個閘極延伸部107e的閘極電極107。所述一個或多個閘極延伸部107e沿第一方向114從基礎區107b向外突出到所述一個或多個隔離結構112內。所述一個或多個閘極延伸部107e沿與第一方向114垂直的第二方向116彼此隔開。
在一些實施例中，所述一個或多個隔離結構112可以間距402沿第二方向116排列，而所述一個或多個閘極延伸部107e 中的最接近的閘極延伸部107e被隔開大於間距402的距離404。在此種實施例中，所述一個或多個閘極延伸部107e中的最接近的閘極延伸部107e被不包括閘極延伸部的隔離結構隔開。舉例來說，在一些實施例中，所述一個或多個閘極延伸部107e可包括第一閘極延伸部107e1及第二閘極延伸部107e2，第二閘極延伸部107e2是最靠近第一閘極延伸部107e1的閘極延伸部。第一閘極延伸部107e1設置在第一隔離結構112a內且第二閘極延伸部107e2設置在第二隔離結構112b內。不環繞閘極延伸部的第三隔離結構112c將第一閘極延伸部107e1與第二閘極延伸部107e2隔開。
圖5A到圖5B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
如圖5A的剖視圖500中所示(沿圖5B的剖面線A-A'截取)，積體晶片包括設置在基底102之上的閘極電極107。閘極電極107包括基礎區107b及一個或多個閘極延伸部107e，所述一個或多個閘極延伸部107e從基礎區107b向外突出到一個或多個隔離結構112之上。閘極介電質105沿基礎區107b的側壁及下表面及所述一個或多個閘極延伸部107e的側壁及下表面連續地延伸。閘極介電質105在垂直方向上及在側向上將所述一個或多個閘極延伸部107e與所述一個或多個隔離結構112隔開。
如圖5B的俯視圖502中所示，閘極介電質105以閉合且不間斷的環圍繞閘極電極107的外周延伸。通過利用閘極介電質105環繞基礎區107b及所述一個或多個閘極延伸部107二者，可從用於形成電晶體裝置的製作過程消除一個或多個處理步驟 (例如，一個或多個微影和/或蝕刻製程)。通過從用於形成電晶體裝置的製作過程消除一個或多個處理步驟，可降低形成積體晶片的成本。
圖6A到圖6B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的閘極電極。
如圖6A的剖視圖600中所示(沿圖6B的剖面線A-A'截取)，積體晶片包括具有基礎區107b及一個或多個閘極延伸部107e的閘極電極107。閘極介電質105沿基礎區107b的側壁及下表面延伸。基礎區107b從基底102的上表面102u向外突出。所述一個或多個閘極延伸部107e從位於基底102的上表面102u之上的基礎區107b的側壁向外突出到一個或多個隔離結構112的正上方。
如圖6B的俯視圖602中所示(沿圖6A的剖面線B-B'截取)，閘極介電質105以閉合且不間斷的環圍繞基礎區107b的外周延伸。通過使所述一個或多個閘極延伸部107e從位於基底102的上表面102u之上的基礎區107b的側壁向外突出，可從用於形成電晶體裝置的製作過程消除一個或多個處理步驟(例如，一個或多個微影和/或蝕刻製程)。通過從用於形成電晶體裝置的製作過程消除一個或多個處理步驟，可降低形成積體晶片的成本。
圖7示出具有高電壓電晶體裝置區及週邊邏輯區的積體晶片700的一些實施例的剖視圖。
高電壓電晶體裝置區702包括高電壓電晶體裝置，所述高電壓電晶體裝置包括設置在源極區104與汲極區108之間的閘 極電極107。閘極電極107具有基礎區107b及從基礎區107b向外延伸的一個或多個閘極延伸部107e。
在閘極電極107的相對的邊緣之上設置有一個或多個介電結構306。所述一個或多個介電結構306分別包含第一介電材料706及位於第一介電材料706之上的第二介電材料708。在一些實施例中，第三介電材料710可沿第一介電材料706的最外側壁及第二介電材料708的最外側壁延伸。在一些實施例中，第一介電材料706與第二介電材料708可包含不同的介電材料，而第三介電材料710可為與第一介電材料706或第二介電材料708相同的介電材料。在各種實施例中，第一介電材料706、第二介電材料708及第三介電材料710可包含氧化物(例如，二氧化矽)、氮化物(例如，氮化矽)、碳化物(例如，碳化矽)等中的一者或多者。
週邊邏輯區704包括一個或多個附加電晶體裝置。所述一個或多個附加電晶體裝置包括閘極結構712，所述閘極結構712排列在源極區714與汲極區716之間且在側向上被一個或多個側壁間隔件728環繞。閘極結構712包括將閘極電極722與基底102隔開的閘極介電結構717。在閘極電極722之上可設置有一個或多個上覆的介電層724到726。在一些實施例中，閘極介電結構717可包含第一閘極介電材料718及位於第一閘極介電材料718之上的第二閘極介電材料720。在一些實施例中，第一閘極介電材料718可為與第一介電材料706相同的材料，第二閘極介電材料720可為與第二介電材料708相同的材料，且所述一個或多個側壁間隔件728可為與第三介電材料710相同的材料。在一些實施例中，第一閘極介電材料718可具有與第一介電材料706實質上相同的 厚度且第二閘極介電材料720可具有與第二介電材料708實質上相同的厚度。
圖8示出具有高電壓電晶體裝置的積體晶片800的一些附加實施例的俯視圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
積體晶片800包括在相對側上被源極區104a到104b環繞的汲極區108。閘極結構106a到106b也沿汲極區108的相對側設置且分別將汲極區108與源極區104a到104b隔開。閘極結構106a到106b分別包括基礎區107及從基礎區107b向外朝汲極區108延伸的一個或多個閘極延伸部107e。在一些實施例中，本體區802a到802b可通過源極區104a到104b而與閘極結構106a到106b隔開。
在一些實施例中，源極區104a到104b電耦合在一起且閘極結構106a到106b電耦合在一起。在一些附加實施例中，閘極結構106a到106b、源極區104a到104b、及本體區802a到802b關於平分汲極區108的線804實質上對稱。
在操作期間，通過閘極介電質105及所述一個或多個STI區112二者將漂移區110內的電荷與閘極電極107內的電荷隔開。由於閘極電極延伸部107e在側向上使漂移區110內的電荷擴展，因此閘極電極延伸部107e會增大漂移區110與閘極電極107之間的電容。
圖9A到圖9B示出具有高電壓電晶體裝置的積體晶片的一些附加實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
如圖9A的剖視圖900中所示，在源極區104與汲極區108之間在基底102內設置有閘極電極107。閘極電極107包括被閘極介電質105環繞的基礎區107b及被一個或多個隔離結構112環繞的一個或多個閘極延伸部107e。在一些實施例中，閘極電極107延伸到基底102中達第一深度902。在一些實施例中，第一深度902可介於近似200Å與近似800Å之間、近似500Å與近似700Å之間、或者其他合適的值的範圍內。在一些實施例中，閘極介電質105可具有介於近似700Å與近似1,000Å之間、近似800Å與近似900Å之間、或者其他合適的值的範圍內的厚度904。
在一些實施例中，源極區104及汲極區108在側向上被一個或多個附加隔離結構906環繞。所述一個或多個附加隔離結構906通過源極區104及汲極區108而與所述一個或多個隔離結構112隔開。在一些實施例中，延伸到基底102中達第二深度908的所述一個或多個隔離結構112與所述一個或多個附加隔離結構906實質上相同。在一些實施例中，第二深度908可介於近似2,000Å與近似3,000Å之間、近似2,000Å與近似2,500Å之間、或者其他合適的值的範圍內。如圖9B的俯視圖910中所示，在一些實施例中，所述一個或多個附加隔離結構906可以閉環方式包繞在電晶體裝置周圍。
圖10A到圖24示出形成具有高電壓電晶體裝置的積體晶片的方法的一些實施例，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。儘管圖10A到圖24是針對一種方法進行闡述，但是應理解，圖10A到圖24中公開的結構並不僅限於這種方法，而是可作為獨立於所述方法的結構而單獨存在。
如圖10A的剖視圖1000中所示，將基底102圖案化以形成一個或多個隔離溝渠1002。在各種實施例中，基底102可為任何類型的半導體本體(例如，矽、SiGe、絕緣體上矽(silicon-on-insulator，SOI)等)，例如半導體晶圓和/或位於晶圓上的一個或多個晶粒、以及與晶圓相關聯的任何其他類型的半導體和/或磊晶層。所述一個或多個隔離溝渠1002由基底102的側壁及水平延伸表面形成。如圖10B的俯視圖1012中所示，在一些實施例中，所述一個或多個隔離溝渠1002包括矩形形狀的溝渠，所述矩形形狀的溝渠沿第一方向114彼此平行延伸且沿與第一方向114垂直的第二方向116彼此隔開。
在一些實施例中，可通過根據第一遮蔽層1006選擇性地將基底102暴露到第一蝕刻劑1004來形成所述一個或多個隔離溝渠1002。在一些實施例中，第一遮蔽層1006可包含硬罩幕，所述硬罩幕包括第一硬罩幕層1008及位於第一硬罩幕層1008之上的第二硬罩幕層1010。在一些實施例中，第一硬罩幕層1008包含第一介電材料(例如，氧化物、氮化物等)且第二硬罩幕層1010包含與第一介電材料不同的第二介電材料(例如，氧化物、氮化物等)。在一些實施例中，第一蝕刻劑1004可包括乾蝕刻劑。舉例來說，在一些實施例中，第一蝕刻劑1004可包括氧蝕刻劑。
如圖11A的剖視圖1100中所示，在所述一個或多個隔離溝渠1002內形成隔離結構112。如圖11B的俯視圖1102中所示，所述一個或多個隔離結構112沿第二方向116彼此隔開。在一些實施例中，可通過在所述一個或多個隔離溝渠1002內形成一種或多種介電材料來形成所述一個或多個隔離結構112。在一些實 施例中，所述一種或多種介電材料可包含氧化物、氮化物等。在一些實施例中，所述一種或多種介電材料可通過沉積製程(例如，化學氣相沉積(chemical vapor deposition，CVD)製程、電漿增強型CVD製程等)形成。在一些實施例中，可在移除整個第一遮蔽層(圖10A的1006)之前，在所述一個或多個隔離溝渠1002內形成所述一種或多種介電材料。隨後可執行平坦化製程(例如，化學機械平坦化製程)，以在側向上從所述一個或多個隔離溝渠1002之外移除多餘的介電材料。在一些實施例中，所述一個或多個隔離結構112可與在相鄰的電晶體裝置之間提供隔離的附加隔離結構(未示出)的形成(例如，如圖9A到圖9B中所示)同時形成。
如圖12A的剖視圖1200中所示，在基底102內形成閘極基礎凹槽1202。在一些實施例中，閘極基礎凹槽1202也可延伸到所述一個或多個隔離結構112內。在一些實施例中，閘極基礎凹槽1202延伸到基底102中達第一深度1208，第一深度1208小於所述一個或多個隔離結構112的第二深度1210。閘極基礎凹槽1202由基底102的一個或多個側壁1202s1及水平延伸表面1202h1形成。在一些實施例中，閘極基礎凹槽1202可進一步由所述一個或多個隔離結構112的一個或多個側壁1202s2及水平延伸表面1202h2形成。如圖12B的俯視圖1212中所示，閘極基礎凹槽1202在第二方向116上連續地延伸超出所述一個或多個隔離結構112的相對側壁。
在一些實施例中，可通過根據第二遮蔽層1206選擇性地將基底102暴露到第二蝕刻劑1204來形成閘極基礎凹槽1202。 在各種實施例中，第二遮蔽層1206可包含硬罩幕層、光敏材料(例如，微影膠)等。在一些實施例中，第二蝕刻劑1204可包括乾蝕刻劑。舉例來說，在一些實施例中，第二蝕刻劑1204可包括氧電漿蝕刻劑。
如圖13A的剖視圖1300及圖13B的俯視圖1306中所示，在基底102內形成井區109及漂移區110。漂移區110在側向上環繞所述一個或多個隔離結構112且在垂直方向上延伸到所述一個或多個隔離結構112下方。井區109在垂直方向上和/或在側向上鄰接漂移區110。在一些實施例中，可通過向基底102中注入第一摻雜劑物種(dopant species)來形成井區109且隨後可通過根據第三遮蔽層1304向基底102中注入第二摻雜劑物種1302來形成漂移區110。在各種實施例中，第一摻雜劑物種可包括第一摻雜類型(例如，由例如硼、鋁等p型摻雜劑形成)且第二摻雜劑物種1302可包括第二摻雜類型(例如，由例如磷、砷等n型摻雜劑形成)。在一些實施例中，第三遮蔽層1304可包含光敏材料(例如，微影膠)。在一些替代實施例中，可在形成所述一個或多個隔離結構112之前形成井區109和/或漂移區110。
如圖14A的剖視圖1400及圖14B的俯視圖1402中所示，在基底102之上形成閘極介電質105。在一些實施例中，閘極介電質105形成在閘極基礎凹槽1202內、以及基底102及所述一個或多個隔離結構112之上。在一些實施例中，閘極介電質105可包含氧化物、氮化物等。在一些實施例中，閘極介電質105可通過沉積製程(例如，CVD製程、PE-CVD製程等)形成。
如圖15A的剖視圖1500中所示，在所述一個或多個隔 離結構112內形成一個或多個閘極延伸溝渠1502。所述一個或多個閘極延伸溝渠1502延伸到所述一個或多個隔離結構112中達小於第二深度1210的第三深度1504。在一些實施例中，第三深度1504也可小於閘極基礎凹槽1202的第一深度1208。在一些實施例中，所述一個或多個隔離結構112延伸超出所述一個或多個閘極延伸溝渠1502距離d，使得所述一個或多個閘極延伸溝渠1502由所述一個或多個隔離結構112的側壁及水平延伸表面形成。圖15B示出圖15A的剖視圖1500的俯視圖1510。如俯視圖1510中所示，所述一個或多個閘極延伸溝渠1502從閘極基礎凹槽1202的不同位置向外延伸。
在一些實施例中，可通過根據第四遮蔽層1508選擇性地將閘極介電質105及所述一個或多個隔離結構112暴露到第三蝕刻劑1506來形成所述一個或多個閘極延伸溝渠1502。在各種實施例中，第四遮蔽層1508可包括硬罩幕層、光敏材料(例如，微影膠)等。在一些實施例中，第三蝕刻劑1506可包括乾蝕刻劑。在一些替代實施例(未示出)中，閘極延伸溝渠1502可與閘極基礎凹槽1202同時形成。在一些此種實施例中，可使用在矽與氧化矽之間具有相對低的蝕刻選擇性的蝕刻劑(例如，包含CF4的乾蝕刻劑)。圖15C示出在移除第四遮蔽層1508之後，圖15A的剖視圖的三維視圖1512及圖15B的俯視圖1510。
如圖16A的剖視圖1600及圖16B的俯視圖1604中所示，在閘極基礎凹槽1202內及所述一個或多個閘極延伸溝渠1502內形成閘極材料1602。在一些實施例中，閘極材料1602可被形成為從閘極基礎凹槽1202及所述一個或多個閘極延伸溝渠1502內 延伸到基底102的上表面的正上方。在一些實施例中，閘極材料1602可包括多晶矽、金屬等。在一些實施例中，閘極材料1602可通過沉積製程(例如，CVD製程、PE-CVD製程等)和/或鍍覆製程(例如，電鍍製程、無電鍍覆製程等)形成。
如圖17A的剖視圖1700中所示，通過從基底102之上移除多餘的閘極材料(圖16的1602)及閘極介電質105，沿線1702執行平坦化製程以形成閘極電極107。如圖17B的俯視圖1704中所示，閘極電極107包括基礎區107b及在側向上從形成基礎區107b的閘極電極107的側壁向外突出到所述一個或多個隔離結構112的正上方的一個或多個閘極延伸部107e。在一些實施例中，平坦化製程可包括化學機械平坦化(chemical mechanical planarization，CMP)製程。
如圖18的剖視圖1800中所示，在基底102之上形成閘極堆疊1802。閘極堆疊1802延伸超過閘極電極107的相對側。在一些實施例中，閘極堆疊1802可包含第一介電材料706、位於第一介電材料706之上的第二介電材料708、位於第二介電材料708之上的閘極電極材料1804、位於閘極電極材料1804之上的第三介電材料1806、以及位於第三介電材料1806之上的第四介電材料1808。
如圖19的剖視圖1900中所示，將閘極堆疊(圖18的1802)圖案化以形成圖案化閘極堆疊1902。在一些實施例中，在將閘極堆疊(圖18的1802)圖案化之後，沿圖案化閘極堆疊1902的相對側形成一個或多個側壁間隔件1904。圖案化閘極堆疊1902暴露出基底102的位於閘極電極107的相對側上的源極區域1906 及汲極區域1908。在一些實施例(未示出)中，可將閘極堆疊圖案化以在基底的另一部分(例如，如圖7中所示)上在週邊邏輯區中形成附加閘極堆疊。
如圖20的剖視圖2000中所示，向基底102中注入一種或多種摻雜劑物種2002，以在閘極電極107的相對側上形成源極區104及汲極區108。在一些實施例中，可根據圖案化閘極堆疊1902向基底102中選擇性地注入所述一種或多種摻雜劑物種2002。在此種實施例中，在源極區域1906內形成源極區104且在汲極區域1908內形成汲極區108。在各種實施例中，所述一種或多種摻雜劑物種2002可包括n型摻雜劑(例如，磷、砷等)或p型摻雜劑(例如，硼、鋁等)。在一些實施例中，可在向基底102中注入所述一種或多種摻雜劑物種2002之後執行退火，以將摻雜劑進一步驅入到基底102中。
如圖21的剖視圖2100中所示，對圖案化閘極堆疊(圖20的1902)執行平坦化製程(沿線2102)，以移除圖案化閘極堆疊的一層或多層且形成介電堆疊2104。在一些實施例中，平坦化製程移除閘極電極材料(圖18的1804)、第三介電材料(圖18的1806)及第四介電材料(圖18的1808)。在一些實施例中，平坦化製程可包括化學機械拋光(CMP)製程。
如圖22的剖視圖2200中所示，可對介電堆疊(圖21的2104)選擇性地進行蝕刻以移除介電堆疊的部分。在一些實施例中，不從閘極介電質105之上移除介電堆疊，以防止對閘極介電質105造成損壞。在此種實施例中，對介電堆疊進行蝕刻會形成一個或多個介電結構306，所述一個或多個介電結構306覆蓋閘 極介電質105的至少一個最上表面且具有形成開口2204的側壁，所述開口2204延伸穿過所述一個或多個介電結構306以暴露出閘極電極107的上表面。在一些實施例中，可通過在介電堆疊之上形成第五遮蔽層2202且隨後將介電堆疊的未被遮蔽的部分暴露到移除介電堆疊的未被遮蔽的部分的蝕刻劑2206來對介電堆疊(圖21的2104)選擇性地進行蝕刻。
如圖23的剖視圖2300中所示，執行自對準矽化物製程(salicide process)。自對準矽化物製程沿源極區104的上表面、汲極區108的上表面及閘極電極107的上表面形成矽化物308。在一些實施例中，矽化物308相對於被所述一個或多個介電結構306覆蓋的源極區104的邊緣、汲極區108的邊緣及閘極電極107的邊緣在側向上向回定型。在一些實施例中，自對準矽化物製程可通過向源極區104、汲極區108及閘極電極107中沉積金屬(例如，鋁)、之後進行高溫退火來執行。
如圖24的剖視圖2400中所示，在基底102之上形成層間介電(ILD)結構208，且在ILD結構208內形成多個導電內連件(導電接觸件210到內連線212)。在一些實施例中，ILD結構208可包括形成在基底102之上的多個堆疊的ILD層。在一些實施例(未示出)中，所述多個堆疊的ILD層被蝕刻終止層(未示出)隔開。在一些實施例中，所述多個導電內連件可包括導電接觸件210及內連線212。在一些實施例中，所述多個導電內連件(導電接觸件210到內連線212)可通過以下方式形成：在基底102之上形成所述一個或多個ILD層(例如，氧化物、低介電常數介電質或超低介電常數介電質)中的一者；對ILD層選擇性地進行 蝕刻以在ILD層內形成通孔孔洞和/或溝渠；在通孔孔洞和/或溝渠內形成導電材料(例如，銅、鋁等)；以及執行平坦化製程(例如，化學機械平坦化製程)。
圖25示出形成具有高電壓電晶體裝置的積體晶片的方法2500的一些實施例的流程圖，所述高電壓電晶體裝置包括具有閘極延伸部的凹陷式閘極電極。
儘管所公開的方法2500在本文中被示出及闡述為一系列動作或事件，然而應理解，這些動作或事件的示出順序不應被解釋為具有限制性意義。舉例來說，某些動作可以不同的順序發生，和/或可與除本文中所示和/或所闡述的動作或事件之外的其他動作或事件同時發生。另外，在實施本文說明的一個或多個方面或實施例時可能並非需要所有所示動作。此外，本文中所繪示的動作中的一個或多個動作可在一個或多個單獨的動作和/或階段中施行。
在動作2502處，在基底內形成一個或多個隔離結構。圖10A到圖11B示出與動作2502對應的一些實施例的剖視圖1000及1100以及俯視圖1012及1102。
在動作2504處，對基底選擇性地進行蝕刻以在基底內形成閘極基礎凹槽。圖12A到圖12B示出與動作2504對應的一些實施例的剖視圖1200及俯視圖1212。
在動作2506處，在基底內形成井區及漂移區。圖13A到圖13B示出與動作2506對應的一些實施例的剖視圖1300及俯視圖1306。
在動作2508處，在閘極基極凹槽內及所述一個或多個 隔離結構之上形成閘極介電質。圖14A到圖14B示出與動作2508對應的一些實施例的剖視圖1400及俯視圖1402。
在動作2510處，形成從閘極基礎凹槽向外延伸到所述一個或多個隔離結構內的一個或多個閘極延伸溝渠。圖15A到圖15C示出與動作2510對應的一些實施例的剖視圖1500、俯視圖1510及三維視圖1512。
在動作2512處，在閘極基礎凹槽及所述一個或多個閘極延伸溝渠內形成閘極電極。圖16A到圖17B示出與動作2512對應的一些實施例的剖視圖1600及1700以及俯視圖1604及1704。
在動作2514處，在閘極電極之上形成閘極堆疊。圖18示出與動作2514對應的一些實施例的剖視圖1800。
在動作2516處，將閘極堆疊圖案化，以在閘極電極之上形成圖案化閘極堆疊。圖19示出與動作2516對應的一些實施例的剖視圖1900。
在動作2518處，根據圖案化閘極堆疊對基底進行注入，以在閘極電極的相對側上形成源極區及汲極區。圖20示出與動作2518對應的一些實施例的剖視圖2000。
在動作2520處，從圖案化閘極堆疊移除一層或多層以形成介電堆疊。圖21示出與動作2520對應的一些實施例的剖視圖2100。
在動作2522處，將介電堆疊圖案化以形成覆蓋閘極介電質的一個或多個介電結構。圖22示出與動作2522對應的一些實施例的剖視圖2200。
在動作2524處，執行自對準矽化物製程。圖23示出與動作2524對應的一些實施例的剖視圖2300。
在動作2526處，在閘極電極之上形成的層間介電(ILD)層內形成一個或多個導電接觸件。圖24示出與動作2526對應的一些實施例的剖視圖2400。
因此，在一些實施例中，本公開關於一種包括電晶體裝置的積體晶片，所述電晶體裝置具有閘極結構，所述閘極結構具有被配置成向電晶體裝置提供高擊穿電壓的閘極延伸部。
在一些實施例中，本公開關於一種積體晶片。所述積體晶片包括：源極區，設置在基底內；汲極區，設置在所述基底內且沿第一方向與所述源極區隔開；漂移區，在所述源極區與所述汲極區之間設置在所述基底內；多個隔離結構，設置在所述漂移區內；以及閘極電極，設置在所述基底內，所述閘極電極具有基礎區及多個閘極延伸部，所述基礎區設置在所述源極區與所述漂移區之間，所述多個閘極延伸部從所述基礎區的側壁向外延伸到所述多個隔離結構之上。在一些實施例中，所述多個隔離結構具有外側壁，所述外側壁沿與所述第一方向垂直的第二方向與所述漂移區隔開。在一些實施例中，所述多個隔離結構沿與所述第一方向垂直的第二方向分別延伸超出所述多個閘極延伸部中的相應的閘極延伸部的相對側。在一些實施例中，所述多個閘極延伸部沿與所述第一方向垂直的第二方向通過所述多個隔離結構且通過所述漂移區而彼此隔開。在一些實施例中，所述多個隔離結構位於所述多個閘極延伸部與所述汲極區之間。在一些實施例中，所述積體晶片更包括：閘極介電質，沿所述閘極電極的所述基礎區 的側壁及下表面設置，所述多個隔離結構具有與所述閘極介電質的側壁直接接觸的側壁。在一些實施例中，所述積體晶片更包括：閘極介電質，沿所述閘極電極的所述基礎區的側壁及下表面設置，所述多個隔離結構沿所述基底的上表面從所述閘極介電質連續地延伸到所述汲極區。在一些實施例中，所述多個隔離結構包含設置在所述基底中的溝渠內的一種或多種介電材料；且所述多個閘極延伸部設置在由所述多個隔離結構的內表面形成的附加溝渠內。在一些實施例中，所述積體晶片更包括：閘極介電質，沿所述閘極電極的所述基礎區的側壁及下表面設置；一個或多個介電結構，設置在所述閘極電極的相對的外邊緣之上以及所述閘極介電質之上；以及層間介電質(ILD)，設置在所述一個或多個介電結構之上且沿所述一個或多個介電結構的側壁設置。
在其他實施例中，本公開關於一種積體晶片。所述積體晶片包括：源極區，設置在基底內；汲極區，設置在所述基底內；閘極介電質，對所述基底的內表面加襯；閘極電極，設置在所述源極區與所述汲極區之間且具有基礎區及多個閘極延伸部，所述基礎區位於所述閘極介電質之上，所述多個閘極延伸部從所述閘極電極的所述基礎區的側壁向外朝所述汲極區突出；以及多個隔離結構，在所述閘極介電質與所述汲極區之間連續地延伸，所述多個隔離結構分別環繞所述多個閘極延伸部中的一者。在一些實施例中，所述積體晶片更包括：漂移區，在所述基礎區與所述汲極區之間設置在所述基底內，所述多個隔離結構通過所述漂移區而彼此隔開。在一些實施例中，所述漂移區沿第一方向及沿與所述第一方向垂直的第二方向延伸超出所述多個隔離結構的相對 側。在一些實施例中，所述積體晶片更包括：一個或多個介電結構，設置在所述閘極電極的相對的外邊緣之上；層間介電質(ILD)，設置在所述一個或多個介電結構之上且沿所述一個或多個介電結構的側壁設置；以及矽化物，沿所述閘極電極的上表面排列，所述一個或多個介電結構覆蓋所述閘極電極的位於所述矽化物之外的一個或多個部分。在一些實施例中，所述一個或多個介電結構分別包含第一介電材料、位於所述第一介電材料之上的第二介電材料及沿所述第一介電材料的側壁及所述第二介電材料的側壁的第三介電材料。在一些實施例中，所述基礎區延伸到所述基底的上表面下方第一深度，且所述多個閘極延伸部延伸到所述基底的所述上表面下方第二深度，所述第二深度小於所述第一深度。在一些實施例中，所述多個隔離結構在所述基底內延伸到比所述閘極介電質大的深度。在一些實施例中，所述閘極介電質包括排列在所述基礎區與所述多個閘極延伸部中的閘極延伸部之間的突起，所述突起從所述基礎區的上表面向外延伸到所述閘極延伸部的底部上方。在一些實施例中，所述多個閘極延伸部中的閘極延伸部的底表面與所述閘極介電質的上表面及所述多個隔離結構中的隔離結構的上表面二者接觸。
在再一些其他實施例中，本公開關於一種形成積體晶片的方法。所述方法包括：在基底內形成多個隔離結構；對所述基底選擇性地進行蝕刻，以在所述基底內形成閘極基礎凹槽；對所述多個隔離結構選擇性地進行蝕刻，以形成從所述閘極基礎凹槽向外延伸的多個閘極延伸溝渠；在所述閘極基礎凹槽及所述多個閘極延伸溝渠內形成導電材料，以形成閘極電極；以及在所述閘 極電極的相對側上形成源極區及汲極區。在一些實施例中，所述方法更包括：在對所述多個隔離結構選擇性地進行蝕刻以形成所述多個閘極延伸溝渠之前，在所述閘極基礎凹槽內形成閘極介電質。
以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
100:積體晶片
102:基底
102u:上表面
104:源極區
105:閘極介電質
106:閘極結構
107:閘極電極
107b:基礎區
107e:閘極延伸部
108:汲極區
109:井區
110:漂移區
112:隔離結構
114:第一方向
116:第二方向

Claims (10)

  1. 一種積體晶片，包括：源極區，設置在基底內；汲極區，設置在所述基底內且沿第一方向與所述源極區隔開；漂移區，在所述源極區與所述汲極區之間設置在所述基底內且沿所述第一方向與所述源極區隔開；多個隔離結構，設置在所述漂移區內；以及閘極電極，設置在所述基底內，其中所述閘極電極包括基礎區及多個閘極延伸部，所述基礎區設置在所述源極區與所述漂移區之間，所述多個閘極延伸部從所述基礎區的側壁向外延伸到所述多個隔離結構之上，且其中所述多個隔離結構完全覆蓋所述多個閘極延伸部的朝向所述汲極區的側壁。
  2. 如請求項1所述的積體晶片，其中所述多個隔離結構沿與所述第一方向垂直的第二方向分別延伸超出所述多個閘極延伸部中的相應的閘極延伸部的相對側。
  3. 如請求項1所述的積體晶片，其中所述多個隔離結構位於所述多個閘極延伸部與所述汲極區之間。
  4. 如請求項1所述的積體晶片，更包括：閘極介電質，沿所述閘極電極的所述基礎區的側壁及下表面設置，其中所述多個隔離結構具有與所述閘極介電質的側壁接觸的側壁。
  5. 如請求項1所述的積體晶片，更包括：閘極介電質，沿所述閘極電極的所述基礎區的側壁及下表面設置，其中所述多個隔離結構沿所述基底的上表面從所述閘極介 電質連續地延伸到所述汲極區。
  6. 如請求項1所述的積體晶片，更包括：閘極介電質，沿所述閘極電極的所述基礎區的側壁及下表面設置；一個或多個介電結構，設置在所述閘極電極的相對的外邊緣之上以及所述閘極介電質之上；以及層間介電質，設置在所述一個或多個介電結構之上且沿所述一個或多個介電結構的側壁設置。
  7. 一種積體晶片，包括：源極區，設置在基底內；汲極區，設置在所述基底內；閘極介電質，對所述基底的內表面加襯；閘極電極，設置在所述源極區與所述汲極區之間且包括基礎區及多個閘極延伸部，所述基礎區位於所述閘極介電質之上，其中所述多個閘極延伸部從所述閘極電極的所述基礎區的側壁向外朝所述汲極區突出；以及多個隔離結構，在所述閘極介電質與所述汲極區之間連續地延伸，其中所述多個隔離結構分別環繞所述多個閘極延伸部中的一者，且其中所述多個閘極延伸部中的閘極延伸部的底表面與所述閘極介電質的上表面及所述多個隔離結構中的隔離結構的上表面二者接觸。
  8. 如請求項7所述的積體晶片，其中所述基礎區延伸到所述基底的上表面下方第一深度，且所述多個閘極延伸部延伸到所述基底的所述上表面下方第二深度，所述第二深度小於所述 第一深度。
  9. 如請求項7所述的積體晶片，其中所述閘極介電質包括排列在所述基礎區與所述多個閘極延伸部中的所述閘極延伸部之間的突起，所述突起從所述基礎區的上表面向外延伸到所述閘極延伸部的底部上方。
  10. 一種積體晶片的形成方法，包括：在基底內形成多個隔離結構；對所述基底選擇性地進行蝕刻，以在所述基底內形成閘極基礎凹槽；對所述多個隔離結構選擇性地進行蝕刻，以形成從所述閘極基礎凹槽向外延伸的多個閘極延伸溝渠，其中所述多個隔離結構完全覆蓋所述多個閘極延伸溝渠的遠離所述閘極基礎凹槽的側壁；在所述閘極基礎凹槽及所述多個閘極延伸溝渠內形成導電材料，以形成閘極電極；以及在所述閘極電極的相對側上形成源極區及汲極區。
TW109128767A 2019-08-29 2020-08-24 積體晶片及其形成方法 TWI777225B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962893340P 2019-08-29 2019-08-29
US62/893,340 2019-08-29
US16/921,075 US11329128B2 (en) 2019-08-29 2020-07-06 High voltage device with gate extensions
US16/921,075 2020-07-06

Publications (2)

Publication Number Publication Date
TW202109894A TW202109894A (zh) 2021-03-01
TWI777225B true TWI777225B (zh) 2022-09-11

Family

ID=74680256

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128767A TWI777225B (zh) 2019-08-29 2020-08-24 積體晶片及其形成方法

Country Status (3)

Country Link
KR (1) KR102404493B1 (zh)
CN (1) CN112447851A (zh)
TW (1) TWI777225B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780870B (zh) * 2021-03-26 2022-10-11 世芯電子股份有限公司 積體電路產品及其晶片排佈
CN115440797A (zh) * 2022-07-14 2022-12-06 天狼芯半导体(成都)有限公司 一种平面型功率器件、制备方法以及芯片
CN117276329A (zh) * 2023-11-20 2023-12-22 深圳天狼芯半导体有限公司 一种具有沟槽栅的ldmos及制备方法
CN120417472B (zh) * 2025-07-04 2025-09-09 浙江创芯集成电路有限公司 半导体结构及其形成方法、半导体器件和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492678B1 (en) * 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension
US20070087504A1 (en) * 2005-10-18 2007-04-19 Pham Tuan D Integration process flow for flash devices with low gap fill aspect ratio
US20130075803A1 (en) * 2011-09-27 2013-03-28 Tower Semiconductor Ltd. Flash-To-ROM Conversion
US20180145136A1 (en) * 2014-01-06 2018-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having isolation structure in well of substrate
US20180337273A1 (en) * 2017-05-16 2018-11-22 General Electric Company Semiconductor device layout and method for forming same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012138D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
JP5125288B2 (ja) * 2007-07-25 2013-01-23 株式会社デンソー 横型ｍｏｓトランジスタおよびその製造方法
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
JP5280056B2 (ja) * 2008-01-10 2013-09-04 シャープ株式会社 Ｍｏｓ電界効果トランジスタ
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
KR20130142789A (ko) * 2012-06-20 2013-12-30 삼성전자주식회사 전력 ｍｏｓ 트랜지스터를 포함하는 반도체 소자
KR102385949B1 (ko) * 2015-12-31 2022-04-12 에스케이하이닉스 시스템아이씨 주식회사 낮은 온 저항을 갖는 수평형 전력용 집적 소자
KR102385950B1 (ko) * 2015-12-31 2022-04-13 에스케이하이닉스 시스템아이씨 주식회사 낮은 온 저항을 갖는 수평형 전력용 집적 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492678B1 (en) * 2000-05-03 2002-12-10 Linear Technology Corporation High voltage MOS transistor with gate extension
US20070087504A1 (en) * 2005-10-18 2007-04-19 Pham Tuan D Integration process flow for flash devices with low gap fill aspect ratio
US20130075803A1 (en) * 2011-09-27 2013-03-28 Tower Semiconductor Ltd. Flash-To-ROM Conversion
US20180145136A1 (en) * 2014-01-06 2018-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having isolation structure in well of substrate
US20180337273A1 (en) * 2017-05-16 2018-11-22 General Electric Company Semiconductor device layout and method for forming same

Also Published As

Publication number Publication date
CN112447851A (zh) 2021-03-05
KR20210028106A (ko) 2021-03-11
KR102404493B1 (ko) 2022-06-07
TW202109894A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
CN110176486B (zh) 低导通电阻的高电压金属氧化物半导体晶体管
US11004844B2 (en) Recessed STI as the gate dielectric of HV device
US11532621B2 (en) Metal gate modulation to improve kink effect
TWI777225B (zh) 積體晶片及其形成方法
US9570545B2 (en) High voltage trench transistor
CN111129123B (zh) 接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
TWI748271B (zh) 積體晶片及其形成方法
US11908891B2 (en) High voltage device with gate extensions
TW201743445A (zh) 高壓電晶體裝置及其製造方法
TWI488297B (zh) 元件與其形成方法
CN103579342A (zh) 半导体装置及其制造方法
KR102350485B1 (ko) 반도체 소자
CN112825327A (zh) 半导体结构及其形成方法
TW201937565A (zh) 雙閘極ｌｄｍｏｓ及其形成的製程
TWI802305B (zh) 半導體結構以及埋入式場板結構的製造方法
US12199091B2 (en) Shallow trench isolation processing with local oxidation of silicon
TWI863099B (zh) 半導體裝置及其形成方法
CN113471287A (zh) 具有不同横截面宽度的沟槽
CN222339886U (zh) 集成芯片
TWI904380B (zh) 半導體裝置及其製作方法
TW202441787A (zh) 積體電路裝置及其形成方法
TWI517403B (zh) 橫向雙擴散金氧半導體裝置及其製造方法
CN120998873A (zh) 半导体装置及其形成方法
CN113471076A (zh) 具有场板结构的晶体管沟槽

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent