TW201926437A - 溝槽式閘極金氧半場效電晶體的製造方法 - Google Patents

Abstract

本發明提供一種溝槽式閘極金氧半場效電晶體的製造方法，包括以下步驟。於基底上形成磊晶層。於磊晶層中形成溝槽。於溝槽的表面上順應性地形成複合介電層。於溝槽的下部填入第一導體層。於第一導體層上形成第一絕緣層。於形成第一絕緣層的步驟之後，移除部分複合介電層，以裸露出部分磊晶層。於溝槽內形成第二絕緣層，且第二絕緣層覆蓋第一絕緣層。於溝槽的上部形成第二導體層。

Description

溝槽式閘極金氧半場效電晶體的製造方法

本發明是有關於一種電晶體的製造方法，且特別是有關於一種溝槽式閘極金氧半場效電晶體的製造方法。

功率開關電晶體在電源管理領域已廣泛使用，理想的功率開關必須具有低寄生電容（parasitic capacitance）的特性，以確保功率開關電晶體的反應速度以提供良好的功率轉換效率。

在習知的功率開關電晶體結構中，溝槽電極結構包含在上部的閘電極（gate）與在下部的源電極（source)。在閘電極底面的兩側具有齒狀凸出，會縮短閘極與汲極（drain）之間的距離，導致閘極與汲極間的寄生電容（Qgd）增加，進而影響功率開關電晶體的切換速度。習知製程可藉由控制源電極的蝕刻高度以消除閘電極底面兩側的齒狀凸出結構，但源電極的蝕刻很難精確控制，導致製程成本增加且品質不穩定。

因此，如何不增加製程成本，且能穩定製造低閘極-汲極間寄生電容的功率開關電晶體，為業界亟欲改善的問題。

本發明提供一種溝槽式閘極金氧半場效電晶體的製造方法，可利用現有的製程提供品質穩定的低寄生電容的溝槽式閘極金氧半場效電晶體。

本發明提供一種溝槽式閘極金氧半場效電晶體的製造方法，其包括以下步驟。於基底上形成磊晶層。於磊晶層中形成溝槽。於溝槽的表面上順應性地形成複合介電層。於溝槽的下部填入第一導體層。於第一導體層上形成第一絕緣層。於形成第一絕緣層的步驟之後，移除部分複合介電層，以裸露出部分磊晶層。於溝槽內形成第二絕緣層，且第二絕緣層覆蓋第一絕緣層。於溝槽的上部形成第二導體層。

在本發明的一實施例中，所述第二絕緣層與第二導體層之間的界面實質上平滑。

在本發明的一實施例中，形成所述第二絕緣層的方法包括進行化學氣相沉積（CVD）製程。

在本發明的一實施例中，形成所述複合介電層的步驟包括於溝槽的表面上依序形成第一低介電常數層、高介電常數層以及第二低介電常數層。

在本發明的一實施例中，所述第一低介電常數層以及第二低介電常數層的介電常數小於4，且所述高介電常數層的介電常數大於4。

在本發明的一實施例中，所述第一低介電常數層與第二低介電常數層的材料各自包括氧化矽，且所述高介電常數層的材料包括氮化矽。

在本發明的一實施例中，所述第二低介電常數層的厚度大於所述第一低介電常數層的厚度。

在本發明的一實施例中，形成所述第一低介電常數層的方法包括進行熱氧化製程，且形成所述第二低介電常數層的方法包括進行化學氣相沉積製程。

在本發明的一實施例中，於移除部分所述複合介電層之後，剩餘的所述高介電常數層凸出於相鄰的所述第一低介電常數層與所述第二低介電常數層。

在本發明的一實施例中，於移除部分所述複合介電層之後，所述第一絕緣層的頂面高於剩餘的所述複合介電層的頂面。

基於所述，本發明的製造方法簡單、製程裕度寬，且可利用現有的製程輕易地製作出低閘極-汲極間寄生電容的溝槽式閘極金氧半場效電晶體。

為讓本發明的所述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至1H為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。

請參照圖1A，於基底102上形成磊晶層104。在一實施例中，基底102為具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。在一實施例中，磊晶層104為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括進行選擇性磊晶生長（selective epitaxy growth，SEG）製程。

接著，於磊晶層104中形成溝槽106。在一實施例中，於磊晶層104上形成罩幕層。接著，以罩幕層為罩幕進行蝕刻製程，以移除部分磊晶層104。然後，移除罩幕層。

請參照圖1B，於溝槽106的表面上形成複合介電層114。在一實施例中，形成複合介電層114的步驟包括於溝槽106的表面上依序形成第一低介電常數層108、高介電常數層110以及第二低介電常數層112。第一低介電常數層108以及第二低介電常數層112的介電常數例如是小於4，且高介電常數層110的介電常數例如是大於4、大於6或大於7。在一實施例中，第一低介電常數層108以及第二低介電常數層112的材料各自包括氧化矽，且高介電常數層110的材料包括氮化矽。

在一實施例中，形成第一低介電常數層108與第二低介電常數層112的方法包括進行熱氧化製程或化學氣相沉積（CVD）製程，形成高介電常數層110的方法包括進行化學氣相沉積製程。

在一實施例中，第一低介電常數層108以及第二低介電常數層112的材料均包括氧化矽，但其密度因其形成方式而有所不同。例如，當第一低介電常數層108由熱氧化製程所形成時，其結構較緊密，密度較高；而當第二低介電常數層112由化學氣相沉積製程所形成時，其結構較鬆散，密度較低。或者，當第一低介電常數層108以及第二低介電常數層112均由化學氣相沉積製程所形成時，第一低介電常數層108以及第二低介電常數層112具有類似的密度。在一實施例中，第二低介電常數層112的厚度大於第一低介電常數層108的厚度。

請參照圖1C，於溝槽106的下部填入第一導體層116。在一實施例中，於複合介電層114上形成導體材料，且導體材料填滿溝槽106。導體材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。接著，移除部分導體材料，直到剩餘的導體材料的頂面低於磊晶層104的頂面。所述移除步驟包括進行化學機械研磨（CMP）製程及/或回蝕刻製程。

請參照圖1D，於第一導體層116上形成第一絕緣層118。在一實施例中，第一絕緣層118的材料包括氧化矽，且其形成方法包括進行熱氧化製程。由於第一絕緣層118是由熱氧化製程所形成，故其結構較緊密。在一實施例中，第一絕緣層118的頂面低於磊晶層104的頂面。

請參照圖1E，於形成第一絕緣層118的步驟之後，移除部分複合介電層114，以裸露出部分磊晶層104。在一實施例中，移除部分複合介電層114的步驟會裸露出溝槽106的上側壁，且剩餘的複合介電層114稱為複合介電層114a。在一實施例中，複合介電層114a包括第一低介電常數層108a、高介電常數層110a以及第二低介電常數層112a。在一實施例中，高介電常數層110a凸出於相鄰的第一低介電常數層108a與第二低介電常數層112a。在一實施例中，第一絕緣層118的頂面高於複合介電層114a的頂面。

請參照圖1F，於溝槽106內形成第二絕緣層120，且第二絕緣層120覆蓋溝槽106的上側壁以及複合介電層114a和第一絕緣層118的表面。此外，遮罩絕緣層（screen insulating layer）121形成為覆蓋磊晶層104的表面。在一實施例中，第二絕緣層120以及遮罩絕緣層121的材料包括氧化矽，且其形成方法包括進行至少一化學氣相沉積製程。在一實施例中，可於同一步驟中同時形成第二絕緣層120以及遮罩絕緣層121。在另一實施例中，可於不同步驟中分別形成第二絕緣層120以及遮罩絕緣層121。

特別要說明的是，移除部分複合介電層114是指完全移除溝槽106的上側壁上的複合介電層114，不會殘留任何複合介電層114作為閘介電層，如圖1E所示。而後續形成作為閘介電層的第二絕緣層120時（如圖1F所示），可將第一絕緣層118因移除部分複合介電層114而損耗的厚度補回。

請參照圖1G，於溝槽106的上部形成第二導體層122。在一實施例中，於磊晶層104上形成導體材料，且導體材料填滿溝槽106。在一實施例中，導體材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。之後，進行化學機械研磨製程及/或回蝕刻製程，以移除溝槽106外的導體材料。在一實施例中，第二絕緣層120與第二導體層122之間的界面實質上平滑。

請參照圖1H，於磊晶層104中形成主體層124。在一實施例中，主體層124為具有第二導電型的主體層，例如是P型主體層，且其形成方法包括進行離子植入製程。

然後，於主體層124中形成摻雜區126。在一實施例中，摻雜區126為具有第一導電型的摻雜區126，例如是N型重摻雜區，且其形成方法包括進行離子植入製程。

接著，於磊晶層104上形成介電層128。在一實施例中，介電層128的材料包括氧化矽、硼磷矽玻璃（BPSG）、磷矽玻璃（PSG）、氟矽玻璃（FSG）或未摻雜矽玻璃（USG），且其形成方法包括進行化學氣相沉積製程。

繼之，形成接觸栓130，且接觸栓130與摻雜區126電性連接。在一實施例中，形成貫穿介電層128及摻雜區126的至少二開口。形成所述開口的方法包括進行微影蝕刻製程。之後，於所述開口中填入導體層以構成接觸栓130。導體層的材料包括金屬，例如鋁，且其形成方法包括進行化學氣相沉積製程。至此，完成本發明的溝槽式閘極金氧半場效電晶體10的製作。

在一實施例中，於移除部分複合介電層114的步驟（圖1E）之後以及於形成第二絕緣層120的步驟（圖1F）之前，於溝槽106的側壁上形成襯層119，以形成如圖2之溝槽式閘極金氧半場效電晶體11。在一實施例中，襯層119的材料包括氧化矽，且其形成方法包括進行熱氧化製程。在一實施例中，襯層119位於磊晶層104與第二絕緣層120之間。

在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。

在本發明的溝槽式閘極金氧半場效電晶體10/11中，第二導體層122（或上部電極）作為閘極，第一導體層116（或下部電極）作為遮蔽電極或源電極，摻雜區126作為源極，且基底102作為汲極。在一實施例中，第二絕緣層120的垂直部分作為閘介電層，而第二絕緣層120的水平部分以及第一絕緣層118共同作為閘極與遮蔽閘極之間的閘間絕緣層。

在習知的方法中，先移除溝槽上部的側壁的氧化層，接著形成閘間絕緣層，再於溝槽上部形成閘極。習知方式所形成的閘間絕緣層具有明顯的階梯部，因此閘極的底面兩側會有齒狀凸出結構，對閘極-汲極間寄生電容（Qgd）有不良的影響。本發明的方法中，是先製作閘間絕緣層，接著移除溝槽上部的側壁的複合介電層，再於溝槽上部形成閘極。本發明方法所形成的閘間絕緣層具有不明顯的階梯部，因此閘極的底面大致平坦，不會有齒狀凸出結構。

此外，習知閘極的底面兩側會有齒狀凸出結構而導致該處的閘間絕緣層的厚度變薄，進而增加閘極-汲極間寄生電容（Qgd）而造成元件效能下降。然而，本發明本發明之閘間絕緣層與閘極之間的界面實質上平滑。因此，本發明的閘間絕緣層可有效拉開閘極與汲極的距離，減少閘極-汲極間寄生電容（Qgd），進而大幅提升元件的效能。

基於所述，本發明的製造方法簡單、製程裕度寬，且可利用現有的製程輕易地製作出低閘極-汲極間寄生電容的溝槽式閘極金氧半場效電晶體，有效提升產品競爭力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、11‧‧‧溝槽式閘極金氧半場效電晶體

102‧‧‧基底

104‧‧‧磊晶層

106‧‧‧溝槽

108、108a‧‧‧第一低介電常數層

110、110a‧‧‧高介電常數層

112、112a‧‧‧第二低介電常數層

114、114a‧‧‧複合介電層

116‧‧‧第一導體層

118‧‧‧第一絕緣層

120‧‧‧第二絕緣層

121‧‧‧遮罩絕緣層

122‧‧‧第二導體層

124‧‧‧主體層

126‧‧‧摻雜區

128‧‧‧介電層

130‧‧‧接觸栓

圖1A至1H為依據本發明一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的製造方法的剖面示意圖。 圖2為依據本發明另一實施例所繪示的一種溝槽式閘極金氧半場效電晶體的剖面示意圖。

Claims (8)

1. 一種溝槽式閘極金氧半場效電晶體的製造方法，包括： 於基底上形成磊晶層； 於所述磊晶層中形成溝槽； 於所述溝槽的表面上順應性地形成複合介電層； 於所述溝槽的下部填入第一導體層； 於所述第一導體層上形成第一絕緣層； 於形成所述第一絕緣層的步驟之後，移除部分所述複合介電層，以裸露出部分所述磊晶層； 於所述溝槽內形成第二絕緣層，所述第二絕緣層覆蓋所述第一絕緣層；以及 於所述溝槽的上部形成第二導體層。
2. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中所述第二絕緣層與所述第二導體層之間的界面實質上平滑。
3. 如申請專利範圍第1項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中形成所述複合介電層的步驟包括於溝槽的表面上依序形成第一低介電常數層、高介電常數層以及第二低介電常數層。
4. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中所述第一低介電常數層以及所述第二低介電常數層的介電常數小於4，且所述高介電常數層的介電常數大於4。
5. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中所述第一低介電常數層與所述第二低介電常數層的材料各自包括氧化矽，且所述高介電常數層的材料包括氮化矽。
6. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中所述第二低介電常數層的厚度大於所述第一低介電常數層的厚度。
7. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中於移除部分所述複合介電層之後，剩餘的所述高介電常數層凸出於相鄰的所述第一低介電常數層與所述第二低介電常數層。
8. 如申請專利範圍第3項所述的溝槽式閘極金氧半場效電晶體的製造方法，其中於移除部分所述複合介電層之後，所述第一絕緣層的頂面高於剩餘的所述複合介電層的頂面。