[go: up one dir, main page]

TWI512841B - 溝槽式閘極金氧半場效電晶體的製造方法 - Google Patents

溝槽式閘極金氧半場效電晶體的製造方法 Download PDF

Info

Publication number
TWI512841B
TWI512841B TW101125348A TW101125348A TWI512841B TW I512841 B TWI512841 B TW I512841B TW 101125348 A TW101125348 A TW 101125348A TW 101125348 A TW101125348 A TW 101125348A TW I512841 B TWI512841 B TW I512841B
Authority
TW
Taiwan
Prior art keywords
layer
forming
trench
conductor
effect transistor
Prior art date
Application number
TW101125348A
Other languages
English (en)
Other versions
TW201403717A (zh
Inventor
詹前陵
李祈祥
Original Assignee
力祥半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力祥半導體股份有限公司 filed Critical 力祥半導體股份有限公司
Priority to TW101125348A priority Critical patent/TWI512841B/zh
Priority to CN201210316835.9A priority patent/CN103545216B/zh
Priority to US13/789,692 priority patent/US8927369B2/en
Publication of TW201403717A publication Critical patent/TW201403717A/zh
Priority to US14/542,674 priority patent/US8999790B2/en
Application granted granted Critical
Publication of TWI512841B publication Critical patent/TWI512841B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H10D64/01306—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10P14/6304—
    • H10P50/264—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)

Description

溝槽式閘極金氧半場效電晶體的製造方法
本發明是有關於一種半導體元件的製造方法，且特別是有關於一種溝渠式閘極金氧半場效電晶體(trench gate metal-oxide-semiconductor field effect transistor，trench gate MOSFET)的製造方法。
溝渠式金氧半導體場效電晶體被廣泛地應用在電力開關(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，溝渠式金氧半導體場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。
溝渠式金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中因輸入電容Ciss 所造成的切換損失會因操作頻率的提高而增加。輸入電容Ciss 包括閘極對源極之電容Cgs 以及閘極對汲極之電容Cgd 。降低閘極對汲極之電容Cgd 就可以有效地降低切換損失。
習知的一種作法是於溝渠內填入絕緣層，再以回蝕刻法移除部分絕緣層，以於溝渠的底部形成厚氧化層來降低閘極對汲極之電容Cgd 。然而，此種作法非常困難，且需 要精確的控制來避免通道偏移(channel offset)。
有鑑於此，本發明提供一種能夠以較佳的製程控制來形成具有厚底氧化物(thick bottom oxide，TBOX)之溝渠式金氧半導體場效電晶體之方法。
本發明提供一種溝渠式閘極金氧半場效電晶體的製造方法。於具有第一導電型之基底上形成具有第一導電型之磊晶層。於磊晶層中形成溝渠。於磊晶層及溝渠的表面上順應性地形成第一絕緣層及第一導體層。於溝渠中填滿第二絕緣層。移除部分第一導體層，以形成第二導體層於第二絕緣層的下方。移除第二絕緣層及部分第一絕緣層，以形成第三絕緣層於第二導體層的下方。進行氧化製程，將第二導體層氧化成第四絕緣層，上述氧化製程同時於磊晶層的表面及溝渠的側壁上形成第五絕緣層。於溝渠中形成第三導體層。於溝渠兩側的磊晶層中分別形成具有第二導電型的二主體層。於溝渠之兩側的主體層中分別形成具有第一導電型的二摻雜區。
在本發明之一實施例中，形成上述第二絕緣層的方法包括：於磊晶層上形成絕緣材料層，且絕緣材料層填滿溝渠；以及進行回蝕刻製程，移除部分絕緣材料層。
在本發明之一實施例中，形成上述第二導體層的方法包括以第二絕緣層為罩幕，進行非等向性乾蝕刻製程。
在本發明之一實施例中，形成上述第三絕緣層的方法 包括以第二導體層為罩幕，進行非等向性乾蝕刻製程。
在本發明之一實施例中，形成上述第三導體層的方法包括：於磊晶層上形成導體材料層，且導體材料層填滿溝渠；以及進行回蝕刻製程，移除部分導體材料層。
在本發明之一實施例中，於進行氧化製程的步驟之後以及形成第三導體層的步驟之前，上述方法更包括：移除第五絕緣層及部分第四絕緣層；以及於磊晶層及溝渠的表面上形成第六絕緣層。
在本發明之一實施例中，於形成摻雜區的步驟之後，上述方法更包括：於第三導體層及摻雜區上形成介電層；形成貫穿介電層及摻雜區的二開口；以及於介電層上形成第四導體層，其中第四導體層填入開口以與主體層電性連接。
在本發明之一實施例中，上述第四導體層的材料包括金屬。
在本發明之一實施例中，上述第一導體層的材料包括未摻雜多晶矽。
在本發明之一實施例中，上述第三導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
本發明另提供一種溝渠式閘極金氧半場效電晶體的製造方法。於具有第一導電型之基底上形成具有第一導電 型之磊晶層。於磊晶層中形成溝渠。於磊晶層及溝渠的表面上順應性地形成第一絕緣層。於溝渠的底部形成第一導體層。移除部分第一絕緣層，以形成裸露出第一導體層上部的第二絕緣層。進行氧化製程，將第一導體層氧化成第三絕緣層，上述氧化製程同時於磊晶層的表面及溝渠的側壁上形成第四絕緣層。於溝渠中形成第二導體層。於溝渠兩側的磊晶層中分別形成具有第二導電型的二主體層。於溝渠之兩側的主體層中分別形成具有第一導電型的二摻雜區。
在本發明之一實施例中，形成上述第一導體層的方法包括：於磊晶層上形成導體材料層，且導體材料層填滿溝渠；以及進行回蝕刻製程，移除部分導體材料層。
在本發明之一實施例中，形成上述第二絕緣層的方法包括進行回蝕刻法，直到裸露出第一導體層之2/3至4/5的高度。
在本發明之一實施例中，形成上述第二導體層的方法包括：於磊晶層上形成導體材料層，且導體材料層填滿溝渠；以及進行回蝕刻製程，移除部分導體材料層。
在本發明之一實施例中，於進行氧化製程的步驟之後以及形成第二導體層的步驟之前，上述方法更包括：移除第四絕緣層、部分第三絕緣層及部分第二絕緣層；以及於磊晶層及溝渠的表面上形成第五絕緣層。
在本發明之一實施例中，於形成摻雜區的步驟之後，上述方法更包括：於第二導體層及摻雜區上形成介電層； 形成貫穿介電層及摻雜區的二開口；以及於介電層上形成第三導體層，其中第三導體層填入開口以與主體層電性連接。
在本發明之一實施例中，上述第三導體層的材料包括金屬。
在本發明之一實施例中，上述第一導體層的材料包括未摻雜多晶矽。
在本發明之一實施例中，上述第二導體層的材料包括摻雜多晶矽。
在本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
基於上述，在本發明的方法中，先於溝渠底部留下多晶矽層，再進行氧化製程將此多晶矽層轉化為氧化矽層，因此能夠以較佳的製程控制來形成具有厚底氧化物(TBOX)之溝渠式金氧半導體場效電晶體。本發明的步驟簡單，且可精確地控制厚底氧化物的厚度，為一相當有競爭力的方法。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 第一實施例
圖1A至1H為依據本發明之第一實施例所繪示的一 種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖1A，於具有第一導電型之基底102上依序形成具有第一導電型之磊晶層104及罩幕層105。基底102例如是N型重摻雜之矽基底。磊晶層104例如是N型輕摻雜之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth，SEG)製程。罩幕層105的材料例如是氮化矽，且其形成方法包括進行化學氣相沉積製程。接著，以罩幕層105為罩幕，進行蝕刻製程，以於磊晶層104中形成溝渠107。之後，移除罩幕層105。
然後，請參照圖1B，於磊晶層104及溝渠107的表面上順應性地形成絕緣層108及導體層110。絕緣層108的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。導體層110的材料例如是未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。繼之，於導體層110上形成絕緣材料層112，且絕緣材料層112填滿溝渠107。絕緣材料層112的材料例如為四乙氧基矽烷(tetraethosiloxane，TEOS)氧化矽，且其形成方法包括進行化學氣相沉積製程。
之後，請參照圖1C，進行回蝕刻製程，移除部分絕緣材料層112，以形成填滿溝渠107之絕緣層112a。在一實施例中，回蝕刻製程裸露出導體層110的頂面，其可使用時間模式來控制絕緣層112a的厚度。
接著，請參照圖1D，移除部分導體層110，以形成導 體層110a於絕緣層112a的下方。形成導體層110a的方法包括以絕緣層112a為罩幕，進行非等向性乾蝕刻製程。此外，由於上述方法是以絕緣層112a為罩幕，因此為一種自對準製程(self-aligned process)，其中導體層110a位於絕緣層112a的正下方，且導體層110a與絕緣層112a的邊界切齊。
然後，請參照圖1E，移除絕緣層112a及部分絕緣層108，以形成絕緣層108a於導體層110a的下方。形成絕緣層108a的方法包括以導體層110a為罩幕，進行非等向性乾蝕刻製程。此外，由於上述方法是以導體層110a為罩幕，因此為一種自對準製程，其中絕緣層108a位於導體層110a的正下方，且絕緣層108a與導體層110a的邊界切齊。
之後，請參照圖1F，進行氧化製程，將導體層110a氧化成絕緣層114，此氧化製程同時於磊晶層104的表面及溝渠107的側壁上形成絕緣層116。絕緣層114及絕緣層116的材料例如是氧化矽。在一實施例中，上述氧化製程將導體層110a全部氧化，如圖1F所示。在另一實施例中(未繪示)，上述氧化製程僅將部份導體層110a氧化。
特別要說明的是，倘使上述氧化製程所形成之絕緣層116的厚度未達到製程需求(例如過厚或過薄)，也可以選擇性地進行下列步驟。首先，進行蝕刻製程，以移除絕緣層116及部分絕緣層114。然後，進行熱氧化製程或化學氣相沉積製程，以於磊晶層104及溝渠107的表面上形成具有所需厚度的絕緣層(未繪示)。
繼之，請參照圖1G，於溝渠107中形成導體層118。形成導體層118的方法包括於磊晶層104上形成導體材料層(未繪示)，且導體材料層填滿溝渠107。導體材料層的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，進行回蝕刻製程，移除部分導體材料層。
接著，請參照圖1H，於溝渠107兩側的磊晶層104中分別形成具有第二導電型的二主體層120。主體層120例如是P型主體層，且其形成方法包括進行離子植入製程。然後，於溝渠107之兩側的主體層120中分別形成具有第一導電型的二摻雜區122。摻雜區122例如是N型重摻雜區，且其形成方法包括進行離子植入製程。
繼之，於導體層118及摻雜區122上形成介電層124。介電層124的材料例如是氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。接著，形成貫穿介電層124及摻雜區122的二開口126。形成開口的方法包括進行微影蝕刻製程。之後，於介電層124上形成導體層128，其中導體層128填入開口126以與主體層120電性連接。導體層128的材料可以是諸如鋁的金屬，且其形成方法包括進行化學氣相沉積製程。至此，完成第一實施例之溝渠式閘極金氧半場效電晶體100的製造，其中基底102作為汲極，摻雜區122作為源極，導體層118作為閘極，且絕緣層116作為閘氧化層。另外，溝 渠107底部之由絕緣層108a及絕緣層114構成的厚氧化層可以有效降低閘極對汲極之電容Cgd ，提升元件的效能。
第二實施例
圖2A至2F為依據本發明之第二實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
首先，請參照圖2A，於具有第一導電型之基底202上形成具有第一導電型之磊晶層204。基底202例如是N型矽基底。磊晶層204例如是N型磊晶層。然後，於磊晶層204中形成溝渠206。形成磊晶層204與溝渠206的方法請參見第一實施例，於此不再贅述。
接著，於磊晶層204及溝渠206的表面上順應性地形成絕緣層208。絕緣層208的材料例如為氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。然後，於絕緣層208上形成導體材料層210，且導體材料層210填滿溝渠206。導體材料層210的材料例如是未摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。
之後，請參照圖2B，進行回蝕刻製程，移除部分導體材料層210，以於溝渠206的底部形成導體層210a。在一實施例中，回蝕刻製程裸露出絕緣層208的頂面及部分側壁，其可使用時間模式來控制導體層210a的厚度。
繼之，請參照圖2C，移除部分絕緣層208，以形成裸露出導體層210a上部的絕緣層208a。形成絕緣層208a的方法包括進行回蝕刻法，直到裸露出導體層210a之2/3至 4/5的高度。在一實施例中，可使用時間模式來控制導體層210a之裸露出來的高度。
接下來，請參照圖2D，進行氧化製程，將導體層210a氧化成絕緣層212，此氧化製程同時於磊晶層204的表面及溝渠206的側壁上形成絕緣層214。絕緣層212及絕緣層214的材料例如是氧化矽。在一實施例中，上述氧化製程將導體層210a全部氧化，如圖2D所示。在另一實施例中(未繪示)，上述氧化製程僅將部份導體層210a氧化。
特別要說明的是，倘使上述氧化製程所形成之絕緣層214的厚度未達到製程需求，也可以選擇性地進行下列步驟。首先，進行蝕刻製程，以移除絕緣層214、部分絕緣層212及部分絕緣層208a。然後，進行熱氧化製程或化學氣相沉積製程，以於磊晶層204及溝渠206的表面上形成具有所需厚度的絕緣層(未繪示)。
然後，請參照圖2E，於溝渠206中形成導體層218。形成導體層218的方法包括於磊晶層204上形成導體材料層(未繪示)，且導體材料層填滿溝渠206。導體材料層的材料例如是摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。然後，進行回蝕刻製程，移除部分導體材料層。
接著，請參照圖2F，於溝渠206兩側的磊晶層204中分別形成具有第二導電型的二主體層220。主體層220例如是P型主體層。之後，於溝渠206之兩側的主體層220中分別形成具有第一導電型的二摻雜區222。摻雜區222 例如是N型重摻雜區。之後，於導體層218及摻雜區222上形成介電層224。繼之，形成貫穿介電層224及摻雜區222的二開口226。接著，於介電層224上形成導體層228，其中導體層228填入開口226以與主體層220電性連接。主體層220、摻雜區222及導體層228的材料及形成方法請參見第一實施例，於此不再贅述。至此，完成第二實施例之溝渠式閘極金氧半場效電晶體200的製造，其中基底202作為汲極，摻雜區222作為源極，導體層218作為閘極，且絕緣層214作為閘氧化層。另外，溝渠206底部之由絕緣層208a及絕緣層212構成的厚氧化層可以有效降低閘極對汲極之電容Cgd ，提升元件的效能。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為P型，而第二導電型為N型。
綜上所述，在本發明的方法中，先於溝渠底部留下多晶矽層，再進行氧化製程將此多晶矽層轉化為氧化矽層，因此能夠以較佳的製程控制來形成具有厚底氧化物(TBOX)之溝渠式金氧半導體場效電晶體。此厚底氧化物的厚度可以藉由底絕緣層(如第一實施例的絕緣層108a或第二實施例的絕緣層208a)的厚度及後續多晶矽層(如第一實施例的導體層110a或第二實施例的導體層210a)的厚度來精確地控制，方法簡單、製程裕度寬，且可避免習知之通道偏移的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧溝渠式閘極金氧半場效電晶體
102、202‧‧‧基底
104、204‧‧‧磊晶層
105‧‧‧罩幕層
107、206‧‧‧溝渠
108、108a、112a、114、116、208、208a、212、214‧‧‧絕緣層
110、110a、118、128、210a、218、228‧‧‧導體層
112‧‧‧絕緣材料層
120、220‧‧‧主體層
122、222‧‧‧摻雜區
124、224‧‧‧介電層
126、226‧‧‧開口
210‧‧‧導體材料層
圖1A至1H為依據本發明之第一實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
圖2A至2F為依據本發明之第二實施例所繪示的一種溝渠式閘極金氧半場效電晶體的製造方法之剖面示意圖。
200‧‧‧溝渠式閘極金氧半場效電晶體
202‧‧‧基底
204‧‧‧磊晶層
206‧‧‧溝渠
208a、212、214‧‧‧絕緣層
220‧‧‧主體層
222‧‧‧摻雜區
224‧‧‧介電層
226‧‧‧開口
228‧‧‧導體層

Claims (21)

  1. 一種溝渠式閘極金氧半場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成一溝渠；於該磊晶層及該溝渠的表面上順應性地形成一第一絕緣層及一第一導體層；於該溝渠中填滿一第二絕緣層；移除部分該第一導體層，以形成一第二導體層於該第二絕緣層的下方；移除該第二絕緣層及部分該第一絕緣層，以形成一第三絕緣層於該第二導體層的下方；進行一氧化製程，將該第二導體層氧化成一第四絕緣層，該氧化製程同時於該磊晶層的表面及該溝渠的側壁上形成一第五絕緣層；於該溝渠中形成一第三導體層；於該溝渠兩側的該磊晶層中分別形成具有一第二導電型的二主體層；以及於該溝渠之兩側的該些主體層中分別形成具有該第一導電型的二摻雜區。
  2. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第二絕緣層的方法包括： 於該磊晶層上形成一絕緣材料層，且該絕緣材料層填滿該溝渠；以及進行回蝕刻製程，移除部分該絕緣材料層。
  3. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第二導體層的方法包括以該第二絕緣層為罩幕，進行非等向性乾蝕刻製程。
  4. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第三絕緣層的方法包括以該第二導體層為罩幕，進行非等向性乾蝕刻製程。
  5. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第三導體層的方法包括：於該磊晶層上形成一導體材料層，且該導體材料層填滿該溝渠；以及進行回蝕刻製程，移除部分該導體材料層。
  6. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，於進行該氧化製程的步驟之後以及形成該第三導體層的步驟之前，更包括：移除該第五絕緣層及部分該第四絕緣層；以及於該磊晶層及該溝渠的表面上形成一第六絕緣層。
  7. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，於形成該些摻雜區的步驟之後，更包括：於該第三導體層及該些摻雜區上形成一介電層； 形成貫穿該介電層及該些摻雜區的二開口；以及於該介電層上形成一第四導體層，其中該第四導體層填入該些開口以與該些主體層電性連接。
  8. 如申請專利範圍第7項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第四導體層的材料包括金屬。
  9. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導體層的材料包括未摻雜多晶矽。
  10. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第三導體層的材料包括摻雜多晶矽。
  11. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
  12. 一種溝渠式閘極金氧半場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成一溝渠；於該磊晶層及該溝渠的表面上順應性地形成一第一絕緣層；於該溝渠的底部形成一第一導體層； 移除部分該第一絕緣層，以形成裸露出該第一導體層上部的一第二絕緣層；進行一氧化製程，將該第一導體層氧化成一第三絕緣層，該氧化製程同時於該磊晶層的表面及該溝渠的側壁上形成一第四絕緣層；於該溝渠中形成一第二導體層；於該溝渠兩側的該磊晶層中分別形成具有一第二導電型的二主體層；以及於該溝渠之兩側的該些主體層中分別形成具有該第一導電型的二摻雜區。
  13. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第一導體層的方法包括：於該磊晶層上形成一導體材料層，且該導體材料層填滿該溝渠；以及進行回蝕刻製程，移除部分該導體材料層。
  14. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第二絕緣層的方法包括進行回蝕刻法，直到裸露出該第一導體層之2/3至4/5的高度。
  15. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該第二導體層的方法包括：於該磊晶層上形成一導體材料層，且該導體材料層填 滿該溝渠；以及進行回蝕刻製程，移除部分該導體材料層。
  16. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，於進行該氧化製程的步驟之後以及形成該第二導體層的步驟之前，更包括：移除該第四絕緣層、部分該第三絕緣層及部分該第二絕緣層；以及於該磊晶層及該溝渠的表面上形成一第五絕緣層。
  17. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，於形成該些摻雜區的步驟之後，更包括：於該第二導體層及該些摻雜區上形成一介電層；形成貫穿該介電層及該些摻雜區的二開口；以及於該介電層上形成一第三導體層，其中該第三導體層填入該些開口以與該些主體層電性連接。
  18. 如申請專利範圍第17項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第三導體層的材料包括金屬。
  19. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導體層的材料包括未摻雜多晶矽。
  20. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第二導體層的材料包括摻雜多晶矽。
  21. 如申請專利範圍第12項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
TW101125348A 2012-07-13 2012-07-13 溝槽式閘極金氧半場效電晶體的製造方法 TWI512841B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101125348A TWI512841B (zh) 2012-07-13 2012-07-13 溝槽式閘極金氧半場效電晶體的製造方法
CN201210316835.9A CN103545216B (zh) 2012-07-13 2012-08-31 沟槽式栅极金氧半场效晶体管的制造方法
US13/789,692 US8927369B2 (en) 2012-07-13 2013-03-08 Method of forming a trench gate MOSFET having a thick bottom oxide
US14/542,674 US8999790B2 (en) 2012-07-13 2014-11-17 Method of forming a trench gate MOSFET having a thick bottom oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101125348A TWI512841B (zh) 2012-07-13 2012-07-13 溝槽式閘極金氧半場效電晶體的製造方法

Publications (2)

Publication Number Publication Date
TW201403717A TW201403717A (zh) 2014-01-16
TWI512841B true TWI512841B (zh) 2015-12-11

Family

ID=49914322

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101125348A TWI512841B (zh) 2012-07-13 2012-07-13 溝槽式閘極金氧半場效電晶體的製造方法

Country Status (3)

Country Link
US (2) US8927369B2 (zh)
CN (1) CN103545216B (zh)
TW (1) TWI512841B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3096943A4 (en) * 2014-01-22 2018-03-14 3M Innovative Properties Company Microoptics for glazing
CN106409888A (zh) * 2015-07-31 2017-02-15 帅群微电子股份有限公司 沟槽式功率晶体管结构及其制造方法
JP6681168B2 (ja) * 2015-10-20 2020-04-15 株式会社フジミインコーポレーテッド 溶射用スラリー、溶射皮膜および溶射皮膜の形成方法
CN106601795B (zh) * 2016-11-25 2019-05-28 贵州芯长征科技有限公司 一种沟槽式场效应晶体管及其制造方法
US9741825B1 (en) * 2016-12-08 2017-08-22 Taiwan Semiconductor Co., Ltd. Method for manufacturing field effect transistor having widened trench
TWI726176B (zh) * 2017-12-06 2021-05-01 力智電子股份有限公司 溝槽式閘極金氧半場效電晶體的製造方法
US11677011B2 (en) * 2020-12-18 2023-06-13 Omnivision Technologies, Inc. Fabrication process of vertical-channel, silicon, field-effect transistors
CN113838909B (zh) * 2021-08-19 2022-10-14 深圳深爱半导体股份有限公司 沟槽型原胞结构及制备方法
CN113644125A (zh) * 2021-10-18 2021-11-12 芯长征微电子制造(山东)有限公司 能降低米勒电容的功率半导体器件及制备方法
CN115513297B (zh) * 2022-11-09 2023-09-22 中芯越州集成电路制造(绍兴)有限公司 碳化硅平面mosfet器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485532B2 (en) * 2005-04-26 2009-02-03 Fairchild Semiconductor Corporation Method of forming trench gate FETs with reduced gate to drain charge
TW201010079A (en) * 2008-06-26 2010-03-01 Fairchild Semiconductor Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
TW201207950A (en) * 2010-07-23 2012-02-16 Great Power Semiconductor Corp Fabrication method of trenched power semiconductor structure with low gate charge

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
US8115252B2 (en) * 2005-05-12 2012-02-14 M-Mos Sdn.Bhd Elimination of gate oxide weak spot in deep trench
TWI400757B (zh) 2005-06-29 2013-07-01 快捷半導體公司 形成遮蔽閘極場效應電晶體之方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
US8076719B2 (en) * 2008-02-14 2011-12-13 Maxpower Semiconductor, Inc. Semiconductor device structures and related processes
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
US20120021577A1 (en) * 2010-07-21 2012-01-26 Purtell Robert J Gate trench conductor fill

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485532B2 (en) * 2005-04-26 2009-02-03 Fairchild Semiconductor Corporation Method of forming trench gate FETs with reduced gate to drain charge
TW201010079A (en) * 2008-06-26 2010-03-01 Fairchild Semiconductor Structure and method for forming a shielded gate trench FET with an inter-electrode dielectric having a nitride layer therein
TW201207950A (en) * 2010-07-23 2012-02-16 Great Power Semiconductor Corp Fabrication method of trenched power semiconductor structure with low gate charge

Also Published As

Publication number Publication date
US20150072493A1 (en) 2015-03-12
CN103545216B (zh) 2016-03-02
US20140017864A1 (en) 2014-01-16
US8999790B2 (en) 2015-04-07
TW201403717A (zh) 2014-01-16
CN103545216A (zh) 2014-01-29
US8927369B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
CN103367442B (zh) 鳍式场效应晶体管的栅极堆叠件
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
TWI622124B (zh) 溝槽式功率半導體元件的製造方法
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
CN111463275A (zh) 半导体结构及其形成方法
CN106601811B (zh) 沟槽式功率晶体管
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
JP2012199468A (ja) 半導体装置の製造方法
US8227858B2 (en) Power MOSFET
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
CN104241360B (zh) 半导体装置及其制作方法
CN110190123A (zh) 沟槽式栅极金氧半场效晶体管
US8349691B2 (en) Method of forming power MOSFET
CN109786377B (zh) 功率晶体管及其制造方法
TWI392031B (zh) 功率金氧半導體場效電晶體的製造方法
TWI571939B (zh) 橫向擴散金屬氧化半導體元件及其製造方法
TWI528460B (zh) 具有鰭狀結構之場效電晶體的製作方法
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體
TWI505464B (zh) 功率金氧半導體場效電晶體及其製造方法
TW201926470A (zh) 溝槽式閘極金氧半場效電晶體