CN109887840A - 沟槽式栅极金氧半场效晶体管的制造方法 - Google Patents
沟槽式栅极金氧半场效晶体管的制造方法 Download PDFInfo
- Publication number
- CN109887840A CN109887840A CN201810163573.4A CN201810163573A CN109887840A CN 109887840 A CN109887840 A CN 109887840A CN 201810163573 A CN201810163573 A CN 201810163573A CN 109887840 A CN109887840 A CN 109887840A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric constant
- trench
- low
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000005669 field effect Effects 0.000 title claims abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 4
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，包括以下步骤。在衬底上形成外延层。在外延层中形成沟槽。在沟槽的表面上顺应性地形成复合介电层。在沟槽的下部填入第一导体层。在第一导体层上形成第一绝缘层。在形成第一绝缘层的步骤之后，移除部分复合介电层，以裸露出部分外延层。在沟槽内形成第二绝缘层，且第二绝缘层覆盖第一绝缘层。在沟槽的上部形成第二导体层。
Description
技术领域
本发明是涉及一种晶体管的制造方法，尤其涉及一种沟槽式栅极金氧半场效晶体管的制造方法。
背景技术
功率开关晶体管在电源管理领域已广泛使用，理想的功率开关必须具有低寄生电容(parasitic capacitance)的特性，以确保功率开关晶体管的反应速度以提供良好的功率转换效率。
在现有的功率开关晶体管结构中，沟槽电极结构包含在上部的栅电极(gate)与在下部的源电极(source)。在栅电极底面的两侧具有齿状凸出，会缩短栅极与漏极(drain)之间的距离，导致栅极与漏极间的寄生电容(Qgd)增加，进而影响功率开关晶体管的切换速度。现有工艺可通过控制源电极的蚀刻高度以消除栅电极底面两侧的齿状凸出结构，但源电极的蚀刻很难精确控制，导致工艺成本增加且品质不稳定。
因此，如何不增加工艺成本，且能稳定制造低栅极-漏极间寄生电容的功率开关晶体管，为业界亟欲改善的问题。
发明内容
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，可利用现有的工艺提供品质稳定的低寄生电容的沟槽式栅极金氧半场效晶体管。
本发明提供一种沟槽式栅极金氧半场效晶体管的制造方法，其包括以下步骤。在衬底上形成外延层。在外延层中形成沟槽。在沟槽的表面上顺应性地形成复合介电层。在沟槽的下部填入第一导体层。在第一导体层上形成第一绝缘层。在形成第一绝缘层的步骤之后，移除部分复合介电层，以裸露出部分外延层。在沟槽内形成第二绝缘层，且第二绝缘层覆盖第一绝缘层。在沟槽的上部形成第二导体层。
在本发明的一实施例中，所述第二绝缘层与第二导体层之间的界面实质上平滑。
在本发明的一实施例中，形成所述第二绝缘层的方法包括进行化学气相沉积(CVD)工艺。
在本发明的一实施例中，形成所述复合介电层的步骤包括于沟槽的表面上依序形成第一低介电常数层、高介电常数层以及第二低介电常数层。
在本发明的一实施例中，所述第一低介电常数层以及第二低介电常数层的介电常数小于4，且所述高介电常数层的介电常数大于4。
在本发明的一实施例中，所述第一低介电常数层与第二低介电常数层的材料各自包括氧化硅，且所述高介电常数层的材料包括氮化硅。
在本发明的一实施例中，所述第二低介电常数层的厚度大于所述第一低介电常数层的厚度。
在本发明的一实施例中，形成所述第一低介电常数层的方法包括进行热氧化工艺，且形成所述第二低介电常数层的方法包括进行化学气相沉积工艺。
在本发明的一实施例中，于移除部分所述复合介电层之后，剩余的所述高介电常数层凸出于相邻的所述第一低介电常数层与所述第二低介电常数层。
在本发明的一实施例中，在移除部分所述复合介电层之后，所述第一绝缘层的顶面高于剩余的所述复合介电层的顶面。
基于所述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的沟槽式栅极金氧半场效晶体管。
为让本发明的所述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至1H为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图；
图2为依据本发明另一实施例所示出的一种沟槽式栅极金氧半场效晶体管的剖面示意图。
具体实施方式
图1A至1H为依据本发明一实施例所示出的一种沟槽式栅极金氧半场效晶体管的制造方法的剖面示意图。
请参照图1A，在衬底102上形成外延层104。在一实施例中，衬底102为具有第一导电型的半导体衬底，例如是N型重掺杂的硅衬底。在一实施例中，外延层104为具有第一导电型的外延层，例如是N型轻掺杂的外延层，且其形成方法包括进行选择性外延生长(selective epitaxy growth，SEG)工艺。
接着，在外延层104中形成沟槽106。在一实施例中，在外延层104上形成掩模层。接着，以掩模层为掩模进行蚀刻工艺，以移除部分外延层104。然后，移除掩模层。
请参照图1B，在沟槽106的表面上形成复合介电层114。在一实施例中，形成复合介电层114的步骤包括于沟槽106的表面上依序形成第一低介电常数层108、高介电常数层110以及第二低介电常数层112。第一低介电常数层108以及第二低介电常数层112的介电常数例如是小于4，且高介电常数层110的介电常数例如是大于4、大于6或大于7。在一实施例中，第一低介电常数层108以及第二低介电常数层112的材料各自包括氧化硅，且高介电常数层110的材料包括氮化硅。
在一实施例中，形成第一低介电常数层108与第二低介电常数层112的方法包括进行热氧化工艺或化学气相沉积(CVD)工艺，形成高介电常数层110的方法包括进行化学气相沉积工艺。
在一实施例中，第一低介电常数层108以及第二低介电常数层112的材料均包括氧化硅，但其密度因其形成方式而有所不同。例如，当第一低介电常数层108由热氧化工艺所形成时，其结构较紧密，密度较高；而当第二低介电常数层112由化学气相沉积工艺所形成时，其结构较松散，密度较低。或者，当第一低介电常数层108以及第二低介电常数层112均由化学气相沉积工艺所形成时，第一低介电常数层108以及第二低介电常数层112具有类似的密度。在一实施例中，第二低介电常数层112的厚度大于第一低介电常数层108的厚度。
请参照图1C，在沟槽106的下部填入第一导体层116。在一实施例中，在复合介电层114上形成导体材料，且导体材料填满沟槽106。导体材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。接着，移除部分导体材料，直到剩余的导体材料的顶面低于外延层104的顶面。所述移除步骤包括进行化学机械研磨(CMP)工艺和/或回蚀刻工艺。
请参照图1D，在第一导体层116上形成第一绝缘层118。在一实施例中，第一绝缘层118的材料包括氧化硅，且其形成方法包括进行热氧化工艺。由于第一绝缘层118是由热氧化工艺所形成，故其结构较紧密。在一实施例中，第一绝缘层118的顶面低于外延层104的顶面。
请参照图1E，在形成第一绝缘层118的步骤之后，移除部分复合介电层114，以裸露出部分外延层104。在一实施例中，移除部分复合介电层114的步骤会裸露出沟槽106的上侧壁，且剩余的复合介电层114称为复合介电层114a。在一实施例中，复合介电层114a包括第一低介电常数层108a、高介电常数层110a以及第二低介电常数层112a。在一实施例中，高介电常数层110a凸出于相邻的第一低介电常数层108a与第二低介电常数层112a。在一实施例中，第一绝缘层118的顶面高于复合介电层114a的顶面。
请参照图1F，在沟槽106内形成第二绝缘层120，且第二绝缘层120覆盖沟槽106的上侧壁以及复合介电层114a和第一绝缘层118的表面。此外，屏蔽绝缘层(screeninsulating layer)121形成为覆盖外延层104的表面。在一实施例中，第二绝缘层120以及屏蔽绝缘层121的材料包括氧化硅，且其形成方法包括进行至少一化学气相沉积工艺。在一实施例中，可于同一步骤中同时形成第二绝缘层120以及屏蔽绝缘层121。在另一实施例中，可于不同步骤中分别形成第二绝缘层120以及屏蔽绝缘层121。
特别要说明的是，移除部分复合介电层114是指完全移除沟槽106的上侧壁上的复合介电层114，不会残留任何复合介电层114作为栅介电层，如图1E所示。而后续形成作为栅介电层的第二绝缘层120时(如图1F所示)，可将第一绝缘层118因移除部分复合介电层114而损耗的厚度补回。
请参照图1G，在沟槽106的上部形成第二导体层122。在一实施例中，在外延层104上形成导体材料，且导体材料填满沟槽106。在一实施例中，导体材料包括掺杂多晶硅，且其形成方法包括进行化学气相沉积工艺。之后，进行化学机械研磨工艺和/或回蚀刻工艺，以移除沟槽106外的导体材料。在一实施例中，第二绝缘层120与第二导体层122之间的界面实质上平滑。
请参照图1H，在外延层104中形成主体层124。在一实施例中，主体层124为具有第二导电型的主体层，例如是P型主体层，且其形成方法包括进行离子植入工艺。
然后，在主体层124中形成掺杂区126。在一实施例中，掺杂区126为具有第一导电型的掺杂区126，例如是N型重掺杂区，且其形成方法包括进行离子植入工艺。
接着，在外延层104上形成介电层128。在一实施例中，介电层128的材料包括氧化硅、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、氟硅玻璃(FSG)或未掺杂硅玻璃(USG)，且其形成方法包括进行化学气相沉积工艺。
继之，形成接触栓130，且接触栓130与掺杂区126电性连接。在一实施例中，形成贯穿介电层128及掺杂区126的至少二开口。形成所述开口的方法包括进行光刻蚀刻工艺。之后，在所述开口中填入导体层以构成接触栓130。导体层的材料包括金属，例如铝，且其形成方法包括进行化学气相沉积工艺。至此，完成本发明的沟槽式栅极金氧半场效晶体管10的制作。
在一实施例中，在移除部分复合介电层114的步骤(图1E)之后以及于形成第二绝缘层120的步骤(图1F)之前，在沟槽106的侧壁上形成衬层119，以形成如图2的沟槽式栅极金氧半场效晶体管11。在一实施例中，衬层119的材料包括氧化硅，且其形成方法包括进行热氧化工艺。在一实施例中，衬层119位于外延层104与第二绝缘层120之间。
在以上的实施例中，是以第一导电型为N型，第二导电型为P型为例来说明，但本发明并不以此为限。本领域技术人员应了解，第一导电型也可以为P型，而第二导电型为N型。
在本发明的沟槽式栅极金氧半场效晶体管10/11中，第二导体层122(或上部电极)作为栅极，第一导体层116(或下部电极)作为遮蔽电极或源电极，掺杂区126作为源极，且衬底102作为漏极。在一实施例中，第二绝缘层120的垂直部分作为栅介电层，而第二绝缘层120的水平部分以及第一绝缘层118共同作为栅极与遮蔽栅极之间的栅间绝缘层。
在现有的方法中，先移除沟槽上部的侧壁的氧化层，接着形成栅间绝缘层，再于沟槽上部形成栅极。现有方式所形成的栅间绝缘层具有明显的阶梯部，因此栅极的底面两侧会有齿状凸出结构，对栅极-漏极间寄生电容(Qgd)有不良的影响。本发明的方法中，是先制作栅间绝缘层，接着移除沟槽上部的侧壁的复合介电层，再于沟槽上部形成栅极。本发明方法所形成的栅间绝缘层具有不明显的阶梯部，因此栅极的底面大致平坦，不会有齿状凸出结构。
此外，现有栅极的底面两侧会有齿状凸出结构而导致该处的栅间绝缘层的厚度变薄，进而增加栅极-漏极间寄生电容(Qgd)而造成元件效能下降。然而，本发明的栅间绝缘层与栅极之间的界面实质上平滑。因此，本发明的栅间绝缘层可有效拉开栅极与漏极的距离，减少栅极-漏极间寄生电容(Qgd)，进而大幅提升元件的效能。
基于所述，本发明的制造方法简单、工艺裕度宽，且可利用现有的工艺轻易地制作出低栅极-漏极间寄生电容的沟槽式栅极金氧半场效晶体管，有效提升产品竞争力。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (8)
1.一种沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，包括：
在衬底上形成外延层；
在所述外延层中形成沟槽；
在所述沟槽的表面上顺应性地形成复合介电层；
在所述沟槽的下部填入第一导体层；
在所述第一导体层上形成第一绝缘层；
在形成所述第一绝缘层的步骤之后，移除部分所述复合介电层，以裸露出部分所述外延层；
在所述沟槽内形成第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层；以及
在所述沟槽的上部形成第二导体层。
2.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第二绝缘层与所述第二导体层之间的界面实质上平滑。
3.根据权利要求1所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，形成所述复合介电层的步骤包括于沟槽的表面上依序形成第一低介电常数层、高介电常数层以及第二低介电常数层。
4.根据权利要求3所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一低介电常数层以及所述第二低介电常数层的介电常数小于4，且所述高介电常数层的介电常数大于4。
5.根据权利要求3所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第一低介电常数层与所述第二低介电常数层的材料各自包括氧化硅，且所述高介电常数层的材料包括氮化硅。
6.根据权利要求3所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，所述第二低介电常数层的厚度大于所述第一低介电常数层的厚度。
7.根据权利要求3所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，于移除部分所述复合介电层之后，剩余的所述高介电常数层凸出于相邻的所述第一低介电常数层与所述第二低介电常数层。
8.根据权利要求3所述的沟槽式栅极金氧半场效晶体管的制造方法，其特征在于，于移除部分所述复合介电层之后，所述第一绝缘层的顶面高于剩余的所述复合介电层的顶面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106142745 | 2017-12-06 | ||
| TW106142745A TWI726176B (zh) | 2017-12-06 | 2017-12-06 | 溝槽式閘極金氧半場效電晶體的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109887840A true CN109887840A (zh) | 2019-06-14 |
| CN109887840B CN109887840B (zh) | 2023-05-09 |
Family
ID=66924778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810163573.4A Active CN109887840B (zh) | 2017-12-06 | 2018-02-27 | 沟槽式栅极金氧半场效晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109887840B (zh) |
| TW (1) | TWI726176B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802895A (zh) * | 2021-01-06 | 2021-05-14 | 江苏东海半导体科技有限公司 | 一种低电容分栅沟槽igbt器件中间隔离氧化层的制作 |
| CN116264164A (zh) * | 2021-12-15 | 2023-06-16 | 新唐科技股份有限公司 | 沟槽式晶体管及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI778671B (zh) * | 2021-06-21 | 2022-09-21 | 新唐科技股份有限公司 | 半導體結構及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| US20140017864A1 (en) * | 2012-07-13 | 2014-01-16 | Ubiq Semiconductor Corp. | Method of forming trench gate mosfet |
| KR20170083938A (ko) * | 2016-01-11 | 2017-07-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US20170213906A1 (en) * | 2016-01-25 | 2017-07-27 | Sinopower Semiconductor, Inc. | Trench power transistor |
| US9799743B1 (en) * | 2016-06-22 | 2017-10-24 | Sinopower Semiconductor, Inc. | Trenched power semiconductor element |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415739B2 (en) * | 2008-11-14 | 2013-04-09 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacture |
| US7897462B2 (en) * | 2008-11-14 | 2011-03-01 | Semiconductor Components Industries, L.L.C. | Method of manufacturing semiconductor component with gate and shield electrodes in trenches |
| TWI570917B (zh) * | 2014-12-31 | 2017-02-11 | 帥群微電子股份有限公司 | 溝槽式功率金氧半場效電晶體與其製造方法 |
-
2017
- 2017-12-06 TW TW106142745A patent/TWI726176B/zh active
-
2018
- 2018-02-27 CN CN201810163573.4A patent/CN109887840B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090050959A1 (en) * | 2007-08-21 | 2009-02-26 | Madson Gordon K | Method and Structure for Shielded Gate Trench FET |
| US20140017864A1 (en) * | 2012-07-13 | 2014-01-16 | Ubiq Semiconductor Corp. | Method of forming trench gate mosfet |
| CN103545216A (zh) * | 2012-07-13 | 2014-01-29 | 力祥半导体股份有限公司 | 沟槽式栅极金氧半场效晶体管的制造方法 |
| KR20170083938A (ko) * | 2016-01-11 | 2017-07-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US20170213906A1 (en) * | 2016-01-25 | 2017-07-27 | Sinopower Semiconductor, Inc. | Trench power transistor |
| US9799743B1 (en) * | 2016-06-22 | 2017-10-24 | Sinopower Semiconductor, Inc. | Trenched power semiconductor element |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802895A (zh) * | 2021-01-06 | 2021-05-14 | 江苏东海半导体科技有限公司 | 一种低电容分栅沟槽igbt器件中间隔离氧化层的制作 |
| CN116264164A (zh) * | 2021-12-15 | 2023-06-16 | 新唐科技股份有限公司 | 沟槽式晶体管及其制造方法 |
| CN116264164B (zh) * | 2021-12-15 | 2026-01-23 | 新唐科技股份有限公司 | 沟槽式晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI726176B (zh) | 2021-05-01 |
| CN109887840B (zh) | 2023-05-09 |
| TW201926437A (zh) | 2019-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI470790B (zh) | 溝渠式閘極金氧半場效電晶體 | |
| JP5519902B2 (ja) | リセスチャネルを有するトランジスタ及びその製造方法 | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| US20220367710A1 (en) | Sic super junction trench mosfet | |
| TWI405270B (zh) | 低閘極電荷的溝槽式功率半導體之製造方法及其結構 | |
| TW201622147A (zh) | 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體 | |
| KR20200133842A (ko) | 강유전체를 포함하는 강유전성 반도체 소자 및 그 제조 방법 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN110600371A (zh) | 多晶硅填充方法、半导体器件制作方法及半导体器件 | |
| TW202008433A (zh) | 半導體裝置的形成方法 | |
| CN108281479A (zh) | 半导体结构及其形成方法 | |
| TW202205596A (zh) | 半導體裝置 | |
| CN113808947B (zh) | 半导体结构及其形成方法 | |
| TW202127587A (zh) | 記憶體裝置 | |
| CN110364483A (zh) | 半导体结构及其形成方法 | |
| TWI775695B (zh) | 溝槽式電晶體及其製造方法 | |
| CN109887840A (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN111415868B (zh) | 一种分离栅mosfet的制作方法 | |
| CN112151381B (zh) | 半导体结构及其形成方法 | |
| TW202337026A (zh) | 半導體結構以及埋入式場板結構的製造方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN113035715B (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 | |
| CN114068670B (zh) | 半导体结构及其形成方法 | |
| CN116565002A (zh) | 一种高栅锁阈值分裂栅功率mosfet结构和制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190729 Address after: Taiwan Hsinchu County China jhubei City, Taiwan 5 yuan a Street No. 9 Building 1 Applicant after: Upi Semiconductor Corp. Address before: 6, No. 5, Taiyuan street, No. 5, Taiyuan street, bamboo North City, county Applicant before: UBIQ Semiconductor Corp. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |