[go: up one dir, main page]

TW201913878A - 用於半導體元件的自對準結構與其製作方法 - Google Patents

用於半導體元件的自對準結構與其製作方法 Download PDF

Info

Publication number
TW201913878A
TW201913878A TW106142597A TW106142597A TW201913878A TW 201913878 A TW201913878 A TW 201913878A TW 106142597 A TW106142597 A TW 106142597A TW 106142597 A TW106142597 A TW 106142597A TW 201913878 A TW201913878 A TW 201913878A
Authority
TW
Taiwan
Prior art keywords
isolation
fins
gate
self
structures
Prior art date
Application number
TW106142597A
Other languages
English (en)
Other versions
TWI655712B (zh
Inventor
江國誠
王志豪
朱熙甯
程冠倫
潘冠廷
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI655712B publication Critical patent/TWI655712B/zh
Publication of TW201913878A publication Critical patent/TW201913878A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/792—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions comprising applied insulating layers, e.g. stress liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/011—Manufacture or treatment comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露為關於一種半導體元件及其製造方法，並且更特定言之關於一種具有自對準之隔離結構的半導體元件。本揭露提供了可藉由將介電材料沉積在間隔層中形成之開口中或藉由利用介電材料替代鰭之部分而形成的自對準之隔離鰭。自對準之隔離鰭可以所採用之光微影製程的臨界尺寸彼此分離。在自對準之隔離鰭之間或在自對準之隔離鰭與主動鰭之間的分離可近似等於或大於主動鰭之分離。

Description

用於半導體元件的自對準結構
本揭露是關於一種半導體元件及其製造方法。
半導體積體電路(IC)工業已經歷指數增長。IC材料及設計之技術進展已產生數代IC，其中各代與前代相比具有更小且更複雜之電路。在IC發展之過程中，功能密度(例如，單位晶片面積之互連元件之數量)增加而幾何大小(例如，可使用製造製程產生之最小組件或線)減小。此縮小過程藉由增加生產效率並降低相關成本提供益處。
本揭露的一實施方式為一種半導體結構，包括基板、從基板突出之第一及第二鰭、間隔層、隔離鰭結構、介電隔離鰭，以及閘極結構。間隔層形成在基板上方並在第一及第二鰭之相對側壁上形。隔離鰭結構形成在間隔層上方且位在第一及第二鰭之相對側壁之間。介電隔離鰭鄰接第一及第二鰭以及隔離鰭結構。閘極結構形成在隔離鰭結構上方且位在第一及第二鰭上方。
本揭露的另一實施方式為一種形成半導體結構的方法，包括形成從基板突出之第一及第二鰭、在基板上方與第一及第二鰭之相對側壁上形成間隔層。間隔層在第一及第二鰭之相對側壁之間形成開口，以及在開口中形成隔離鰭結構。方法更包含形成鄰接第一及第二鰭以及隔離鰭結構的介電隔離鰭。接著，回蝕間隔層以使得隔離鰭結構、第一及第二鰭、以及介電隔離鰭從間隔層突出。接著，在隔離鰭結構以及第一及第二鰭上方形成閘極結構，而後在閘極結構中與隔離鰭結構上方形成閘極隔離結構。
本揭露的又一實施方式為一種半導體結構包括基板以及從基板突出的第一及第二群鰭、介電隔離鰭、以及多個平行的閘極結構。介電隔離鰭形成在第一及第二群鰭之間。平行之閘極結構中的至少一個閘極結構在介電隔離鰭上方形成。
100‧‧‧半導體結構
102‧‧‧基板
104‧‧‧鰭
106‧‧‧隔離結構
108‧‧‧閘極結構
110D‧‧‧汲極區域
110S‧‧‧源極區域
114‧‧‧頂表面
115‧‧‧閘極介電結構
117‧‧‧閘電極結構
118‧‧‧頂表面
120‧‧‧硬遮罩
200‧‧‧半導體結構
202‧‧‧基板
204a‧‧‧主動鰭結構
204b‧‧‧主動鰭結構
204c‧‧‧主動鰭結構
204d‧‧‧主動鰭結構
204e‧‧‧主動鰭結構
204f‧‧‧主動鰭結構
206‧‧‧隔離結構
208‧‧‧硬遮罩層
402'‧‧‧間隔層材料
404‧‧‧開口
504a‧‧‧主動鰭結構
504b‧‧‧主動鰭結構
504c‧‧‧主動鰭結構
504d‧‧‧主動鰭結構
604a‧‧‧自對準之隔離鰭
604a'‧‧‧自對準之隔離鰭
604b‧‧‧自對準之隔離鰭
604b'‧‧‧自對準之隔離鰭
604t‧‧‧自對準之隔離鰭
802'‧‧‧閘極介電層材料
920‧‧‧多晶結構
921a‧‧‧犧牲結構
921b‧‧‧犧牲結構
921c‧‧‧犧牲結構
921d‧‧‧犧牲結構
921e‧‧‧犧牲結構
922‧‧‧氮化物硬遮罩
924‧‧‧氧化物硬遮罩
1002‧‧‧間隔件
1004‧‧‧磊晶源極/汲極
1102‧‧‧接觸蝕刻終止層
1104‧‧‧層間介電層
1106‧‧‧第二閘極介電層
1108‧‧‧金屬閘電極
1202a‧‧‧閘極隔離結構
1202b‧‧‧閘極隔離結構
1302‧‧‧源極/汲極觸點
1600‧‧‧方法
1602‧‧‧操作
1604‧‧‧操作
1604a‧‧‧自對準之隔離鰭
1604b‧‧‧自對準之隔離鰭
1604c‧‧‧自對準之隔離鰭
1604d‧‧‧自對準之隔離鰭
1604e‧‧‧自對準之隔離鰭
1604f‧‧‧自對準之隔離鰭
1606‧‧‧操作
1608‧‧‧操作
1610‧‧‧操作
1612‧‧‧操作
1614‧‧‧操作
1616‧‧‧操作
1618‧‧‧操作
1620‧‧‧操作
1622‧‧‧操作
1624‧‧‧操作
1700‧‧‧方法
1702‧‧‧操作
1704‧‧‧操作
1706‧‧‧操作
1708‧‧‧操作
1710‧‧‧操作
1712‧‧‧操作
1714‧‧‧操作
1716‧‧‧操作
1718‧‧‧操作
1720‧‧‧操作
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭露之態樣。應注意，根據工業中的一般實務，各個特徵未按比例繪製。事實上，出於說明及論述清晰之目的，可任意增加或減小各個特徵之尺寸。
第1圖為根據一些實施例的半導體結構的橫截面圖。
第2A圖至第2C圖為根據一些實施例的在基板上形成主動鰭結構及間隔層之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第3A圖至第3C圖為根據一些實施例的在形成自對準之隔離鰭之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第4A圖至第4B圖為根據一些實施例的在回蝕間隔層並設置閘極介電層之後的部分製造之基於鰭之結構的個別立體視圖及橫截面圖。
第5A圖至第5C圖為根據一些實施例的在形成犧牲結構及磊晶源極/汲極結構之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第5D圖至第5E圖為根據一些實施例的在使用回蝕及生長方法形成磊晶源極/汲極結構之後的部分製造之基於鰭之結構的橫截面圖。
第6A圖至第6C圖為根據一些實施例的在形成層間介電層並進行閘極替換製程之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第7A圖至第7C圖為根據一些實施例的在形成閘極隔離結構之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第8A圖至第8C圖為根據一些實施例的在形成源極/汲極觸點之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第8D圖為根據一些實施例的具有在自對準之隔離鰭上方形成之源極/汲極觸點的部分製造之基於鰭之結構的橫截面圖。
第9A圖至第9C圖為根據一些實施例的在基板上形成主動鰭結構之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第10A圖至第10C圖為根據一些實施例的在開口中形成自對準之隔離鰭之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第11A圖至第11C圖為根據一些實施例的在回蝕隔離結構之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第12A圖至第12C圖為根據一些實施例的在形成閘極介電層、犧牲結構、及磊晶源極/汲極結構之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第13A圖至第13C圖為根據一些實施例的在形成層間介電層並進行閘極替換製程之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第14A圖至第14C圖為根據一些實施例的在形成閘極隔離結構之後的部分製造之基於鰭之結構的相個別立體視圖、橫截面圖、及俯視圖。
第15A圖至第15C圖為根據一些實施例的在形成源極/汲極觸點之後的部分製造之基於鰭之結構的個別立體視圖、橫截面圖、及俯視圖。
第16圖為根據一些實施例的藉由將介電材料沉積在間隔層中形成之凹陷中而形成自對準之隔離鰭的例示性方法之流程圖。
第17圖為根據一些實施例的藉由利用介電材料替代鰭之部分而形成自對準之隔離鰭的例示性方法之流程圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述組件及排列之特定實例以簡化本揭露內容。當然，此些實例僅為實例且並不意欲為限制性。例如，以下描述中在第二特徵上方形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間設置額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本揭露內容可在各個實例中重複元件符號及/或字母。
進一步地，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關為。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可類似解讀本文所使用之空間相對性描述詞。
如本文所使用之縮寫字「FET」指場效電晶體。FET之實例為金屬氧化物半導體場效電晶體(MOSFET)。MOSFET可為例如(i)構建在基板(諸如半導體晶圓)之平面中及平面上的平面結構或(ii)利用垂直結構構建。
術語「FinFET」指鰭式場效電晶體，其為在鰭上方形成並且相對於晶圓之平面垂直定向的FET。
「S/D」指形成FET之兩個端子的源極及/或汲極接面。
如本文所使用之術語「垂直」意謂名義上垂直於基板表面。
表達「磊晶層」指單晶材料層或結構。同樣，表達「磊晶生長」指單晶材料層或結構。磊晶生長之材料可為摻雜或未摻雜的。
如本文所使用之術語「標稱」指在產品或製程之設計階段期間設定的用於組件或製程操作之特性或參數的所要或目標值，連同在所要值之上及/或之下的值範圍。值範圍可歸因於製造製程或容差之輕微變化。
如本文所使用之術語「實質上」代表給定量之值變化了此值的±1%至±5%。
如本文所使用之術語「約」代表給定量之值變化了此值的±10%。
基於矽之電晶體的效能及縮放已接近極限。例如，由於按比例縮小元件尺寸以達到較高封裝密度，收縮基於矽之電晶體變得更具挑戰性。歸因於其緊湊的外形尺寸及改良的效能，諸如，例如，驅動電流增強及低於閾值洩漏減小，鰭式場效電晶體(FinFET)元件可用以解決此等挑戰。
FinFET採用垂直元件結構。FinFET之通道區域在鰭中形成，並且閘極結構經設置在鰭之側壁及頂表面上 方。圍繞通道之閘極結構提供了從三個側面控制通道區域之益處。儘管FinFET可呈現改良之效能，其等亦具有挑戰。由於結構大小及間隔減小，電晶體效能可以數種方式受到不利影響。例如，減小主體厚度(對應於減小鰭寬度)可降低穿過通道區域的載流子遷移率。結構間隔之減小可導致在相鄰結構之間的高深寬比(例如，間隙結構之深度與寬度比率)間隙。高深寬比可導致在介電材料沉積期間提前密封間隙結構並導致FinFET中之短路。進一步地，負載效應可在具有不同臨界尺寸或圖案密度之元件上加劇，進而導致較低良率及降低元件效能。歸因於不同圖案化(例如，圖案密度、特徵之深寬比、及/或特徵之組成/反射率)，負載效應可源自在半導體元件上的蝕刻速率差異。為了減小負載效應並提供均勻之圖案密度，虛設閘極結構可用以填充在FinFET之間的面積以達成均勻閘極密度。虛設閘極結構可在淺溝槽隔離(STI)層上方形成並且與相鄰FinFET之主動閘極結構平行。然而，在不具有充分機械支撐的情況下，虛設閘極結構可能會塌陷並且導致元件中的缺陷。
根據本揭露之各個實施例提供了在FinFET結構中形成自對準之隔離鰭的機制。在一些實施例中，自對準之隔離鰭可藉由將介電材料沉積在間隔層中形成之凹陷中來形成。在一些實施例中，自對準之隔離鰭可藉由利用介電材料替代鰭之部分來形成。在一些實施例中，自對準之隔離鰭可以最小設計規則間隔(諸如，例如，所採用之光微影製 程的臨界尺寸)彼此分離。在自對準之隔離鰭之間的間隔可近似等於或大於在FinFET結構之主動鰭之間的間隔。
根據本揭露之各個實施例，在半導體結構中使用自對準之隔離鰭提供了以下益處(i)均勻蝕刻及不具有接縫的無空隙金屬源極/汲極觸點；(ii)藉由將閘極結構錨固在自對準之隔離鰭上來防止閘極結構塌陷；(iii)在磊晶源極/汲極形成期間防止STI層底切；(iv)藉由使用自對準之隔離鰭作為阻障層來防止在相鄰磊晶源極/汲極之間磊晶橋接；(v)藉由使用自對準之隔離鰭作為阻障層來提供在閘極結構之間的隔離；以及(vi)歸因於來自變薄之金屬源極/汲極觸點的減小之寄生電容而導致增加AC增益。
在關於FinFET結構中的自對準之隔離鰭的實施例描述實施例之前，提供了FinFET之例示性結構。第1圖根據一些實施例提供了包括部分製造之FinFET的半導體元件的立體視圖。
第1圖為根據本揭露之一些實施例的半導體結構100之立體視圖。半導體結構100包括FinFET。半導體結構100包括基板102、複數個鰭104、複數個隔離結構106、及閘極結構108。閘極結構108經設置在鰭104各者之側壁及頂表面上方。鰭104及隔離結構106分別具有頂表面114及118。閘極結構108包括閘極介電結構115及閘電極結構117。在一些實施例中，一或更多個額外層或結構可包括在閘極結構108中。
第1圖圖示了設置在閘電極結構117之頂表面上的硬遮罩120。硬遮罩120用於圖案化(諸如藉由蝕刻)閘極結構108。在一些實施例中，硬遮罩120為由介電材料(諸如，例如，氮化矽)製成。第1圖之立體視圖在閘極介電層及閘電極層之圖案化製程(例如，蝕刻)以形成閘極結構108之後截取。積體電路可包括複數個此等及相似閘極結構。
複數個鰭104之各者包括一對源極/汲極(S/D)端子，其中源極端子被稱為源極區域110S並且汲極端子被稱為汲極區域110D。源極及汲極區域110S及110D可互換並且在鰭104中、之上、及/或周圍形成。鰭104之通道區域在閘極結構108之下。如第1圖所示，閘極結構108具有閘極長度L及閘極寬度(2xHF+WF)。在一些實施例中，閘極長度L為在從約10nm至約30nm之範圍中。在一些實施例中，閘極長度L為在從約3nm至約10nm之範圍中。在一些實施例中，鰭寬度WF為在從約6nm至約12nm之範圍中。在一些實施例中，鰭寬度W為在從約4nm至約6nm之範圍中。在一些實施例中，從鰭頂表面114至閘極結構108之頂部量測的閘極結構108之閘極高度HG為在從約50nm至約80nm之範圍中。在一些實施例中，從隔離結構頂表面118至鰭頂表面114量測的鰭104之鰭高度HF為在從約5nm至約100nm之範圍中。
根據一些實施例，基板102可為矽基板。在一些實施例中，基板102可為(i)另一半導體，諸如鍺；(ii)化 合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)、磷砷化銦鎵(GaInAsP)、及/或銻化銦；(iii)合金半導體，包括鍺矽(SiGe)；或(iv)其組合。在一些實施例中，基板102可為絕緣體上半導體(SOI)。在一些實施例中，基板102可為磊晶材料。
鰭104為其中形成一或多個電晶體的主動區域。鰭104可包括：(i)矽(Si)或另一元素半導體，諸如鍺；(ii)化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP及/或銻化銦；(iii)合金半導體，包括SiGe；或(iv)其組合。鰭104可使用包括圖案化及蝕刻製程之適宜製程製造。圖案化製程可包括在基板之上(例如，在矽層上)形成光阻層、將抗蝕劑暴露至圖案、進行暴露後烘焙製程、及顯影抗蝕劑以形成包括抗蝕劑之遮罩元件。遮罩元件可隨後用以保護基板區域而蝕刻製程將凹陷形成至基板102中，進而餘留突出之鰭。凹陷可使用反應性離子蝕刻(RIE)及/或其他適宜製程來蝕刻。用以在基板102上形成鰭104之數種其他方法可為適宜的。例如，根據一些實施例，鰭104可包括磊晶材料。
隔離結構106可部分填充凹陷並且可由介電材料(諸如，例如，氧化矽、旋塗式玻璃、氮化矽、氮氧化矽、氟摻雜之矽酸鹽玻璃(FSG)、低k介電材料、其他適宜絕緣 材料、及/或其組合)製成。在一些實施例中，隔離結構106可為淺溝槽隔離(STI)結構並且藉由在基板102中蝕刻溝槽來形成。溝槽可由絕緣材料填充，接著化學機械研磨(CMP)及回蝕製程。用於隔離結構106及/或鰭104之其他製造技術為可能的。隔離結構106可包括多層結構諸如，例如，具有一或多個襯墊層之結構。隔離結構106亦可藉由使用多步沉積及處理製程沉積增強之間隙填充層來形成，用以消除間隙填充材料中的空隙及接縫。
根據一些實施例，閘極結構108可包括閘極介電層115、閘電極結構117、及/或一或多個額外層。在一些實施例中，閘極結構108使用多晶矽作為閘電極結構117。在第13圖中亦圖示了設置在閘電極結構117之頂表面上的硬遮罩120。硬遮罩120用於圖案化(諸如藉由蝕刻)閘極結構108。在一些實施例中，硬遮罩120為由介電材料(諸如氮化矽)製成。
儘管閘極結構108經描述為使用多晶矽或非晶矽以用於閘電極結構117，但閘極結構108可為犧牲閘極結構，諸如在用以形成金屬閘極結構的替代閘極製程中形成者。可執行替代閘極製程及相關製造步驟並且未在此等圖中圖示。金屬閘極結構可包括阻障層、閘極介電層、功函數層、填充金屬層及/或用於金屬閘極結構之其他適宜材料。在一些實施例中，金屬閘極結構可包括覆蓋層、蝕刻終止層、及/或其他適宜材料。
可包括在金屬閘極結構中之例示性p型功函數金屬為TiN、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鋁(Al)、氮化鎢(WN)、二矽化鋯(ZrSi2)、二矽化鉬(MoSi2)、二矽化鉭(TaSi2)、二矽化鎳(NiSi2)、鉑(Pt)、其他適宜p型功函數材料、或其組合。可包括在金屬閘極結構中之例示性n型功函數金屬為Al、鈦(Ti)、銀(Ag)、鋁鉭(TaAl)、碳鋁鉭(TaAlC)、氮化鋁鉭(TiAlN)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮矽化鉭(TaSiN)、錳(Mn)、鋯(Zr)、其他適宜n型功函數材料、或其組合。功函數為與功函數層之材料組成相關。因此，功函數層之材料經選擇以調整其功函數，使得所要閾值電壓Vth可由在個別區域中形成之元件獲得。功函數層可藉由化學氣相沉積(CVD)、電漿增強CVD(PECVD)、原子層沉積(ALD)、其他適宜製程及/或其組合來沉積。
填充金屬層可在功函數金屬層上方沉積。填充金屬層填充在藉由移除犧牲結構形成之溝槽或開口之剩餘部分中。填充金屬層可包括Al、W、銅(Cu)、及/或其他適宜材料。填充金屬可藉由ALD、CVD、物理氣相沉積(PVD)、電鍍、其他適宜製程、及/或其組合形成。
上文所述之半導體元件結構100包括鰭104及閘極結構108。半導體元件結構100可包括在鰭104上方形成的多個閘極結構108。半導體元件結構100可需要額外處理以形成各種特徵，諸如，例如，輕微摻雜之汲極(LDD)區域及摻雜之S/D結構。術語「LDD區域」用以描述設置在電 晶體之通道區域與電晶體之S/D區域之至少一個之間的輕微摻雜之區域。LDD區域可在鰭104中藉由摻雜形成。離子植入可用於例如摻雜製程。其他製程可用於摻雜LDD區域。
第2A圖至第15D圖示出了在各個半導體元件中的自對準之隔離鰭的製造製程。在第2A圖至第8D圖中，根據一些實施例，自對準之隔離鰭可藉由將介電材料沉積在間隔層中形成之凹陷中來形成。在第9A圖至第15D圖中，根據一些實施例，自對準之隔離鰭可藉由利用介電材料替代鰭之部分來形成。本文所提供之製造製程為例示性的，並且可執行根據本揭露之替代製程，此等替代製程未在此等圖中圖示。
第2A圖至第2C圖為根據一些實施例的在基板202上形成數個主動鰭結構204a-204d之後的例示性部分製造之半導體結構200的視圖。第2A圖為例示性結構之3D視圖。第2B圖為沿著如第2A圖所示之例示性結構之A-A’線的結構之橫截面圖。第2C圖為例示性結構之俯視圖。
基板202可由矽或一些其他適宜元素半導體，諸如，例如，金剛石或鍺(Ge)；適宜化合物半導體，諸如，例如，碳化矽(SiC)、砷化銦(InAs)、或磷化銦(InP)；或適宜合金半導體，諸如，例如，碳化鍺矽(SiGeC)、磷化鎵砷(GaAsP)、或磷化鎵銦(GaInP)製成。
在一些實施例中，如第2A圖所示，主動鰭結構204a-204d從基板202突出。在一些實施例中，如第2B圖及第2C圖所示，主動鰭結構204a-204d互相平行並且在一個 方向中延伸。儘管在第2A圖至第2C圖中示出了四個主動鰭結構2048-204d，更少或更多主動鰭結構可包括在半導體結構200中。在一些實施例中，主動鰭結構204a-204d可由n型摻雜劑(諸如，例如，磷(P)及砷(As))、或p型摻雜劑(諸如，例如，硼(B)及鎵(Ga))摻雜。在一些實施例中，一些鰭結構由n型摻雜劑摻雜並且用於n型FinFET(例如，NMOS元件)中，而一些鰭結構由p型摻雜劑摻雜並且用於p型FinFET(例如，PMOS元件)中。在一些實施例中，主動鰭結構204a-204d為由矽或其他適宜材料製成。
在一些實施例中，主動鰭結構204a-204d藉由圖案化硬遮罩層並且使用各向異性蝕刻(例如，乾式蝕刻)蝕刻至基板202中來形成。在一些實施例中，各向異性蝕刻使用基於氯及/或氟之化學試劑。由硬遮罩層覆蓋之面積在各向異性蝕刻製程期間由硬遮罩層阻擋，並且凹陷未由硬遮罩層覆蓋之面積，進而產生主動鰭結構204a-204d。
在一些實施例中，主動鰭結構204a-204d具有在約5nm與約20m之間(例如，在6nm與10nm之間、在7nm與18nm之間、在10nm與15nm之間、或在12nm與18nm之間)的沿著A-A’方向之寬度。在一些實施例中，如第2B圖所示，主動鰭結構204a-204d可具有從基板202之上表面量測的在約100nm與約140nm之間(例如，在100nm與140nm之間)的高度H1。在一些實施例中，在相鄰第一與第二主動鰭結構204a與204b之間的距離d1可在約10nm與約25nm之間(例如，在12nm與20nm之間)。在 一些實施例中，在第三與第四相鄰主動鰭結構204b、204c、與204d之間的距離d2可在約20nm與約55nm之間(例如，在30nm與45nm之間)。
在一些實施例中，隔離結構206可填充在主動鰭結構204a-204d之間的開口並且提供在相鄰鰭之間的隔離。隔離結構206可由介電材料(諸如，例如，氧化矽、旋塗式玻璃、氮化矽、氮氧化矽、FSG、低k介電材料、其他適宜絕緣材料、及/或其組合)製成。在一些實施例中，隔離結構206可為STI結構並且藉由沉積絕緣材料以填充開口並且接著CMP及回蝕製程來形成。用於隔離結構206之其他製造技術為可能的。隔離結構206可包括多層結構，諸如，例如，具有一或多個襯墊層之結構。隔離結構206亦可藉由使用多步沉積及用以消除間隙填充材料中的空隙及接縫之處理製程沉積增強之間隙填充層來形成。隔離結構206可藉由移除硬遮罩層並且回蝕經沉積以形成隔離結構206的材料之一部分來回蝕形成。在一些實施例中，移除硬遮罩層包括利用蝕刻氮化矽之磷酸(H3PO4)進行濕式化學製程。在一些實施例中，硬遮罩層可使用CMP製程移除。在移除硬遮罩層之後，可回蝕隔離結構206以暴露出主動鰭結構204a-204d之一部分。在一些實施例中，回蝕隔離結構206以使得剩餘隔離結構之頂表面為在主動鰭結構204a-204d之頂表面之下。在隔離結構206中的蝕刻製程可為電漿製程，諸如，例如，使用基於氧之電漿的反應性離子蝕刻(RIE)製程。在一些實施例中，RIE蝕刻製程可包括其他蝕刻劑氣 體，諸如，例如，氮、四氟化碳(CF4)、及/或其他適宜氣體。用以回蝕隔離結構的數種其他方法亦可為適宜的。在一些實施例中，如第2B圖所示，從剩餘隔離結構206之頂表面至主動鰭結構204a-204d之頂表面量測的主動鰭結構204a-204d之高度H2為在約50nm與約90nm之間(例如，在65nm與70nm之間)。在回蝕隔離結構206之後，主動鰭結構204a-204d之部分可從隔離結構206之剩餘部分突出。
間隔層材料402’可在主動鰭結構204a-204d的暴露之側壁及平坦頂表面上以及隔離結構206的暴露之頂表面上沉積。在一些實施例中，間隔層材料402’可在基板202上方直接形成而無隔離結構206。在一些實施例中，間隔層材料402’可由氧化矽製成。在一些實施例中，間隔層材料402’可由介電材料(諸如，例如，旋塗式玻璃、氮化矽、氮氧化矽、FSG、低k介電材料、及/或其他適宜絕緣材料)製成。在一些實施例中，間隔層材料402’可藉由ALD製程沉積。在一些實施例中，間隔層材料402’之沉積可藉由任何適宜製程(諸如，例如，電漿增強ALD(PEALD)、CVD、PVD、分子束磊晶(MBE)、高密度電漿CVD(HDPCVD)、金屬有機(MOCVD)、遠端電漿CVD(RPCVD)、PECVD、其他適宜方法、及/或其組合)完成。在一些實施例中，如第2B圖所示，間隔層材料402’之厚度T1可在約5nm至約30nm(例如，約15nm至約20nm)之範圍中。在一些實施例中，間隔層材料402’在主 動鰭結構204a-204d之平坦頂表面上沉積。間隔層材料402’亦在主動鰭結構204a-204d之間的暴露之表面(諸如隔離結構206的暴露之側壁及暴露之頂表面)中沉積。間隔層材料402’之標稱(nominal)厚度T1可藉由控制沉積製程之沉積參數(諸如，例如，製程時間、製程溫度、脈衝長度、電漿功率、腔室壓力、氣體流速、其他適宜參數、及/或其組合)獲得。在一些實施例中，間隔層材料402’可利用在約500W至約800W之範圍中的電漿功率使用PEALD製程沉積。在一些實施例中，沉積製程之溫度可在約200℃至約400℃之範圍中。在一些實施例中，沉積製程可為定時沉積製程，其中較長處理時間可產生較大厚度T1，並且沉積製程可繼續直至獲得標稱厚度。例如，可沉積間隔層材料402’以實質上填充在第一與第二主動鰭結構204a與204b之間的開口。由於間隔層材料402’在開口中之主動鰭結構204a及204b之相對側壁上沉積，厚度T1可至少為距離d1之一半以實質上填充在主動鰭結構204a-204b之間的開口。
根據一些實施例，間隔層材料402’可在第三與第四主動鰭結構204c與204d之間沉積以形成開口404。藉由選擇適宜處理沉積參數，可配置開口404以產生用於隨後沉積自對準之隔離鰭的空間。如第2B圖至第2C圖所示，開口404具有高度H3及寬度d3。在一些實施例中，高度H3可在約50nm與約90nm之間(例如，在65nm與70nm之間)的範圍中。在一些實施例中，寬度d3可在約5nm與約20nm之間(例如，在6nm與10nm之間、在7nm與18nm之 間、在10nm與15nm之間、或在12nm與18nm之間)的範圍中。
第3A圖至第3C圖為根據一些實施例的在將主動鰭結構204a-204d分為兩組主動鰭結構之後的例示性部分製造之半導體結構200的視圖。第3A圖為例示性結構之3D視圖。第3B圖為沿著如第3A圖所示之A-A’線的結構之橫截面圖。第3C圖為例示性結構之俯視圖。
如第3A圖所示，可移除間隔層材料402’、主動鰭結構204a-204d、及隔離結構206之部分，並且主動鰭結構204a-204d之剩餘部分可經分為個別第一及第二組主動鰭結構。特定言之，第一及第二組主動鰭結構分別包括主動鰭結構504a-504d及主動鰭結構504a’-504d’(由間隔層材料402’覆蓋並且不在第3A圖中圖示)。在一些實施例中，具有長度L之溝槽可在主動鰭結構204a-204d中形成，進而將此等主動鰭結構分為第一及第二組主動鰭結構。長度L可在約10nm至約100um之間的範圍中。在一些實施例中，第一組主動鰭結構具有長度LA，其可在約100nm至約100um之間(例如，在約100nm至約100um之間)的範圍中。在一些實施例中，第二組主動鰭結構具有長度LB，其可在約100nm至約100um之間(例如，在約100nm至約100um之間)的範圍中。在一些實施例中，長度LA與LB可實質上相似。在一些實施例中，長度LA與LB可為不同的。溝槽可使用圖案化及蝕刻製程在半導體結構200中形成。在一些實施例中，例示性圖案化製程可包括在間隔層材料 402’的暴露之表面上方形成光阻層、將抗蝕劑暴露至遮罩或其上具有圖案之主光罩、進行暴露後烘焙製程、及顯影抗蝕劑以形成遮罩層。在一些實施例中，遮罩層可為硬遮罩，諸如，例如，氮化矽層、其他適宜層、及/或其組合。未由遮罩層保護的間隔層材料402’之表面面積使用例如反應性離子蝕刻(RIE)製程、濕式蝕刻製程、其他適宜製程、及/或其組合蝕刻。在一些實施例中，藉由控制蝕刻製程之蝕刻參數(諸如，例如，蝕刻劑氣體類型、氣體流速、蝕刻溫度、電漿功率、腔室壓力、其他適宜參數、及/或其組合)，蝕刻選擇性可在間隔層材料402’與主動鰭結構204a-204d之間實質上相似。例如，蝕刻製程可為使用氟碳氣體(諸如CF4、三氟甲烷(CHF3)、八氟丙烷(C3F8)、其他適宜蝕刻劑氣體、及/或其組合)的RIE製程。蝕刻製程可為各向異性蝕刻製程。在一些實施例中，間隔層材料402’及主動鰭結構204a-204d的暴露之部分可使用不同製程移除。蝕刻製程可為定時蝕刻製程，其中較長處理時間可產生較高深度之溝槽並且蝕刻製程可繼續直至獲得標稱深度。例如，蝕刻製程可繼續直至移除主動鰭結構204a-204d的暴露之部分並且暴露出基板202。在一些實施例中，主動鰭結構204a-204d之部分及隔離結構206於溝槽之底部處餘留。在蝕刻製程之後，遮罩層隨後藉由任何適宜製程(諸如，例如，任何適宜抗蝕劑溶離製程、電漿灰化製程、硬遮罩移除製程、及/或任何其他適宜製程)移除。
自對準之隔離鰭隨後在半導體結構200之開口404及溝槽中形成。在一些實施例中，形成自對準之隔離鰭包括利用介電鰭材料填充開口404及溝槽。在一些實施例中，填充開口404可藉由ALD製程進行。在一些實施例中，填充溝槽可藉由CVD或可流動CVD(FCVD)製程進行。在一些實施例中，開口404及溝槽可藉由任何適宜製程(諸如，例如，ALD、CVD、FCVD、PVD、MBE、HDPCVD、MOCVD、RPCVD、PECVD、其他適宜方法、及/或其組合)填充。在一些實施例中，利用介電鰭材料填充開口404及溝槽的製程為於約400℃與約700℃之間(例如，在400℃與600℃之間)的溫度進行。在一些實施例中，介電鰭材料可利用在約200℃與400℃之間的範圍中的處理溫度使用FCVD製程沉積，接著隨後進行紫外線(UV)固化及退火製程。在一些實施例中，退火製程可於約500℃至約800℃之間的範圍中的溫度進行。在一些實施例中，可進行碳及/或氮之原位摻雜以在FCVD製程期間固化或凝固介電鰭材料。在一些實施例中，介電鰭材料包括氮化碳矽(SiCN)、氮化碳氧矽(SiOCN)、或金屬氧化物，諸如，例如，氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鋁(Al2O3)、其他適宜金屬氧化物、及/或其組合。在一些實施例中，形成自對準之隔離鰭進一步包括進行平坦化步驟(例如，CMP步驟)以移除在間隔層材料402’之上表面上的過量介電材料，使得自對準之隔離鰭的上表面與間隔層材料402’之上表面實質上共面。介電鰭材料之沉積在開口404中形成自對準之隔離 鰭604a-604b及604a’-604b’，並且在溝槽中形成自對準之隔離鰭604t。自對準之隔離鰭604a-604b在第一組主動鰭結構之主動鰭結構504a-504d之間形成，並且自對準之隔離鰭604a’-604b’在第二組主動鰭結構之主動鰭結構504a’-504d’之間形成。由於在沉積介電鰭材料之前限定並形成開口404及溝槽，當介電鰭材料填充在暴露之開口及溝槽中時不需要對準製程。如第3B圖所示，自對準之隔離鰭604a-604b及604a’-604b之寬度實質上等於開口404之寬度d3。在一些實施例中，自對準之隔離鰭604a-604b及604a’-604b之高度可實質上等於開口404之深度H3、或歸因於平坦化製程而小於H3。在一些實施例中，高度H3可在約50nm與約90nm之間(例如，在65nm與70nm之間)的範圍中。在一些實施例中，寬度d3可在約5nm與約20nm之間(例如，在6nm與10nm之間、在7nm與18nm之間、在10nm與15nm之間、或在12nm與18nm之間)的範圍中。在一些實施例中，自對準之隔離鰭604t可在個別第一與第二組主動鰭結構之間的溝槽中形成。自對準之隔離鰭604t可具有實質上與溝槽之長度L相同並且在約50nm至約100um之間的範圍中的長度。
第4A圖至第4B圖為根據一些實施例的在回蝕間隔層材料402’並且形成閘極介電層材料802’之後的例示性部分製造之半導體結構200的視圖。第4A圖為例示性結構之3D視圖。第4B圖為沿著如第4A圖所示之A-A’線的結構之橫截面圖。
可回蝕間隔層材料402’以使得主動鰭結構及自對準之隔離鰭的部分可從間隔層材料402’之剩餘部分突出。間隔層材料402’之剩餘部分形成間隔層402。在一些實施例中，在蝕刻間隔層材料402’期間輕微蝕刻自對準之隔離鰭604a-604b、604a’-604b’、及604t，使得其頂表面實質上與主動鰭結構504a-504d及504a’-504d’共面。此共面結構可藉由任何適宜方法(諸如，例如，在間隔層材料、主動鰭結構、及自對準之隔離鰭的材料之間具有適宜蝕刻選擇性的蝕刻製程)獲得。例如，與介電鰭材料或主動鰭材料之蝕刻速率相比，蝕刻製程可具有間隔層材料402’之較高蝕刻速率。在一些實施例中，蝕刻速率差異可藉由調節蝕刻製程之適宜參數(諸如，例如，蝕刻劑氣體類型、氣體流速、蝕刻溫度、電漿功率、腔室壓力、其他適宜參數、及/或其組合)獲得。在一些實施例中，此共面結構可藉由CMP製程獲得，此CMP製程移除間隔層材料402’以及自對準之隔離鰭604a-604b、604a’-604b’、及604t之頂部分直至其等與主動鰭結構504a-504d及504a’-504d’之頂表面共面。蝕刻製程可隨後用以回蝕間隔層材料402’。間隔層材料402’之蝕刻製程可為電漿製程，諸如，例如，使用基於氟之電漿的RIE製程。在一些實施例中，RIE蝕刻製程可包括蝕刻劑氣體，諸如，例如，CF4、CHF3、C3F8、及/或其他適宜氣體。在一些實施例中，蝕刻間隔層材料402’包括進行蝕刻氧化矽的濕式化學製程。用以形成凹陷的數種其他方法亦可為適宜的。間隔層材料402’在回 蝕之後的剩餘部分形成間隔層402。如第4B圖所示，在第一組主動鰭結構504a-504d中使用鰭，例如，主動鰭結構504a-504d或自對準之隔離鰭604a-604b的高度H4從隔離層402之頂表面至主動鰭結構504a-504d或自對準之隔離鰭604a-604b的頂表面量測。在一些實施例中，高度H4為在約40nm與約70nm之間(例如，在50nm與60nm之間)。如第4A圖至第4B圖所示，自對準之隔離鰭604a-604b部分嵌入間隔層402中。高度H5表示嵌入深度並且從剩餘間隔層402之頂表面至自對準之隔離鰭604a-604b的底表面量測。在一些實施例中，高度H5可在約5nm與約30nm之間的範圍中。
如第4A圖至第4B圖所示，閘極介電層材料802’經毯覆式沉積而形成。在一些實施例中，閘極介電層材料802’可為氧化矽層(例如，二氧化矽)。在一些實施例中，閘極介電層材料802’可包括高k材料。在一些實施例中，閘極介電層材料802’可包括複數層。在一些實施例中，閘極介電層材料802’使用ALD製程或CVD製程沉積。在一些實施例中，形成閘極介電層材料802’之ALD製程於約200℃與約400℃之間(例如，在200℃與400℃之間)的溫度進行。在一些實施例中，閘極介電層材料802’之厚度t為在約2nm與約4nm之間(例如，在2nm與4nm之間)。在一些實施例中，閘極介電層材料802’可用作用於高壓元件之閘極介電質。
第5A圖至第5C圖為根據一些實施例的在形成犧牲結構及磊晶源極/汲極結構之後的例示性部分製造之半導體結構200的視圖。第5A圖為例示性結構之3D視圖。第5B圖為沿著如第5A圖所示之A-A’線的結構之橫截面圖。第5C圖為結構之俯視圖。第5D圖至第5E圖為用於使用回蝕及生長方法形成磊晶源極/汲極結構的部分製造之半導體結構200的橫截面圖。
犧牲結構921a-921e可平行形成並且沿著與主動鰭結構504a-504d或504a’-504b’之方向不同的方向延伸。犧牲結構921a-921e可均勻地間隔開以提供均勻圖案密度並且可在自對準之隔離鰭及/或主動鰭結構上方形成。例如，犧牲結構921a及921e分別在主動鰭結構504a-504d及504a’-504d’以及自對準之隔離鰭604a-604b及604a’-604b’的頂表面及相對側表面上方形成。犧牲結構921c在自對準之隔離鰭604t上方形成，由此具有與犧牲結構921a或921e相比較低之閘極高度，使得犧牲結構921a-921e之頂表面共面。在一些實施例中，犧牲結構921a-921e包括多晶結構920。多晶結構920之長度可在約12nm與約16nm之間(例如，在12nm與16nm之間)。在一些實施例中，作為在多晶結構之頂表面與底表面之間的垂直距離量測的多晶結構920之高度可在約100nm與約150nm之間(例如，在100nm與150nm之間)。在一些實施例中，犧牲結構921a-921e進一步包括氧化物硬遮罩924及氮化物硬遮罩922。在一些實施例中，氧化物硬遮罩 924之厚度為在約40nm與約80nm之間(例如，在40nm與80nm之間)，並且氮化物硬遮罩922之厚度為在約10nm與約30nm之間(例如，在10nm與30nm之間)。在一些實施例中，多晶結構920為由多晶矽製成，氧化物硬遮罩924為由SiOx製成，並且氮化物硬遮罩922為由氮化矽(SiNx)或氮化碳矽(SiCN)製成。在一些實施例中，形成犧牲結構921a-921e包括沉積閘極材料之堆疊(包括閘電極層、氮化物硬遮罩層、及氧化物硬遮罩層)、使用微影術圖案化閘極材料之堆疊、以及蝕刻閘極材料之堆疊以形成多晶結構920、氮化物硬遮罩922、及氧化物硬遮罩924。在一些實施例中，蝕刻閘極材料之堆疊在閘極氧化層材料802’之表面上終止。
在自對準之隔離鰭604t上方形成的犧牲結構可提供數個益處。首先，自對準之隔離鰭可防止在鰭及/或閘極結構之間的間隙或空隙。在一些實施例中，犧牲結構可於界面處形成，此界面處自對準之隔離鰭604t鄰接主動鰭結構504a-504d及504a’-504d’以及自對準之隔離鰭604a-604b以及604a’-604b’。在一實例中，犧牲結構921b不僅在主動鰭結構504a-504d及自對準之隔離鰭604a-604b上方形成，亦在自對準之隔離鰭604t上方形成。在另一實例中，犧牲結構921d以相似方式形成。在不具有自對準之隔離鰭604t的情況下，空氣間隙可在主動鰭結構504a-504d與犧牲結構之間存在，此犧牲結構於主動鰭結構504a-504d之末端處形成。空氣間隙可導致降低元件效 能的空隙。然而，鄰接主動鰭結構504a-504d而形成的自對準之隔離鰭604t可防止空氣間隙或空隙。其次，歸因於與習知犧牲結構相比較低之犧牲結構高度，自對準之隔離鰭可防止一些犧牲結構塌陷。在不具有自對準之隔離鰭604t的情況下，在犧牲結構921c之位置中的習知犧牲結構可必須在隔離結構206上方直接形成。為了獲得跨過相鄰隔離結構的總體共面之頂表面，習知犧牲結構之高度高於犧牲結構921c。由此，習知犧牲結構具有較高深寬比並且較易於塌陷。此外，因為犧牲結構921c在自對準之隔離鰭604t上形成，其可具有與犧牲結構921a或921e相比較低之閘極高度以獲得跨過犧牲結構921a-921e共面之頂表面。由此，犧牲結構921c具有較低深寬比並且較不易於塌陷。第三，自對準之隔離鰭604t提供給犧牲結構機械支撐並且防止閘極結構塌陷。例如，因為犧牲結構921b及921d均經錨固或部分錨固在自對準之隔離鰭604t以及自對準之隔離鰭604a-604b及604a’-604b’上方，由鰭提供之機械支撐增加了犧牲結構之機械強度。
如第5A圖所示，間隔件1002在犧牲結構921a-921e之兩個側表面上形成。間隔件1002為具有小於4.0之介電常數的低k間隔件。在一些實施例中，間隔件1002包括元素，諸如，例如，矽(Si)、氧(O)、及碳(C)。在一些實施例中，間隔件1002之厚度為在約6nm與約8nm之間(例如，在6nm與8nm之間)。在一些實施例中，形成間隔件1002包括毯覆式沉積間隔層，接著利用蝕刻(例如， 乾式蝕刻)製程拉回間隔層。在一些實施例中，拉回間隔層包括蝕刻並移除在犧牲結構921a-921e之頂表面以及閘極介電層材料802’的暴露之表面上方沉積的間隔層。在一些實施例中，拉回間隔件1002亦包括蝕刻在犧牲結構921a-921e之側表面上形成的間隔件1002之一部分。
可移除未由所形成之間隔件1002保護的閘極介電層材料802’以暴露出下面之主動鰭結構及自對準之隔離鰭。在一些實施例中，乾式蝕刻製程可用以移除閘極介電層材料802’。例如，閘極介電層材料802’可從未由所形成之間隔件1002保護的表面移除，並且暴露出主動鰭結構504a-504d及504a’-504d’、自對準之隔離鰭604a-604d、604a’-604b’、及604t之頂表面及側表面。在一些實施例中，完成移除閘極介電層材料802’以使得磊晶源極/汲極層可在暴露之主動鰭結構504a-504d及504a’-504d’上生長。
在已移除暴露之閘極介電層材料802’之後，其剩餘部分形成閘極介電層802。主動鰭結構可隨後由p型摻雜劑摻雜以用於p型FinFET元件中或由n型摻雜劑摻雜以用於n型FinFET元件中。在一些實施例中，主動鰭結構可具有彼此不同類型之摻雜劑。在一些實施例中，主動鰭結構可使用相同類型之摻雜劑摻雜。例如，一些主動鰭結構可由p型摻雜劑摻雜，而一些主動鰭結構可由n型摻雜劑摻雜，使得半導體結構200可包括p型及n型FinFET二者。具有不同摻雜劑之主動鰭結構可藉由使用由圖案化製程形成 之光阻層保護主動鰭結構之第一選擇，並且利用一種類型之摻雜劑摻雜主動鰭結構之暴露之第二選擇而獲得。光阻層可隨後經移除並且藉由在主動鰭結構之第二選擇上方使用圖案化製程並將主動鰭結構之第一選擇暴露至摻雜製程來再次形成。圖案化製程可包括在半導體結構之上形成光阻層、將抗蝕劑暴露至圖案、進行暴露後烘焙製程、及顯影抗蝕劑以形成圖案化之光阻層。在一些實施例中，光阻層為正性抗蝕劑。摻雜製程可為任何適宜之摻雜製程，諸如，例如，離子植入製程。
磊晶源極/汲極1004在主動鰭結構504a-504d及504a’-504d’上形成。在一些實施例中，磊晶源極/汲極1004藉由在主動鰭結構504a-504d及504a’-504d’的暴露之表面上方生長磊晶層來形成。在主動鰭結構504a-504d及504a’-504d’的暴露之表面上生長磊晶層可包括進行預清潔製程以移除在主動鰭結構504a-504d及504a’-504d’之表面上的原生氧化物。接下來，進行磊晶製程以在主動鰭結構504a-504d及504a’-504d’之表面上生長磊晶層。在一些實施例中，磊晶製程為於約400℃與約500℃之間(例如，在400℃與500℃之間)的溫度進行的SiGe磊晶製程。磊晶製程為僅在主動鰭結構的暴露之表面上生長磊晶層的選擇性製程。生長製程繼續直至已獲得磊晶源極/汲極1004之標稱大小及/或結構。在一些實施例中，磊晶源極/汲極1004為SiGe結構。在一些實施例中，磊晶源極/汲極1004之厚度為在約10nm與約20nm之間(例 如，在10nm與20nm之間)。在一些實施例中，磊晶源極/汲極1004在磊晶製程期間由p型或n型摻雜劑摻雜。例如，磊晶源極/汲極1004在磊晶製程期間摻雜有硼(B)。
取決於各種因素(諸如，例如，磊晶製程條件、主動鰭結構之結晶定向、及/或其他適宜因素)，磊晶源極/汲極1004亦可採取不同形狀。在一些實施例中，磊晶源極/汲極1004之形狀為菱形形狀。如第5D圖所示，主動鰭結構504a-504d使用適宜蝕刻製程(諸如，例如，乾式RIE蝕刻製程)回蝕。在一些實施例中，如第5D圖所示，剩餘主動鰭結構504a-504d之頂表面在間隔層402之頂表面下方凹陷。在一些實施例中，剩餘主動鰭結構504a-504d之頂表面實質上與間隔層402之頂表面共面或高於或低於此間隔層之頂表面。隨後進行磊晶製程以從主動鰭結構504a-504d之頂表面生長磊晶層。磊晶製程可使用主動鰭結構504a-504d之頂表面作為種晶層並且生長製程繼續直至已獲得磊晶源極/汲極1004之標稱大小及/或結構。亦可在磊晶製程期間進行原位摻雜製程。自對準之隔離鰭的益處為在於其用作在相鄰磊晶源極/汲極之間的阻障層。例如，如第5E圖所示，生長出個別主動鰭結構504b及504c的磊晶源極/汲極1004由自對準之隔離鰭604a分離，而生長出個別主動鰭結構504c及504d的磊晶源極/汲極1004由自對準之隔離鰭604b分離。由此，自對準之隔離鰭防止在所形成之磊晶源極/汲極之間的磊晶橋接。
第6A圖至第6C圖為根據一些實施例的在形成層間介電層並進行閘極替換製程之後的例示性部分製造之半導體結構200的視圖。第6A圖為例示性結構之3D視圖。第6B圖為經過閘極結構並且沿著由第6A圖所示之A-A’線的結構之橫截面圖。第6C圖為結構之俯視圖。
接觸蝕刻終止層1102可在如上文參考第6A圖至第6C圖所描述的半導體結構200的磊晶源極/汲極1004及/或自對準之隔離鰭上方沉積。接觸蝕刻終止層1102可用以在隨後製程期間保護磊晶源極/汲極1004不受水分、摻雜劑、及/或氧化影響。例如，接觸蝕刻終止層1102可在隨後之層間介電層沉積期間保護磊晶源極/汲極1004不受氧化影響。在一些實施例中，接觸蝕刻終止層1102可用作用於隨後接觸蝕刻的蝕刻終止層，使得在接觸蝕刻終止層1102下方的磊晶源極/汲極1004或自對準之隔離鰭不由接觸蝕刻破壞。在一些實施例中，接觸蝕刻終止層1102可為氮化矽層。在一些實施例中，沉積接觸蝕刻終止層1102可使用ALD製程、CVD製程、其他適宜製程、及/或其組合進行。
層間介電層1104可使用毯覆式沉積，接著平坦化製程以移除在犧牲結構上方形成的過量層間介電材料而形成。在一些實施例中，層間介電層1104為氧化物(例如，SiOx)層。在一些實施例中，層間介電層1104使用CVD製程、ALD製程、FCVD製程、旋塗製程、其他適宜製程、及/或其組合沉積。在一些實施例中，在約400℃與約600℃之間(例如，在400℃與600℃之間)的溫度進行的額外退火 製程可用以處理層間介電層1104以緻密化剛沉積之介電層。在一些實施例中，在沉積層間介電層1104之後，進行平坦化製程(例如，CMP)以移除在犧牲結構921a-921e之頂表面上方形成的層間介電層1104之部分。可進行平坦化製程以使得層間介電層1104、間隔件1002、及多晶結構920之頂表面共面。在一些實施例中，亦在平坦化製程期間或在額外蝕刻製程期間移除氧化物硬遮罩924及氮化物遮罩922，使得暴露出多晶結構920之頂表面。在一些實施例中，在平坦化製程之後，多晶結構920之高度為在約80nm與約130nm之間(例如，在80nm與130nm之間)。
在一些實施例中，犧牲結構921a-921e可由金屬閘極結構替代。更特定言之，多晶結構920可由金屬閘電極1108替代。首先，多晶結構920可使用乾式蝕刻、濕式蝕刻、或其組合移除。其次，金屬閘電極經沉積至開口中。在一些實施例中，用以移除多晶結構920之製程為選擇性的以使得層間介電層1104及間隔件1002在蝕刻製程之後餘留。由此，移除多晶結構920可在相對間隔件1002之間形成開口。在一些實施例中，移除多晶結構920亦可包括移除閘極介電層802以使得可在開口中形成金屬閘電極1108之前形成第二閘極介電層1106。在一些實施例中，如第6B圖所示，第二閘極介電層1106可在閘極介電層802上方形成。在一些實施例中，第二閘極介電層1106可包括界面層及高k介電層。在一些實施例中，界面層為SiOx層。在一些實施例中，高k介電層包括高k介電材料，諸如，例如，氧化鉿、 氧化鑭、氧化鋁、氧化鋯、氮化矽、或其他適宜高k材料。在一些實施例中，高k介電層之介電常數高於約3.9。在一些實施例中，高k介電層之介電常數高於約7.0。在一些實施例中，使用ALD製程、CVD製程、其他適宜沉積製程、及/或其組合進行形成第二閘極介電層1106之步驟。
在一些實施例中，金屬閘電極1108可包括金屬導體諸如鎢(W)、鈦、鉭、銅、氮化鈦、氮化鉭、鉬、其他適宜金屬或金屬合金、及/或其組合。在一些實施例中，金屬閘電極1108亦可包括擴散阻障，諸如，例如，氮化鈦(TiN)及氮化鈦矽(TiSiN)。在一些實施例中，金屬閘電極1108可進一步包括功函數層，諸如，例如，用於n型FinFET元件的TiN及鈦鋁(TiAl)及用於p型FinFET元件的氮化鉭(TaN)及TiAl。在一些實施例中，可使用ALD製程、CVD製程、其他適宜沉積製程、及/或其組合進行形成金屬電極1108。
在一些實施例中，在開口中形成金屬閘極結構之後，進行平坦化製程(例如，CMP製程)以平坦化半導體結構之頂表面。在一些實施例中，平坦化製程繼續直至層間介電層1104、第二閘極介電層1106、間隔件1002、及金屬閘電極1108之頂表面實質上共面。
第7A圖至第7C圖為根據一些實施例的在形成閘極隔離結構之後的例示性部分製造之半導體結構200的視圖。第7A圖為例示性結構之一部分的3D視圖。第7B圖為 經過閘極結構並且沿著如第7A圖所示之A-A’線的結構之橫截面圖。第7C圖為結構之俯視圖。
第7A圖為具有側面之例示性結構的3D視圖，其為閘極結構之橫截面圖。閘極隔離結構1202a-1202b可在金屬閘電極1108中並在自對準之隔離鰭上方形成以提供對一或多個FinFET之分離的閘電極控制。閘極隔離結構1202a-1202b可在自對準之隔離鰭604a-604b上方形成，並且與自對準之隔離鰭604a-604b一起形成阻障層以將閘電極1108分為不同部分，進而允許對所選擇之電晶體的分離控制。在自對準之隔離鰭604a-604b上方形成閘極隔離結構1202a-1202b提供了不需要使閘極隔離結構向下延伸至間隔層402或STI區域206以獲得在閘極結構之間的分離的益處。由於閘極隔離結構之蝕刻深度較小，這亦防止層間介電質損失。一些閘極隔離結構與下面的自對準之隔離鰭對準。如下文進一步詳述，不與自對準之隔離鰭604a-604b對準的一些閘極隔離結構仍完全維持功能如同對準時的情況，但額外提供增加對準裕度及光微影製程之重疊需求的益處。此外，自對準之隔離鰭604a-604b仍填充在主動鰭結構之間的區域以防止在彼等區域中形成金屬閘極結構1108。例如，自隔離之鰭604a填充在主動鰭結構504b與504c之間的區域，此等區域原本由金屬閘極結構材料填充。由此，自對準之隔離鰭可減小金屬閘極結構1108之總厚度，這可歸因於減小寄生電容而導致較大之AC增益。
閘極隔離結構1202a-1202b可藉由首先形成在一或多個自對準之隔離鰭上方的開口而在金屬閘電極1108中形成。閘極隔離結構1202a-1202b之位置及選擇可取決於元件要求，諸如，例如，某些FinFET之分離閘極控制。開口可藉由圖案化製程接著蝕刻製程以移除金屬電極1108的暴露之部分而形成。在一些實施例中，光阻層經塗覆並圖案化以限定待凹陷之面積並且隨後由閘極隔離結構填充。在一些實施例中，光阻層可為正性光阻。在一些實施例中，光阻層可具有在約50nm與約100nm之間(例如，在50nm與100nm之間)的厚度。在一些實施例中，蝕刻製程可為各向異性蝕刻(例如，乾式蝕刻)製程。在一些實施例中，蝕刻製程蝕刻了金屬閘極結構1108的暴露之部分並且暴露出下面之第二閘極介電層1106及閘極介電層802。在一些實施例中，蝕刻製程可進一步進行以移除暴露之下面的第二閘極介電層1106及閘極介電層802並且於自對準之隔離鰭604a-604b處終止。在一些實施例中，製程可於閘極介電層802處終止並且出於簡明目的未在第7A圖及第7B圖中圖示。在形成開口之後，閘極隔離結構材料可使用毯覆式沉積形成以填充及/或過度填充所形成之開口。在一些實施例中，閘極隔離結構材料可為氮化矽層。在一些實施例中，沉積閘極隔離結構材料可使用ALD製程、CVD製程、其他適宜製程、及/或其組合進行。在一些實施例中，在毯覆式沉積填充開口之閘極隔離結構材料之後，進行平坦化製程(例如，CMP製程)以移除在層間介電層1104及金 屬閘電極1108之頂表面上方形成的閘極隔離結構材料。閘極隔離結構1202a-1202b可在平坦化製程之後形成。在一些實施例中，平坦化製程繼續直至閘極隔離結構1202a-1202b、層間介電層1104、第二閘極介電層1106、間隔件1002、及金屬閘電極1108之頂表面實質上共面。在閘電極1108之頂表面與自對準之隔離鰭604a-604b之頂表面之間量測的閘極隔離結構1202a-1202b之深度可小於約60nm。
在一些實施例中，如第7A圖及第7C圖所示，閘極隔離結構1202a可在自對準之隔離鰭604a之上直接形成並且與此自對準之隔離鰭對準。在一些實施例中，閘極隔離結構可參考自對準之隔離鰭水平偏移而形成，並且僅閘極隔離結構之一部分在自對準之隔離鰭上方直接形成。例如，閘極隔離結構1202b可以水平重疊距離d4在自對準之隔離鰭604b之上部分地形成。重疊距離d4經量測為在閘極隔離結構1202b與自對準之隔離鰭604b之間的接觸之水平長度並且可等於或大於約4nm(例如，在約4nm與約5nm之間)。因此，可減小對精確對準閘極隔離結構之邊界與下面的自對準之隔離鰭的需求，這提供了在微影製程中對準及重疊需要的增加之裕度或容差。
第8A圖至第8C圖為根據一些實施例的在形成源極/汲極觸點之後的例示性部分製造之半導體結構200的視圖。第8A圖為例示性結構之3D視圖。第8B圖為沿著第8A圖所示之A-A’線的結構之橫截面圖。第8C圖為結構之俯 視圖。第8D圖為具有在自對準之隔離鰭上方形成的源極/汲極觸點的例示性結構的橫截面圖。
源極/汲極觸點1302可在層間介電層1104中並且在磊晶源極/汲極1004上方形成。圖案化及蝕刻製程可用以在層間介電層1104中形成開口以用於沉積源極/汲極觸點材料。在一些實施例中，源極/汲極觸點材料使用ALD製程、CVD製程、PVD製程、或其組合藉由毯覆式沉積形成。在一些實施例中，源極/汲極觸點材料可由金屬(諸如，例如，鈷(Co)、鎢(W)、銅(Cu)、鎳(Ni)、釕(Ru)、或其他適宜材料)製成。在一些實施例中，進行平坦化製程(例如，CMP製程)以移除在層間介電層1104之頂表面或金屬閘極結構之頂表面上方形成的過量之磊晶源極/汲極觸點材料。源極/汲極觸點1302可在平坦化製程之後形成，並且源極/汲極觸點1302、層間介電層1104、及金屬閘電極1108之頂表面共面。在一些實施例中，源極/汲極觸點1302可進一步包括阻障層以避免材料從源極/汲極觸點1302擴散至層間介電層1104中，或反之亦然。
在一些實施例中，形成源極/汲極觸點1302可進一步包括在源極/汲極觸點1302與磊晶源極/汲極1004之間形成矽化物層。在一些實施例中，形成矽化物層包括移除覆蓋磊晶源極/汲極1004之頂表面的接觸蝕刻終止層1102。在一些實施例中，在移除接觸蝕刻終止層1102之後，進行額外蝕刻以凹陷磊晶源極/汲極1004之頂表面，進而形成用於源極/汲極觸點的平坦表面。在一些實施例中，凹陷 磊晶源極/汲極1004增加了在源極/汲極觸點1302與磊晶源極/汲極1004之間的接觸面積，這可減小接觸電阻。在一些實施例中，形成矽化物層藉由矽化製程進行，此矽化製程包括沉積金屬層、使金屬與磊晶層或主動鰭結構或主動鰭結構之上部反應、以及移除未反應之金屬層。在一些實施例中，矽化物層可包括矽化鈷(CoSix)、矽化鎳(NiSix)、其他適宜矽化物層、及/或其組合。
在一些實施例中，源極/汲極觸點1302可在由自對準之隔離鰭分離的磊晶源極/汲極1004之間形成。例如，如第8D圖所示，源極/汲極觸點1302亦在由自對準之隔離鰭604b分離的兩個磊晶源極/汲極1004之間形成。在形成源極/汲極觸點1302期間，自對準之隔離鰭604b可防止源極/汲極觸點1302更深地切入在主動鰭結構504c-504d之間的層間介電層1104中及/或進一步向下至間隔層402或隔離結構206中。由此，可獲得以減小之厚度均勻沉積的源極/汲極觸點。變薄之源極/汲極觸點可提供減小之寄生電容的益處，這導致較高之AC增益。此外，減小源極/汲極觸點至層間介電層中的深切效應亦可防止在金屬源極/汲極觸點周圍及在金屬源極/汲極觸點中形成空隙或接縫。
自對準之隔離鰭亦可使用鰭替代製程形成。鰭替代製程藉由從主動鰭結構移除材料之一部分並且利用介電隔離鰭材料替代此部分來形成自對準之隔離鰭。此機制亦為用於形成隔離鰭的自對準之方法並且進一步提供減小對 間隔層之需求的益處。下文第9A圖至第15C圖詳細地描述了鰭替代製程及隨後處理。
第9A圖至第9C圖為根據一些實施例的在基板202上形成數個主動鰭結構204a-204f之後的例示性部分製造之半導體結構200的視圖。第9A圖為例示性結構之3D視圖。第9B圖為沿著如第9A圖所示之例示性結構之A-A’線的結構之橫截面圖。第9C圖為例示性結構之俯視圖。
第9A圖至第9C圖所述之半導體結構200可使用與參考第2A圖至第2C圖所述之結構相似的結構及方法來形成。例如，基板202可由矽或一些其他適宜之元素半導體材料製成。如第9A圖所示，主動鰭結構204a-204f從基板202突出並且彼此互相平行。在一些實施例中，主動鰭結構204a-204f可由p型或n型摻雜劑摻雜。在一些實施例中，主動鰭結構204a-204f可由矽或其他適宜材料製成。在一些實施例中，主動鰭結構204a-204f藉由圖案化硬遮罩層208並且使用各向異性蝕刻(例如，乾式蝕刻)蝕刻至基板202中來形成。在一些實施例中，硬遮罩層208由氮化矽製成。主動鰭結構204a-204f可具有在約5nm與約20nm之間(例如，在約6nm與約10nm之間、在約7nm與約18nm之間、在約10nm與約15nm之間、或在約12nm與約18nm之間)的沿著A-A’方向的寬度。在一些實施例中，如第9B圖所示，主動鰭結構204a-204d具有從基板202之上表面量測的在約100nm與約140nm之間(例如，在100nm與140nm之間)的高度H1。在一些實施例中，隔離結構206為STI結 構並且可填充開口並提供在主動鰭結構204a-204f之間的隔離，並且可由介電材料(諸如，例如，氧化矽)製成。
在第9A圖至第9C圖所述之半導體結構與在第2A圖至第2C圖中之半導體結構的主動鰭結構之間的分離可不同。例如，如第9A圖及第9B圖所示，主動鰭結構204a-204f可間隔開相同距離。在一些實施例中，在相鄰主動鰭結構204a-204f之間的距離d1可在約10nm與約25nm之間(例如，在約12nm與約20nm之間)。
第10A圖至第10C圖為根據一些實施例的在所選擇之主動鰭結構中形成開口並在開口中形成自對準之隔離鰭之後的例示性部分製造之半導體結構200的視圖。第10A圖為例示性結構之3D視圖。第10B圖為沿著如第10A圖所示之例示性結構之A-A’線的結構之橫截面圖。第10C圖為例示性結構之俯視圖。
開口可藉由移除硬遮罩層208並回蝕所選擇之主動鰭結構204a-204f的一部分於主動鰭結構204a-204f的所選擇之位置處形成。在一些實施例中，僅移除主動鰭結構之一部分以在主動鰭結構中並在相鄰隔離結構206之間形成開口。例如，開口可藉由僅移除硬遮罩層208在主動鰭結構204a、204b、204d、及204f上方之一部分來形成。剩餘硬遮罩層208可用作用於蝕刻製程之遮罩元件，此蝕刻製程移除暴露之主動鰭結構材料。在一些實施例中，在其整個長度上移除主動鰭結構。例如，開口可藉由移除主動鰭結構204c及204e之硬遮罩層208並均勻地蝕刻整個主動鰭結構 204c及204e直至已達到標稱深度來形成。移除硬遮罩層208可包括利用蝕刻氮化矽之H3PO4進行濕式化學製程。在圖案化硬遮罩層208之後，凹陷主動鰭結構204a-204f的暴露之部分，但剩餘主動鰭結構之頂表面可在基板202之頂表面之上。在一些實施例中，剩餘主動鰭結構之頂表面實質上與基板202之頂表面共面或低於基板202之頂表面。主動鰭結構204a-204f之蝕刻製程可與參考第3A圖至第3C圖所述之製程相似。蝕刻製程可為電漿製程，諸如，例如，使用基於氟之電漿的RIE製程。蝕刻製程可為定時蝕刻製程，其中較長處理時間可產生較大深度之開口，並且蝕刻製程可繼續直至獲得標稱深度。
介電鰭材料使用與上文參考第3A圖至第3C圖所述之沉積方法相似的方法沉積至開口中以形成自對準之隔離鰭1604a-1604f。如第10A圖及第10C圖所示，自對準之隔離鰭1604a、1604b、1604d、及1604f在隔離結構206之間形成並且亦由主動鰭結構之剩餘部分鄰接。自對準之隔離鰭1604c及1604e在隔離結構206之間形成並且僅其底表面與主動鰭結構之剩餘部分接觸。由於在沉積介電鰭材料之前限定並形成開口，當介電鰭材料填充暴露之開口時不需要對準製程。在一些實施例中，開口可藉由ALD製程填充。在一些實施例中，介電鰭材料包括SiCN、SiOCN、或金屬氧化物，諸如，例如，HfO2、ZrO2、Al2O3、其他適宜金屬氧化物、及/或其組合。在一些實施例中，形成自對準之隔離鰭進一步包括進行平坦化步驟(例如，CMP步驟)以 移除在隔離結構206及硬遮罩層208上的過量之介電材料，使得自對準之隔離鰭的上表面與隔離結構206及硬遮罩層208之上表面實質上共面。在一些實施例中，如第10C圖所示，自對準之隔離鰭1604a、1604b、1604d、及1604f可具有在約10nm至約100um之間的範圍中的主動鰭結構之剩餘部分之間的長度L。
第11A圖至第11C圖為根據一些實施例的在回蝕隔離結構以使鰭從剩餘隔離結構之頂表面突出之後的例示性部分製造之半導體結構200的視圖。第11A圖為例示性結構之3D視圖。第11B圖為沿著第11A圖所示之例示性結構之A-A’線的結構之橫截面圖。第11C圖為例示性結構之俯視圖。
隔離結構206可藉由蝕刻製程拉回。在一些實施例中，硬遮罩層208可使用與上文參考第10A圖至第10C圖所述之製程相似的製程移除。例如，可使用濕式化學製程。在一些實施例中，可使用平坦化製程並且平坦化製程可繼續直至移除硬遮罩208並且自對準之隔離鰭1604a-1604f、主動鰭結構204a-204f、及隔離結構206之上表面實質上共面。在移除硬遮罩層208之後，可回蝕隔離結構206以暴露出主動鰭結構204a、204b、204d、204f及自對準之隔離鰭1604a-1604f的一部分。在一些實施例中，回蝕隔離結構206以使得剩餘隔離結構之頂表面為在自對準之隔離鰭1604a-1604f之底表面之上。用以回蝕隔離結構206之蝕刻製程可為電漿製程，諸如，例如，使用基於氧之 電漿的RIE製程。在一些實施例中，RIE蝕刻製程可包括其他蝕刻劑氣體，諸如，例如，氮、CF4、及/或其他適宜氣體。數種其他回蝕方法亦可為適宜的。在一些實施例中，從剩餘隔離結構206之頂表面至主動鰭結構204a-204d之頂表面量測的主動鰭結構204a-204d之高度H4為在約50nm與約90nm之間(例如，在約65nm與約70nm之間)。在回蝕隔離結構206之後，主動鰭結構204a-204d之部分可從隔離結構206之剩餘部分突出。
如第11B圖所示，主動鰭結構204a-204f或自對準之隔離鰭1604c及1604b的高度H4從剩餘隔離結構206之頂表面至主動鰭結構204a-204f或自對準之隔離鰭1604c及1604b的頂表面量測。自對準之隔離鰭1604a、1604b、1604d、及1604f不在第11B圖中圖示但可具有相似高度。在一些實施例中，高度H4可在約40nm與約70nm之間(例如，在50nm與60nm之間)。
第12A圖至第12C圖為根據一些實施例的在形成閘極介電層、犧牲結構、及磊晶源極/汲極結構之後的例示性部分製造之半導體結構200的視圖。第12A圖為例示性結構之3D視圖。第12B圖為沿著如第12A圖所示之A-A’線的結構之橫截面圖。第12C圖為結構之俯視圖。
閘極介電層802在主動鰭結構204a-204f的暴露之表面、自對準之隔離鰭1604a-1604f、及隔離結構206之頂表面上方形成。在一些實施例中，閘極介電層802可與參考第4A圖至第4B圖所述之閘極介電層相似。例如，閘極 介電層802可為氧化矽層或高k材料。在一些實施例中，閘極介電層802可包括複數層。在一些實施例中，閘極介電層802使用ALD製程或CVD製程沉積。閘極介電層802之厚度t可在約2nm與約4nm之間(例如，在2nm與4nm之間)。閘極介電層802可用作用於高壓元件的閘極介電質。
犧牲結構921a-921e可平行形成並且沿著與主動鰭結構204a-204f之方向不同的方向延伸。犧牲結構921a-921e可使用與上文參考第5A圖至第5C圖所述之製程相似的製程形成。犧牲結構921a-921e可均勻地間隔開以提供均勻之圖案密度。在一些實施例中，犧牲結構921a-921e包括多晶結構920、氮化物硬遮罩922、及氧化物硬遮罩924。
與參考第5A圖至第5B圖所述之結構相似，第12A圖所示之犧牲結構亦可經錨固或部分錨固在自對準之隔離鰭上方。例如，犧牲結構921c經錨固在自對準之隔離鰭1604a-1604f上並且不在主動鰭結構204a-204f上方形成。在另一實例中，犧牲結構921b及921d可在主動鰭結構與自對準之隔離鰭之間的界面上方形成並且由此經錨固在兩種結構上。與上文參考第5A圖所述的自對準之隔離鰭相似，自對準之隔離鰭可至少提供數個益處。首先，自對準之隔離鰭1604a、1604b、1604d、及1604f連接主動鰭結構204a、204b、204d、及204f之相應部分，因此可防止形成空氣間隙或空隙。其次，自對準之隔離鰭可藉由提供機械支撐來防止一些犧牲結構塌陷。在不具有自對準之隔離鰭 1604a-1604f的情況下，在犧牲結構921c之位置處的習知犧牲結構可必須在隔離結構206上方直接形成。然而，犧牲結構921c經錨固在自對準之隔離鰭1604a-1604f上方並且其支撐增加了犧牲結構921c之機械強度。類似地，犧牲結構921a、921b、921d、及921e均經錨固或部分錨固在自對準之隔離鰭上方並且由自對準之隔離鰭支撐。
磊晶源極/汲極可使用與上文參考第5A圖至第5C圖所述之製程相似的製程形成。例如，間隔件1002可在犧牲結構921a-921e之兩個側表面上形成。間隔件1002可藉由在半導體結構200上方毯覆式沉積間隔層接著利用蝕刻製程拉回間隔層而形成。可移除未由所形成之間隔件1002保護的閘極介電層材料以形成閘極介電層802並且暴露出下面之主動鰭結構及自對準之隔離鰭。在移除閘極介電層802之後，可在主動鰭結構上進行摻雜製程。主動鰭結構可具有彼此相同或不同類型之摻雜劑。磊晶源極/汲極1004可隨後藉由磊晶生長製程在暴露之主動鰭結構204a、204b、204d、及204f上形成。預清潔製程可在磊晶生長製程之前進行。生長製程繼續直至已達到磊晶源極/汲極1004之標稱大小及/或結構。磊晶源極/汲極1004可在磊晶製程期間由p型或n型摻雜劑摻雜。取決於不同因素，磊晶源極/汲極1004亦可採取不同形狀。例如，磊晶源極/汲極1004之形狀可為菱形形狀。
第13A圖至第13C圖為根據一些實施例的在形成層間介電層並進行閘極替換製程之後的例示性部分製造 之半導體結構200的視圖。第13A圖為例示性結構之3D視圖。第13B圖為穿過閘極結構並沿著如第13A圖所示之A-A’線的結構之橫截面圖。第13C圖為結構之俯視圖。形成層間介電層並進行閘極替換製程可與上文參考第6A圖至第6C圖所述之製程相似。
第14A圖至第14C圖為根據一些實施例的在形成閘極隔離結構之後的例示性部分製造之半導體結構200的視圖。第14A圖為例示性結構之一部分之3D視圖。第14B圖為穿過閘極結構並沿著如第14A圖所示之A-A’線的結構之橫截面圖。第14C圖為結構之俯視圖。閘極隔離結構1202a-1202b可使用與上文參考第7A圖至第7C圖所述之製程相似的製程形成。閘極隔離結構可用以提供對一或多個FinFET的分離之閘電極控制。在一些實施例中，閘極隔離結構可在自對準之隔離鰭之上直接形成並且與自對準之隔離鰭對準，或具有水平偏移並且僅閘極隔離結構之一部分在自對準之隔離鰭上方直接形成。
第15A圖至第15C圖為根據一些實施例的在形成源極/汲極觸點之後的例示性部分製造之半導體結構200的視圖。第15A圖為例示性結構之3D視圖。第15B圖為沿著如第15A圖所示之A-A’線的結構之橫截面圖。第15C圖為結構之俯視圖。第15D圖為具有在自對準之隔離鰭上方形成的源極/汲極觸點的例示性結構之橫截面圖。
源極/汲極觸點1302可使用與上文參考第8A圖至第8C圖所述之製程相似的製程在層間介電層1104中並且 在磊晶源極/汲極1004上方形成。如第15D圖所示，與參考第8D圖所述之製程相似，源極/汲極觸點1302亦可在主動鰭結構204d及204f上方且亦在自對準之隔離鰭1604e上方形成。
第16圖為根據本揭露之一些實施例的藉由將介電材料沉積在間隔層中形成之凹陷中來形成自對準之隔離鰭的示例方法1600之流程圖。可執行方法1600中的其他操作並且方法1600之操作可以不同順序執行及/或變化。
於操作1602，根據一些實施例，結構及層在半導體結構上及/或內形成。半導體結構可包括基板、一或多個蝕刻終止層、及一或多個介電層。半導體結構亦可包括所需之其他層。根據一些實施例，基板可為矽基板。基板之實例可為如參考第2A圖所述之基板202。主動鰭結構可從基板202突出，並且互相平行並在一個方向中延伸。主動鰭結構可由n型摻雜劑(諸如，例如，P及As)或p型摻雜劑(諸如，例如，B及Ga)摻雜。一些鰭結構可由n型摻雜劑摻雜並且用於n型FinFET中，而一些鰭結構由p型摻雜劑摻雜並且用於p型FinFET中。主動鰭結構可由矽或其他適宜材料製成。主動鰭結構可藉由圖案化硬遮罩層並使用各向異性蝕刻蝕刻至基板中來形成。由硬遮罩層覆蓋之面積在各向異性之蝕刻製程期間由硬遮罩層阻擋，並且未由硬遮罩層覆蓋之面積凹陷，進而產生主動鰭結構。主動鰭結構之實例可為上文參考第2A圖所述之主動鰭結構204a-204d。主動鰭結構可具有在約5nm與約20nm之間的寬度及在約100nm與約 140nm之間的高度H1。在相鄰主動鰭結構之間的距離可在約10nm與約25nm之間，或在主動鰭結構之間的距離可大於20nm。隔離結構可用以填充在主動鰭結構之間的開口並且可由介電材料製成。隔離結構可為STI結構。
於操作1604，根據一些實施例，回蝕隔離結構。隔離結構可藉由移除硬遮罩層並蝕刻隔離結構之一部分來回蝕。移除硬遮罩層可包括濕式化學製程或CMP製程。在移除硬遮罩層之後，可回蝕隔離結構以暴露出主動鰭結構之一部分。可回蝕隔離結構以使得剩餘隔離結構之頂表面為在主動鰭結構之頂表面下方。從剩餘隔離結構之頂表面至主動鰭結構之頂表面量測的主動鰭結構之高度可在約50nm與約90nm之間。在回蝕隔離結構之後，主動鰭結構之部分可從隔離結構之剩餘部分突出。在隔離結構中回蝕之實例可為上文參考第2A圖至第2C圖所述之機制。
於操作1606，根據一些實施例，在主動鰭結構及隔離結構上形成間隔層。間隔層可在主動鰭結構的暴露之側壁及平坦頂表面以及隔離結構的暴露之頂表面上沉積。間隔層可由介電材料製成且藉由ALD製程或CVD製程沉積，並且間隔層之厚度可在約5nm至約30nm之範圍中。間隔層可在主動鰭結構之平坦頂表面上沉積並且亦可在主動鰭結構之間的暴露之表面中沉積。間隔層之標稱厚度可藉由控制沉積製程之沉積參數獲得。例如，沉積製程可為定時沉積製程，其中較長處理時間可產生較大厚度，並且沉積製程可繼續直至獲得標稱厚度。可沉積間隔層以實質上填充在一些 主動鰭結構之間的開口。間隔層之厚度可至少為分離主動鰭結構的距離之一半以實質上填充開口。間隔層之厚度可在約5nm與約30nm之間。間隔層可在一些主動鰭結構之間沉積以形成開口。藉由選擇適宜處理沉積參數，開口可經配置以產生用於隨後沉積自對準之隔離鰭的空間。開口之高度可在約50nm與約90nm之間的範圍中。在一些實施例中，開口之寬度可在約5nm與約20nm之間的範圍中。形成間隔層之實例可為上文參考第2A圖至第2C圖所述之機制。
於操作1608，根據一些實施例，將主動鰭結構分為兩組主動鰭結構。可移除間隔層、主動鰭結構、及隔離結構之部分以形成溝槽。可將主動鰭結構之剩餘部分分為兩組主動鰭結構。溝槽可在半導體基板中使用圖案化及蝕刻製程形成。藉由控制蝕刻製程之蝕刻參數，在間隔層與主動鰭結構之間的蝕刻選擇性可實質上相似。蝕刻製程可為各向異性之蝕刻製程。間隔層及主動鰭結構可使用不同製程移除。蝕刻製程可為定時蝕刻製程，其中較長處理時間可產生較大深度之溝槽，並且蝕刻製程可繼續直至獲得標稱深度。主動鰭結構及隔離結構之部分可於溝槽之底部處餘留。在蝕刻製程之後，遮罩層可隨後藉由任何適宜製程移除。兩組主動鰭結構之實例可為包括主動鰭結構504a-504d及504a’-504d’的個別第一及第二組主動鰭結構。
於操作1610，根據一些實施例，形成自對準之隔離鰭。自對準之隔離鰭可在半導體結構之開口及溝槽中形成。形成自對準之隔離鰭可包括利用介電鰭材料填充開口及 溝槽。填充開口可藉由ALD製程進行。填充溝槽可藉由CVD或FCVD製程進行。介電鰭材料可包括SiCN、SiOCN、或金屬氧化物，諸如，例如，HfO2、ZrO2、Al2O3、其他適宜金屬氧化物、及/或其組合。形成自對準之隔離鰭亦可包括進行平坦化步驟(例如，CMP步驟)以移除在間隔層之上表面上的過量之介電材料，使得自對準之隔離鰭的上表面與間隔層之上表面實質上共面。自對準之隔離鰭在主動鰭結構之間形成。由於在沉積介電鰭材料之前限定並形成開口及溝槽，當介電鰭材料填充在暴露之開口之溝槽中時不需要對準製程。自對準之隔離鰭的實例為自對準之隔離鰭604a-604b及604t。
於操作1612，根據一些實施例，回蝕間隔層以暴露出主動鰭結構及自對準之隔離鰭的部分。可回蝕間隔層以形成凹陷，使得主動鰭結構及自對準之隔離鰭的部分可從間隔層之剩餘部分突出。自對準之隔離鰭可在蝕刻間隔層期間輕微蝕刻，使得其頂表面與主動鰭結構實質上共面。共面結構可藉由任何適宜方法(諸如，例如，在間隔層、主動鰭結構、及自對準之隔離鰭的材料之間具有適宜蝕刻選擇性的蝕刻製程)獲得。間隔層之蝕刻製程可為電漿製程，諸如，例如，使用基於氟之電漿的RIE製程。蝕刻間隔層可包括進行蝕刻氧化矽的濕式化學製程。
於操作1614，根據一些實施例，閘極介電層在半導體結構上方形成。閘極介電層可在主動鰭結構的暴露之表面、自對準之隔離鰭、及間隔層之頂表面上方形成。閘極 介電層可為氧化矽層並且可包括高k材料。閘極介電層亦可包括使用ALD製程或CVD製程沉積的複數層。閘極介電層之厚度可在約2nm與約4nm之間。閘極介電層可用作用於高壓元件的閘極介電質。閘極介電層之實例可為如上文參考第4A圖所述的閘極介電層802。
於操作1616，根據一些實施例，犧牲結構在自對準之隔離鰭及主動鰭結構上方形成。犧牲結構可平行形成並且沿著與主動鰭結構之方向不同的方向延伸。犧牲結構可均勻地間隔開以提供均勻之圖案密度。犧牲結構可包括多晶結構、氧化物硬遮罩、及氮化物硬遮罩。蝕刻閘極材料之堆疊可在閘極氧化層之表面上終止。犧牲結構可在自對準之隔離鰭及/或主動鰭結構上方形成。例如，犧牲結構在主動鰭結構之頂表面及相對側表面上方形成。犧牲結構之實例可為如上文參考第5A圖至第5C圖所述的犧牲結構921a-921e。
於操作1618，根據一些實施例，磊晶源極/汲極結構在主動鰭結構上方形成。磊晶源極/汲極結構可在主動鰭結構上直接形成或可使用回蝕及生長方法形成。間隔層可首先在犧牲結構、主動鰭結構、及自對準之隔離鰭上形成。形成間隔件可包括在半導體結構上方均勻地沉積間隔層接著利用各向異性之蝕刻製程拉回間隔層。可移除未由所形成之間隔件保護的閘極介電層以暴露出下面之主動鰭結構及自對準之隔離鰭。在已移除閘極介電層之後，主動鰭結構可由p型摻雜劑摻雜以用於p型FinFET元件中，或由n型摻雜劑摻雜以用於n型FinFET元件中。摻雜製程可為任何適 宜摻雜製程，諸如，例如，離子植入製程。在一些實施例中，磊晶源極/汲極可藉由在主動鰭結構的暴露之表面上方生長磊晶層來形成。磊晶製程可為僅在暴露之主動鰭結構之表面上生長磊晶層的選擇性製程。生長製程繼續直至已達到磊晶源極/汲極之標稱大小及/或結構。取決於不同因素，磊晶源極/汲極亦可採取不同形狀。例如，磊晶源極/汲極之形狀可為菱形形狀。菱形形狀的磊晶源極/汲極可藉由回蝕及生長製程形成。原位摻雜製程亦可在磊晶製程期間進行。磊晶源極/汲極之實例為如上文參考第5A圖至第5C圖所述之磊晶源極/汲極1004。
於操作1620，根據一些實施例，在半導體結構上方形成層間介電層並且執行閘極替換製程。在沉積層間介電層之前，接觸蝕刻終止層可在磊晶源極/汲極及/或自對準之隔離鰭上方沉積。層間介電層可在接觸蝕刻終止層上方並在主動鰭結構與自對準之隔離鰭之間形成。在一些實施例中，層間介電層亦可在犧牲結構之頂表面上方沉積。在沉積層間介電層之後，進行平坦化製程以移除在犧牲結構之頂表面上方形成的層間介電層之部分。可進行平坦化製程以使得層間介電層、間隔件、及多晶結構之頂表面共面。氧化物硬遮罩及氮化物遮罩亦在平坦化製程期間或在額外蝕刻製程期間移除，使得暴露出多晶結構之頂表面。層間介電層之實例為如上文參考第6A圖所述的層間介電層1104。
犧牲結構可由金屬閘極結構替代。更特定言之，多晶結構可由金屬閘電極替代。第二閘極介電層可在形成金 屬閘電極之前在閘極介電層上方形成。金屬閘電極亦可包括擴散阻障及功函數層。可進行平坦化製程以移除在層間介電層之頂表面上方形成的金屬閘極結構。金屬閘極結構之實例為如上文參考第6A圖所述的金屬閘電極1108。
於操作1622，根據一些實施例，閘極隔離結構在金屬閘極結構中形成。閘極隔離結構可在金屬閘電極中並且在自對準之隔離鰭上方形成以提供對一或多個FinFET的分離之閘電極控制。閘極隔離結構可在自對準之隔離鰭上方形成，並且與自對準之隔離鰭一起形成阻障層以將閘電極分為不同部分，進而允許分離控制。閘極隔離結構可在自對準之隔離鰭之上直接形成並且與自對準之隔離鰭對準，或參考自對準之隔離鰭以水平偏移形成，並且僅閘極隔離結構之一部分在自對準之隔離鰭上方直接形成。允許水平偏移提供了用於對準之增加裕度及光微影製程之重疊要求的益處。此外，金屬閘極結構之總厚度減小，這可歸因於減小寄生電容而導致較大AC增益。在形成閘極隔離結構之後，可進行平坦化製程以使得層間介電層、第二閘極介電層、間隔件、及金屬閘電極之頂表面實質上共面。閘極隔離結構之實例為如上文參考第7A圖所述的閘極隔離結構1202a-1202b。
於操作1624，根據一些實施例，源極/汲極觸點在層間介電層中並在磊晶源極/汲極上方形成。源極/汲極觸點可在層間介電層中並在磊晶源極/汲極上方形成。圖案化及蝕刻製程可用以在層間介電層中形成開口以用於源極/汲極觸點沉積。源極/汲極觸點可進一步包括阻障層以避免 材料擴散。可使用平坦化製程以使得源極/汲極觸點、層間介電層、及金屬閘電極之頂表面共面。源極/汲極觸點可在由自對準之隔離鰭分離的磊晶源極/汲極之間形成。自對準之隔離鰭可防止源極/汲極觸點更深地切入層間介電層中，進而產生減小厚度之源極/汲極觸點，這導致減小寄生電容。源極/汲極觸點之實例為如參考第8A圖所述之源極/汲極觸點1302。
第17圖為根據本揭露之一些實施例的藉由利用介電材料替代鰭之部分而形成自對準之隔離鰭的示例方法1700之流程圖。可執行方法1700中的其他操作並且方法1700之操作可以不同順序執行及/或變化。
於操作1702，根據一些實施例，結構及層在半導體結構上及/或內形成。操作1702可使用與上文參考操作1602所述者相同之製程進行。例如，主動鰭結構可從基板突出，並且互相平行並在一個方向中延伸。然而，在相鄰主動鰭結構之間的間隔可彼此相等。例如，在主動鰭結構之間的間隔可在約10nm與約25nm之間(例如，在12nm與20nm之間)。若需要，在主動鰭結構之間的距離可較大。隔離結構可用以填充在主動鰭結構之間的開口並且可由介電材料製成。隔離結構可為STI結構。
於操作1704，根據一些實施例，凹陷可在半導體結構的所選擇之主動鰭結構中形成。凹陷可藉由移除硬遮罩層並回蝕所選擇之主動鰭結構的一部分於主動鰭結構的所選擇之位置處形成。在移除硬遮罩層之後，可凹陷主動鰭 結構之部分以在凹陷之主動鰭結構之上並且在隔離結構之間形成開口。凹陷主動鰭結構之部分以使得剩餘主動鰭結構之頂表面為在基板之頂表面之上。一些主動鰭結構不由硬遮罩層保護並且在半導體結構之長度長被移除。在一些實施例中，移除主動鰭結構之一部分。例如，開口可藉由僅移除硬遮罩層在主動鰭結構上方之一部分而形成。剩餘硬遮罩層可用作用於蝕刻製程的遮罩元件，此蝕刻製程移除了暴露之主動鰭結構材料。
於操作1706，根據一些實施例，自對準之隔離鰭在半導體結構之開口中形成。自對準之隔離鰭使用與上文在操作1610中所述之製程相似的製程形成。例如，自對準之隔離鰭可藉由將介電鰭材料沉積在如上文所述之操作1704中形成的開口中而形成。可進行平坦化步驟以移除過量介電材料，使得自對準之隔離鰭的上表面與硬遮罩層及隔離結構之上表面實質上共面。自對準之隔離鰭可在隔離結構及/或主動鰭結構之間形成。由於在沉積介電鰭材料之前限定並形成開口及溝槽，當介電鰭材料填充在暴露之開口及溝槽中時不需要對準製程。自對準之隔離鰭的實例可為自對準之隔離鰭1604a-1604f。
於操作1708，根據一些實施例，回蝕隔離結構以使鰭從剩餘隔離結構之頂表面突出。可使用與上文參考操作1604所述者相似之製程處理操作1708。隔離結構可藉由移除硬遮罩層並蝕刻隔離結構之一部分來回蝕。濕式化學製程或平坦化製程可用以移除硬遮罩層。平坦化製程可繼續直 至移除硬遮罩並且自對準之隔離鰭、主動鰭結構、及隔離結構的上表面實質上共面。在移除硬遮罩層之後，可回蝕隔離結構以暴露出主動鰭結構及自對準之隔離鰭的部分。在回蝕隔離結構之後，主動鰭結構之部分可從隔離結構之剩餘部分突出。
於操作1710，根據一些實施例，閘極介電層在半導體結構上方形成。閘極介電層可使用與上文參考操作1614所述之製程相似的製程形成。閘極介電層可在主動鰭結構的暴露之表面、自對準之隔離鰭、及隔離結構之頂表面上方沉積。閘極介電層可為氧化矽層並且可包括高k材料。閘極介電層亦可包括使用ALD製程或CVD製程沉積的複數層。閘極介電層之厚度可在約2nm與約4nm之間。閘極介電層可用作用於高壓元件的閘極介電質。閘極介電層之實例可為如上文參考第12A圖所述的閘極介電層802。
於操作1712，根據一些實施例，犧牲結構在自對準之隔離鰭及主動鰭結構上方形成。犧牲結構可使用與上文參考操作1616所述之製程相似的製程形成。犧牲結構可平行形成並且沿著與主動鰭結構之方向不同的方向延伸。犧牲結構可均勻地間隔開以提供均勻之圖案密度。犧牲結構可包括多晶結構、氧化物硬遮罩、及氮化物硬遮罩。犧牲結構之實例可為如上文參考第12A圖至第12C圖所述的犧牲結構921a-921e。
於操作1714，根據一些實施例，磊晶源極/汲極結構在主動鰭結構上方形成。磊晶源極/汲極可使用與上 文參考操作1618所述之製程相似的製程形成。磊晶源極/汲極結構可在主動鰭結構上直接形成或可使用回蝕及生長方法形成。間隔層可首先在犧牲結構、主動鰭結構、及自對準之隔離鰭上形成。可移除未由所形成之間隔件保護的閘極介電層以暴露出下面之主動鰭結構及自對準之隔離鰭。在已移除閘極介電層之後，主動鰭結構可由不同類型之摻雜劑摻雜。磊晶源極/汲極可藉由在主動鰭結構的暴露之表面上方生長磊晶層來形成。磊晶源極/汲極可在磊晶製程期間由p型或n型摻雜劑摻雜。磊晶源極/汲極亦可採取不同形狀，諸如菱形形狀。原位摻雜製程亦可在磊晶製程期間進行。磊晶源極/汲極之實例為如上文參考第12A圖至第12C圖所述的磊晶源極/汲極1004。
於操作1716，根據一些實施例，層間介電層在半導體結構上方形成並且進行閘極替換製程。層間介電層形成及閘極替換製程可使用與上文參考操作1620所述之製程相似的製程來形成。層間介電層之實例為如上文參考第13A圖所述的層間介電層1104。金屬閘極結構之實例為上文參考第13A圖所述的金屬閘電極1108。
於操作1718，根據一些實施例，閘極隔離結構在金屬閘極結構中形成。閘極隔離結構可使用與上文參考操作1622所述之製程相似的製程形成。閘極隔離結構可在金屬閘電極中並在自對準之隔離鰭上方形成以提供對於一或多個FinFET之分離的閘電極控制。閘極隔離結構可在自對準之隔離鰭之上直接形成並且與自對準之隔離鰭對準，或參 考自對準之隔離鰭以水平偏移形成，並且僅閘極隔離結構之一部分在自對準之隔離鰭上方直接形成。在形成閘極隔離結構之後，可進行平坦化製程以使得層間介電層、第二閘極介電層、間隔件、及金屬閘電極之頂表面實質上共面。閘極隔離結構之實例為如上文參考第14A圖所述的閘極隔離結構1202a-1202b。
於操作1720，根據一些實施例，源極/汲極觸點在層間介電層中並在磊晶源極/汲極上方形成。源極/汲極觸點可使用與上文參考操作1624所述之製程相似的製程形成。源極/汲極觸點可在層間介電層中並在磊晶源極/汲極上方形成。圖案化及蝕刻製程可用以在層間介電層中形成開口以用於源極/汲極觸點沉積。源極/汲極觸點隨後沉積至開口中並可進一步包括阻障層以避免材料擴散。可使用平坦化製程以使得源極/汲極觸點、層間介電層、及金屬閘電極之頂表面共面。矽化物層亦可在源極/汲極觸點與磊晶源極/汲極之間形成。源極/汲極觸點可在由自對準之隔離鰭分離的磊晶源極/汲極之間形成。
根據本揭露之各個實施例提供了在FinFET結構中形成自對準之隔離鰭的機制。在一些實施例中，自對準之隔離鰭可藉由將介電材料沉積在間隔層中形成之凹陷中而形成。在一些實施例中，自對準之隔離鰭可藉由利用介電材料替代鰭之部分而形成。在一些實施例中，自對準之隔離鰭可以最小設計規則間隔(諸如，例如，所採用之光微影製程的臨界尺寸)彼此分離或與主動鰭結構分離。在自對準之 隔離鰭之間的間隔可近似等於或大於在FinFET結構之主動鰭之間的間隔。
根據本揭露之各個實施例，在半導體結構中使用自對準之隔離鰭提供了以下益處(i)金屬源極/汲極的均勻蝕刻及不具有接縫的無空隙金屬源極/汲極觸點；(ii)藉由將閘極結構錨固在自對準之隔離鰭上來防止閘極結構塌陷；(iii)在磊晶源極/汲極形成期間防止STI層底切；(iv)藉由使用自對準之隔離鰭作為阻障層來防止在相鄰磊晶源極/汲極之間磊晶橋接；(v)藉由使用自對準之隔離鰭作為阻障層來提供在閘極結構之間的隔離；以及(vi)歸因於來自變薄之金屬源極/汲極觸點的減小之寄生電容導致增加AC增益。
在一些實施例中，一種半導體結構包括基板以及從基板突出之第一及第二鰭。半導體結構進一步包括在基板上方並在第一及第二鰭之相對側壁上形成的間隔層。隔離鰭結構在間隔層上方並且亦在第一及第二鰭之相對側壁之間形成。半導體結構亦包括鄰接第一及第二鰭的介電隔離鰭以及隔離鰭結構。半導體結構進一步包括在隔離鰭結構上方並且亦在第一及第二鰭上方形成的閘極結構。
在一些實施例中，一種半導體結構包括基板以及從基板突出之第一及第二群鰭。半導體結構進一步包括在第一及第二群鰭之間形成的介電隔離鰭。介電隔離鰭鄰接第一及第二群個鰭。半導體結構進一步包括平行形成的複數個平行之閘極結構，並且複數個平行之閘極結構的第一閘極結構在介電隔離鰭上方形成。
在一些實施例中，一種形成半導體結構的方法包括形成從基板突出之第一及第二鰭。此方法進一步包括在基板上方並且亦在第一及第二鰭之相對側壁上形成間隔層。間隔層在第一及第二鰭之相對側壁之間形成開口。此方法亦包括在開口中形成隔離鰭結構。介電隔離鰭鄰接第一及第二鰭以及隔離鰭結構而形成。回蝕間隔層以使得隔離鰭結構、第一及第二鰭、以及介電隔離鰭從間隔層突出。閘極結構在隔離鰭結構以及第一及第二鰭上方形成。此方法亦包括在閘極結構中並且亦在隔離鰭結構上方形成閘極隔離結構。
在一些實施例中，一種半導體結構包括基板以及從基板突出之第一、第二、及第三鰭。半導體結構亦包括在第二鰭上並且在第一與第三鰭之間形成的隔離鰭結構。半導體結構進一步包括在隔離鰭結構以及第一及第三鰭上方形成的閘極結構。
在一些實施例中，一種半導體結構包括基板以及具有第一及第二部分的鰭。第一及第二部分從基板突出並且其頂表面共面。半導體結構亦包括在鰭之第一與第二部分之間形成的介電隔離鰭。介電隔離鰭與鰭之第一及第二部分平行並且鄰接鰭之第一及第二部分。半導體結構進一步包括複數個平行閘極結構，其中至少一個閘極結構在介電隔離鰭上方形成。
在一些實施例中，一種形成半導體之方法包括形成從基板突出之複數個鰭。此方法亦包括在基板上方並且亦在複數個鰭之各鰭之間形成隔離結構。凹陷複數個鰭之第 一鰭以在凹陷之第一鰭與相鄰隔離結構之間形成開口。第一鰭為在複數個鰭之第二鰭與第三鰭之間。此方法亦包括在開口中形成隔離結構。閘極結構在隔離鰭結構以及第二及第三鰭上方形成。閘極隔離結構在隔離結構上方並且在閘極結構中形成。
應瞭解實施方式部分而非本揭露之摘要意欲用以解釋申請專利範圍。本揭露之摘要部分可闡述一或多個但並非全部預期之例示性實施例，並且因此並非意欲限制所附之申請專利範圍。
上文揭示內容概述了若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，可輕易使用本揭露作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露之精神及範疇，且可在不脫離所附之申請專利範圍的精神及範疇的情況下產生本文的各種變化、替代及更改。

Claims (20)

  1. 一種半導體結構，包含：基板；第一及第二鰭，從所述基板突出；間隔層，形成在所述基板上方並且在所述第一及第二鰭之相對側壁上；隔離鰭結構，形成在所述間隔層上方並且在所述第一及第二鰭之所述相對側壁之間；介電隔離鰭，鄰接所述第一及第二鰭以及所述隔離鰭結構；以及閘極結構，形成在所述隔離鰭結構以及所述第一及第二鰭上方形成。
  2. 如請求項1所述之半導體結構，其中所述第一及第二鰭與所述隔離結構之頂表面共面。
  3. 如請求項1所述之半導體結構，更包含在所述間隔層與所述基板之間的隔離結構。
  4. 如請求項1所述之半導體結構，其中所述隔離鰭結構與所述第一鰭之間的第一距離實質上等於所述隔離鰭結構與所述第二鰭之間的第二距離。
  5. 如請求項1所述之半導體結構，更包含： 第一及第二磊晶源極/汲極結構，分別設置在所述第一及第二鰭上。
  6. 如請求項5所述之半導體結構，其中所述隔離鰭結構位在第一及第二磊晶源極/汲極結構之間。
  7. 如請求項5所述之半導體結構，更包含：金屬觸點，設置在所述磊晶源極/汲極結構上。
  8. 如請求項6所述之半導體結構，其中所述金屬觸點位於所述隔離鰭結構上。
  9. 如請求項1所述之半導體結構，更包含在所述閘極結構中形成的閘極隔離結構，其中所述閘極隔離結構在所述隔離鰭結構上方形成。
  10. 如請求項1所述之半導體結構，其中所述隔離鰭結構包含氮化矽碳(SiCN)、氮化矽氧碳(SiOCN)、氧化鉿(HfO 2)、氧化鋯(ZrO 2)、或氧化鋁(Al 2O 3)。
  11. 一種形成半導體結構之方法，所述方法包含：形成從基板突出之第一及第二鰭； 在所述基板上方並且在所述第一及第二鰭之相對側壁上形成間隔層，其中所述間隔層在所述第一及第二鰭之所述相對側壁之間形成開口；在所述開口中形成隔離鰭結構；形成鄰接所述第一及第二鰭以及所述隔離鰭結構的介電隔離鰭；回蝕所述間隔層以使得所述隔離鰭結構、所述第一及第二鰭、及所述介電隔離鰭從所述間隔層突出；在所述隔離鰭結構以及所述第一及第二鰭上方形成閘極結構；以及在所述閘極結構中形成閘極隔離結構，其中所述閘極隔離結構在所述隔離鰭結構上方形成。
  12. 如請求項11所述之方法，更包含分別在所述第一及第二鰭上生長第一及第二磊晶源極/汲極結構。
  13. 如請求項11所述之方法，更包含在所述第一及第二磊晶源極/汲極結構上並且在所述隔離鰭結構上形成金屬觸點。
  14. 如請求項11所述之方法，更包含形成層間介電材料於所述隔離鰭結構與所述第一及第二鰭上。
  15. 如請求項13所述之方法，更包含在所述第一及第二磊晶源極/汲極結構與所述金屬觸點之間形成接觸蝕刻終止層。
  16. 如請求項11所述之方法，其中所述隔離鰭結構與所述第一或第二鰭之間的距離實質上等於用以形成所述半導體結構的光微影製程的臨界尺寸。
  17. 一種半導體結構，包含：基板；第一及第二群鰭，從所述基板突出；在所述第一及第二群鰭之間形成的一介電隔離鰭，其中所述介電隔離鰭鄰接所述第一及第二群鰭；以及多個平行之閘極結構，其中所述平行之閘極結構中的第一閘極結構在所述介電隔離鰭上方形成。
  18. 如請求項17所述之半導體結構，其中所述第一及第二閘極結構具有不同的高度以及共平面的頂表面。
  19. 如請求項17所述之半導體結構，其中所述平行之閘極結構中的第三閘極結構在所述第一群鰭及所述介電隔離鰭上形成。
  20. 如請求項17所述之半導體結構，其中所述平行之閘極結構中的多個閘極結構等間隔地相互分離。
TW106142597A 2017-08-30 2017-12-05 用於半導體元件的自對準結構與其製作方法 TWI655712B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552229P 2017-08-30 2017-08-30
US62/552,229 2017-08-30
US15/724,411 2017-10-04
US15/724,411 US10943830B2 (en) 2017-08-30 2017-10-04 Self-aligned structure for semiconductor devices

Publications (2)

Publication Number Publication Date
TWI655712B TWI655712B (zh) 2019-04-01
TW201913878A true TW201913878A (zh) 2019-04-01

Family

ID=65435559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142597A TWI655712B (zh) 2017-08-30 2017-12-05 用於半導體元件的自對準結構與其製作方法

Country Status (4)

Country Link
US (2) US10943830B2 (zh)
KR (1) KR102026540B1 (zh)
CN (1) CN109427776B (zh)
TW (1) TWI655712B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11233140B2 (en) 2019-04-23 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI754266B (zh) * 2019-04-23 2022-02-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI762249B (zh) * 2020-03-31 2022-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11393713B2 (en) 2019-04-23 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method therefore
US11532502B2 (en) 2020-03-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in field-effect transistors
US11557650B2 (en) 2019-04-23 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11600718B2 (en) 2021-04-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Limited Multi-layer dielectric refill for profile control in semiconductor devices
TWI819349B (zh) * 2021-03-26 2023-10-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI849127B (zh) * 2019-06-27 2024-07-21 美商英特爾股份有限公司 具有帶有自對準閘極端蓋（ｓａｇｅ）閘極結構之垂直電晶體的ｓａｇｅ架構

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943830B2 (en) 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
DE102017124223B4 (de) 2017-08-30 2022-02-24 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
DE112017008046T5 (de) * 2017-12-28 2020-06-18 Intel Corporation Pmos- und nmos-kontakte in einem gemeinsamen trench
US11205708B2 (en) 2018-04-02 2021-12-21 Intel Corporation Dual self-aligned gate endcap (SAGE) architectures
US10373877B1 (en) * 2018-05-22 2019-08-06 Globalfoundries Inc. Methods of forming source/drain contact structures on integrated circuit products
US10510861B1 (en) * 2018-06-15 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Gaseous spacer and methods of forming same
US11456357B2 (en) * 2018-06-29 2022-09-27 Intel Corporation Self-aligned gate edge architecture with alternate channel material
US10734523B2 (en) * 2018-08-13 2020-08-04 International Business Machines Corporation Nanosheet substrate to source/drain isolation
US10770571B2 (en) * 2018-09-19 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET with dummy fins and methods of making the same
US11011625B2 (en) 2018-09-20 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Liner for a bi-layer gate helmet and the fabrication thereof
US10930763B2 (en) 2018-09-25 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and device for forming metal gate electrodes for transistors
US11205714B2 (en) * 2018-09-28 2021-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy structure at fin cut
TWI783064B (zh) * 2018-10-18 2022-11-11 聯華電子股份有限公司 半導體裝置及其形成方法
US10686033B2 (en) 2018-11-09 2020-06-16 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US10692775B2 (en) * 2018-11-09 2020-06-23 Applied Materials, Inc. Fin damage reduction during punch through implantation of FinFET device
US11038058B2 (en) 2019-04-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11289376B2 (en) * 2019-07-31 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for forming self-aligned interconnect structures
US11087831B2 (en) * 2019-08-22 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around memory devices
US11145752B2 (en) * 2019-09-17 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Residue removal in metal gate cutting process
US11869889B2 (en) * 2019-09-23 2024-01-09 Intel Corporation Self-aligned gate endcap (SAGE) architectures without fin end gap
KR102685055B1 (ko) 2019-10-24 2024-07-12 삼성전자주식회사 반도체 장치
US12002715B2 (en) * 2019-10-29 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020128407A1 (de) 2019-12-15 2021-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-bildung von halbleitervorrichtungen
US11574846B2 (en) 2019-12-15 2023-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate formation of semiconductor devices
US11916134B2 (en) * 2020-01-02 2024-02-27 Nexgen Power Systems, Inc. Regrowth uniformity in GaN vertical devices
US11195746B2 (en) * 2020-01-13 2021-12-07 International Business Machines Corporation Nanosheet transistor with self-aligned dielectric pillar
US11521969B2 (en) 2020-01-29 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures for semiconductor devices
DE102020120099B4 (de) 2020-01-29 2024-07-25 Taiwan Semiconductor Manufacturing Co. Ltd. Verfahren zur herstellung von isolationsstrukturen für halbleitervorrichtungen
DE102020114860A1 (de) 2020-01-31 2021-08-05 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und verfahren zum bilden davon
DE102020119428A1 (de) 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around-vorrichtungen mit optimierten gateabstandhaltern und gate-ende-dielektrikum
US11581414B2 (en) * 2020-03-30 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices with optimized gate spacers and gate end dielectric
US11424338B2 (en) * 2020-03-31 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal source/drain features
US11302796B2 (en) * 2020-04-01 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming self-aligned source/drain metal contacts
TWI792269B (zh) * 2020-04-28 2023-02-11 台灣積體電路製造股份有限公司 半導體裝置與其製作方法
US12107013B2 (en) * 2020-04-28 2024-10-01 Taiwan Semiconductor Manufacturing Company Limited Semiconductor devices and methods of manufacturing thereof
US11276651B2 (en) * 2020-05-18 2022-03-15 Globalfoundries U.S. Inc. IC product comprising a single active fin FinFET device and an electrically inactive fin stress reduction structure
US11316034B2 (en) * 2020-05-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Post-formation mends of dielectric features
US11257926B2 (en) 2020-06-08 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact structures
US11908857B2 (en) * 2020-06-15 2024-02-20 Globalfoundries U.S. Inc. Semiconductor devices having late-formed isolation structures
CN113823689B (zh) * 2020-06-19 2025-08-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113972171B (zh) * 2020-07-24 2025-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11676864B2 (en) * 2020-08-27 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11569234B2 (en) * 2020-09-21 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
CN114496916A (zh) * 2020-10-26 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11842933B2 (en) * 2021-01-15 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11735647B2 (en) 2021-01-26 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device
US11581437B2 (en) * 2021-03-11 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same
US12027521B2 (en) * 2021-03-12 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US20220359652A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with wrap around silicide layer
US12166035B2 (en) * 2021-07-08 2024-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with bowl-shaped gate isolation and method
US11764259B2 (en) * 2021-07-23 2023-09-19 International Business Machines Corporation Vertical field-effect transistor with dielectric fin extension
US12261172B2 (en) * 2021-08-28 2025-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US12349408B2 (en) 2021-10-15 2025-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate contacts and methods of forming the same
US12477818B2 (en) 2021-10-29 2025-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of damages to source/drain features
US20230155007A1 (en) * 2021-11-16 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin profile modulation
US12501659B2 (en) * 2021-12-14 2025-12-16 Intel Corporation Integrated circuit structures having dielectric anchor void
US20230197854A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Integrated circuit structures having dielectric anchor and confined epitaxial source or drain structure
US20230197728A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Stacked transistor structures with diverse gate materials
US20230197780A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Semiconductor structure for nanoribbon architectures
US20230197826A1 (en) * 2021-12-21 2023-06-22 Christine RADLINGER Self-aligned gate endcap (sage) architectures with improved cap
US12243786B2 (en) 2022-03-04 2025-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of forming the same
US20230378256A1 (en) * 2022-05-17 2023-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Gate Isolation Structures and Methods of Forming the Same
US20230420532A1 (en) * 2022-06-27 2023-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and manufacturing method thereof
US20260006836A1 (en) * 2024-06-27 2026-01-01 Intel Corporation Integrated circuit structures having differentiated dielectric boundary walls

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515061B1 (ko) * 2003-10-31 2005-09-14 삼성전자주식회사 핀 전계 효과 트랜지스터를 갖는 반도체 소자 및 그 형성방법
US8653610B2 (en) * 2010-04-21 2014-02-18 International Business Machines Corporation High performance non-planar semiconductor devices with metal filled inter-fin gaps
US8298913B2 (en) * 2010-10-12 2012-10-30 International Business Machines Corporation Devices with gate-to-gate isolation structures and methods of manufacture
US8367498B2 (en) * 2010-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US9166022B2 (en) * 2010-10-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) device and method of manufacturing same
US20130082329A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Multi-gate field-effect transistors with variable fin heights
US8946829B2 (en) * 2011-10-14 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Selective fin-shaping process using plasma doping and etching for 3-dimensional transistor applications
KR101606305B1 (ko) * 2011-12-28 2016-03-24 인텔 코포레이션 적층된 트랜지스터들을 포함하는 집적회로 장치 및 그 제조방법
US8486770B1 (en) * 2011-12-30 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming CMOS FinFET device
US8659097B2 (en) * 2012-01-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Control fin heights in FinFET structures
US9728464B2 (en) * 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
EP2733254A1 (en) 2012-11-16 2014-05-21 Electrolux Home Products Corporation N.V. Heat pump laundry treatment apparatus and method of operating a heat pump laundry treatment apparatus
US8987790B2 (en) * 2012-11-26 2015-03-24 International Business Machines Corporation Fin isolation in multi-gate field effect transistors
US9472554B2 (en) * 2013-07-31 2016-10-18 GlobalFoundries, Inc. Integrated circuits having FinFET semiconductor devices and methods of fabricating the same to resist sub-fin current leakage
US9236480B2 (en) * 2013-10-02 2016-01-12 Globalfoundries Inc. Methods of forming finFET semiconductor devices using a replacement gate technique and the resulting devices
US9159833B2 (en) * 2013-11-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
KR102241166B1 (ko) 2013-12-19 2021-04-16 인텔 코포레이션 자기 정렬 게이트 에지 및 로컬 상호접속 및 그 제조 방법
US9613954B2 (en) * 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9847329B2 (en) 2014-09-04 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure of fin feature and method of making same
US9484461B2 (en) * 2014-09-29 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
KR102233073B1 (ko) 2014-12-03 2021-03-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9397099B1 (en) * 2015-01-29 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a plurality of fins and method for fabricating the same
EP3311416B1 (en) * 2015-06-17 2023-08-23 Intel Corporation Vertical integration scheme and circuit elements architecture for area scaling of semiconductor devices
US9455331B1 (en) 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9653466B2 (en) * 2015-08-04 2017-05-16 Qualcomm Incorporated FinFET device and method of making the same
US9905671B2 (en) * 2015-08-19 2018-02-27 International Business Machines Corporation Forming a gate contact in the active area
US9728624B2 (en) * 2015-10-28 2017-08-08 International Business Machines Corporation Semiconductor testing devices
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
TWI699885B (zh) * 2016-03-22 2020-07-21 聯華電子股份有限公司 半導體結構與其製作方法
US9536793B1 (en) 2016-04-22 2017-01-03 Globalfoundries Inc. Self-aligned gate-first VFETs using a gate spacer recess
KR102592326B1 (ko) * 2016-06-20 2023-10-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102495452B1 (ko) 2016-06-29 2023-02-02 삼성전자주식회사 반도체 장치
US10204202B2 (en) * 2016-06-29 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy fin cell placement in an integrated circuit layout
CN109417094B (zh) * 2016-07-01 2022-10-21 英特尔公司 自-对准栅极边缘三栅极和finFET器件
US9748245B1 (en) 2016-09-23 2017-08-29 International Business Machines Corporation Multiple finFET formation with epitaxy separation
WO2018063280A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Epitaxial buffer to reduce sub-channel leakage in mos transistors
DE112016007104T5 (de) * 2016-09-30 2019-04-18 Intel Corporation Dual-finne-endkappe für selbstjustierte (sage) architekturen
US10930729B2 (en) * 2016-10-21 2021-02-23 Intel Corporation Fin-based thin film resistor
KR102633141B1 (ko) * 2016-12-07 2024-02-02 삼성전자주식회사 집적회로 소자
US9972495B1 (en) * 2016-12-22 2018-05-15 Globalfoundries Inc. Low-K dielectric spacer for a gate cut
US9799570B1 (en) * 2017-02-13 2017-10-24 International Business Machines Corporation Fabrication of vertical field effect transistors with uniform structural profiles
US10242867B2 (en) * 2017-05-18 2019-03-26 Globalfoundaries Inc. Gate pickup method using metal selectivity
US10510873B2 (en) * 2017-06-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10290635B2 (en) * 2017-07-26 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Buried interconnect conductor
US10068987B1 (en) * 2017-08-14 2018-09-04 Globalfoundries Inc. Vertical field effect transistor (VFET) having a self-aligned gate/gate extension structure and method
US10529833B2 (en) * 2017-08-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with a fin and gate structure and method making the same
US10403714B2 (en) * 2017-08-29 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fill fins for semiconductor devices
US10943830B2 (en) * 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US10347751B2 (en) * 2017-08-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned epitaxy layer
US10304844B1 (en) * 2017-11-29 2019-05-28 International Business Machines Corporation Stacked FinFET EEPROM
US10374083B1 (en) * 2018-01-17 2019-08-06 International Business Machines Corporation Vertical fin field effect transistor with reduced gate length variations

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557650B2 (en) 2019-04-23 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI754266B (zh) * 2019-04-23 2022-02-01 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11393713B2 (en) 2019-04-23 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method therefore
US11233140B2 (en) 2019-04-23 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
TWI849127B (zh) * 2019-06-27 2024-07-21 美商英特爾股份有限公司 具有帶有自對準閘極端蓋（ｓａｇｅ）閘極結構之垂直電晶體的ｓａｇｅ架構
US11996320B2 (en) 2020-03-31 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance in field-effect transistors
US11532502B2 (en) 2020-03-31 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd Reducing parasitic capacitance in field-effect transistors
TWI762249B (zh) * 2020-03-31 2022-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US12412777B2 (en) 2020-03-31 2025-09-09 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing parasitic capacitance in field-effect transistors
TWI819349B (zh) * 2021-03-26 2023-10-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US12119259B2 (en) 2021-03-26 2024-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate contacts and methods of forming the same
US11600718B2 (en) 2021-04-22 2023-03-07 Taiwan Semiconductor Manufacturing Company Limited Multi-layer dielectric refill for profile control in semiconductor devices
TWI799159B (zh) * 2021-04-22 2023-04-11 台灣積體電路製造股份有限公司 半導體裝置與其製作方法
US11996472B2 (en) 2021-04-22 2024-05-28 Taiwan Semiconductor Manufacturing Company Limited Multi-layer dielectric refill for profile control in semiconductor devices
US12382650B2 (en) 2021-04-22 2025-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer dielectric refill for profile control in semiconductor devices

Also Published As

Publication number Publication date
CN109427776B (zh) 2021-04-06
CN109427776A (zh) 2019-03-05
US20190067120A1 (en) 2019-02-28
TWI655712B (zh) 2019-04-01
US11837504B2 (en) 2023-12-05
US10943830B2 (en) 2021-03-09
KR20190024534A (ko) 2019-03-08
US20210193531A1 (en) 2021-06-24
KR102026540B1 (ko) 2019-09-27

Similar Documents

Publication Publication Date Title
US11837504B2 (en) Self-aligned structure for semiconductor devices
US12159913B2 (en) Contact structures for gate-all-around devices and methods of forming the same
KR102341589B1 (ko) 반도체 디바이스 및 방법
US11018224B2 (en) Semiconductor device with epitaxial source/drain
CN112420614A (zh) 半导体器件及其形成方法
KR101672602B1 (ko) Ｓｒａｍ ｆｉｎｆｅｔ 소자에 대한 구조물 및 방법
TWI567981B (zh) 鰭部件的結構及其製造方法
CN110957221A (zh) 半导体器件及其形成方法
CN109786446B (zh) 半导体装置及其形成方法
TW202209555A (zh) 半導體元件的製造方法及半導體元件
US10062688B2 (en) Semiconductor device with epitaxial source/drain
CN103295963A (zh) 具有应变区的半导体器件
CN105023944A (zh) 具有高K金属栅极堆叠件的FinFET器件
CN114649268A (zh) 半导体器件及方法
TW201733113A (zh) 半導體裝置
CN113539964A (zh) 制造半导体装置的方法
US20250318233A1 (en) Dielectric inner spacers in multi-gate field-effect transistors
US20240395866A1 (en) Methods of forming epitaxial source/drain features in semiconductor devices
CN109427889B (zh) 鳍式场效应晶体管器件和方法
US20210313448A1 (en) Self-Aligned Source/Drain Metal Contacts And Formation Thereof
US20250351538A1 (en) Formation method of shallow trench isolation
US20250267926A1 (en) Self-Aligned Structure For Semiconductor Devices
TW202310287A (zh) 半導體裝置
CN116978935A (zh) 半导体结构及其形成方法