TW201917847A

TW201917847A - 多晶片晶圓級封裝及其形成方法

Info

Publication number: TW201917847A
Application number: TW107100274A
Authority: TW
Inventors: 陳碩懋; 許峯誠; 黃翰祥; 劉獻文; 鄭心圃; 李孝文
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-10-27
Filing date: 2018-01-04
Publication date: 2019-05-01
Also published as: US11342306B2; TWI746759B; US10763239B2; US11189596B2; US20200343220A1; CN109727964A; US20200395335A1; US20190131273A1; US11756928B2; US12381180B2; CN109727964B; US20230369287A1; US20220246579A1

Abstract

本發明實施例提供多種多晶片晶圓級封裝及其形成方法。一種多晶片晶圓級封裝包括第一層級及第二層級。所述第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。所述第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。

Description

多晶片晶圓級封裝及其形成方法

本發明實施例是有關於一種多晶片晶圓級封裝及其形成方法。

近年來，由於各種電子組件（例如，電晶體、二極體、電阻器、電容器等）的積集密度持續提高，半導體行業已經歷快速成長。在很大程度上，積集密度的這種提高來自於最小特徵大小（minimum feature size）的連續減小，這使得更多組件能夠整合到給定區域中。

與先前的封裝相比，這些較小的電子組件也需要佔據較小面積的較小的封裝。半導體封裝類型的實例包括方形扁平封裝（quad flat package，QFP）、針格陣列（pin grid array，PGA）封裝、球格陣列（ball grid array，BGA）封裝、覆晶（flip chip，FC）、三維積體電路（three-dimensional integrated circuit，3DIC）、晶圓級封裝（wafer level package，WLP）、及疊層封裝（package on package，PoP）元件等。已出現一種多晶片晶圓級封裝來進一步減小封裝的實體大小。然而，存在與這種多晶片晶圓級封裝相關的許多挑戰。

根據本發明的一些實施例，一種多晶片晶圓級封裝包括第一層級（tier）及第二層級。所述第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。所述第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下出於以簡化方式傳達本公開內容的目的闡述了構件及排列的具體實例。當然，這些僅為實例而不旨在進行限制。舉例來說，以下說明中將第二特徵形成於第一特徵「之上」或第一特徵「上」可包括其中第二特徵及第一特徵形成為直接接觸的實施例，且也可包括其中第二特徵與第一特徵之間可形成有附加特徵、進而使得所述第二特徵與所述第一特徵可能不直接接觸的實施例。另外，可使用相同的參考編號及/或字母來指代本公開內容的各個實例中的相同或相似的部件。重複使用參考編號是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，本文中可能使用例如「位於...之下（beneath）」、「位於...下面（below）」、「下部的（lower）」、「位於…上（on）」、「位於…之上（over）」、「上覆的（overlying）」、「位於...上方（above）」、「上部的（upper）」等空間相對性用語以便於闡述圖中所示的一個構件或特徵與另一（其他）構件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外更囊括元件在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性用語可同樣相應地進行解釋。

也可包括其他特徵及製程。舉例來說，可包括測試結構，以説明對三維（three dimensional，3D）封裝或三維積體電路（three dimensional integrated circuit，3DIC）元件進行驗證測試。所述測試結構可例如包括在重佈線層中或在基底上形成的測試接墊（test pad），以便能夠對三維封裝或三維積體電路進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。

圖1A至圖1G是根據一些實施例的形成多晶片晶圓級封裝的方法的剖視圖。

參照圖1A，提供上面形成有第一重佈線層結構RDL1的載板C。在一些實施例中，在載板C與第一重佈線層結構RDL1之間形成剝離層DB。在一些實施例中，載板C是非半導體材料，例如玻璃載板、陶瓷載板、等等。在一些實施例中，剝離層DB包含紫外（Ultra-Violet，UV）膠、光熱轉換（Light-to-Heat Conversion，LTHC）膠、等等，但是也可使用其他類型的黏合劑。剝離層DB可在光的熱量作用下分解，從而將載板C從形成在載板C上的結構釋放。

在一些實施例中，在說明書通篇中將第一重佈線層結構RDL1稱為「背側重佈線層結構」。在一些實施例中，第一重佈線層結構RDL1包括通過多個聚合物層102進行嵌置的多個重佈線層104。在一些實施例中，重佈線層104中的每一者包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程（photoresist stripping process）形成。在一些實施例中，聚合物層102中的每一者包含聚合物材料（例如，聚苯並惡唑（polybenzoxazole，PBO）、聚醯亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）、其組合、或類似材料），並通過例如旋轉塗布、層疊、沉積等合適的製作技術形成。

參照圖1B，在第一重佈線層結構RDL1上形成多個積體扇出型穿孔TIV。在一些實施例中，積體扇出型穿孔TIV延伸到最上的聚合物層102中且電性連接至最上的重佈線層104。在一些實施例中，積體扇出型穿孔TIV包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程形成。

參照圖1C，將第一半導體晶片100及第二半導體晶片200放置在第一重佈線層結構RDL1的第一側上並接合到第一重佈線層結構RDL1的第一側。

在一些實施例中，第一半導體晶片100包括基底100a、一個或多個接墊100b、保護層100c、及一個或多個連接件100d。基底100a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽（bulk silicon）、或絕緣體上半導體（semiconductor-on-insulator，SOI）基底的主動層。接墊100b形成在基底100a之上，且保護層100c形成在接墊100b之上。在一些實施例中，接墊100b是鋁接墊，且保護層100c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件100d穿過保護層100c形成且電性連接至下伏的接墊100b或內連結構。在一些實施例中，連接件100d形成為第一半導體晶片100的頂部部分。連接件100d從第一半導體晶片100的其餘部分或下部部分突出。在本說明通篇中，將第一半導體晶片100的具有連接件100d的側稱為前側。連接件100d可包含Cu、W、Ni、Sn、Ti、Au、其合金、或其組合，並利用落球製程（ball drop process）或電鍍製程形成。在一些實施例中，接墊100b構成第一半導體晶片100的連接件的一部分。在一些實施例中，接墊100b及/或連接件100d構成第一半導體晶片100的前側連接件。

在一些實施例中，第二半導體晶片200包括基底200a、一個或多個接墊200b、保護層200c、及一個或多個連接件200d。第二半導體晶片200的構件的材料及排列與第一半導體晶片100的構件的材料及排列相似，因此在本文中將不再重複這些細節。

在一些實施例中，第一半導體晶片100及第二半導體晶片200中的每一者包括積體被動元件（integrated passive device），例如電容器、電感器、或電阻器。在一些實施例中，在說明書通篇中將第一半導體晶片100及第二半導體晶片200稱為「第一積體被動元件晶片及第二積體被動元件晶片」。在一些實施例中，第一半導體晶片100及第二半導體晶片200中的每一者配置成以約1 GHz或大於1 GHz的高頻率操作的電容器。在一些實施例中，在說明書通篇中將第一半導體晶片100及第二半導體晶片200稱為「高頻電容器」。在一些實施例中，基於製程要求，第一半導體晶片100與第二半導體晶片200是具有不同的電容值、共振頻率（resonance frequency）、及/或不同大小的電容器。具體來說，如圖15所示，第一半導體晶片100’更具有位於基底100a與接墊100b之間的深溝渠電容器區CA1，且第二半導體晶片200’更具有位於基底200a與接墊200b之間的深溝渠電容器區CA2。然而，本公開內容並非僅限於此。在替代實施例中，根據需要將第一半導體晶片100與第二半導體晶片200設計成具有相同的大小、功能、及/或操作範圍。

參照圖1D，利用第一包封層E1來包封第一半導體晶片100及第二半導體晶片200。在一些實施例中，在載板C之上形成第一包封層E1以包封或環繞積體扇出型穿孔TIV的側壁以及第一半導體晶片100的側壁及第二半導體晶片200的側壁。在一些實施例中，第一包封層E1包含模塑化合物、模塑底部填充膠、樹脂等（例如，環氧樹脂（epoxy））。在一些實施例中，第一包封層E1包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料），並通過進行模塑製程且接著進行研磨製程直到暴露出積體扇出型穿孔TIV的表面以及第一半導體晶片100的連接件100d的表面及第二半導體晶片200的連接件200d的表面為止來形成。

之後，在第一包封層E1之上形成第二重佈線層結構RDL2。在一些實施例中，在說明書通篇中將第二重佈線層結構RDL2稱為「前側重佈線層結構」。在一些實施例中，第二重佈線層結構RDL2包括通過多個聚合物層106進行嵌置的多個重佈線層108。在一些實施例中，重佈線層108中的每一者包含銅、鎳、鈦、其組合、或類似材料，並通過微影、鍍覆、及光阻剝除製程形成。在一些實施例中，聚合物層106中的每一者包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合、或類似材料），並通過例如旋轉塗布、層疊、沉積等合適的製作技術形成。在一些實施例中，第二重佈線層結構RDL2更包括多個連接接墊110，其配置成與其他半導體晶片連接。

在一些實施例中，第二重佈線層結構RDL2的臨界尺寸（critical dimension）小於第一重佈線層結構RDL1的臨界尺寸。在替代實施例中，第二重佈線層結構RDL2的臨界尺寸可根據需要而實質上相同於或大於第一重佈線層結構RDL1的臨界尺寸。

參照圖1E及圖1F，將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。

如圖1E所示，提供第三半導體晶片300及第四半導體晶片400。在一些實施例中，第三半導體晶片300包括基底300a、一個或多個接墊300b、保護層300c、一個或多個連接件300d、及一個或多個凸塊300e。基底300a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽、或絕緣體上半導體（SOI）基底的主動層。接墊300b形成在基底300a之上，且保護層300c形成在接墊300b之上。在一些實施例中，接墊300b是鋁接墊，且保護層300c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件300d穿過保護層300c形成且電性連接至下伏的接墊300b或內連結構。在一些實施例中，連接件300d形成為第三半導體晶片300的頂部部分。連接件300d從第三半導體晶片300的其餘部分或下部部分突出。在本說明通篇中，將第三半導體晶片300的具有連接件300d的側稱為前側。連接件300d可包括含銅柱，並利用電鍍製程形成。凸塊300e形成在連接件300d上。在一些實施例中，凸塊300e可包括焊料凸塊，並利用落球製程或電鍍製程形成。在一些實施例中，接墊300b及/或凸塊300e構成第三半導體晶片300的連接件的一部分。在一些實施例中，接墊300b、連接件300d及/或凸塊300e構成第三半導體晶片300的前側連接件。

在一些實施例中，第四半導體晶片400包括基底400a、一個或多個接墊400b、保護層400c、一個或多個連接件400d、及一個或多個凸塊400e。第四半導體晶片400的構件的材料及排列與第三半導體晶片300的構件的材料及排列相似，因此在本文中將不再重複這些細節。

在一些實施例中，第三半導體晶片300及第四半導體晶片400中的每一者包括積體主動元件（integrated active device），例如邏輯元件。所述邏輯元件包括應用處理器（application processor，AP）、系統晶片（system on chip，SoC）等。在一些實施例中，系統晶片（SoC）包括數據機模組（modem module）。可基於製程要求使用其他類型的主動元件，例如記憶體元件、金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistor，MOSFET）元件、CMOS元件、及/或雙極接面型電晶體（bipolar junction transistor，BJT）元件。在一些實施例中，在說明書通篇中將第三半導體晶片300及第四半導體晶片400稱為「第一積體主動元件晶片及第二積體主動元件晶片」。在一些實施例中，第三半導體晶片300及第四半導體晶片400是具有不同功能及/或不同大小的主動元件。在替代實施例中，根據需要將第三半導體晶片300與第四半導體晶片400設計成具有相同的大小及/或功能。在一些實施例中，第三半導體晶片300及第四半導體晶片400中的至少一者電性連接至六個或更多個積體被動元件晶片以形成多晶片模組。與其他方式相比，這種排列有助於增大產品的頻寬並減小封裝大小。

如圖1F所示，第三半導體晶片300及第四半導體晶片400接合到第二重佈線層結構RDL2且位於第一半導體晶片100及第二半導體晶片200上方。在一些實施例中，第三半導體晶片300的凸塊300e及第四半導體晶片400的凸塊400e接合到第二重佈線層結構RDL2的連接接墊110。

在一些實施例中，第三半導體晶片300的連接件300d與第四半導體晶片400的連接件400d的總數目大於（例如，至少兩倍、至少五倍、或至少八倍於）第一半導體晶片100的連接件100d與第二半導體晶片200的連接件200d的總數目。

之後，形成底部填充膠層UF來填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。在一些實施例中，形成底部填充膠層UF來環繞連接件300d及400d以及凸塊300e及400e。在一些實施例中，底部填充膠層UF包含模塑化合物（例如，環氧樹脂），並利用點膠（dispensing）、注入（injecting）、及/或噴射（spraying）技術形成。

然後，利用第二包封層E2包封第三半導體晶片300及第四半導體晶片400。在一些實施例中，在第二重佈線層結構RDL2之上形成第二包封層E2以包封或環繞第三半導體晶片300的側壁和頂部及第四半導體晶片400的側壁和頂部。在一些實施例中，第二包封層E2包含模塑化合物、模塑底部填充膠、樹脂（例如，環氧樹脂）等。在一些實施例中，第二包封層E2包含聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料），且通過模塑製程形成。在一些實施例中，第一包封層E1與第二包封層E2包含相同的材料。在替代實施例中，第二包封層E2包含與第一包封層E1的材料不同的材料。

參照圖1G，將載板C從第一重佈線層結構RDL1的第二側剝離。在一些實施例中，使剝離層DB在光的熱量作用下分解，且接著將載板C從形成在載板C上的結構釋放。

之後，對最下的聚合物層102進行圖案化以形成開口來暴露出第一重佈線層結構RDL1的連接接墊或最下的重佈線層104。在一些實施例中，開口是通過雷射鑽孔製程（laser drilling process）、乾蝕刻製程（dry etching process）、或合適的圖案化製程形成。之後，將凸塊112放置在第一重佈線層結構RDL1的第二側之上並接合到第一重佈線層結構RDL1的連接接墊。在一些實施例中，凸塊112可為焊料凸塊，及/或可包括金屬柱（例如，銅柱）、形成在金屬柱上的焊料頂蓋、及/或類似構件。凸塊112可通過例如蒸鍍、電鍍、落球、或絲網印刷（screen printing）等合適的製程形成。由此完成多晶片晶圓級封裝1。在一些實施例中，多晶片晶圓級封裝1由彼此實體接觸的第一層級T1與第二層級T2構成。在一些實施例中，第一層級T1包括第一重佈線層結構RDL1以及位於第一重佈線層結構RDL1上的第一半導體晶片100及第二半導體晶片200，且第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2上的第三半導體晶片300及第四半導體晶片400。

在一些實施例中，第一半導體晶片100及第二半導體晶片200配置成使第三半導體晶片300及第四半導體晶片400的電平電壓（level voltage）保持相對穩定的解耦合電容器（decoupling capacitors）。具體來說，在電路操作期間，電源線會供應強度相對高的暫態電流（transient current），所述暫態電流可引起電源線上的電壓波動。在本公開內容中並未觀察到這種問題。在一些實施例中，解耦合電容器（例如，第一半導體晶片100及第二半導體晶片200）靠近主動元件（例如，第三半導體晶片300及第四半導體晶片400）設置（例如，相對應地位於所述主動構件下方），並充當向主動元件額外地供應電流的電荷儲存器（charge reservoir）以防止電源電壓瞬間下降。在一些實施例中，由於設置有解耦合電容器（例如，第一半導體晶片100及第二半導體晶片200），因此TIV數目可減少，且因此TIV間距（pitch）可增大。第一重佈線層結構RDL1的圖案間距可因此增大。因此，製程裕度（process window）可變寬且可節省生產成本。

可對多晶片晶圓級封裝作出可能的修改及變更。提供這些修改及變更是出於說明目的，而不應被視為對本公開內容進行限制。圖2至圖6是根據一些實施例的多晶片晶圓級封裝的剖視圖。

圖2所示多晶片晶圓級封裝2與圖1G所示多晶片晶圓級封裝1相似，其之間的差異在於，多晶片晶圓級封裝2更包括第五半導體晶片500及第六半導體晶片600。在一些實施例中，第五半導體晶片500及第六半導體晶片600中的每一者包括積體被動元件，例如電容器、電感器、或電阻器。在一些實施例中，在說明書通篇中將第五半導體晶片500及第六半導體晶片600稱為「第三積體被動元件晶片及第四積體被動元件晶片」。在一些實施例中，第五半導體晶片500及第六半導體晶片600中的每一者配置成以約1 KHz或小於1 KHz的低頻率操作的電容器。在一些實施例中，在說明書通篇中將第五半導體晶片500及第六半導體晶片600稱為「低頻電容器」。在一些實施例中，基於製程要求，第五半導體晶片500與第六半導體晶片600是具有不同的電容值、共振頻率、及/或不同大小的電容器。在替代實施例中，根據需要將第五半導體晶片500與第六半導體晶片600設計成具有相同的大小、功能、及/或操作範圍。在一些實施例中，當將第一半導體晶片100及第二半導體晶片200放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1時，將第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1。

圖3所示多晶片晶圓級封裝3與圖2所示多晶片晶圓級封裝2相似，其之間的差異在於，圖2所示第五半導體晶片500及第六半導體晶片600接合到第一重佈線層結構RDL1，而圖3所示第五半導體晶片500及第六半導體晶片600接合到第二重佈線層結構RDL2。在一些實施例中，當將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2時，將第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。

圖4所示多晶片晶圓級封裝4與圖1G所示多晶片晶圓級封裝1相似，其之間的差異在於，圖1G所示第一半導體晶片100及第二半導體晶片200中的每一者是在單側上具有連接件100d及200d的單側式半導體晶片，連接件100d及200d接合到第二重佈線層結構RDL2，而圖4所示第一半導體晶片101及第二半導體晶片201中的每一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到第一重佈線層結構RDL1及第二重佈線層結構RDL2。

在一些實施例中，第一半導體晶片101與第一半導體晶片100相似，其之間的差異在於，第一半導體晶片101更包括位於第一半導體晶片101的背側部分中的一個或多個接墊100e以及位於前側接墊100b與背側接墊100e之間且電性連接至前側接墊100b及背側接墊100e的一個或多個矽穿孔TSV1。在一些實施例中，背側接墊100e通過聚合物材料（例如，聚苯並惡唑（PBO）、聚醯亞胺（PI）、苯並環丁烯（BCB）、其組合、或類似材料）進行嵌置。在一些實施例中，在第一半導體晶片101的背側處形成有凸塊且所述凸塊接合到接墊100e。在替代實施例中，背側接墊100e連接到第一重佈線層結構RDL1，而在其之間不存在凸塊。在一些實施例中，第一半導體晶片的底表面不與第一重佈線層結構RDL1的頂表面共面。舉例來說，凸塊被插置到第一重佈線層結構RDL1的頂部聚合物層中。在替代實施例中，第一半導體晶片的底表面與第一重佈線層結構RDL1的頂表面共面。在一些實施例中，接墊100b及/或連接件100d構成第一半導體晶片100的前側連接件，且接墊100e及/或可選凸塊構成第一半導體晶片100的背側連接件。

在一些實施例中，第二半導體晶片201與第二半導體晶片200相似，其之間的差異在於，第二半導體晶片201更包括位於第二半導體晶片201的背側部分中的一個或多個接墊200e以及位於前側接墊200b與背側接墊200e之間且電性連接至前側接墊200b及背側接墊200e的一個或多個矽穿孔TSV2。第二半導體晶片201的構件的材料及排列與第一半導體晶片101的構件的材料及排列相似，因此在本文中將不再重複這些細節。

在一些實施例中，第一半導體晶片101及第二半導體晶片201中的每一者包括積體被動元件，例如電容器、電感器、或電阻器。在一些實施例中，第一半導體晶片101及第二半導體晶片201中的每一者配置成以約1 GHz或大於1 GHz的高頻率操作的電容器。在一些實施例中，在說明書通篇中將第一半導體晶片101及第二半導體晶片201稱為「高頻電容器」。在一些實施例中，基於製程要求，第一半導體晶片101與第二半導體晶片201是具有不同的電容值、共振頻率、及/或不同大小的電容器。具體來說，如圖16所示，第一半導體晶片101’更具有位於基底100a與接墊100b之間的深溝渠電容器區CA1，且深溝渠電容器區CA1與矽穿孔TSV1以排除區域（keep out zone，KOZ）間隔開來。相似地，第二半導體晶片201’更具有位於基底200a與接墊200b之間的深溝渠電容器區CA2，且深溝渠電容器區CA2與矽穿孔TSV2以排除區域（KOZ）間隔開來。

圖5所示多晶片晶圓級封裝5與圖2所示多晶片晶圓級封裝2相似，其之間的差異在於，圖2所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片，而圖5所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片。

圖6所示多晶片晶圓級封裝6與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖3所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片，而圖6所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片。

在以上實施例中，多晶片晶圓級封裝中的每一者是使用單個載板形成的，其只是出於說明目的，而不應被視為對本公開內容進行限制。在替代實施例中，多晶片晶圓級封裝可使用兩個載板形成。

圖7A至圖7G是根據替代實施例的形成多晶片晶圓級封裝的方法的剖視圖。

參照圖7A，提供上面形成有第一重佈線層結構RDL1的第一載板C1。在一些實施例中，在第一載板C1與第一重佈線層結構RDL1之間形成第一剝離層DB1。在一些實施例中，第一重佈線層結構RDL1包括通過多個聚合物層102進行嵌置的多個重佈線層104。在一些實施例中，第一重佈線層結構RDL1更包括多個連接接墊103，其配置成與其他半導體晶片進行連接。在一些實施例中，在第一重佈線層結構RDL1的連接接墊103上形成多個凸塊105。凸塊105可包括焊料凸塊，並利用落球製程或電鍍製程形成。

之後，提供晶片模組CM。在一些實施例中，晶片模組CM可通過包括圖7B至圖7D所示步驟的方法來形成。如圖7B所示，提供上面形成有第二剝離層DB2的第二載板C2。之後，在第二剝離層DB2上形成多個積體扇出型穿孔TIV。然後，將第一半導體晶片101及第二半導體晶片201放置在第二載板C2上。在一些實施例中，在第二載板C2與第一半導體晶片101及第二半導體晶片201中的每一者的背側之間形成第二剝離層DB2。在一些實施例中，在第二剝離層DB2上交替地排列第一半導體晶片101與第二半導體晶片201。接下來，利用第一包封層E1來包封第一半導體晶片101及第二半導體晶片201。接著在第一包封層E1上形成第二重佈線層結構RDL2。

在一些實施例中，第二重佈線層結構RDL2的臨界尺寸可小於第一重佈線層結構RDL1的臨界尺寸。在替代實施例中，第二重佈線層結構RDL2的臨界尺寸可根據需要而實質上相同於或大於第一重佈線層結構RDL1的臨界尺寸。

如圖7C所示，將第三半導體晶片300及第四半導體晶片400放置在第二重佈線層結構RDL2上並接合到第二重佈線層結構RDL2。在一些實施例中，在第二重佈線層結構RDL2上交替地排列多個第三半導體晶片300與多個第四半導體晶片400。在一些實施例中，第三半導體晶片300分別對應於第一半導體晶片101，且第四半導體晶片400分別對應於第二半導體晶片201。

之後，形成底部填充膠層UF1來填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。

如圖7D所示，將第二載板C2從第一半導體晶片101的背側及第二半導體晶片201的背側剝離。在一些實施例中，可在第一半導體晶片101的背側及第二半導體晶片201的背側處形成凸塊且所述凸塊接合到背側接墊。接著執行單體化製程來使晶片模組CM彼此分離。在至少一個實施例中，第三半導體晶片300的邊緣及第四半導體晶片400的邊緣與第二重佈線層結構RDL2的邊緣實質上對齊。

在一些實施例中，晶片模組CM中的每一者包括：第二重佈線層結構RDL2；第一半導體晶片101及第二半導體晶片201，位於第二重佈線層結構RDL2的一側上；第一包封層E1，包封第一半導體晶片101及第二半導體晶片201；以及第三半導體晶片300及第四半導體晶片400，位於第二重佈線層結構RDL2的相對側上。在一些實施例中，各晶片模組CM中的每一者包括包封第一半導體晶片101的側壁及第二半導體晶片201的側壁的第一包封層E1。在一些實施例中，各晶片模組CM中的每一者包括積體扇出型穿孔TIV及底部填充膠層UF1。在一些實施例中，積體扇出型穿孔TIV穿透第一包封層E1且位於第一半導體晶片101及第二半導體晶片201的側邊及/或位於第一半導體晶片101與第二半導體晶片201之間，且底部填充膠層UF1形成為填充第二重佈線層結構RDL2與第三半導體晶片300及第四半導體晶片400中的每一者之間的空間。

參照圖7E及圖7F，將一個晶片模組CM放置在第一重佈線層結構RDL1的第一側上並接合到第一重佈線層結構RDL1的第一側。在一些實施例中，將晶片模組CM接合到第一重佈線層結構RDL1，使得第一半導體晶片101的背側及第二半導體晶片201的背側在實體上接觸第一重佈線層結構RDL1。在一些實施例中，第一半導體晶片101的背側接墊及第二半導體晶片201的背側接墊以及晶片模組CM的積體扇出型穿孔TIV通過對應的凸塊105電性連接至第一重佈線層結構RDL1。

在一些實施例中，當將晶片模組CM放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1時，第五半導體晶片500及第六半導體晶片600通過其凸塊501及凸塊601放置在第一重佈線層結構RDL1上並接合到第一重佈線層結構RDL1。

之後，形成底部填充膠層UF2來填充第一重佈線層結構RDL1與晶片模組CM、第五半導體晶片500及第六半導體晶片600中的每一者之間的空間。

參照圖7G，利用第二包封層E2來包封晶片模組CM以及第五半導體晶片500及第六半導體晶片600。在一些實施例中，在第一重佈線層結構RDL1之上形成第二包封層E2以包封或環繞晶片模組CM的側壁和頂部以及第五半導體晶片500的側壁和頂部及第六半導體晶片600的側壁和頂部。第一包封層E1與第二包封層E2可包含相同或不同的材料。

之後，將凸塊112放置在第一重佈線層結構RDL1的與第一側相對的第二側上並接合到第一重佈線層結構RDL1的連接接墊。由此完成多晶片晶圓級封裝7。在一些實施例中，多晶片晶圓級封裝7由彼此實體接觸的第一層級T1與第二層級T2構成。在一些實施例中，第一層級T1包括第一重佈線層結構RDL1以及位於第一重佈線層結構RDL1上的第一半導體晶片101及第二半導體晶片201，且第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2上的第三半導體晶片300及第四半導體晶片400。

可對多晶片晶圓級封裝作出可能的修改及變更。提供這些修改及變更是出於說明目的，而不應被視為對本公開內容進行限制。圖8至圖10是根據替代實施例的多晶片晶圓級封裝的剖視圖。

圖8所示多晶片晶圓級封裝8與圖7G所示多晶片晶圓級封裝7相似，其之間的差異在於，圖7G所示第一半導體晶片101及第二半導體晶片201中的每一者是雙側式半導體晶片，而圖8所示第一半導體晶片100及第二半導體晶片200中的每一者是單側式半導體晶片。

圖9所示多晶片晶圓級封裝9與圖7G所示多晶片晶圓級封裝7相似，其之間的差異在於，圖9所示多晶片晶圓級封裝9被設置成不具有第五半導體晶片500及第六半導體晶片600。

圖10所示多晶片晶圓級封裝10與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖10所示多晶片晶圓級封裝10被設置成不具有第五半導體晶片500及第六半導體晶片600。

在以上實施例中，多晶片晶圓級封裝中的每一者具有兩個層級且每一個層級具有兩個晶片及一個重佈線層結構，其是出於說明目的，而不應被視為對本公開內容進行限制。在一些實施例中，在所述兩個層級中的至少一者中可包含多於一個重佈線層結構。在一些實施例中，可根據需要將所述兩個層級中的至少一者設計成具有單個晶片或多於兩個晶片。

圖11至圖14是根據又一些替代實施例的多晶片晶圓級封裝的剖視圖。

圖11所示多晶片晶圓級封裝11與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖11所示多晶片晶圓級封裝11的第一層級T1具有一個半導體晶片，而圖3所示多晶片晶圓級封裝3的第一層級T1具有兩個半導體晶片。具體來說，如圖11所示，在第一層級T1中設置有單個半導體晶片（例如，第一半導體晶片100）且所述單個半導體晶片通過第二重佈線層結構RDL2電性連接至第三半導體晶片300及第四半導體晶片400。

圖12所示多晶片晶圓級封裝12與圖3所示多晶片晶圓級封裝3相似，其之間的差異在於，圖12所示多晶片晶圓級封裝12的第一層級T1具有三個半導體晶片，而圖3所示多晶片晶圓級封裝3的第一層級T1具有兩個半導體晶片。具體來說，如圖12所示，在第一層級T1中設置有第一半導體晶片100及第二半導體晶片200以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150。在一些實施例中，中介片150具有用於為堆疊晶片提供電連接的貫穿矽中介片（through silicon interposer，TSI）結構。在一些實施例中，中介片150包括矽穿孔、被動元件、熔絲、重佈線層及凸塊中的至少一些構件。在一些實施例中，第三半導體晶片300通過位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。

圖13所示多晶片晶圓級封裝13與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖13所示多晶片晶圓級封裝13的第一層級T1具有一個半導體晶片，而圖8所示多晶片晶圓級封裝8的第一層級T1具有兩個半導體晶片。具體來說，如圖13所示，在第一層級T1中設置有單個半導體晶片（例如，第一半導體晶片100）且所述單個半導體晶片通過第二重佈線層結構RDL2電性連接至第三半導體晶片300及第四半導體晶片400。

圖14所示多晶片晶圓級封裝14與圖8所示多晶片晶圓級封裝8相似，其之間的差異在於，圖14所示多晶片晶圓級封裝14的第一層級T1具有三個半導體晶片，而圖8所示多晶片晶圓級封裝8的第一層級T1具有兩個半導體晶片。具體來說，如圖14所示，在第一層級T1中設置有第一半導體晶片100及第二半導體晶片200以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150。在一些實施例中，第三半導體晶片300通過位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。

所屬領域中的具有通常知識者應理解，上述單個晶片或中介片的概念可應用於除了圖3及圖8之外的圖1G、圖2、圖4至圖6、圖7G、及圖9至圖14中的多晶片晶圓級封裝。

以下參照圖1G、圖2至圖6、圖7G、以及圖8至圖14示出了多種多晶片晶圓級封裝的結構。在一些實施例中，多晶片晶圓級封裝1/2/3/4/5/6/7/8/9/10/11/12/13/14包括第一層級T1以及堆疊在第一層級T1上的第二層級T2。

在一些實施例中，第一層級T1包括第一重佈線層結構RDL1及位於第一重佈線層結構RDL1之上的至少一個晶片。在一些實施例中，所述至少一個晶片可為單個晶片（例如，第一半導體晶片100），如圖11及圖13所示。在替代實施例中，所述至少一個晶片包括兩個晶片（例如，第一半導體晶片100及第二半導體晶片200或第一半導體晶片101及第二半導體晶片201），如圖1G、圖2至圖6、圖7G及圖8至圖10所示。在又一些替代實施例中，所述至少一個晶片包括三個晶片（例如，第一半導體晶片100及第二半導體晶片200以及中介片150），如圖12及圖14所示。可根據需要在第一層級T1中應用多於三個晶片。在一些實施例中，第一重佈線層結構RDL1在側向上延伸超過所述至少一個晶片，如圖1G、圖2至圖6、圖7G、以及圖8至圖14所示。在一些實施例中，所述至少一個晶片被第一包封層E1包封。在一些實施例中，提供第二包封層E2來包封第一包封層E1，如圖7G及圖8至圖10以及圖13至圖14所示。

在一些實施例中，第二層級T2包括第二重佈線層結構RDL2以及位於第二重佈線層結構RDL2之上的至少兩個其他晶片。在一些實施例中，所述至少兩個其他晶片包括第三半導體晶片300及第四半導體晶片400，如圖1G、圖2至圖6、圖7G及圖8至圖14所示。可根據需要在第二層級T2中應用單個晶片或多於兩個晶片。在一些實施例中，第一重佈線層結構RDL1在側向上延伸超過第二重佈線層結構RDL2或在側向上延伸超過所述至少兩個其他晶片，如圖1G、圖2至圖6、及圖11至圖12所示。在替代實施例中，第二重佈線層結構RDL2的邊緣與第一重佈線層結構RDL1的邊緣或所述至少兩個其他晶片的邊緣實質上對齊，如圖7G、圖8至圖10、及圖13至圖14所示。在一些實施例中，所述至少兩個其他晶片被第二包封層E2包封。

在一些實施例中，第一層級T1接合到第二層級T2，使得第一層級T1中的所述至少一個晶片在實體上接觸第二層級T2中的第二重佈線層結構RDL2。在一些實施例中，第一層級T1中的所述至少一個晶片的連接件及第二層級T2中的所述至少兩個其他晶片的連接件在實體上接觸第二重佈線層結構RDL2。

在一些實施例中，第二層級T2中的所述至少兩個其他晶片的連接件的總數目大於（例如，至少兩倍、至少五倍、或至少八倍於）第一層級T1中所述至少一個晶片的連接件的總數目。然而，本公開內容並非僅限於此。在替代實施例中，第二層級T2中的所述至少兩個其他晶片的連接件的總數目可實質上等於或小於第一層級T1中所述至少一個晶片的連接件的總數目。

在一些實施例中，第一層級T1中的所述至少一個晶片包括積體被動元件晶片，且第二層級T2中的所述至少兩個其他晶片中的每一個晶片包括積體主動元件晶片。然而，本公開內容並非僅限於此。在替代實施例中，第一層級T1中的多個晶片中的至少一個晶片包括積體主動元件晶片。在又一些替代實施例中，第二層級T2中的多個晶片中的至少一個晶片包括積體被動元件晶片。

在一些實施例中，多晶片晶圓級封裝2/3/5/6/7/8/11/12/13/14更包括另一晶片，其位於第一重佈線層結構RDL1或第二重佈線層結構RDL2之上且位於所述至少一個晶片的外側。在一些實施例中，所述另一晶片包括第五半導體晶片500及第六半導體晶片600，如圖2至圖3、圖5至圖6、圖7G、圖8及圖11至圖14所示。在一些實施例中，所述另一晶片被第一包封層E1包封，如圖2及圖5所示。在替代實施例中，所述另一晶片被第二包封層E2包封，如圖3、圖6、圖7G、圖8及圖11至圖14所示。在一些實施例中，所述另一晶片包括積體被動元件晶片。在替代實施例中，所述另一晶片包括積體主動元件晶片。

在一些實施例中，多晶片晶圓級封裝1/2/3/4/5/6/7/8/9/10包括第一重佈線層結構RDL1、第一半導體晶片100/101、第二半導體晶片200/201、第二重佈線層結構RDL2、第三半導體晶片300、第四半導體晶片400及多個凸塊112。第一半導體晶片100/101位於第一重佈線層結構RDL1的第一側之上。第二半導體晶片200/201位於第一半導體晶片100/101的側邊且位於第一重佈線層結構RDL1的第一側之上。第二重佈線層結構RDL2位於第一半導體晶片100/101及第二半導體晶片200/201之上。第三半導體晶片300位於第二重佈線層結構RDL2之上且電性連接至第一半導體晶片100/101。第四半導體晶片400位於第二重佈線層結構RDL2之上且電性連接至第二半導體晶片200/201及第三半導體晶片300。凸塊112位於第一重佈線層結構RDL1的與第一側相對的第二側之上。

在一些實施例中，第一半導體晶片100/101及第二半導體晶片200/201中的至少一者包括積體被動元件晶片。在一些實施例中，第一半導體晶片及第二半導體晶片中的至少一者是在單側上具有連接件的單側式半導體晶片，所述連接件接合到第二重佈線層結構RDL2。在替代實施例中，第一半導體晶片及第二半導體晶片中的至少一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到第一重佈線層結構RDL1及第二重佈線層結構RDL2。在一些實施例中，第三半導體晶片300及第四半導體晶片400中的至少一者包括積體主動元件晶片。

在一些實施例中，第三半導體晶片300通過第二重佈線層結構RDL2電性連接至第四半導體晶片400。在替代實施例中，第三半導體晶片300通過第二重佈線層結構RDL2以及位於第一半導體晶片100與第二半導體晶片200之間的中介片150電性連接至第四半導體晶片400。

在一些實施例中，在一些所述多晶片晶圓級封裝中更包括第五半導體晶片500及第六半導體晶片600。在一些實施例中，第五半導體晶片500及第六半導體晶片600位於第一重佈線層結構RDL1的第一側之上且位於第一半導體晶片100的外側及第二半導體晶片200的外側。在替代實施例中，第五半導體晶片500及第六半導體晶片600位於第二重佈線層結構RDL2之上且位於第三半導體晶片300的外側及第四半導體晶片400的外側。

以上半導體晶片中的每一者的構件或特徵僅供用於說明目的，而不應被視為對本公開內容進行限制。所屬領域中的具有通常知識者應理解，根據需要在半導體晶片中可更包括其他構件或特徵。

圖17至圖20是根據替代實施例的半導體晶片的剖視圖。

參照圖17，半導體晶片510包括基底500a、內連結構IS、一個或多個接墊500b、保護層500c、後保護內連結構（post-passivation interconnection structure）PPI、及一個或多個連接件500d。基底500a包括（例如但不限於）經摻雜或未經摻雜的塊狀矽、或絕緣體上半導體（SOI）基底的主動層。內連結構IS可形成在基底500a上。內連結構IS包括通過至少一個介電層進行嵌置的至少一個金屬層。接墊500b形成在內連結構IS之上，且保護層500c形成在接墊500b之上。在一些實施例中，接墊500b是鋁接墊，且保護層500c包含聚合物材料，例如聚苯並惡唑（PBO）、聚醯亞胺、苯並環丁烯（BCB）、其組合、或類似材料。連接件500d穿過保護層500c形成且電性連接至下伏的接墊500b或內連結構IS。在一些實施例中，連接件500d可包含Cu、W、Ni、Sn、Ti、Au、其合金、或其組合，且利用落球製程或電鍍製程形成。

圖18所示半導體晶片511與圖17所示半導體晶片510相似，其之間的差異在於，圖18所示半導體晶片511更包括位於半導體晶片511的背側部分中的一個或多個接墊500e以及位於接墊500e與內連結構IS之間且電性連接至接墊500e及內連結構IS的一個或多個矽穿孔TSV3。在一些實施例中，在半導體晶片511的背側上可形成有凸塊且所述凸塊接合到接墊500e。在一些實施例中，連接件500d構成半導體晶片511的前側連接件，且接墊500e及/或可選凸塊構成半導體晶片511的背側連接件。

圖19所示半導體晶片510’與圖17所示半導體晶片510相似，其之間的差異在於連接件結構。在一些實施例中，如圖19所示，連接件500d’中的每一者由下到上包括銅層502、鎳層503、另一銅層504、及焊料凸塊505。可基於製程要求來使用其他類型的連接結構。

圖20所示半導體晶片511’與圖18所示半導體晶片511相似，其之間的差異在於連接件結構。在一些實施例中，如圖20所示，連接件500d’中的每一者由下到上包括銅層502、鎳層503、另一銅層504、及焊料凸塊505。可基於製程要求來使用其他類型的連接結構。

在一些實施例中，可基於製程要求而由半導體晶片510/510’/511/511’取代所提及的多晶片晶圓級封裝1至14中的半導體晶片中的至少一者。在一些實施例中，半導體晶片510/510’/511/511’的後保護內連結構PPI可用作電源線、重佈線層（RDL）、電感器、電容器或任何被動構件且有助於提高製程彈性及提高訊號/電源積集度。

綜上所述，在本公開內容的一些實施例中，至少一個積體被動元件靠近主動元件設置，且這些積體被動元件及積體主動元件通過包封層嵌置在積體扇出型封裝結構中。通過這種設置，可顯著減小封裝大小，且可大大縮短積體被動元件與對應的積體主動元件之間的解耦合距離。另外，可因此增大重佈線層結構中的至少一者的圖案間距。因此，製程裕度可變寬且可節省生產成本。

根據本公開內容的一些實施例，一種多晶片晶圓級封裝包括第一層級及第二層級。第一層級包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片。第二層級包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片。所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構。所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。

在一些實施例中，所述第一重佈線層結構在側向上延伸超過所述第二重佈線層結構。

在一些實施例中，所述第二重佈線層結構的邊緣與所述第一重佈線層結構的邊緣實質上對齊。

在一些實施例中，所述至少一個晶片包括積體被動元件晶片。

在一些實施例中，所述至少兩個其他晶片中的每一者包括積體主動元件晶片。

在一些實施例中，所述多晶片晶圓級封裝更包括另一晶片，其位於所述第一重佈線層結構或所述第二重佈線層結構之上且位於所述至少一個晶片的外側。

在一些實施例中，所述另一晶片包括積體被動元件晶片。

根據本公開內容的替代實施例，一種多晶片晶圓級封裝包括：第一半導體晶片、第二半導體晶片、第二重佈線層結構、第三半導體晶片、第四半導體晶片、以及多個凸塊。所述第一半導體晶片位於第一重佈線層結構的第一側之上。所述第二半導體晶片位於所述第一半導體晶片的側邊且位於所述第一重佈線層結構的所述第一側之上。所述第二重佈線層結構位於所述第一半導體晶片及所述第二半導體晶片之上。所述第三半導體晶片位於所述第二重佈線層結構之上且電性連接至所述第一半導體晶片。所述第四半導體晶片位於所述第二重佈線層結構之上且電性連接至所述第二半導體晶片及所述第三半導體晶片。所述凸塊位於所述第一重佈線層結構的與所述第一側相對的第二側之上。

在一些實施例中，所述第三半導體晶片的第三連接件與所述第四半導體晶片的第四連接件的總數目大於所述第一半導體晶片的第一連接件與所述第二半導體晶片的第二連接件的總數目。

在一些實施例中，所述第三半導體晶片的邊緣及所述第四半導體晶片的邊緣與所述第二重佈線層結構的邊緣實質上對齊。

在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者包括積體被動元件晶片。

在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者是在單側上具有連接件的單側式半導體晶片，所述連接件接合到所述第二重佈線層結構。

在一些實施例中，所述第一半導體晶片及所述第二半導體晶片中的至少一者是在相對兩側上具有連接件的雙側式半導體晶片，所述連接件分別接合到所述第一重佈線層結構及所述第二重佈線層結構。

在一些實施例中，所述第三半導體晶片及所述第四半導體晶片中的至少一者包括積體主動元件晶片。

在一些實施例中，所述第三半導體晶片通過位於所述第一半導體晶片與所述第二半導體晶片之間的中介片電性連接至所述第四半導體晶片。

在一些實施例中，所述多晶片晶圓級封裝更包括：第一包封層，包封所述第一半導體晶片及所述第二半導體晶片；以及第二包封層，包封所述第三半導體晶片及所述第四半導體晶片。

在一些實施例中，所述多晶片晶圓級封裝更包括第五半導體晶片及第六半導體晶片，其位於所述第一重佈線層結構的所述第一側之上且位於所述第一半導體晶片的外側及所述第二半導體晶片的外側。

根據本公開內容的又一替代實施例，一種形成多晶片晶圓級封裝的方法包括：提供載板，所述載板上形成有第一重佈線層結構；將第一積體被動元件晶片及第二積體被動元件晶片放置在所述第一重佈線層結構的第一側上；使用第一包封層包封所述第一積體被動元件晶片及所述第二積體被動元件晶片；在所述第一包封層上形成第二重佈線層結構；將第一積體主動元件晶片及第二積體主動元件晶片放置在所述第二重佈線層結構上；使用第二包封層包封所述第一積體主動元件晶片及所述第二積體主動元件晶片；以及剝離所述載板。

在一些實施例中，所述方法更包括：在所述第一積體主動元件晶片及所述第二積體主動元件晶片的側邊形成第三積體被動元件晶片及第四積體被動元件晶片，並使用所述第二包封層包封所述第三積體被動元件晶片及所述第四積體被動元件晶片。

以上概述了若干實施例的特徵，以使所屬領域中的具有通常知識者可更好地理解本公開內容的各個方面。所屬領域中的具有通常知識者應知，其可容易地使用本公開內容作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的具有通常知識者更應認識到，這些等效構造並不背離本公開內容的精神及範圍，而且他們可在不背離本公開內容的精神及範圍的條件下對其作出各種改變、代替、及變更。

1、2、3、4、5、6、7、8、9、10、11、12、13、14‧‧‧多晶片晶圓級封裝

100、100’、101、101’‧‧‧第一半導體晶片

100a、200a、300a、400a、500a‧‧‧基底

100b、200b、300b、400b、500b‧‧‧接墊

100e、200e、500e‧‧‧接墊

100c、200c、300c、400c、500c‧‧‧保護層

100d、200d、300d、400d、500d、500d’‧‧‧連接件

102‧‧‧聚合物層

104‧‧‧重佈線層

110‧‧‧連接接墊

105、112、300e、400e、501、601‧‧‧凸塊

106‧‧‧聚合物層

108‧‧‧重佈線層

150‧‧‧中介片

200、200’、201、201’‧‧‧第二半導體晶片

300‧‧‧第三半導體晶片

400‧‧‧第四半導體晶片

500‧‧‧第五半導體晶片

502、504‧‧‧銅層

503‧‧‧鎳層

505‧‧‧焊料凸塊

510、510’、511、511’‧‧‧半導體晶片

600‧‧‧第六半導體晶片

C‧‧‧載板

C1‧‧‧第一載板

C2‧‧‧第二載板

CA1、CA2‧‧‧深溝渠電容器區

CM‧‧‧晶片模組

DB‧‧‧剝離層

DB1‧‧‧第一剝離層

DB2‧‧‧第二剝離層

E1‧‧‧第一包封層

E2‧‧‧第二包封層

IS‧‧‧內連結構

PPI‧‧‧後保護內連結構

RDL1‧‧‧第一重佈線層結構

RDL2‧‧‧第二重佈線層結構

T1‧‧‧第一層級

T2‧‧‧第二層級

TSV1、TSV2、TSV3‧‧‧矽穿孔

TIV‧‧‧積體扇出型穿孔

UF、UF1、UF2‧‧‧底部填充膠層

圖1A至圖1G是根據一些實施例的形成多晶片晶圓級封裝的方法的剖視圖。圖2至圖6是根據一些實施例的多晶片晶圓級封裝的剖視圖。圖7A至圖7G是根據替代實施例的形成多晶片晶圓級封裝的方法的剖視圖。圖8至圖10是根據替代實施例的多晶片晶圓級封裝的剖視圖。圖11至圖14是根據又一些替代實施例的多晶片晶圓級封裝的剖視圖。圖15至圖16是根據一些實施例的半導體晶片的剖視圖。圖17至圖20是根據替代實施例的半導體晶片的剖視圖。

Claims

一種多晶片晶圓級封裝，包括：第一層級，包括第一重佈線層結構及位於所述第一重佈線層結構之上的至少一個晶片；以及第二層級，包括第二重佈線層結構以及位於所述第二重佈線層結構之上的至少兩個其他晶片，其中所述第一層級接合到所述第二層級，使得所述至少一個晶片在實體上接觸所述第二重佈線層結構，且其中所述至少兩個其他晶片的連接件的總數目大於所述至少一個晶片的連接件的總數目。