CN111554656A - 一种半导体封装器件 - Google Patents

Abstract

本申请公开了一种半导体封装器件，该半导体封装器件包括：封装基板、电连接结构、连接芯片、第一芯片和第二芯片，其中，第一芯片和第二芯片同层设置于封装基板一侧，且第一芯片和第二芯片的功能面朝向封装基板，第一芯片和第二芯片的功能面上的信号传输区靠近设置，信号传输区相对功能面上的非信号传输区远离封装基板；电连接结构位于封装基板与非信号传输区之间，且与封装基板和非信号传输区电连接；连接芯片位于第一芯片和第二芯片的信号传输区与封装基板之间，且连接芯片的功能面朝向信号传输区并与信号传输区电连接。通过上述方式，本申请能够降低封装成本，提高半导体封装器件的性能。

Description

一种半导体封装器件

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体封装器件。

背景技术

现有的芯片封装技术所封装的半导体封装器件，其芯片通常通过硅中介板与基板进行连接，该半导体封装器件的电性能和热传导性能均表现优异，但是成本较高，且硅中介板脆性较高，导致封装器件的稳定性较低。因此，需要结合现有封装技术的优点，发展一种新的封装技术，形成一种新的半导体封装器件，能够降低成本，且形成的半导体封装器件的性能优异。

发明内容

本申请主要解决的技术问题是提供一种半导体封装器件，能够降低封装成本，提高半导体封装器件的性能。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装器件，该半导体封装器件包括：封装基板、电连接结构、连接芯片、第一芯片和第二芯片；其中，第一芯片和第二芯片，同层设置于所述封装基板一侧，且所述第一芯片和所述第二芯片的功能面朝向所述封装基板，所述第一芯片和所述第二芯片的功能面上的信号传输区靠近设置，所述信号传输区相对所述功能面上的非信号传输区远离所述封装基板；电连接结构，位于所述封装基板与所述非信号传输区之间，且与所述封装基板和所述非信号传输区电连接；连接芯片，位于所述第一芯片和所述第二芯片的信号传输区与所述封装基板之间，且所述连接芯片的功能面朝向所述信号传输区并与所述信号传输区电连接。

其中，所述半导体封装器件还包括：多个第一导电柱，分别设置于所述连接芯片的功能面的连接焊盘上，所述第一导电柱的两端分别与所述信号传输区和所述连接焊盘电连接。

其中，所述半导体封装器件还包括：第一底填胶，覆盖所述连接芯片的所述功能面朝向所述信号传输区一侧，所述第一导电柱位于所述第一底填胶内。

其中，所述电连接结构包括：多个第二导电柱，分别位于所非信号传输区的焊盘上，且与所述非信号传输区的焊盘电连接；多个第一焊球，分别位于所述第二导电柱面向所述封装基板的端部，所述第一焊球、所述第二导电柱和所述封装基板电连接。

其中，所述电连接结构包括：第一再布线层，位于所述非信号传输区表面，且与所非信号传输区的焊盘电连接；多个第二焊球，位于所述第一再布线层与所述封装基板之间，其一端与所述第一再布线层电连接，其另一端与所述封装基板电连接。

其中，所述电连接结构，包括：第二再布线层，位于所述封装基板面向所述非信号传输区表面，且与所述封装基板电连接；多个第三焊球，位于所述第二再布线层与所述非信号传输区之间，其一端与所述第二再布线层电连接，其另一端与所述非信号传输区电连接。

其中，所述半导体封装器件还包括：第二底填胶，连续覆盖所述电连接结构的侧面。

其中，所述封装基板面向所述第一芯片和所述第二芯片的第一表面平整，所述连接芯片的非功能面与所述第一表面之间具有间隙或直接接触。

其中，所述封装基板面向所述第一芯片和所述第二芯片的第一表面具有凹槽，至少部分所述连接芯片位于所述凹槽内。

其中，所述半导体封装器件还包括：塑封层，连续覆盖所述第一芯片和所述第二芯片的侧面。

本申请的有益效果是：本申请提供的半导体封装器件，其主芯片的信号传输区和非信号传输区采用不同的连接方式：信号传输区通过连接芯片连接第一芯片和第二芯片，提高第一芯片和第二芯片之间的信号传输速率，提高封装器件的性能；非信号传输区通过电连接结构与封装基板连接，能够降低封装成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请半导体封装器件一实施方式的结构示意图；

图2是本申请半导体封装器件另一实施方式的结构示意图；

图3是本申请半导体封装器件又一实施方式的结构示意图；

图4是本申请半导体封装器件又一实施方式的结构示意图；

图5是本申请半导体封装器件又一实施方式的结构示意图；

图6是本申请半导体封装器件又一实施方式的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，图1是本申请半导体封装器件一实施方式的结构示意图，该半导体封装器件100包括：封装基板10、连接芯片12、电连接结构20、第一芯片22和第二芯片24。其中，连接芯片12包括相背设置的功能面和非功能面，第一芯片22包括相背设置的功能面220和非功能面222，第二芯片24包括相背设置的功能面240和非功能面242，第一芯片22和第二芯片24同层设置于封装基板10一侧，且第一芯片22和第二芯片24的功能面朝向封装基板10，第一芯片22和第二芯片24的功能面上的信号传输区30靠近设置，信号传输区30相对功能面上的非信号传输区40远离封装基板10，电连接结构20位于封装基板10与非信号传输区40之间，且与封装基板10和非信号传输区40电连接，连接芯片12位于第一芯片22和第二芯片24的信号传输区30与封装基板10之间，且连接芯片12的功能面120朝向信号传输区30并与信号传输区30电连接。

在一具体应用场景中，第一芯片22为CPU芯片，第二芯片24为GPU芯片，连接芯片12为硅桥，电连接结构20为铜柱，进而CPU芯片与GPU芯片之间的信号传输区30通过硅桥来进行信号传输，提高信号的传输性能，CPU芯片与GPU芯片之间的非信号传输区40通过铜柱和封装基板10电连接，降低封装成品。

此外，上述一个第一芯片22可以与至少一个第二芯片24通过连接芯片12电连接。例如，第一芯片22的四个角部均设置有信号传输区30的焊盘(图未示)，此时一个第一芯片22对应的第二芯片24的个数可以为四个，四个第二芯片24的芯片类型可以相同或者不同。

本申请提供的半导体封装器件100，其主芯片的信号传输区30和非信号传输区40采用不同的连接方式：信号传输区30通过连接芯片12连接第一芯片22和第二芯片24，提高第一芯片22和第二芯片24之间的信号传输速率，提高封装器件的性能；非信号传输区40通过电连接结构20与封装基板10连接，能够降低封装成本。

进一步地，请继续参阅图1，半导体封装器件100还包括多个第一导电柱14，分别设置于连接芯片12的功能面120的连接焊盘上，第一导电柱14的两端分别与信号传输区30和连接焊盘电连接。第一导电柱14由铜或镍或金或银中至少一种金属材质形成。由于信号传输区30上的焊盘在信号传输区30上为较小的焊点，连接焊盘在连接芯片12的功能面120也为较小的焊点，因此连接焊盘上形成第一导电柱14后有利于连接芯片12与信号传输区30的连接更充分和牢固。

进一步地，请继续参阅图1，半导体封装器件100还包括第一底填胶16，第一底填胶16覆盖连接芯片12的功能面120朝向信号传输区30一侧，第一导电柱14位于第一底填胶16内。第一底填胶16连续覆盖多个第一导电柱14的侧面，进而填满信号传输区30和连接芯片12的功能面120之间的空隙，可以进一步固定连接芯片12的位置，降低了连接芯片12在后续过程中发生倾斜的概率，且该第一底填胶16可以保护连接芯片12的功能面120上对应的电路结构，以及保护信号传输区30上对应的电路结构，降低电路结构发生短路的概率。

进一步地，请继续参阅图1，半导体封装器件100还包括第二底填胶26，第二底填胶26连续覆盖电连接结构20的侧面，进而加强第一芯片22和第二芯片24的非信号传输区40与封装基板10连接的可靠性，保护非信号传输区40上对应的电路结构和/或封装基板10上对应的电路结构，降低电路结构发生短路的概率。

在一实施方式中，请继续参阅图1，电连接结构20包括多个第二导电柱32和多个第一焊球34，多个第二导电柱32分别位于所非信号传输区40的焊盘(图未示)上，且与非信号传输区40的焊盘电连接，多个第一焊球34分别位于第二导电柱32面向封装基板10的端部，第一焊球34、第二导电柱32和封装基板10电连接，进而非信号传输区40通过第一焊球34、第二导电柱32与封装基板10电连接，并且第一焊球34和第二导电柱32的高度可适当调节，以调整连接芯片12的非功能面122与封装基板10之间的距离，并且保持非信号传输区40与封装基板10的距离，以利于第一芯片22和第二芯片24散热。此外，非信号传输区40上的焊盘在非信号传输区40上为较小的焊点，封装基板10上的焊点在封装基板10上为较小的点，因此第二导电柱32与第一焊球34有利于非信号传输区40与封装基板10的连接更充分和牢固，第二底填胶26连续覆盖第一焊球34和第二导电柱32的侧面，并保护非信号传输区40上对应的电路结构和封装基板10上对应的电路结构。

在另一实施方式中，请参阅图2，图2是本申请半导体封装器件另一实施方式的结构示意图，图2中的半导体封装器件200与图1中半导体封装器件100结构类似，也包括：封装基板10、连接芯片12、第一芯片22、第二芯片24等。其区别在于，电连接结构20a包括第一再布线层42和多个第二焊球44，第一再布线层42位于非信号传输区40表面，且与所非信号传输区40的焊盘电连接，多个第二焊球44，位于第一再布线层42与封装基板10之间，其一端与第一再布线层42电连接，其另一端与封装基板10电连接。可根据实际需要设置图案化的第一再布线层42，并且与非信号传输区40部分焊盘或者所有焊盘电连接，进而与第二焊球44电连接，第二焊球44的高度可适当调节，以调整连接芯片12的非功能面122与封装基板10之间的距离，并且保持非信号传输区40与封装基板10的距离，以利于第一芯片22和第二芯片24散热。此外，非信号传输区40上的焊盘在非信号传输区40上为较小的焊点，封装基板10上的焊点在封装基板10上为较小的点，因此第一再布线层42与第二焊球44有利于非信号传输区40与封装基板10的连接更充分和牢固。

可选地，第一再布线层42与非信号传输区40之间还包括第一钝化层46，第二焊球44两侧还包括第二钝化层48，第一钝化层46上对应非信号传输区40的焊盘设有第一开口(图未示)，第一再布线层42通过第一开口与信号传输区30的焊盘电连接，第一钝化层46可将第一再布线层42间隔开，并保护信号传输区30上的电路，第二钝化层4848上对应第一再布线层42设有第二开口(图未示)，第二焊球44的一端通过第二开口与第一再布线层42电连接，第二焊球44的另一端与封装基板10电连接，第二钝化层48可进一步固定第二焊球44的位置，第二底填胶26连续覆盖第二焊球44的侧面并保护封装基板10上对应的电路结构。

在又一实施方式中，请参阅图3，图3是本申请半导体封装器件又一实施方式的结构示意图，图3中的半导体封装器件300与图1中半导体封装器件100结构类似，也包括：封装基板10、连接芯片12、第一芯片22、第二芯片24等。其区别在于，电连接结构20b包括第二再布线层52和多个第三焊球54，第二再布线层52位于封装基板10面向非信号传输区40表面，且与封装基板10电连接，多个第三焊球54位于第二再布线层52与非信号传输区40之间，其一端与第二再布线层52电连接，其另一端与非信号传输区40电连接。可根据实际需要在封装基板10表面设置图案化的第二再布线层52，并且与封装基板10上部分焊盘或者所有焊盘电连接，进而与第三焊球54电连接，第三焊球54的高度可适当调节，以调整连接芯片12的非功能面122与封装基板10之间的距离，并且保持非信号传输区40与封装基板10的距离，以利于第一芯片22和第二芯片24散热。此外，非信号传输区40上的焊盘在非信号传输区40上为较小的焊点，封装基板10上的焊点在封装基板10上为较小的点，因此第二再布线层52与第三焊球54有利于非信号传输区40与封装基板10的连接更充分和牢固。

可选地，第二再布线层52两侧和远离封装基板10的一端还包括第三钝化层56，第三钝化层56对应第二再布线层52的位置设有第三开口(图未示)，第三焊球54的一端通过第三开口与封装基板10电连接，第三焊球54的另一端与非信号传输区40的焊盘电连接，第三钝化层56可将第二再布线层52间隔开，并进一步固定第三焊球54的位置，第二底填胶26连续覆盖第三焊球54的侧面并保护非信号传输区40上对应的电路结构。

进一步地，请再次参阅图1，封装基板10具有面向第一芯片22和第二芯片24的第一表面102。

在一实施方式中，请继续参阅图1，封装基板10面向第一芯片22和第二芯片24的第一表面102平整，连接芯片12的非功能面122与第一表面102之间具有间隙，进而第二底填胶26填满间隙，进而使第一芯片22和第二芯片24更好地散热。

在另一实施方式中，请参阅图4，图4是本申请半导体封装器件又一实施方式的结构示意图，该半导体封装器件400中，封装基板10a面向第一芯片22a和第二芯片22a的第一表面102a平整，连接芯片12a的非功能面122a与第一表面102a直接接触，连接芯片12a的两侧为第二底填胶26a，进而连接芯片12a与封装基板10a之间无间隙时，连接芯片12a与封装基板10a的连接更稳固，以适用于对结构稳定性的要求较高的应用场景，如车载产品上使用的器件。

在又一实施方式中，请参阅图5，图5是本申请半导体封装器件又一实施方式的结构示意图，该半导体封装器件500中，封装基板10b面向第一芯片22b和第二芯片22b的第一表面102b具有凹槽(图未示)，连接芯片12b的非功能面122b黏贴在凹槽的表面，至少部分连接芯片12b位于凹槽内，连接芯片12b的两侧为第二底填胶26b，进而连接芯片12b的非功能面122b与封装基板10b之间无间隙时，连接芯片12b与封装基板10b的连接更稳固，以适用于对结构稳定性的要求非常高的应用场景，比如环境恶劣的室外场景。

可选地，请参阅图6，图6是本申请半导体封装器件又一实施方式的结构示意图，图6中的半导体封装器件600与图1中半导体封装器件100结构类似，也包括：封装基板10、连接芯片12、第一芯片22、第二芯片24等。其区别在于，半导体封装器件600还包括塑封层60，塑封层60，连续覆盖第一芯片22和第二芯片24的侧面，塑封层60。塑封层60可有效固定住第一芯片22和第二芯片24，但塑封层60不覆盖第一芯片22的非功能面222和第二芯片24的非功能面224，以便第一芯片22和第二芯片24散热，上述塑封层60的材质可以为环氧树脂等。

本申请各实施方式提供的半导体封装器件，可以依据其不同的结构特征适用于对散热性能和结构稳定性能要求不同的应用场景，使本申请提供的半导体封装器件的适用性更广。而且本申请各实施方式提供的半导体封装器件中，第一芯片22和第二芯片24的信号传输区采用连接芯片12进行连接，能够提高主芯片之间的信号传输速率，提高封装器件的性能，第一芯片22和第二芯片24的非信号传输区则采用普通的导电结构与封装基板连接，能够降低封装成本。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种半导体封装器件，其特征在于，所述半导体封装器件包括：

封装基板；

第一芯片和第二芯片，同层设置于所述封装基板一侧，且所述第一芯片和所述第二芯片的功能面朝向所述封装基板，所述第一芯片和所述第二芯片的功能面上的信号传输区靠近设置，所述信号传输区相对所述功能面上的非信号传输区远离所述封装基板；

电连接结构，位于所述封装基板与所述非信号传输区之间，且与所述封装基板和所述非信号传输区电连接；

连接芯片，位于所述第一芯片和所述第二芯片的信号传输区与所述封装基板之间，且所述连接芯片的功能面朝向所述信号传输区并与所述信号传输区电连接。

2.根据权利要求1所述的半导体封装器件，其特征在于，还包括：

多个第一导电柱，分别设置于所述连接芯片的功能面的连接焊盘上，所述第一导电柱的两端分别与所述信号传输区和所述连接焊盘电连接。

3.根据权利要求2所述的半导体封装器件，其特征在于，还包括：

第一底填胶，覆盖所述连接芯片的所述功能面朝向所述信号传输区一侧，所述第一导电柱位于所述第一底填胶内。

4.根据权利要求1所述的半导体封装器件，其特征在于，所述电连接结构包括：

多个第二导电柱，分别位于所非信号传输区的焊盘上，且与所述非信号传输区的焊盘电连接；

多个第一焊球，分别位于所述第二导电柱面向所述封装基板的端部，所述第一焊球、所述第二导电柱和所述封装基板电连接。

5.根据权利要求1所述的半导体封装器件，其特征在于，所述电连接结构包括：

第一再布线层，位于所述非信号传输区表面，且与所非信号传输区的焊盘电连接；

多个第二焊球，位于所述第一再布线层与所述封装基板之间，其一端与所述第一再布线层电连接，其另一端与所述封装基板电连接。

6.根据权利要求1所述的半导体封装器件，其特征在于，所述电连接结构，包括：

第二再布线层，位于所述封装基板面向所述非信号传输区表面，且与所述封装基板电连接；

多个第三焊球，位于所述第二再布线层与所述非信号传输区之间，其一端与所述第二再布线层电连接，其另一端与所述非信号传输区电连接。

7.根据权利要求1-6任一项所述的半导体封装器件，其特征在于，还包括：

第二底填胶，连续覆盖所述电连接结构的侧面。

8.根据权利要求1所述的半导体封装器件，其特征在于，

所述封装基板面向所述第一芯片和所述第二芯片的第一表面平整，所述连接芯片的非功能面与所述第一表面之间具有间隙或直接接触。

9.根据权利要求1所述的半导体封装器件，其特征在于，

所述封装基板面向所述第一芯片和所述第二芯片的第一表面具有凹槽，至少部分所述连接芯片位于所述凹槽内。

10.根据权利要求1所述的半导体封装器件，其特征在于，还包括：

塑封层，连续覆盖所述第一芯片和所述第二芯片的侧面。

Images