TW201743427A - 疊層封裝元件及其形成方法 - Google Patents

Abstract

提供多種疊層封裝元件及其形成方法。一種疊層封裝元件包括第一封裝結構及第二封裝結構。第一封裝結構包括：第一晶粒；以及位於第一晶粒側邊的多個主動積體扇出型穿孔以及多個虛設積體扇出型穿孔。第二封裝結構包括：接合至主動積體扇出型穿孔的多個主動凸塊；以及接合至虛設積體扇出型穿孔的多個虛設凸塊。位於第一晶粒的第一側的主動積體扇出型穿孔及虛設積體扇出型穿孔的總數目實質上相同於位於第一晶粒的第二側的主動積體扇出型穿孔及虛設積體扇出型穿孔的總數目。

Description

疊層封裝元件及其形成方法

本發明實施例是關於一種疊層封裝元件及其形成方法。

近年來，由於各種電子構件（例如電晶體、二極體、電阻器、電容器等）的積集度不斷提升，半導體工業因而快速成長。這種積集度的提升，大多是因為最小特徵尺寸的持續縮小，因而允許將更多的構件整合在一特定的區域中。

相較於先前的封裝件，這些尺寸較小的電子構件佔據較小的面積，因而需要較小的封裝件。用於半導體的封裝件的類型的實例包括四方扁平封裝（quad flat pack；QFP）、針格陣列（pin grid array；PGA）、球格陣列（ball grid array；BGA）、覆晶（flip chip；FC）、三維積體電路（three dimensional integrated circuit；3DIC）、晶圓級封裝（wafer level package；WLP）以及疊層封裝（package on package；PoP）元件。在半導體晶圓級上將晶粒置放於晶粒上來製備一些三維積體電路。由於堆疊晶粒之間的內連線長度的減少，這些三維積體電路提供了改良的積集密度以及其他優勢，例如較快的速度和較高的頻寬等。然而，仍存在許多與三維積體電路相關的挑戰。

根據本發明的一些實施例，一種疊層封裝元件包括第一封裝結構及第二封裝結構。第一封裝結構包括：第一晶粒；以及位於第一晶粒側邊的多個主動積體扇出型穿孔（active through integrated fan-out vias；active through InFO vias）以及多個虛設積體扇出型穿孔（dummy through InFO vias）。第二封裝結構包括：接合至主動積體扇出型穿孔的多個主動凸塊；以及接合至虛設積體扇出型穿孔的多個虛設凸塊。位於第一晶粒的第一側的主動積體扇出型穿孔以及虛設積體扇出型穿孔的總數目實質上相同於位於第一晶粒的第二側的主動積體扇出型穿孔以及虛設積體扇出型穿孔的總數目。

以下揭露內容提供許多不同的實施例或實例，用於實現所提供標的之不同特徵。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。

另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。

圖1A至圖1G為根據一些實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。

請參照圖1A以及圖1B，於載板C上形成多個主動積體扇出型穿孔（active through InFO vias）TIV1以及多個虛設積體扇出型穿孔（dummy through InFO vias）TIV2。

本文中，主動積體扇出型穿孔是指功能性（functional）積體扇出型穿孔，且虛設積體扇出型穿孔是指非功能性（non-functional）積體扇出型穿孔。具體地說，一封裝結構中的主動積體扇出型穿孔電性連接至相同封裝結構或另一封裝結構的前側或背側重分布層結構或電子構件。然而，虛設積體扇出型穿孔為浮置電位（floating potential）且電性絕緣於相同封裝結構或另一封裝結構的前側或背側重分布層結構或電子構件。在一些實施例中，積體扇出型穿孔又稱為封裝體穿孔（through package vias；TPV）或界面穿孔（through interface vias）。

在一些實施例中，載板C具有形成於上的剝離（de-bonding）層DB以及介電層101，且剝離層DB位於載板C與介電層101之間。在一些實施例中，載板C為玻璃基底，形成於玻璃基底上的剝離層DB為光熱轉換（light-to-heat conversion；LTHC）釋放層，且形成於剝離層上的介電層101為聚合物層。舉例來說，介電層101包括聚苯並噁唑（polybenzoxazole；PBO）、聚醯亞胺（polyimide；PI）、合適的有機或無機材料或類似物。

如圖1A所示，於載板C的介電層101上形成光阻層PR。在一些實施例中，於光阻層PR與介電層101之間形成晶種層（未繪示）。晶種層為鈦/銅複合層，且由濺鍍或合適的技術所形成。在一些實施例中，光阻層PR為乾膜光阻（dry film resist；DFR）且具有開口OP1以及開口OP2，其中開口OP1以及開口OP2分別裸露出隨後形成的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的預定位置。在一些實施例中，開口OP1具有寬度W1，開口OP2具有寬度W2，且寬度W1實質上相同於寬度W2。然而，本發明實施例不以此為限。在一些替代性實施例中，開口OP1的寬度W1不同於開口OP2的寬度W2。

然後，如圖1B所示，進行電鍍製程，以於光阻層PR的開口OP1及開口OP2所裸露出的晶種層上形成金屬層（例如，銅層）。接著，移除光阻層PR以及下伏晶種層，以於光阻層PR的開口OP1中形成具有寬度W1的主動積體扇出型穿孔TIV1，並於光阻層PR的開口OP2中形成具有寬度W2的虛設積體扇出型穿孔TIV2。接著，移除光阻層PR。

請參照圖1C，取放第一晶粒100於載板C上，使得主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2位於第一晶粒100側邊或圍繞第一晶粒100。

在一些實施例中，第一晶粒100通過晶粒貼附膜（die-attach film；DAF）或類似物黏附於介電層101。在一些實施例中，第一晶粒100具有基底100a、位於基底100a上方的接墊100b、位於基底100a上方且裸露出部分接墊100b的鈍化層100c、位於鈍化層100c上方且電性連接至接墊100b的接點100d，以及位於鈍化層100c上方且位於接點100d側邊的保護層100e。在一些實施例中，接點100d包括錫凸塊、金凸塊、銅柱或類似物，且由電鍍製程所形成。在一些實施例中，保護層100e包括聚苯並噁唑、聚醯亞胺、合適的有機或無機材料或類似物。

請注意，在一些實施例中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的總數目實質上相同於位於第一晶粒100的第二側S2的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的總數目，如圖2所示。此種配置有利於改良疊層封裝的接合效能，將詳述於下。

本文中，當位於第一側的元件與位於第二側的元件被描述為具有「實質上相同的總數目」時，位於第一側的元件的總數目可與位於第二側的元件的總數目相等，或第一側的元件與第二側的元件的總數目的差值小於約10個百分比或甚至小於約5個百分比。

在一些實施例中，當前提為積體扇出型穿孔的總數目為實質上相同時，主動積體扇出型穿孔TIV1可位於第一晶粒100兩側，且虛設積體扇出型穿孔TIV2可位於第一晶粒100兩側中的一側。舉例來說，如圖2的上視圖所示，主動積體扇出型穿孔TIV1位於第一晶粒100的第一側S1以及第二側S2，且虛設積體扇出型穿孔TIV2位於第一晶粒100的第二側S2。然而，本發明實施例不以此為限。在一些替代性實施例中，主動積體扇出型穿孔TIV1位於第一晶粒100兩側中的一側，且虛設積體扇出型穿孔TIV2位於第一晶粒100兩側中的另一側，將於圖8以及圖10中詳述。在另一些替代性實施例中，主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2均位於第一晶粒100兩側中的每一側。

此外，如圖2所示，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的分布實質上對稱於位於第一晶粒100的第二側S2的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的分布。具體地說，相對於中心的第一晶粒100，位於第一側S1的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的配置以及位置對稱於位於第二側S2的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的配置以及位置。

請繼續參照圖1C，於載板C上方形成封裝體102，且封裝體102位於第一晶粒100、主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的側邊。在一些實施例中，封裝體102環繞第一晶粒100、主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2，並裸露出主動積體扇出型穿孔TIV1、虛設積體扇出型穿孔TIV2以及接點100d的表面。封裝體102 包括模製化合物，例如環氧樹脂、光敏材料，例如聚苯並噁唑、聚醯亞胺或苯環丁烯（benzocyclobutene；BCB）、其組合或類似物。封裝體102的形成方法包括：於載板C上形成封裝體材料層（未繪示），且所述封裝體材料層覆蓋第一晶粒100、主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2；以及進行研磨製程以移除部分所述封裝體材料層。

請參照圖1D，於第一晶粒100上方形成重分布層結構104，且重分布層結構104電性連接至第一晶粒100以及主動積體扇出型穿孔TIV1。貫穿全文，重分布層結構104稱為「前側重分布層結構」。在一些實施例中，重分布層結構104包括交替堆疊的多個聚合物層 PM1、PM2、PM3和PM4以及多個重分布層 RDL1、RDL2、RDL3和RDL4。本發明實施例並不對聚合物層或重分布層的數目做限制。

具體地說，重分布層RDL1電性連接至接點100d以及主動積體扇出型穿孔TIV1且穿過聚合物層PM1。在一些實施例中，重分布層RDL1包括多個RDL1頂蓋（caps），其電性連接至對應的主動積體扇出型穿孔TIV1。重分布層RDL2電性連接至重分布層RDL1且穿過聚合物層PM2。重分布層RDL3電性連接至重分布層RDL2且穿過聚合物層PM3。重分布層RDL4電性連接至重分布層RDL3 且穿過聚合物層PM4。在一些實施例中，最上面的重分布層RDL4又稱為球底金屬化（under-ball metallurgy；UBM）層，其用於焊球安裝。在一些實施例中，聚合物層PM1、PM2、PM3和PM4中的每一者包括光敏材料，例如聚苯並噁唑、聚醯亞胺、苯環丁烯、其組合或類似物。在一些實施例中，重分布層 RDL1、RDL2、RDL3和RDL4中的每一者包括銅、鎳、鈦、其組合或類似物，且由電鍍製程所形成。

然後，於重分布層結構104的重分布層RDL4上方形成焊球或凸塊106，且凸塊106電性連接至重分布層結構104的重分布層RDL4。在一些實施例中，凸塊106由具有低阻值的導電材料所構成，例如錫、鉛、銀、銅、鎳、鉍或其合金，且由合適的製程所形成，例如蒸鍍、電鍍、落球（ball drop）、或網印（screen printing）。

請參照圖1E，載板C由第一封裝結構PKG1的背側剝離。在一些實施例中，載板C連同第一晶粒100、主動積體扇出型穿孔TIV1、虛設積體扇出型穿孔TIV2、重分布層結構104以及凸塊106一起翻轉，剝離層DB於光熱作用下分解，接著，載板C從第一封裝結構PKG1剝離。

請參照圖1F，提供第二封裝結構PKG2。在一些實施例中，第二封裝結構PKG2具有基底203、安裝於基底203的一表面（例如，頂表面）上的第二晶粒201，以及形成於基底203的相對表面（例如，底表面）上的多個主動凸塊B1以及多個虛設凸塊B2。在一些實施例中，主動凸塊B1以及虛設凸塊B2為金屬凸塊，例如錫凸塊。在一些實施例中，主動接合墊以及虛設接合墊（未繪示）可形成於基底203的底表面部分中。主動接合墊可接合至主動凸塊B1並提供主動凸塊B1與第二晶粒201之間的電性連接。虛設接合墊可接合至虛設凸塊B2。

本文中，主動凸塊是指功能性凸塊，且虛設凸塊是指非功能性凸塊。具體地說，一封裝結構中的主動凸塊電性連接至相同封裝結構或另一封裝結構的電子構件。然而，虛設凸塊為浮置電位且電性絕緣於相同封裝結構或另一封裝結構的電子構件。

在一些實施例中，第二封裝結構PKG2更具有打線207，且打線207提供第二晶粒201與位於基底203的上表面部分中的接合墊205之間的電性連接。於這些構件上方形成封裝體209，以保護所述構件免於環境及外來污染。重分布層結構以及積體扇出型穿孔（未繪示）可形成於基底203中，以提供接合墊205以及主動凸塊B1之間的電性連接。

接著，請參照圖1G，將第二封裝結構PKG2接合至第一封裝結構PKG1，以形成疊層封裝元件1。在一些實施例中，第二封裝結構PKG2的主動凸塊B1對準並插入介電層101中的開口且 接合至第一封裝結構PKG1的主動積體扇出型穿孔TIV1，第二封裝結構PKG2的虛設凸塊B2對準並插入介電層101中的開口且接合至第一封裝結構PKG1的虛設積體扇出型穿孔TIV2。

然後，形成底膠層UF以填入第一封裝結構PKG1與第二封裝結構PKG2之間的空間，且底膠層UF環繞主動凸塊B1以及虛設凸塊B2。在一些實施例中，底膠層 UF包括模製化合物（例如環氧樹脂），且使用點膠（dispensing）、注入（injecting），及/或噴灑（spraying）技術來形成。

在一些實施例中，下封裝結構的積體扇出型穿孔（包括主動積體扇出型穿孔以及虛設積體扇出型穿孔TIV1以及TIV2）為對稱分布，且這些積體扇出型穿孔對應上封裝結構的凸塊（包括主動以及虛設凸塊B1以及B2），因此可大幅地改良疊層封裝的接合效能，並避免如底膠層的不良填充、封裝結構的不良連接以及封裝位移等習知問題。

圖3A至圖3G為根據一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。在圖3A至圖3G的方法中，於一封裝結構中提供虛設背側圖案（而非虛設積體扇出型穿孔），且虛設背側圖案用於接合至另一封裝結構的虛設凸塊。具體地說，不需要形成虛設積體扇出型穿孔。差異處將詳述於下，相同處則不再贅述。

請參照圖3A，於載板C上形成重分布層結構103。貫穿全文，重分布層結構103稱為「背側重分布層結構」。在一些實施例中，重分布層結構103包括聚合物層、重分布層及/或接墊。舉例來說，重分布層結構103包括埋於聚合物層105中的多個主動接墊P1以及多個虛設接墊P2。具體地說，於介電層101上方形成聚合物層105，且聚合物層105覆蓋虛設接墊P2且具有分別裸露出主動接墊P1表面的開口。在一些實施例中，聚合物層105包括光敏材料，例如聚苯並噁唑、聚醯亞胺、苯環丁烯、其組合或類似物。本文中，主動接墊是指功能性接墊，且虛設接墊是指非功能性接墊。

請參照圖3B，形成多個主動積體扇出型穿孔TIV1，且主動積體扇出型穿孔TIV1穿過聚合物層105的開口並電性連接至主動接墊P1。

請參照圖3C，取放第一晶粒100於載板C上，使得主動接墊P1以及虛設接墊P2位於第一晶粒100側邊或圍繞第一晶粒100。然後，於第一晶粒100側邊以及主動接墊P1及虛設接墊P2上方形成封裝體102。具體地說，於聚合物層105上方形成封裝體102，且封裝體102環繞第一晶粒100以及主動集成扇出型穿孔TIV1。

在圖3B以及圖3C的實施例中，先形成主動積體扇出型穿孔TIV1再取放第一晶粒100於載板C上，其用以說明目的，並不用以限定本發明實施例。在其他實施例中，也可以先取放第一晶粒100於載板C上再形成主動積體扇出型穿孔TIV1。

請注意，在一些實施例中，位於第一晶粒100的第一側S1的主動接墊P1以及虛設接墊P2的總數目實質上相同於位於第一晶粒100的第二側S2的主動接墊P1以及虛設接墊P2的總數目，如圖4所示。此種配置有利於改良疊層封裝的接合效能。

在一些實施例中，當前提為背側接墊的總數目實質上相同時，主動接墊P1可位於第一晶粒100兩側，且虛設接墊P2可位於第一晶粒100兩側中的一側。舉例來說，如圖4的上視圖所示，主動接墊P1位於第一晶粒100的第一側S1以及第二側S2，且虛設接墊P2位於第一晶粒100的第二側S2。然而，本發明實施例不以此為限。在一些替代性實施例中，主動接墊P1位於第一晶粒100兩側中的一側，且虛設接墊P2位於第一晶粒100兩側中的另一側，將於圖6中詳述。在另一些替代性實施例中，主動接墊P1及虛設接墊P2均位於第一晶粒100兩側中的每一側。

此外，如圖4以及圖6所示，位於第一晶粒100的第一側S1的主動接墊P1以及虛設接墊P2的分布實質上對稱於位於第一晶粒100的第二側S2的主動接墊P1以及虛設接墊P2的分布。具體地說，相對於中心的第一晶粒100，位於第一側S1的主動接墊P1以及虛設接墊P2的配置以及位置對稱於位於第二側S2的主動接墊P1以及虛設接墊P2的配置以及位置。

請參照圖3D，於第一晶粒100上方形成重分布層結構104，且重分布層結構104電性連接至第一晶粒100以及主動積體扇出型穿孔TIV1。於重分布層結構104上方形成凸塊106，且凸塊106電性連接至重分布層結構104。

請參照圖3E，載板C從第一封裝結構PKG3的背側剝離。

請參照圖3F以及圖3G，提供第二封裝結構PKG2，並將第二封裝結構PKG2接合至第一封裝結構PKG3，其中第二封裝結構PKG2的主動凸塊B1接合至第一封裝結構PKG3的主動接墊P1，第二封裝結構PKG2的虛設凸塊B2接合至第一封裝結構PKG3的虛設接墊P2。由此完成疊層封裝元件2。

在上述的實施例中，是以主動元件（例如，主動積體扇出型穿孔或主動接墊）形成於第一晶粒的相對側為例來說明的，但並不用以限定本發明實施例。在一些實施例中，依設計需求，主動元件可形成於第一晶粒的單一側。

在一些實施例中，如圖5及圖6所示，在第一封裝結構PKG3’中，主動接墊P1形成於第一晶粒100的第一側S1，且虛設接墊P2形成於第一晶粒100的第二側S2。此外，在疊層封裝元件2’中，第二封裝結構PKG2’的主動凸塊B1接合至第一封裝結構PKG3’的主動接墊P1，第二封裝結構PKG2’的虛設凸塊B2接合至第一封裝結構PKG3’的虛設接墊P2。

圖7A至圖7G為根據另一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。

圖7A至圖7G的方法類似於圖1A至圖1G的方法，其差異在於所形成的虛設積體扇出型穿孔的形狀不同。具體地說，圖7A至圖7B中所形成的虛設積體扇出型穿孔的高度小於圖1A至圖1B中所形成的虛設積體扇出型穿孔的高度。差異處將詳述於下，相同處則不再贅述。

請參照圖7A，於載板C上形成多個虛設積體扇出型穿孔TIV2。在一些實施例中，於載板C的介電層101上形成具有開口OP2的光阻層PR2。在一些實施例中，開口OP2具有寬度W2。然後，進行電鍍製程，以於光阻層PR2的開口OP2中形成具有寬度W2的虛設積體扇出型穿孔TIV2。接著，移除光阻層PR2。

請參照圖7B，於載板C上形成多個主動積體扇出型穿孔TIV1。在一些實施例中，於載板C的介電層101上形成具有開口OP1的光阻層PR1。在一些實施例中，開口OP1具有寬度W1。然後，進行電鍍製程，以於光阻層PR1的開口OP1中形成具有寬度W1的主動積體扇出型穿孔TIV1。接著，移除光阻層PR1。

在一些實施例中，於形成主動積體扇出型穿孔TIV1之前形成虛設積體扇出型穿孔TIV2。在一些替代性實施例中，於形成主動積體扇出型穿孔TIV1之後形成虛設積體扇出型穿孔TIV2。

在一些實施例中，具有不同高度的主動穿孔以及虛設穿孔的形成方法包括：形成第一群的積體扇出型穿孔以及第二群的積體扇出型穿孔，且第一群的積體扇出型穿孔以及第二群的積體扇出型穿孔具有相同高度；以及通過回蝕刻製程或合適的技術，以減少第一群的積體扇出型穿孔的高度。

在一些實施例中，主動積體扇出型穿孔TIV1的寬度W1實質上相同於虛設積體扇出型穿孔TIV2的寬度W2。然而，本發明實施例不以此為限。在一些替代性實施例中，主動積體扇出型穿孔TIV1的寬度W1不同於虛設積體扇出型穿孔TIV2的寬度W2。在一些實施例中，主動積體扇出型穿孔TIV1的高度H1大於虛設積體扇出型穿孔TIV2的高度H2。

請參照圖7C，取放第一晶粒100於載板C上，使得主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2位於第一晶粒100側邊或圍繞第一晶粒100。然後，於第一晶粒100以及主動積體扇出型穿孔TIV1側邊形成封裝體102，且封裝體102覆蓋虛設積體扇出型穿孔TIV2。在一些實施例中，封裝體102裸露出主動積體扇出型穿孔TIV1以及接點100d的表面，但覆蓋住虛設積體扇出型穿孔TIV2的表面。具體地說，主動積體扇出型穿孔TIV1穿過封裝體102，且其表面被裸露出以用於進一步的電性連接，而虛設積體扇出型穿孔TIV2被封裝體102完全囊封。

請注意，在一些實施例中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1的總數目實質上相同於位於第一晶粒100的第二側S2的虛設積體扇出型穿孔TIV2的總數目，如圖8所示。此種配置有利於改良疊層封裝的接合效能。

請參照圖7D，於第一晶粒100上方形成重分布層結構104，且重分布層結構104電性連接至第一晶粒100及主動積體扇出型穿孔TIV1。在一些實施例中，由於虛設積體扇出型穿孔TIV2被封裝體102完全囊封，不需要於虛設積體扇出型穿孔TIV2正上方形成RDL1頂蓋，因而改良了RDL1佈線的彈性（flexibility）。然後，於重分布層結構104上方形成凸塊106，且凸塊106電性連接至重分布層結構104。

請參照圖7E，載板C從第一封裝結構PKG4的背側剝離。

請參照圖7F以及圖7G，提供第二封裝結構PKG2’，並將第二封裝結構PKG2’接合至第一封裝結構PKG4，其中第二封裝結構PKG2’的主動凸塊B1接合至第一封裝結構PKG4的主動積體扇出型穿孔TIV1，第二封裝結構PKG2’的虛設凸塊B2接合至第一封裝結構PKG4的虛設積體扇出型穿孔TIV2。由此完成疊層封裝元件3。

圖9A至圖9G為根據又另一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。

圖9A至圖9B的方法提供了單一個微影步驟（而非圖7A至圖7B的方法中所提供的兩個微影步驟），以形成具有不同高度的主動積體扇出型穿孔以及虛設積體扇出型穿孔。差異處將詳述於下，相同處則不再贅述。

請參照圖9A以及圖9B，於載板C上形成多個主動積體扇出型穿孔TIV1以及多個虛設積體扇出型穿孔TIV2。在一些實施例中，於載板C的介電層101上形成具有開口OP1及開口OP2的光阻層PR。在一些實施例中，開口OP1具有寬度W1，開口OP2具有寬度W2，且寬度W1大於寬度W2，如圖9A所示。

然後，進行電鍍製程，以於光阻層PR的開口OP1中形成具有寬度W1的主動積體扇出型穿孔TIV1，且於光阻層PR的開口OP2中形成具有寬度W2的虛設積體扇出型穿孔TIV2。在一些實施例中，此種PR設計導致較小開口OP2內的電鍍速度小於較大開口OP1內的電鍍速度。因此，較小開口OP2中所形成的虛設積體扇出型穿孔TIV2較低，而較大開口OP1中所形成的主動積體扇出型穿孔TIV1較高。也就是說，虛設積體扇出型穿孔TIV2的高度H2及寬度W2均小於主動積體扇出型穿孔TIV1的高度H1及寬度W1。接著，移除光阻層PR。

請參照圖9C，取放第一晶粒100於載板C上，使得主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2位於第一晶粒100側邊或圍繞第一晶粒100。然後，於第一晶粒100以及主動積體扇出型穿孔TIV1側邊形成封裝體102，且封裝體102覆蓋虛設積體扇出型穿孔TIV2。

請注意，在一些實施例中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1的總數目實質上相同於位於第一晶粒100的第二側S2的虛設積體扇出型穿孔TIV2的總數目，如圖10所示。此種配置有利於改良疊層封裝的接合效能。

請參照圖9D，於第一晶粒100上方形成重分布層結構104，且重分布層結構104電性連接至第一晶粒100以及主動積體扇出型穿孔TIV1。在一些實施例中，由於虛設積體扇出型穿孔TIV2被封裝體102完全囊封，不需要於虛設積體扇出型穿孔TIV2正上方形成RDL1頂蓋，因而改良了RDL1佈線的彈性。然後，於重分布層結構104 上方形成凸塊106，且凸塊106電性連接至重分布層結構104。

請參照圖9E，載板C從第一封裝結構PKG5的背側剝離。

請參照圖9F以及圖9G，提供第二封裝結構PKG2’，並將第二封裝結構PKG2’接合至第一封裝結構PKG5，其中第二封裝結構PKG2’的主動凸塊B1接合至第一封裝結構PKG5的主動積體扇出型穿孔TIV1，且第二封裝結構PKG2’的虛設凸塊B2接合至第一封裝結構PKG5的虛設積體扇出型穿孔TIV2。由此完成疊層封裝元件4。

在一些實施例中，提供疊層封裝元件1/3/4，其包括第一封裝結構PKG1/PKG4/PKG5以及第二封裝結構PKG2/PKG2’。第一封裝結構PKG1/PKG4/PKG5包括第一晶粒100，以及位於第一晶粒100側邊的多個主動積體扇出型穿孔TIV1以及多個虛設積體扇出型穿孔TIV2。第二封裝結構PKG2/PKG2’ 包括多個主動凸塊B1以及多個虛設凸塊B2，其中主動凸塊B1接合至主動積體扇出型穿孔TIV1，且虛設凸塊B2接合至虛設積體扇出型穿孔TIV2。

在一些實施例中，主動積體扇出型穿孔TIV1位於第一晶粒100的第一側S1及第二側S2，且虛設積體扇出型穿孔TIV2位於第一晶粒100的第一側S1及第二側S2中的一側（例如，第二側S2），如圖1G及圖2的疊層封裝元件1所示。在一些實施例中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1的總數目為位於第一晶粒100的第二側S2的主動積體扇出型穿孔TIV1的總數目的至少兩倍、三倍或甚至五倍。

在一些替代性實施例中，主動積體扇出型穿孔TIV1位於第一晶粒100的第一側S1以及第二側S2中的一側（例如，第一側S1），且虛設積體扇出型穿孔TIV2位於第一晶粒100的第一側S1以及第二側S2中的另一側（例如，第二側S2），如圖7G、圖8、圖9G以及圖10的疊層封裝元件3/4所示。

在上述情況中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的總數目實質上相同於位於第一晶粒100的第二側S2的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的總數目。具體地說，在疊層封裝元件1中，位於第一側S1的積體扇出型穿孔的總數目（=主動積體扇出型穿孔TIV1的數目+虛設積體扇出型穿孔TIV2的數目）實質上相同於位於第二側S2的積體扇出型穿孔的總數目（=主動積體扇出型穿孔TIV1的數目+虛設積體扇出型穿孔TIV2的數目）。在疊層封裝元件3/4中，位於第一側S1的積體扇出型穿孔的總數目（=主動積體扇出型穿孔TIV1的數目，其中虛設積體扇出型穿孔TIV2的數目為零）實質上相同於位於第二側S2的積體扇出型穿孔的總數目（=虛設積體扇出型穿孔TIV2的數目，其中主動積體扇出型穿孔TIV1的數目為零）。

在一些實施例中，位於第一晶粒100的第一側S1的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的分布實質上對稱於位於第一晶粒100的第二側S2的主動積體扇出型穿孔TIV1以及虛設積體扇出型穿孔TIV2的分布，如疊層封裝元件1/3/4所示。

在一些實施例中，主動積體扇出型穿孔TIV1的高度實質上相同於虛設積體扇出型穿孔TIV2的高度，如疊層封裝元件1所示。在一些替代性實施例中，主動積體扇出型穿孔TIV1的高度不同於（例如，大於）虛設積體扇出型穿孔TIV2的高度，如疊層封裝元件3/4所示。

在一些實施例中，主動積體扇出型穿孔TIV1的寬度實質上相同於虛設積體扇出型穿孔TIV2的寬度，如疊層封裝元件1/3所示。在一些替代性實施例中，主動積體扇出型穿孔TIV1的寬度不同於（例如，大於）虛設積體扇出型穿孔TIV2的寬度，如疊層封裝元件4所示。

在一些實施例中，提供疊層封裝元件2/2’，其包括第一封裝結構PKG3/PKG3’以及第二封裝結構PKG2/PKG2’。第一封裝結構PKG3/PKG3’包括第一晶粒100、多個主動積體扇出型穿孔TIV1、電性連接至主動積體扇出型穿孔TIV1的多個主動接墊P1，以及位於主動接墊P1側邊的多個虛設接墊P2。第二封裝結構PKG2/PKG2’包括多個主動凸塊B1以及多個虛設凸塊B2，其中主動凸塊B1接合至主動接墊P1，且虛設凸塊B2接合至虛設接墊P1。

在一些實施例中，主動接墊P1位於第一晶粒100的第一側S1以及第二側S2，且虛設接墊P2位於第一晶粒100的第一側S1以及第二側S2中的一側（例如，第二側S2），如圖3G以及圖4的疊層封裝元件2所示。在一些實施例中，主動接墊P1位於第一晶粒100的第一側S1的總數目為主動接墊P1位於第一晶粒100的第二側S2的總數目的至少兩倍、三倍或甚至五倍。

在一些替代性實施例中，主動接墊P1位於第一晶粒100的第一側S1以及第二側S2中的一側（例如，第一側S1），且虛設接墊P2位於第一晶粒100的第一側S1以及第二側S2中的另一側（例如，第二側S2），如圖5以及圖6的疊層封裝元件2’所示。

在上述情況下，位於第一晶粒100的第一側S1的主動接墊P1以及虛設接墊P2的總數目實質上相同於位於第一晶粒100的第二側S2的主動接墊P1以及虛設接墊P2的總數目。具體地說，在疊層封裝元件2中，位於第一側S1的背側接墊的總數目（=主動接墊P1的數目+虛設接墊P2的數目）實質上相同於位於第二側S2的背側接墊的總數目（=主動接墊P1的數目+虛設接墊P2的數目）。在疊層封裝元件2’中，位於第一側S1的背側接墊的總數目（=主動接墊P1的數目，其中虛設接墊P2的數目為零）實質上相同於位於第二側S2的背側接墊的總數目（=虛設接墊P2的數目，其中主動接墊P1的數目為零）。

在一些實施例中，位於第一晶粒100的第一側S1的主動接墊P1以及虛設接墊P2的分布實質上對稱於位於第一晶粒100的第二側S2的主動接墊P1以及虛設接墊P2的分布，如疊層封裝元件2/2’所示。

在一些實施例中，提供疊層封裝元件3/4，其包括第一封裝結構PKG4/PKG5以及第二封裝結構PKG2’。第一封裝結構PKG4/PKG5包括第一晶粒100，以及位於第一晶粒100側邊的多個主動積體扇出型穿孔TIV1以及多個虛設積體扇出型穿孔TIV2。此外，主動積體扇出型穿孔TIV1的尺寸不同於虛設積體扇出型穿孔TIV2的尺寸。在一些實施例中，尺寸包括高度、寬度或兩者。第二封裝結構PKG2’包括多個主動凸塊B1以及多個虛設凸塊B2，其中主動凸塊B1接合至主動積體扇出型穿孔TIV1，且虛設凸塊B2接合至虛設積體扇出型穿孔TIV2。

在一些實施例中，主動積體扇出型穿孔TIV1的寬度實質上相同於虛設積體扇出型穿孔TIV2的寬度，且主動積體扇出型穿孔TIV1的高度大於虛設積體扇出型穿孔TIV2的高度，如疊層封裝元件3所示。

在一些替代性實施例中，主動積體扇出型穿孔TIV1的寬度大於虛設積體扇出型穿孔TIV2的寬度，且主動積體扇出型穿孔TIV1的高度大於虛設積體扇出型穿孔TIV2的高度，如疊層封裝元件4所示。

基於上述，在本發明實施例的疊層封裝元件中，通過將第一封裝結構的主動積體扇出型穿孔或主動接墊接合至第二封裝結構的主動凸塊，以及將第一封裝結構的虛設積體扇出型穿孔或虛設接墊接合至第二封裝結構的虛設凸塊的方式，將第一封裝結構接合至第二封裝結構。以此方式，可避免如底膠層的不良填充、封裝結構的不良連接以及封裝位移等習知問題，並可大幅地改良封裝效能。

根據本發明的一些實施例，一種疊層封裝元件包括第一封裝結構以及第二封裝結構。第一封裝結構包括：第一晶粒；以及位於第一晶粒側邊的多個主動積體扇出型穿孔以及多個虛設積體扇出型穿孔。第二封裝結構包括：接合至主動積體扇出型穿孔的多個主動凸塊；以及接合至虛設積體扇出型穿孔的多個虛設凸塊。此外，位於第一晶粒的第一側的主動積體扇出型穿孔以及虛設積體扇出型穿孔的總數目實質上相同於位於第一晶粒的第二側的主動積體扇出型穿孔以及虛設積體扇出型穿孔的總數目。

根據本發明的一些替代性實施例，一種疊層封裝元件包括第一封裝結構以及第二封裝結構。第一封裝結構包括：第一晶粒；多個主動積體扇出型穿孔；電性連接至主動積體扇出型穿孔的多個主動接墊；以及位於主動接墊側邊的多個虛設接墊。第二封裝結構包括：接合至主動接墊的多個主動凸塊；以及接合至虛設接墊的多個虛設凸塊。

根據本發明的另一些替代性實施例，一種疊層封裝元件包括第一封裝結構以及第二封裝結構。第一封裝結構包括：第一晶粒；以及位於第一晶粒側邊的多個主動積體扇出型穿孔以及多個虛設積體扇出型穿孔。此外，主動積體扇出型穿孔的尺寸不同於虛設積體扇出型穿孔的尺寸。第二封裝結構包括：接合至主動積體扇出型穿孔的多個主動凸塊；以及接合至虛設積體扇出型穿孔的多個虛設凸塊。

以上概述了數個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。

1、2、2’、3、4‧‧‧疊層封裝元件
B1‧‧‧主動凸塊
B2‧‧‧虛設凸塊
C‧‧‧載板
DB‧‧‧剝離層
OP1、OP2‧‧‧開口
P1‧‧‧主動接墊
P2‧‧‧虛設接墊
PKG1、PKG3、PKG3’、PKG4、PKG5‧‧‧第一封裝結構
PKG2、PKG2’‧‧‧第二封裝結構
PM1、PM2、PM3、PM4‧‧‧聚合物層
PR‧‧‧光阻層
RDL1、RDL2、RDL3、RDL4‧‧‧重分布層
S1‧‧‧第一側
S2‧‧‧第二側
TIV1‧‧‧主動積體扇出型穿孔
TIV2‧‧‧虛設積體扇出型穿孔
UF‧‧‧底膠層
W1、W2‧‧‧寬度
100‧‧‧第一晶粒
100a‧‧‧基底
100b‧‧‧接墊
100c‧‧‧鈍化層
100d‧‧‧接點
100e‧‧‧保護層
101‧‧‧介電層
102‧‧‧封裝體
104‧‧‧重分布層結構
105‧‧‧聚合物層
106‧‧‧凸塊
201‧‧‧第二晶粒
203‧‧‧基底
205‧‧‧接合墊
207‧‧‧打線
209‧‧‧封裝體

圖1A至圖1G為根據一些實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。 圖2為根據一些實施例所繪示的一種疊層封裝元件的主動積體扇出型穿孔以及虛設積體扇出型穿孔的上視圖。 圖3A至圖3G為根據一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。 圖4為根據一些替代性實施例所繪示的一種疊層封裝元件的主動接墊以及虛設接墊的上視圖。 圖5為根據另一些替代性實施例所繪示的一種疊層封裝元件的剖面示意圖。 圖6為根據另一些替代性實施例所繪示的一種疊層封裝元件的主動接墊以及虛設接墊的上視圖。 圖7A至圖7G為根據另一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。 圖8為根據另一些替代性實施例所繪示的主動積體扇出型穿孔以及虛設積體扇出型穿孔的上視圖。 圖9A至圖9G為根據又另一些替代性實施例所繪示的一種疊層封裝元件的形成方法的剖面示意圖。 圖10為根據又另一些替代性實施例所繪示的主動積體扇出型穿孔以及虛設積體扇出型穿孔的上視圖。

1‧‧‧疊層封裝元件

B1‧‧‧主動凸塊

B2‧‧‧虛設凸塊

PKG1‧‧‧第一封裝結構

PKG2‧‧‧第二封裝結構

PM1、PM2、PM3、PM4‧‧‧聚合物層

RDL1、RDL2、RDL3、RDL4‧‧‧重分布層

S1‧‧‧第一側

S2‧‧‧第二側

TIV1‧‧‧主動積體扇出型穿孔

TIV2‧‧‧虛設積體扇出型穿孔

UF‧‧‧底膠層

100a‧‧‧基底

100b‧‧‧接墊

100c‧‧‧鈍化層

100d‧‧‧接點

100e‧‧‧保護層

101‧‧‧介電層

102‧‧‧封裝體

104‧‧‧重分布層結構

106‧‧‧凸塊

201‧‧‧第二晶粒

203‧‧‧基底

205‧‧‧接合墊

207‧‧‧打線

209‧‧‧封裝體

Claims (1)

1. 一種疊層封裝元件，包括： 第一封裝結構，包括： 第一晶粒；以及 多個主動積體扇出型穿孔以及多個虛設積體扇出型穿孔，位於所述第一晶粒側邊；以及 第二封裝結構，包括： 多個主動凸塊，接合至所述多個主動積體扇出型穿孔；以及 多個虛設凸塊，接合至所述多個虛設積體扇出型穿孔， 其中位於所述第一晶粒的第一側的所述主動積體扇出型穿孔以及所述虛設積體扇出型穿孔的總數目實質上相同於位於所述第一晶粒的第二側的所述主動積體扇出型穿孔以及所述虛設積體扇出型穿孔的總數目。