[go: up one dir, main page]

TW201906080A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201906080A
TW201906080A TW106140279A TW106140279A TW201906080A TW 201906080 A TW201906080 A TW 201906080A TW 106140279 A TW106140279 A TW 106140279A TW 106140279 A TW106140279 A TW 106140279A TW 201906080 A TW201906080 A TW 201906080A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
semiconductor
gate
recess
Prior art date
Application number
TW106140279A
Other languages
English (en)
Other versions
TWI743252B (zh
Inventor
馬志宇
沙哈吉Ｂ 摩爾
李承翰
潘正揚
張世杰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/725,580 external-priority patent/US10347764B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201906080A publication Critical patent/TW201906080A/zh
Application granted granted Critical
Publication of TWI743252B publication Critical patent/TWI743252B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P14/24—
    • H10P14/271—
    • H10P14/2905—
    • H10P14/3211—
    • H10P14/3411—
    • H10W20/033—
    • H10W20/042—
    • H10W20/40—
    • H10W20/42—
    • H10W20/4441—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H10P14/3442—
    • H10P14/3444—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明實施例的方法提供基板，其具有閘極結構於基板的第一側上；形成凹陷，且凹陷與閘極結構相鄰；以及形成具有摻質的第一半導體層於凹陷中，第一半導體層為非順應性，且第一半導體層襯墊凹陷並自凹陷底部延伸至凹陷頂部。此方法亦包括形成具有摻質的第二半導體層於凹陷中及第一半導體層上，且第二半導體層中摻質的第二濃度大於第一半導體層中摻質的第一濃度。

Description

半導體裝置的形成方法
本發明實施例關於製作半導體裝置，更特別關於形成半導體裝置中的接點(亦稱作接點插塞)。
半導體積體電路產業因多種電子構件如電晶體、二極體、電阻、電容、或類似物的積體密度持續改良，已經歷快速成長。上述積體密度的主要改良為持續縮小最小結構的尺寸，使更多構件整合至限定面積中。
電晶體尺寸縮小，可縮小每一結構尺寸。在進階製程技術中，電晶體的通道長度達到與空乏層寬度的相同等級時，將產生短通道效應而不利地影響電晶體效能。此技術領域需要結構與其製程方法，以在進階製程技術中採用小結構尺寸。
本發明一實施例提供之半導體裝置的形成方法，包括：提供基板，其具有閘極結構於基板的第一側上；形成凹陷，且凹陷與閘極結構相鄰；形成包含摻質的第一半導體層於凹陷中，第一半導體層為非順應性，而第一半導體層襯墊凹陷，且自凹陷的底部延伸至凹陷的頂部；以及形成包含摻質的第二半導體層於凹陷中及第一半導體層上，且第二半導體層中摻質的第二濃度大於第一半導體層中摻質的第一濃度。
A-A、B-B、C-C‧‧‧剖面
H1、H2、H3‧‧‧高度
H4‧‧‧第二高度
H5‧‧‧第一高度
T1、T2、T3、T4、T5‧‧‧厚度
T6‧‧‧第三厚度
T7‧‧‧第二厚度
T8‧‧‧第一厚度
30‧‧‧鰭狀場效電晶體
32、50‧‧‧基板
34‧‧‧隔離區
36、64‧‧‧鰭狀物
38、66‧‧‧閘極介電物
40、68、98‧‧‧閘極
42、44、67‧‧‧源極/汲極區
52‧‧‧墊氧化物層
56‧‧‧墊氮化物層
58‧‧‧圖案化遮罩
60‧‧‧半導體帶
61‧‧‧溝槽
62‧‧‧隔離區
63‧‧‧凹陷
64T、69T‧‧‧上表面
65‧‧‧第一半導體層
65’‧‧‧半導體材料
65C‧‧‧其他部份
65E‧‧‧末端部份
65S‧‧‧第一部份
69‧‧‧第二半導體層
69C‧‧‧中心軸
69L‧‧‧下側部份
69U‧‧‧上側部份
70‧‧‧遮罩
72‧‧‧閘極密封間隔物
73、73L、73R‧‧‧錯位
75‧‧‧閘極結構
81‧‧‧邊界
87‧‧‧第一間隔物
89‧‧‧第二間隔物
90、95‧‧‧層間介電物
91、93‧‧‧接點開口
96‧‧‧閘極介電層
97‧‧‧置換閘極
99‧‧‧凹陷
100、200、300‧‧‧鰭狀場效電晶體裝置
102‧‧‧接點插塞
109‧‧‧晶種層
110‧‧‧導電材料
501‧‧‧區域
810‧‧‧蝕刻製程
1010、1020、1030、1040‧‧‧步驟
第1圖係鰭狀場效電晶體的透視圖。
第2至17圖係一實施例中，多種製程階段中鰭狀場效電晶體裝置的剖視圖。
第18圖係一實施例中，鰭狀場效電晶體裝置的剖視圖。
第19圖係一實施例中，鰭狀場效電晶體裝置的剖視圖。
第20A與20B圖係一些實施例中，鰭狀場效電晶體裝置的能量散射光譜分析。
第21圖係一些實施例中，製作半導體裝置的方法其流程圖。
下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種例子中可重複標號及/或符號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號及/或符號的單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述內容中的本發明實施例為形成鰭狀場效電晶體裝置的方法，更特別關於形成鰭狀場效電晶體裝置的源極/汲極區。然而本技術領域中具有通常知識者應理解，本發明實施例的方法可用於其他裝置或應用，比如平面裝置。
第1圖係鰭狀場效電晶體30之一例的透視圖。鰭狀場效電晶體30包含基板32，其具有鰭狀物36。基板32具有隔離區34，且鰭狀物36自相鄰的隔離區34之間向上凸起。閘極介電物38沿著鰭狀物36的側壁及上表面，而閘極40位於閘極介電物38上。源極/汲極區44位於閘極介電物38與閘極40之兩側上的鰭狀物中。第1圖亦顯示後續圖式中的參考剖面。剖面B-B沿著鰭狀場效電晶體30的閘極40之縱軸延伸。剖面C-C平行於剖面B-B，並橫越源極/汲極區42。剖面A-A垂直於剖面B-B並沿著鰭狀物36的縱軸，其為源極/汲極區42與44之間的電流方向。後續圖式依據參考剖面以清楚說明。
第2至17圖係一實施例中，鰭狀場效電晶體裝置100於多種製程階段中的剖視圖。鰭狀場效電晶體裝置100與第1圖中的鰭狀場效電晶體類似，除了具有多個鰭狀物。第2至5圖為鰭狀場效電晶體裝置100沿著剖面B-B的剖視圖，而第6至17圖為沿著剖面A-A的剖視圖。
第2圖顯示基板50。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物。基板50可為非摻雜，或摻雜p型或n型摻質。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包含半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。絕緣 層可提供於基板上，且基板通常為矽基板或玻璃基板。此外亦可採用其他基板，比如多層或組成漸變的基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
基板50可包含積體電路裝置(未圖示)。本技術領域中具有通常知識者應理解，可形成於基板50之中及/或之上的積體電路裝置種類繁多(比如電晶體、二極體、電容、電阻、類似物、或上述之組合)，以產生用於鰭狀場效電晶體之設計需求的結構或功能。積體電路裝置的形成方法可為任何合適方法。
如第3圖所示，可採用光微影與蝕刻技術圖案化第2圖中的基板50。舉例來說，形成遮罩層如墊氧化物層52與上方的墊氮化物層56於基板50上。墊氧化物層52可為薄膜，其可包含熱氧化製程形成的氧化矽。墊氧化物層52可作為基板50與上方的墊氮化物層56之間的黏著層，並可作為蝕刻墊氮化物層56時的蝕刻停止層。在一些實施例中，墊氮化物層56的組成為氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合，且其形成方法可為低壓化學氣相沉積或電漿增強化學氣相沉積。
遮罩層的圖案化方法可採用光微影技術。一般而言，光微影技術沉積、照射曝光、並顯影光阻材料(未圖示)，以移除部份的光阻材料。保留的光阻材料可保護其下方的材料 (如此例中的遮罩層)，免於後續製程步驟(如蝕刻)的影響。在此例中，光阻材料用以圖案化墊氧化物層52與墊氮化物層56，以形成圖案化遮罩58，如第3圖所示。
接著採用圖案化遮罩58，圖案化基板50的露出部份以形成溝槽61，可定義半導體帶60於相鄰的溝槽61之間，如第3圖所示。在一些實施例中，半導體帶60的形成方法為蝕刻溝槽至基板50中。蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中子束蝕刻、類似方法、或上述之組合。蝕刻可為非等向。在一些實施例中，溝槽61可為彼此平行的帶狀(在上視圖中)，且彼此緊密排列。在一些實施例中，溝槽61可連續地圍繞半導體帶60。在形成半導體帶60後，可採用蝕刻或任何合適方法移除圖案化遮罩58。
如第4圖所示，形成絕緣材料於相鄰的半導體帶60之間，以形成隔離區62。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(在遠端電漿系統中沉積化學氣相沉積為主的材料，再進行後硬化使其轉變為另一材料如氧化物)、類似方法、或上述之組合。任何可接受的製程形成的其他絕緣材料亦可用於隔離區62。在此例示性的實施例中，絕緣材料為可流動的化學氣相沉積形成的氧化矽。一旦形成絕緣材料，即可進行回火製程。平坦化製程如化學機械研磨可移除任何多餘的絕緣材料(或殘留的圖案化遮罩58)，使隔離區62的上表面與半導體帶60的上表面共平面(未圖示)。
接著可使隔離區62凹陷，比如形成淺溝槽的隔離 區62。隔離區62凹陷後，半導體帶60的上側部份將自相鄰的隔離區62之間凸起，以形成半導體的鰭狀物64。隔離區62的上表面可具有平坦表面如圖示、凸起表面、凹陷表面(如碟狀)、或上述之組合。藉由合適蝕刻，可讓隔離區62的上表面平坦、凸起、及/或凹陷。使隔離區62凹陷的方法可採用可接受的蝕刻製程，比如對隔離區62的材料具有選擇性的蝕刻製程。舉例來說，可採用化學氧化物移除法如CERTAS®蝕刻、Applied Materails的SICONI工具、或稀氫氟酸。
第2至4圖係形成鰭狀物64的一實施例，但可採用多種不同製程形成鰭狀物。在一例中，可形成介電層於基板的上表面上；可蝕穿介電層以形成溝槽；可磊晶成長同質磊晶結構於溝槽中；以及使介電層凹陷，讓同質磊晶結構自介電層凸起以形成鰭狀物。在另一例中，異質磊晶結構可用於鰭狀物。舉例來說，可讓半導體帶凹陷，並可磊晶成長不同於半導體帶的材料於凹陷處。在又一例中，可形成介電層於基板的上表面上；可蝕穿介電層以形成溝槽；可採用不同於基板的材料，磊晶成長之異質磊晶結構於溝槽中，以及可使介電層凹陷，讓異質磊晶結構自介電層凸起以形成鰭狀物。在一些實施例中，磊晶成長同質磊晶結構或異質磊晶結構時，可在成長時臨場摻雜成長的材料，因此可省略之前或之後的佈植。不過亦可一起採用臨場摻雜與佈植摻雜。此外，在n型金氧半區與p型金氧半區中磊晶成長不同的材料具有優點。在多種實施例中，鰭狀物可包含矽鍺(SixGe1-x，其中x介於約0與1之間)、碳化矽、純鍺或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、 或類似物。舉例來說，用以形成III-V族半導體化合物的合適材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化鎵銦、砷化鋁銦、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
如第5圖所示，閘極結構75形成於半導體的鰭狀物64上。介電層形成於半導體的鰭狀物64與隔離區62上。舉例來說，介電層可為氧化矽、氮化矽、上述之多層結構、或類似物，且可依可接受的技術沉積或熱成長。在一些實施例中，介電層為氧化矽。在一些實施例中，介電層可為高介電常數介電材料。在這些實施例中，介電層的介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、或鉛的氧化物或矽酸鹽、上述之多層結構、或上述之組合。介電層的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。
閘極層形成於介電層上，而遮罩層形成於閘極層上。閘極層可沉積於介電層上，接著平坦化(如化學機械研磨)閘極層。遮罩層可沉積於閘極層上。舉例來說，閘極層之組成可為多晶矽，但亦可採用其他材料。在一些實施例中，閘極層可包括含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、碳化鋁鈦、氮化鋁鈦、氧化鋁鈦、鎢、上述之組合、或上述之多層結構。舉例來說，遮罩層可為氮化矽或類似物。
在形成層狀物後，可採用可接受的光微影與蝕刻技術圖案化遮罩層以形成遮罩70。接著以可接受的蝕刻技術將遮罩70的圖案分別轉移至閘極層與介電層，以形成閘極68與閘極介電物66。閘極68與閘極介電物覆蓋個別之半導體的鰭狀物 64其通道區。閘極68的縱向亦可實質上垂直於個別半導體的鰭狀物64之縱向。
第6至17圖係鰭狀場效電晶體裝置100沿著剖面A-A(沿著鰭狀物的縱軸)的剖視圖。如第6圖所示的非限制性例子中，兩個閘極結構75形成於鰭狀物64上。其他數目(比如大於或小於2)的閘極結構75亦可形成鰭狀物64上。如第6圖所示，可視情況形成閘極密封間隔物72(亦可稱作間隔物)於閘極結構75的側壁上。在一些實施例中，閘極密封間隔物72可避免後續製程(見第8圖)形成半導體材料65’於閘極結構75上(比如沿著閘極結構75的側壁或上表面)。當閘極結構75的材料不利於半導體材料65’形成其上時，可省略閘極密封間隔物72。為簡化圖式，閘極密封間隔物72不會出現在後續圖式中，但應理解閘極密封間隔物72可形成於閘極結構75的側壁上。
閘極密封間隔物72可為氮化物如氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合。在一例示性的實施例中，閘極密封間隔物72的形成方法可為先形成閘極密封間隔物72的材料層於隔離區62、半導體的鰭狀物64、與閘極結構75上，且其形成方法可為熱氧化或合適的沉積製程。接著可進行非等向蝕刻製程(如電漿蝕刻製程)以移除隔離區62、半導體的鰭狀物64、與閘極結構75之上表面上的閘極密封間隔物72的部份材料層。在非等向蝕刻製程後，保留於閘極密封結構75之側壁上的閘極密封間隔物72的部份材料層，即形成閘極密封間隔物72。
在第7圖中，接著形成凹陷63於鰭狀物64中。在此 例示性的實施例中，凹陷63與閘極結構75相鄰，並自鰭狀物64T的上表面延伸至鰭狀物64中。在合適的蝕刻製程如濕蝕刻製程中搭配圖案化遮罩層(未圖示)，可用以形成凹陷63。在形成凹陷63之後，可採用合適的移除製程(如灰化)移除圖案化遮罩層。
如第8圖所示，形成半導體材料65’於凹陷63中。半導體材料65’可包含合適材料如矽、碳化物、或矽鍺，以用於不同種類的半導體裝置(如n型裝置或p型裝置)。合適材料可提供壓縮應力以改善p型裝置中的電洞移動率，或提供拉伸應力以改善n型裝置中的電子移動率。半導體材料65’可包含合適摻質n型摻質(如磷)或p型摻質(如硼)，端視所欲形成的半導體裝置種類而定。舉例來說，在形成n型裝置的實施例中，半導體材料65’可包含磷化矽。在形成p型裝置的另一實施例中，半導體材料65’可包含矽鍺或摻雜硼的矽鍺。值得注意的是，上述內容中的磷與硼分別作為n型摻質與p型摻質的例子。此外亦可採用其他合適的n型摻質或p型摻質，且這些摻質完全屬於本發明範疇。
在一些實施例中，半導體材料65’的形成方法為磊晶材料於凹陷中，其可採用合適方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。在用於n型裝置的例示性實施例中，半導體材料65’的形成方法採用含矽的第一前驅物與含磷的第二前驅物。第一前驅物可包含二氯矽烷、矽氮烷、類似物、或上述之組合。第二前驅物可包含膦或類似物。磊晶成長製程的溫度 可介於約400℃至約700℃之間。磊晶成長製程的壓力可介於約5torr至約600torr之間。含矽的第一前驅物流速可介於約50標準立方公分/分鐘與約100標準立方公分/分鐘之間，而含磷的第二前驅物流速可介於約20標準立方公分/分鐘與300標準立方公分/分鐘之間。
如第8圖所示，順應性地形成半導體材料65’於凹陷63中。在一些實施例中，半導體材料65’襯墊凹陷63的側壁與底部。在一些實施例中，半導體材料65’的厚度T1介於約1nm至約10nm之間，而半導體材料65’的高度H1(比如半導體材料65’的最底部表面至半導體材料65’的最頂部表面)介於約30nm至約80nm之間。其他尺寸亦可用，且可取決於半導體裝置的設計需求。如第8圖所示，半導體材料65’的末端部份65E與鰭狀物64的上表面64T相鄰(或齊平)，並鄰接閘極結構75。
在第9圖中，接著形成第一間隔物87於閘極結構75的側壁上。第一間隔物87的組成可為氮化物如氮化矽、氮氧化矽、氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合。第一間隔物87的形成方法可採用熱氧化，或合適的沉積製程如物理氣相沉積、化學氣相沉積、或類似方法。第一間隔物87的形成方法可為先沉積第一間隔物的87的材料層於鰭狀場效電晶體裝置100上，接著進行非等向蝕刻以移除閘極結構75之上表面上與半導體材料65’之上表面上的部份第一間隔物87的材料層，採用氫氟酸或鹽酸的電漿蝕刻製程可用於非等向蝕刻。在後續製程(見第11與12圖)中，將移除第一間隔物87並置換為第二間隔物89，因此本發明實施例的第一間隔物87亦可稱作虛置 間隔物。
如第9圖所示，形成第一間隔物87於半導體材料65’的末端部份65E上。在一些實施例中，第一間隔物87的寬度足以覆蓋半導體材料65’的末端部份65E。第一間隔物87遮蔽末端部份65E，使其免於後續蝕刻製程影響。如此一來，末端部份65E的蝕刻程度，少於半導體材料65’之其他部份的蝕刻程度，其將詳述如下。
在形成第一間隔物87後可進行清潔製程。合適的清潔製程如電漿製程，可採用包含氫氟酸或鹽酸的氣體。清潔製程可自閘極結構75的側壁以外的位置(比如半導體材料65’之上表面上)，移除第一間隔物87的材料。
接著如第10圖所示，進行蝕刻製程810。蝕刻製程810移除半導體材料65’的上側層，而半導體材料65’其保留的下側層形成第一半導體層65(比如第一部份65S與其他部份65C)。
在一些實施例中，蝕刻製程810為乾蝕刻製程。在一些實施例中，乾蝕刻製程為電漿製程，其採用的氣體包含四氟化碳與氧氣。乾蝕刻製程的壓力可介於約10torr至約300torr之間。由於第一間隔物87保護半導體材料65’的末端部份65E(見第9圖)免於蝕刻製程810，末端部份65E被蝕刻的程度小於半導體材料65’的其他部份。舉例來說，蝕刻製程810移除半導體材料65’之末端部份65E以外的其他部份(比如延伸於兩個對應末端部份65E之間的凹陷63中的部份，或者末端部份65E與對應的凹陷63之底部之間的部份)的速率，大於移除末端部份65E 的速率。如此一來，蝕刻製程810後末端部份65E的保留部份，將形成第一部份65S。如第10圖所示，每一第一部份65至少有一部份為圓形或卵形，其具有實質上平坦的上表面。第10圖係第一部份65之形狀的非限制性例子。第一部份65亦可為其他形狀，比如後述的第18與19圖。第一半導體層65其第一部份65S之厚度T2，大於第一半導體層65其第一部份65S以外的其他部份65C之厚度T3。在一些實施例中，厚度T2介於約1nm至約5nm之間，而厚度T3介於約1nm至約5nm之間，且厚度T2大於厚度T3。在此例示性的實施例中，第一部份65S的高度H2可介於約5nm與約20nm之間。
在一些實施例中，調整蝕刻製程的壓力，以在橫向(在第10圖中自左側至右側的方向)達到目標的蝕刻速率。可調整蝕刻製程的壓力或第一間隔物87的尺寸(如寬度)，以控制第一半導體層65的第一部份65S之形狀/尺寸。如第10圖所示的第一部份65S至少具有圓形/卵形的部份，而其他部份65C順應性地形成於凹陷63上。如第10圖所示，其他部份65C具有實質上一致的厚度T3。第10圖中的第一半導體層65(如第一部份65S與其他部份65C)其形狀及/或尺寸為非限制性的例子，其他形狀或尺寸亦可用且完全屬於本發明範疇。舉例來說，第18與19圖為用於第一半導體層65的其他形狀或尺寸，其將說明如下。
蝕刻製程810可能損傷第一間隔物87。因此在完成蝕刻製程810後，將移除第一間隔物87並置換為第二間隔物89，如第11與12圖所示。
如第11圖所示，移除第一間隔物87。第一間隔物 87的移除方法可為合適的移除製程，比如蝕刻製程。在一些實施例中，進行濕蝕刻製程以移除第一間隔物87。舉例來說，可用以移除第一間隔物啊87的濕蝕刻製程採用的蝕刻劑可包含氫氟酸，或氫氟酸與鹽酸的混合物。
在第12圖中，接著形成第二間隔物89於閘極結構75的側壁上。第二間隔物89的材料與形成方法，可與第一間隔物87的材料與形成方法類似，因此不詳述重複內容。在其他實施例中，第二間隔物89與第一間隔物87的材料不同，且可由合適的方法如化學氣相沉積、物理氣相沉積、類似方法、或上述之組合形成。第二間隔物89的尺寸(如寬度)可與第一間隔物87的尺寸類似，不過亦可採用不同尺寸。在形成第二間隔物89後，第二間隔物89將覆蓋第一半導體層65的第一部份65S，如第12圖所示。
在第13圖中，接著形成第二半導體層69於第一半導體層65上。第二半導體層69填入凹陷中，如第13圖所示。第二半導體層69的上表面69T可延伸高於鰭狀物64的上表面64T。在此例示性的實施例中，第一半導體層65與第二半導體層69形成鰭狀場效電晶體裝置100的源極/汲極區67。
在一例示性的實施例中，第二半導體層69的材料與第一半導體層65的材料包含不同濃度的相同元素(比如矽與磷)。在例示性的實施例中，第二半導體層69的摻質(如磷或硼)濃度高於第一半導體層65的摻質濃度。舉例來說，第二半導體層69中摻質(如磷或硼)的原子%，可為第一半導體層65中摻質的原子%的十倍或更多。在一些實施例中，第二半導體層69中 摻質的原子%，可為第一半導體層65中摻質的原子%之10倍至100倍之間。在非限制性的例子中，第一半導體層65中摻質(如磷或硼)的原子%可介於1E18原子/cm3至9E20原子/cm3之間，而第二半導體層69中摻質(如磷或硼)的原子%可介於1E19原子/cm3至8E21原子/cm3之間。
在一些實施例中，第二半導體層69的形成方法採用的前驅物，與半導體材料65’的形成方法採用的前驅物類似，但調整製程條件如一或多個前驅物的流速以達不同的摻質濃度。舉例來說，在形成第二半導體層69時可增加第二前驅物(如第二含磷前驅物)的流速，以達第二半導體層69中較高的摻質濃度(如原子%)。
如第13圖所示，錯位73形成於源極/汲極區67中，比如與第一部份65S相鄰處。在一些實施例中，由於第一部份65S的存在，第一半導體層65為非順應性，並因此形成錯位73。錯位73可自第一部份65S朝第二半導體層69的中心軸69C延伸。在內側的源極/汲極區67(如兩個相鄰的閘極結構75之間的源極/汲極區67)中，對應的錯位73(如錯位73L與錯位73R)可形成V形，如第13圖所示。在一些實施例中，外側的源極/汲極區67(比如不位於兩相鄰的閘極結構75之間的源極/汲極區67)中的錯位73不會形成V形，因為只有單一的第一部份65S形成於外側的源極/汲極區67中的第一半導體層65中。
在一些實施例中，第二半導體層69的上側部份69U其摻質濃度，比第二半導體層69的下側部份69L其摻質濃度高，比如高約10%至約50%之間。在一些實施例中，上側部份69U 與下側部份69L之間的邊界81，可與鰭狀物64的上表面64T等高。如此一來，上側部份69U可包含高於鰭狀物64之上表面64T的部份第二半導體層69，而下側部份69L可包含低於鰭狀物64之上表面64T的部份第二導體層69。在形成第二半導體層69的最後階段時，調整製程條件如一或多種前驅物的流速(比如增加第二含摻質前驅物的流速)，可形成上側部份69U。在其他實施例中，第二半導體層69具有實質上一致的濃度，且由相同的製程條件形成。舉例來說，以相同製程將第二半導體層69填入凹陷63，直到目標高度或體積。在此例中，上側部份69U與下側部份69L具有相同組成。
如第13圖所示，磊晶的源極/汲極區67的表面可自鰭狀物64的上表面64T隆起(比如高於鰭狀物64的非凹陷部份)且可具有晶面。相鄰的鰭狀物64之源極/汲極區67可合併成連續之磊晶的源極/汲極區67。在一些實施例中，用於相鄰的鰭狀物64之源極/汲極區並未合併在一起，仍保持為分隔的源極/汲極區67。在一些例示性的實施例中，鰭狀場效電晶體為n型鰭狀場效電晶體，而源極/汲極區67包含碳化矽、磷化矽、摻雜磷的碳化矽、或類似物。在其他例示性的實施例中，鰭狀場效電晶體為p型鰭狀場效電晶體，而源極/汲極區67包含矽鍺與p型雜質如硼或銦。雖然第13圖未圖示，但矽蓋層可形成於磊晶的源極/汲極區67上，且其形成方法可採用化學氣相沉積、物理氣相沉積、或其他合適的形成方法。
鰭狀場效電晶體裝置100之非順應性的第一半導體層65，有助於降低後續形成的金屬閘極(如第15圖中的置換 閘極97)至源極/汲極區(如源極/汲極區67)的漏電流。非順應性的第一半導體層65可產生空乏區於汲極下，因此降低源極至通道接面的電位障壁。上述裝置結構可改善裝置效能如臨界電壓(比如降低臨界電壓)，因此有助於緩和短通道效應。上述裝置結構亦有助於平衡裝置的速度與耗能之間的權衡得失。舉例來說，在受限的能耗下可達較高的裝置速度
接著如第14與15圖所示，進行閘極後製製程(有時稱作置換閘極製程)。在閘極後製製程中，閘極68與閘極介電物66(見第13圖)被視作虛置結構。移除虛置結構後，取代為主動閘極與主動閘極介電物。
如第14圖所示，形成層間介電物90於第13圖所示的結構上。在一些實施例中，層間介電物90之組成為介電材料如磷矽酸鹽玻、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。層間介電物90的沉積方法可為任何合適方法，比如化學氣相沉積、電漿增強化學氣相沉積、或可流動的化學氣相沉積。可進行平坦化製程如化學機械研磨製程以平坦化層間介電物90的上表面，使層間介電物90的上表面與閘極結構75的上表面(比如閘極68的上表面)齊平。在一些實施例中，化學機械研磨製程之後，可自層間介電物90露出閘極68的上表面與第二間隔物89的上表面。
在一些實施例中，蝕刻步驟移除閘極68與直接位於閘極68下方的閘極介電物66，以形成凹陷99於層間介電物90中。每一凹陷99露出個別鰭狀物64的通道區。每一通道區位於相鄰之磊晶的源極/汲極區67之間。在蝕刻移除虛置的閘極68 時，虛置的閘極介電物66可作為蝕刻停止層。在移除虛置的閘極68之後，可接著移除虛置的閘極介電物66。
在第15圖中，接著形成閘極介電層96與閘極98以用於置換閘極97(又稱作金屬閘極)。閘極介電層96可順應性地沉積於凹陷中，比如沉積於鰭狀物64的上表面與側壁上以及第二間隔物89的側壁上。在一些實施例中，閘極介電層96包含氧化矽、氮化矽、或其多層結構。在其他實施例中，閘極介電層96包含高介電常數介電材料。在這些實施例中，閘極介電層96的介電常數大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的氧化物或矽酸鹽。閘極介電層96的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、或類似方法。
接著形成順應性的阻障層(未圖示)於閘極介電層96上。阻障層可包含導電材料如氮化鈦，但亦可採用其他材料如氮化鉭、鈦、或類似物。阻障層的形成方法可為化學氣相沉積如電漿增強化學氣相沉積。然而亦可採用其他製程如濺鍍、有機金屬化學氣相沉積、或原子層沉積。
接著沉積閘極98於阻障層上並填入凹陷99的其餘部份。閘極98之組成可為含金屬材料，比如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、碳化鋁鈦、氮化鋁鈦、氧化鋁鈦、鎢、上述之組合、或上述之多層結構。閘極98的形成方法可為電鍍、無電電鍍、或其他合適方法。在形成閘極98後可進行平坦化製程如化學機械研磨，以移除層間介電物90之上表面上多餘的部份閘極介電層96、阻障層、與閘極98。閘極98、阻障層、與閘 極介電層96的保留部份，將形成鰭狀場效電晶體裝置100的置換閘極97。
在第16圖中，接著沉積層間介電物95於層間介電物90上。在一實施例中，層間介電物95為可流動的化學氣相沉積形成的可流動膜。在一些實施例中，層間介電物95之組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物。層間介電物95的沉積方法可為任何合適方法，比如化學氣相沉積或電漿增強化學氣相沉積。用於接點插塞102(見第17圖)的接點開口91與93穿過層間介電物90及/或層間介電物95。舉例來說，接點開口91穿過層間介電物95並露出置換閘極97，而接點開口93穿過層間介電物90與層間介電物95並露出源極/汲極區67。
在第17圖中，接著形成阻障層(未圖示)以襯墊接點開口91與93的側壁與底部。阻障層可包含導電材料如鈦、氮化鈦、鉭、氮化鉭、或類似物，且其形成方法可採用化學氣相沉積製程如電漿增強化學氣相沉積。然而亦可採用其他製程如濺鍍、有機金屬化學氣相沉積、物理氣相沉積、或原子層沉積。
在形成阻障層後，可形成晶種層109於接點開口91與93中的阻障層上。晶種層109的沉積方法可為物理氣相沉積、原子層沉積、或化學氣相沉積，且組成可為鎢、銅、或銅合金。不過晶種層109亦可由其他合適方法形成或具有其他組成，端視需要而定。
一旦形成晶種層109，可形成導電材料110於晶種層109上。導電材料110可包含鎢，但亦可採用其他合適材料如 鋁、銅、氫化鎢、釕、銀、金、銠、鉬、鎳、鈷、鎘、鋅、上述之合金、上述之組合、或類似物。導電材料110的形成方法可為任何合適沉積方法，比如物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、或再流動。
一旦填滿接點開口91與93，可採用平坦化製程如化學機械研磨移除超出接點開口91與93的多餘阻障層、晶種層109、與導電材料110。上述移除製程亦可採用任何合適的移除方法。如此一來，可形成接點插塞102於接點開口91與93中。
第18與19圖係本發明其他實施例。如前述的第10圖所示，蝕刻製程810形成非順應性的第一半導體層65，而第一半導體層65的第一部份65S其形狀變化可取決於蝕刻製程810的壓力、第一間隔物87的尺寸、或第一間隔物87的形狀。如此一來，可重複第1至17圖所示的製程但改變製程條件(比如蝕刻製程810的壓力不同、第一間隔物87的尺寸不同、或第一間隔物87的形狀不同)，以形成具有不同形狀及/或不同尺寸的第一半導體層65之鰭狀場效電晶體裝置，比如第18圖的鰭狀場效電晶體裝置200與第19圖的鰭狀場效電晶體裝置300。
如第18圖所示，第一半導體層65的第一部份65S具有矩形剖面。第一半導體層65的其他部份65C可具有實質上一致的厚度。在一些實施例中，第一部份65S的厚度T5大於其他部份65C的厚度T4。厚度T5可介於約1nm至約10nm之間，而厚度T4可介於約1nm至約5nm之間。第一部份65S的高度H3可介於約1nm至約8nm之間。
第19圖係第一半導體層65的第一部份65S之另一 形狀。如第19圖所示，第一部份65C具有階狀部份，其包含第一厚度T8的第一矩形，與第二厚度T7的第二矩形。第一半導體層65的其他部份65C可具有實質上一致的第三厚度T6。在此例示性的實施例中，第一厚度T8大於第二厚度T7，且第二厚度T8大於第三厚度T6。第一厚度T8可介於約2nm至約10nm之間。第二厚度T7可介於約1nm至約10nm之間。第三厚度T6可介於約1nm至約5nm之間。第一部份65S的剖面之第一矩形的第一高度H5，可介於約1nm至約3nm之間。第一部份65S的剖面之第二矩形的第二高度H4，可介於約1nm至約5nm之間。第17至19圖所示的第一半導體層65之形狀與尺寸為非限制性的例子，其他形狀與尺寸亦可用且完全包含於本發明的範疇中。
第20A與20B圖係半導體裝置的摻質濃度其能量散射光譜分析。特別的是，兩種不同n型鰭狀場效電晶體裝置中的磷原子%如第20A與20B圖所示。第20A圖係n型鰭狀場效電晶體裝置中的磷原子%，此裝置的源極/汲極區中具有順應性的第一半導體層以及第一半導體層上的第二半導體層。第20B圖顯示實施例之n型鰭狀場效電晶體裝置(如鰭狀場效電晶體裝置100、200、或300)中的磷原子%，此裝置的源極/汲極區67中非順應性的第一半導體層65具有第一濃度的磷，而第二半導體層69具有第二濃度(高於第一濃度)的磷。第20A與20B圖中的X軸指的是量測位置的深度(比如測量位置與鰭狀場效電晶體裝置的頂部之間的距離)，而第20A與20B圖中的Y軸指的是鰭狀場效電晶體裝置中的磷原子%。在一些實施例中，第20A與20B圖中X軸的較大值對應鰭狀場效電晶體裝置的源極/汲極區底 部。
在第20A圖中，隨著距離增加，鰭狀場效電晶體裝置中的磷原子%在飽和前將持續增加。相反地如第20B圖所示，隨著距離增加，例示性的鰭狀場效電晶體裝置中的磷原子%一開始持續增加，接著減少(見第20B圖中區域501內的線段)，之後再次增加直到飽和值。第一半導體層65的第一部份65S具有大剖面，且其摻質如磷的濃度低於第二半導體層69。這可能是區域501中量測到的磷濃度下降的原因。在一實施例中，X軸上的X1與X2的位置，可分別對應第一半導體層65其第一部份65S的上表面與下表面。
上述內容中的本發明實施例關於鰭狀場效電晶體裝置。本技術領域中具有通常知識者應理解，這些實施例適用於其他種類的裝置如平面裝置。舉例來說，第6至19圖的基板50、半導體帶60、與半導體的鰭狀物64，可為平面裝置中部份的基板，閘極結構75可為平面裝置的閘極結構，且第6至19圖所示的製程可用於形成例示性的平面裝置。
上述實施例可達多種優點。舉例來說，非順應性的第一半導體層65有助於降低金屬閘極(如置換閘極97)至源極/汲極區(如源極/汲極區67)的漏電流。非順應性的第一半導體層65可產生空乏區於汲極下，因此降低源極至通道接面的電位障壁。上述裝置結構可改善裝置效能如臨界電壓(比如降低臨界電壓)，因此有助於緩和短通道效應。上述裝置結構亦有助於平衡裝置的速度與耗能之間的權衡得失。舉例來說，在受限的能耗下可達較高的裝置速度。
第21圖係一些實施例中，製作半導體裝置的方法其流程圖。應理解的是，第21圖所示的實施例方法僅為許多可能的實施例方法之一例。本技術領域中具有通常知識者應理解許多變化、替換、與調整。舉例來說，第21圖中的多種步驟可新增、移除、取代、重排、或重複。
如第21圖所示，步驟1010提供具有閘極結構於基板之第一側上的基板。步驟1020形成與閘極結構相鄰的凹陷。步驟1030形成具有摻質的第一半導體層於凹陷中。第一半導體層係非順應的層狀物。第一半導體層襯墊凹陷，並自凹陷的底部延伸至凹陷的頂部。步驟1040形成具有摻質的第二半導體層於凹陷中及第一半導體層上。第二半導體層中摻質的第二濃度，大於第一半導體層中摻質的第一濃度。
在一實施例中，方法包括：提供基板，其具有閘極結構於基板的第一側上；形成凹陷，且凹陷與閘極結構相鄰；形成包含摻質的第一半導體層於凹陷中，第一半導體層為非順應性，而第一半導體層襯墊凹陷，且自凹陷的底部延伸至凹陷的頂部；以及形成包含摻質的第二半導體層於凹陷中及第一半導體層上，且第二半導體層中摻質的第二濃度大於第一半導體層中摻質的第一濃度。在一實施例中，第二濃度大於或等於十倍的第一濃度。在一實施例中，第一半導體層與第二半導體層包含矽，且摻質包含磷。在一實施例中，第一半導體層與第二半導體層包含矽鍺，且摻質包含硼。在一實施例中，形成第一半導體層的步驟包括：將包含摻質的半導體材料沉積於凹陷中；形成第一間隔物於閘極結構的側壁上，且第一間隔物位於半導 體材料的末端部份上，且半導體材料的末端部份與基板的第一側相鄰；以及進行蝕刻製程以移除一些半導體材料，而保留的半導體材料形成第一半導體層，其中第一間隔物遮蔽半導體材料的末端部份免於蝕刻製程，使蝕刻製程後的第一間隔物下方的部份第一半導體層具有第一厚度，而第一半導體層的其他部份具有第二厚度，且第一厚度大於第二厚度。在一些實施例中，沉積半導體材料的步驟包括磊晶成長半導體材料於凹陷中。在一些實施例中，蝕刻製程包含乾蝕刻製程。在一些實施例中，乾蝕刻製程包含採用四氟化碳與氧氣的電漿製程。在一些實施例中，方法更包括在形成第一半導體層之後移除第一間隔物；以及在移除第一間隔物之後及形成第二半導體層之前，形成第二間隔物於閘極結構的側壁上。在一些實施例中，第一半導體層具有與基板之第一側相鄰的第一部份，以及基板之第一側與凹陷底部之間的第二部份，其中第一部份的第一厚度大於第二部份的第二厚度。在一些實施例中，第二半導體層填入凹陷，且錯位形成於第二半導體層中。在一些實施例中，錯位為V形。
在一實施例中，鰭狀場效電晶體裝置的形成方法包括：形成鰭狀物，且鰭狀物自基板向上凸起；形成閘極結構於鰭狀物上；形成凹陷於鰭狀物中，且凹陷與閘極結構相鄰；沉積半導體材料於凹陷中，且半導體材料襯墊凹陷的側壁與底部；形成第一間隔物於閘極結構的側壁上，第一間隔物覆蓋與鰭狀物上表面相鄰的部份半導體材料；蝕刻半導體材料，其中蝕刻後保留的部份半導體材料形成第一半導體層，其中第一半導體層具有與鰭狀物上表面相鄰的第一部份，以及第一部份與 凹陷底部之間的第二部份，其中第一部份的第一厚度大於第二部份的第二厚度；以及形成第二半導體層於凹陷中及第一半導體層上。在一實施例中，方法更包括在蝕刻後移除第一間隔物；以及在形成第二半導體層之前，形成第二間隔物於閘極結構的側壁上。在一實施例中，沉積半導體材料的步驟採用含矽的第一前驅物與含摻質的第二前驅物，且第二前驅物與第一前驅物的流速比例為第一數值；形成第二半導體層的步驟採用第一前驅物與第二前驅物，且第二前驅物與第一前驅物的流速比例為第二數值，其中第二數值大於第一數值。在一實施例中，第一半導體層與第二半導體層具有相同摻質，且第二半導體層中的摻質濃度大於或等於十倍的第一半導體層中的摻質濃度。在一實施例中，形成第二半導體層的步驟產生V形錯位於第二半導體層中。
在一實施例中，鰭狀場效電晶體裝置包括：自基板向上凸起的鰭狀物；第一閘極結構位於鰭狀物上；間隔物位於第一閘極結構的側壁上；源極/汲極區位於第一閘極結構的第一側上及鰭狀物中，且源極/汲極區包含：第一半導體層，自鰭狀物的上表面朝基板延伸至基板中，第一半導體層的第一部份與鰭狀物相鄰，而第一半導體的第二部份低於鰭狀物的上表面，且第一部份比第二部份厚；以及第二半導體層位於第一半導體層上。在一實施例中，源極/汲極區更包含V形錯位。在一實施例中，第一半導體層與第二半導體層包含相同摻質，且第一半導體層中摻質之第一濃度低於第二半導體層中摻質之第二濃度。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置的形成方法，包括：提供一基板，其具有一閘極結構於該基板的一第一側上；形成一凹陷，且該凹陷與該閘極結構相鄰；形成包含一摻質的一第一半導體層於該凹陷中，該第一半導體層為非順應性，而該第一半導體層襯墊該凹陷，且自該凹陷的底部延伸至該凹陷的頂部；以及形成包含該摻質的一第二半導體層於該凹陷中及該第一半導體層上，且該第二半導體層中該摻質的一第二濃度大於該第一半導體層中該摻質的一第一濃度。
TW106140279A 2017-06-30 2017-11-21 鰭狀場效電晶體裝置與其形成方法 TWI743252B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527850P 2017-06-30 2017-06-30
US62/527,850 2017-06-30
US15/725,580 US10347764B2 (en) 2017-06-30 2017-10-05 Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
US15/725,580 2017-10-05

Publications (2)

Publication Number Publication Date
TW201906080A true TW201906080A (zh) 2019-02-01
TWI743252B TWI743252B (zh) 2021-10-21

Family

ID=64662114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106140279A TWI743252B (zh) 2017-06-30 2017-11-21 鰭狀場效電晶體裝置與其形成方法

Country Status (3)

Country Link
US (2) US11342228B2 (zh)
DE (1) DE102017127770B4 (zh)
TW (1) TWI743252B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4984665B2 (ja) 2005-06-22 2012-07-25 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7696019B2 (en) 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
JP5076388B2 (ja) 2006-07-28 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7544997B2 (en) 2007-02-16 2009-06-09 Freescale Semiconductor, Inc. Multi-layer source/drain stressor
DE102008035816B4 (de) 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
KR20100081667A (ko) 2009-01-07 2010-07-15 삼성전자주식회사 스트레인드 채널을 갖는 반도체 장치 및 그 제조 방법
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US7994062B2 (en) 2009-10-30 2011-08-09 Sachem, Inc. Selective silicon etch process
US8796788B2 (en) * 2011-01-19 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with strained source/drain structures
KR20120099863A (ko) 2011-03-02 2012-09-12 삼성전자주식회사 트랜지스터 및 그 제조 방법
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8889502B2 (en) * 2011-10-07 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Finlike structures and methods of making same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9142642B2 (en) * 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US8853060B1 (en) * 2013-05-27 2014-10-07 United Microelectronics Corp. Epitaxial process
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9698249B2 (en) * 2014-01-17 2017-07-04 Taiwan Semiconductor Manufacturing Company Ltd. Epitaxy in semiconductor structure and manufacturing method of the same
KR102265687B1 (ko) 2014-07-25 2021-06-18 삼성전자주식회사 반도체 소자의 제조 방법
US9601574B2 (en) 2014-12-29 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. V-shaped epitaxially formed semiconductor layer
US9991343B2 (en) 2015-02-26 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. LDD-free semiconductor structure and manufacturing method of the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10347764B2 (en) 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof

Also Published As

Publication number Publication date
US20220262681A1 (en) 2022-08-18
DE102017127770B4 (de) 2023-11-02
DE102017127770A1 (de) 2019-01-03
US11776851B2 (en) 2023-10-03
TWI743252B (zh) 2021-10-21
US20200365720A1 (en) 2020-11-19
US11342228B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
CN109216195B (zh) 鳍状场效晶体管装置及其形成方法
TWI828806B (zh) 半導體裝置與其形成方法
TWI749102B (zh) 鰭狀場效電晶體與其形成方法
US8679925B2 (en) Methods of manufacturing semiconductor devices and transistors
US9935011B2 (en) Fin spacer protected source and drain regions in FinFETs
CN106098557B (zh) 半导体结构及其形成方法
TWI710060B (zh) 半導體裝置與其形成方法
TW202002173A (zh) 半導體裝置與其形成方法
TW202011458A (zh) 半導體裝置的形成方法
TW202011518A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
CN110970489B (zh) 半导体器件和形成半导体器件的方法
TW201916122A (zh) 半導體元件的製造方法
TW201913881A (zh) 閘極介電材料的形成方法
TW202017057A (zh) 鰭狀場效電晶體裝置
US20250311413A1 (en) Finfet device and method
TW201926435A (zh) 半導體裝置的形成方法
TW202008597A (zh) 半導體裝置及其製造方法
TW201916121A (zh) 半導體裝置的形成方法
US11776851B2 (en) Semiconductor device with multi-layered source/drain regions having different dopant concentrations and manufacturing method thereof
US11855167B2 (en) Structure and formation method of semiconductor device with nanosheet structure
TWI792269B (zh) 半導體裝置與其製作方法
US12382660B2 (en) Structure and formation method of semiconductor device with embedded epitaxial structure
US20250203903A1 (en) Structure and formation method of semiconductor device with semiconductor nanostructures
TW202236678A (zh) 半導體裝置