[go: up one dir, main page]

TW201916121A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201916121A
TW201916121A TW107134090A TW107134090A TW201916121A TW 201916121 A TW201916121 A TW 201916121A TW 107134090 A TW107134090 A TW 107134090A TW 107134090 A TW107134090 A TW 107134090A TW 201916121 A TW201916121 A TW 201916121A
Authority
TW
Taiwan
Prior art keywords
region
layer
fin
source
mask
Prior art date
Application number
TW107134090A
Other languages
English (en)
Inventor
詹佳玲
林彥君
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916121A publication Critical patent/TW201916121A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P32/00—
    • H10P32/1204—
    • H10P50/695—
    • H10P95/90—
    • H10W20/075—
    • H10W20/48—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

方法包括形成鰭狀物於基板上；形成虛置閘極結構於鰭狀物上；形成第一間隔物於虛置閘極結構上；佈植第一摻質至鰭狀物中，以形成與第一間隔物相鄰之鰭狀物的摻雜區；移除鰭狀物的摻雜區以形成第一凹陷，其中第一凹陷自對準摻雜區；以及磊晶成長源極/汲極區於第一凹陷中。

Description

半導體裝置的形成方法
本發明實施例關於鰭狀場效電晶體，更特別關於控制鰭狀場效電晶體的通道區形狀。
半導體裝置已用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板，並採用微影圖案化多種材料層，以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸，以持續改良多種電子構件如電晶體、二極體、電阻、電容、與類似物之積體密度，以整合更多構件至給定區域中。然而隨著最小結構尺寸縮小，將產生需解決的額外問題。
本發明一實施例提供之半導體裝置的形成方法，包括形成鰭狀物於基板上；形成虛置閘極結構於鰭狀物上；形成第一間隔物於虛置閘極結構上；佈植第一摻質至鰭狀物中，以形成與第一間隔物相鄰之鰭狀物的摻雜區；移除鰭狀物的摻雜區以形成第一凹陷，其中第一凹陷自對準摻雜區；以及磊晶成長源極/汲極區於第一凹陷中。
A-A、B-B、C-C‧‧‧參考剖面
H1‧‧‧高度
SP‧‧‧表面周邊
TP‧‧‧尖端周邊
TD‧‧‧溝槽深度
W1‧‧‧寬度
30‧‧‧鰭狀場效電晶體
32、50‧‧‧基板
34‧‧‧隔離區
36、56‧‧‧鰭狀物
38、92、96‧‧‧閘極介電層
40、94、98‧‧‧閘極
42、44、82、84‧‧‧源極/汲極區
52‧‧‧半導體帶
53、62、72、118‧‧‧遮罩
53A‧‧‧第一遮罩層
53B‧‧‧第二遮罩層
54‧‧‧隔離區
55‧‧‧溝槽
58‧‧‧虛置介電層
60‧‧‧虛置閘極層
70、76‧‧‧虛置閘極堆疊
75‧‧‧輕摻雜源極/汲極區
80A‧‧‧第一間隔物層
80B‧‧‧第二間隔物層
80C‧‧‧第三間隔物層
87‧‧‧蝕刻停止層
88、102‧‧‧層間介電層
90、128‧‧‧凹陷
100A‧‧‧第一區
100B‧‧‧第二區
104、110‧‧‧接點
120‧‧‧偏移間隔物
122‧‧‧閘極間隔物
124‧‧‧電漿摻雜製程
126‧‧‧摻雜區
130‧‧‧鰭狀物間隔物
1100‧‧‧圖式
1102、1104‧‧‧量測值
2000‧‧‧方法
2001、2003、2005、2007、2009、2011、2013‧‧‧步驟
圖1係一些實施例中，鰭狀場效電晶體裝置之透視圖。
圖2係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖3係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖4係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖5係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖6A至6B係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖7A至7C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖8A至8C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖9A至9C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖10A至10C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖11係一些實施例的實驗結果，其反映摻雜輪廓與佈植技術之間的關係。
圖12A至12C係一些實施例中，形成鰭狀場效電晶體裝置 的中間階段之剖視圖。
圖13A至13C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖14係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖15係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖16A至16C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖17A至17C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖18A至18C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖19A至19C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖20A至20C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖21A至21C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖22A至22C係一些實施例中，形成鰭狀場效電晶體裝置的中間階段之剖視圖。
圖23係一些實施例中，形成鰭狀場效電晶體裝置的方法之流程圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述實施例說明的特定內容為鰭狀場效電晶體與其形成方法。此處所述的多種實施例可用於控制鰭狀場效電晶體裝置的通道區形狀，因此通道區的頂部尺寸的減少量，比通道區的中間尺寸的減少量多，或比通道區高度的增加量多。以此方式控制鰭狀場效電晶體的通道區形狀，可改善鰭狀場效電晶體裝置的效能。此處所述的多種實施例採用閘極後製製程形成的鰭狀場效電晶體進行說明。在其他實施例中，可採用閘極優先製程。可由任何合適方法圖案化鰭狀場效電晶體裝置的鰭狀物。舉例來說，可採用一或多道光微影製程圖案化鰭狀物，且製程包含雙重圖案化製程或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生 的圖案間距小於單一的直接光微影製程所產生的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。可採用自對準製程，以沿著圖案化的犧牲層形成間隔物。接著移除犧牲層，而保留的間隔物或芯之後可用於圖案化鰭狀物。一些實施例可用於平面裝置如平面場效電晶體。一些實施例可用於裝置如環形振盪器，或可用於其他種類的裝置。一些實施例亦可用於場效電晶體以外的半導體裝置。
圖1係鰭狀場效電晶體30的一例之三維圖。鰭狀場效電晶體30包含鰭狀物36於基板32上。基板32包含隔離區34，且鰭狀物36自相鄰的隔離區34之間向上凸起。閘極介電層38沿著鰭狀物36的側壁並位於鰭狀物36的上表面上，而閘極40位於閘極介電層38上。源極/汲極區42與44位於鰭狀物36的兩側(相對於閘極介電層38與閘極40)中。圖1亦顯示後續圖式所用的參考剖面。參考剖面A-A沿著鰭狀場效電晶體30的通道、閘極介電層38、與閘極40。參考剖面C-C平行於參考剖面A-A，並越過通道之外的鰭狀物36。參考剖面B-B垂直於參考剖面A-A且沿著鰭狀物36的縱軸，其為源極/汲極區42與44之間的電流方向。後續圖式依據這些參考剖面，以達清楚說明的目的。
圖2至22C係一些實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。在圖6A到圖10A至10C中，以及圖12A至12C到圖22A至22C中，圖式末尾為A者係沿著圖1中參考剖面A-A的剖視圖，差別在剖視圖具有多個鰭狀場效電晶體且每一鰭狀場效電晶體具有多個鰭狀物。圖式末尾為B者係沿著圖1中參考剖面B-B的剖視圖。圖式末尾為C者係沿著圖1中參考剖 面C-C的剖視圖。圖2至5係沿著圖1中參考剖面A-A的剖視圖。圖10B與11係沿著圖1中參考剖面B-B的剖視圖。圖10C係沿著圖1中參考剖面C-C的剖視圖。
圖2顯示基板50。圖2沿著圖1所示之參考剖面A-A。基板50可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，且可摻雜(比如摻雜p型或n型摻質)或未摻雜。基板50可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包含半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，且基板一般為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板50的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
在一些實施例中，基板50可包含第一區100A與第二區100B。第一區100A可用於形成n型裝置如n型金氧半電晶體，比如n型鰭狀場效電晶體。第二區100B可用於形成p型裝置如p型金氧半電晶體，比如p型鰭狀場效電晶體。綜上所述，第一區100A亦可稱作n型金氧半區，而第二區100B亦可稱作p型金氧半區。在一些實施例中，第一區100A與第二區100B之間可物理分開。第一區100A與第二區100B之間可隔有任何數目的結構。
如圖2所示，形成遮罩53於基板50上。在一些實施 例中，遮罩53可用於後續的蝕刻步驟，以圖案化基板50(見圖3)。如圖2所示，遮罩53可包含第一遮罩層53A與第二遮罩層53B。第一遮罩層53A可為硬遮罩層，其可包含氮化矽、氮氧化矽、碳化矽、碳氮化矽、上述之組合、或類似物，且其形成方法可採用任何合適製程如原子層沉積、物理氣相沉積、化學氣相沉積、上述之組合、或類似方法。第一遮罩層53A亦可包含不同材料的多層。舉例來說，第一遮罩層53A可包含氧化矽層與氧化矽層上的氮化矽層，但亦可採用其他材料與其組合。第二遮罩層53B可包含光阻，且一些實施例可採用第二遮罩層53B圖案化第一遮罩層53A，以用於後續的蝕刻步驟如前述。第二遮罩層53B的形成方法可採用旋轉塗佈技術，且第二遮罩層53B的圖案化方法可採用合適的光微影技術。在一些實施例中，遮罩53可包含三個或更多遮罩層。
如圖3所示，形成半導體帶52於基板50中。首先，可圖案化遮罩53，而第一遮罩層53A與第二遮罩層53B中的開口露出基板50的溝槽55，其為後續形成的淺溝槽隔離區(如隔離區54)所在處。接著可進行蝕刻製程，經由遮罩53中的開口蝕刻產生溝槽55於基板50中。圖案化的遮罩53下之基板50的保留部份，形成多個半導體帶52。蝕刻可為任何可接受的蝕刻製程，比如反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。蝕刻製程可為非等向。在一些實施例中，半導體帶52的高度H1可介於約100nm至約300nm之間，而寬度W1可介於約10nm至約40nm之間。
如圖4所示，形成絕緣材料於相鄰的半導體帶52之 間的溝槽55(見圖3)中，以形成隔離區54。絕緣材料可為氧化物如氧化矽、氮化物如氮化矽、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後硬化材料使其轉變為另一材料如氧化物)、類似方法、或上述之組合。此外亦可採用任何可接受的製程所形成的其他絕緣材料。
此外，一些實施例的隔離區54可包含順應性的襯墊層(未圖示)，且在將隔離區54的絕緣材料填入溝槽55之前，即先形成襯墊物於溝槽55(見圖3)的側壁與下表面上。在一些實施例中，襯墊層可包含半導體(如矽)的氮化物、半導體(如矽)的氧化物、半導體(如矽)的熱氧化物、半導體(如矽)的氮氧化物、聚合物介電物、上述之組合、或類似物。襯墊層的形成方法可包含任何合適方法，比如原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。在這些實施例中，襯墊層在後續退火隔離區54時，可避免(或至少減少)半導體材料自半導體帶52(如矽及/或鍺)擴散至周圍的隔離區54中。舉例來說，在沉積隔離區54的絕緣材料之後，可在隔離區54的絕緣材料上進行退火製程。
如圖4所示，平坦化製程如化學機械研磨可移除隔離區54的任何多餘絕緣材料，因此隔離區54的上表面與半導體帶52的上表面共平面。在一些實施例中，化學機械研磨亦可移除遮罩53。在其他實施例中，遮罩53的移除方法可採用濕蝕刻製程，其不同於化學機械研磨。
如圖5所示，使隔離區54凹陷以形成鰭狀物56。隔離區54凹陷後，第一區100A與第二區100B中的鰭狀物56自相鄰的隔離區54之間凸起。在一些實施例中，半導體帶52可視作鰭狀物56的一部份。此外，隔離區54的上表面可具有平坦表面如圖示、凸狀表面、凹狀表面(如碟狀)、或上述之組合。藉由合適製程，可使隔離區54的上表面為平坦、凸狀、及/或凹狀。隔離區54的凹陷方法可採用可接受的蝕刻製程，比如對隔離區54之材料具有選擇性的蝕刻製程。舉例來說，淺溝槽隔離氧化物的移除方法可採用CERTAS®蝕刻、Applied Materials的SICONI或R2工具、或稀氫氟酸。
本技術領域中具有通常知識者應理解，搭配圖2至圖5說明的製程僅為如何形成鰭狀物56之一例。在其他實施例中，可形成介電層於基板50的上表面上；可蝕刻形成穿過介電層的凹陷；可磊晶成長同質磊晶結構於溝槽中；以及使介電層凹陷，使同質磊晶結構自介電層凸起以形成鰭狀物。在其他實施例中，可採用異質磊晶結構以用於鰭狀物。舉例來說，可使圖4中的半導體帶52凹陷，並可磊晶成長不同於半導體帶52之材料於凹陷處。在其他實施例中，可形成介電層於基板50的上表面上；可蝕刻形成穿過介電層的凹陷；可採用不同於基板50的材料，磊晶成長異質磊晶結構於溝槽中；以及使介電層凹陷，使異質磊晶結構自介電層凸起以形成鰭狀物56。一些實施例在磊晶成長同質磊晶結構或異質磊晶結構處，可在成長時原位摻雜這些磊晶成長的材料。在其他實施例中，在磊晶成長同質磊晶結構或異質磊晶結構之後，可採用離子佈植摻雜同質磊 晶結構或異質磊晶結構。此外，磊晶成長於n型金氧半的第一區100A中的材料，不同於磊晶成長於p型金氧半的第二區100B中的材料較有利。在多種實施例中，鰭狀物56可包含矽鍺(SixGe1-x，其中x可介於近似0至1之間)、碳化矽、純或實質上純鍺、III-V族半導體化合物、II-VI族半導體化合物、或類似物。舉例來說，用以形成III-V族半導體化合物的材料包含但不限於砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、砷化銦鎵、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵、或類似物。
在圖6A與6B中，形成虛置介電層58於鰭狀物56上。舉例來說，虛置介電層58可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為依據可接受的技術之沉積(比如採用化學氣相沉積、物理氣相沉積、上述之組合、或類似方法)或熱成長(比如採用熱氧化或類似方法)。虛置閘極層60形成於虛置介電層58上，而遮罩62形成於虛置閘極層60上。在一些實施例中，可沉積虛置閘極層60於虛置介電層58上，接著採用化學機械研磨製程等方法平坦化虛置閘極層60。遮罩62可沉積於虛置閘極層60上。舉例來說，虛置閘極層60之組成可為多晶矽，但亦可為與隔離區54之間具有高蝕刻選擇性的其他材料。遮罩62可包含一或多層，比如氮化矽、氮氧化矽、碳化矽、碳氮化矽、類似物、或上述之組合。
在圖6A與6B所示的實施例中，形成單一的虛置介電層58、單一的虛置閘極層60、與單一的遮罩62於整個第一區100A與第二區100B。在其他實施例中，可形成分開的虛置介電層、分開的虛置閘極層、與分開的遮罩於第一區100A與第二 區100B。在一些實施例中，虛置介電層58的厚度可介於約0.5nm至約3.0nm之間，且虛置閘極層60的厚度可介於約50nm至約100nm之間。
在圖7A、7B、與7C中，可採用合適的光微影與蝕刻技術圖案化遮罩62(見圖6A與6B)，以形成遮罩72於第一區100A與第二區100B中。遮罩72可為硬遮罩，且第一區100A與第二區100B中遮罩72的圖案可不同。藉由可接受的蝕刻技術，可將遮罩72的圖案轉移至虛置閘極層60，以形成虛置閘極堆疊70於第一區100A與第二區100B中。虛置閘極堆疊70包含虛置閘極層60與遮罩72。在一些實施例中，以分開的製程形成第一區100A與第二區100B中的虛置閘極層60與遮罩72，且第一區100A與第二區100B中的虛置閘極層60(與遮罩72)的組成可為不同材料。遮罩72的圖案亦可視情況以類似方式轉移至虛置介電層58。虛置閘極堆疊70覆蓋鰭狀物56的個別通道區，並露出鰭狀物56的源極/汲極區。虛置閘極堆疊70的縱向亦可實質上垂直於個別鰭狀物56的縱向。虛置閘極堆疊70的尺寸或虛置閘極堆疊70之間的間距，可取決於虛置閘極堆疊形成其中的晶粒區域。在一些實施例中，位於晶粒的輸入/輸出區(即輸入/輸出電路所在處)中的虛置閘極堆疊70之尺寸或間距，可比位於晶粒的邏輯區(即邏輯電路所在處)中的虛置閘極堆疊70之尺寸或間距大。在一些實施例中，虛置閘極堆疊70的寬度可介於約10nm至約40nm之間。
在圖8A、8B、與8C中，形成第一間隔物層80A於第一區100A與第二區100B上。可採用任何合適方法以形成第 一間隔物層80A。在一些實施例中，可採用沉積如化學氣相沉積、原子層沉積、或類似方法以形成第一間隔物層80A。在一些實施例中，第一間隔物層80A可包含一或多層的氧化物材料、氮化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、上述之組合、或類似物。
如圖8A、8B、與8C所示，可形成輕摻雜源極/汲極區75於第一區100A與第二區100B中的基板50中。與搭配圖7A、7B、與7C說明的前述佈植製程類似，可形成遮罩(未圖示)如光阻於第一區100A(如n型金氧半區)上並露出第二區100B(如p型金氧半區)，且可佈植p型雜質至露出的鰭狀物56中，以產生第二區100B中的輕摻雜源極/汲極區75。接著可移除遮罩。接著可形成第二遮罩(未圖示)如光阻於第二區100B上並露出第一區100A，且可佈植n型雜質至露出的鰭狀物56中，以產生第一區100A中的輕摻雜源極/汲極區75。接著可移除第二遮罩。在佈植輕摻雜源極/汲極區75時，虛置閘極堆疊70可作為遮罩，以避免(或至少減少)摻質佈植至露出的鰭狀物56之通道區中。因此輕摻雜源極/汲極區75可實質上形成於露出的鰭狀物56之源極/汲極區中。n型雜質可為任何前述的n型雜質，且p型雜質可為任何前述的p型雜質。輕摻雜源極/汲極區75各自具有的雜質濃度可介於約1015cm-3至約1016cm-3之間。可進行退火製程以活化佈植的雜質。在一些實施例中，在形成第一間隔物層80A之前先形成輕摻雜源極/汲極區75。
如圖9A、9B、與9C所示，在第一間隔物層80A的部份上進行蝕刻製程。蝕刻製程可為乾蝕刻製程，且可為非等 向。在進行蝕刻製程之後，可移除輕摻雜源極/汲極區75與隔離區54上的第一間隔物層80A的橫向部份，以露出鰭狀物56與用於虛置閘極堆疊70之遮罩72的上表面。沿著虛置閘極堆疊70與鰭狀物56之側壁的第一間隔物層80A的部份可保留，以形成偏移間隔物120。在其他實施例中，亦可自鰭狀物56的側壁移除第一間隔物層80A。在一些實施例中，同時形成第一區100A中的偏移間隔物120與第二區100B中的偏移間隔物120。在其他實施例中，以分開製程形成第一區100A中的偏移間隔物120與第二區100B中的偏移間隔物120。在一些實施例中，亦可移除輕摻雜源極/汲極區75與隔離區54上的虛置介電層58的橫向部份。
如圖10A至10C所示，對第一區100A與第二區100B進行電漿摻雜製程124。圖10A沿著圖1之參考剖面A-A，圖10B沿著圖1之參考剖面B-B，且圖10C沿著圖1之參考剖面C-C。在一些實施例中，電漿摻雜製程124佈植一或多種摻質至鰭狀物56與半導體帶52的部份中，以形成摻雜區126。在一些實施例中，電漿摻雜製程124亦佈植一或多種摻質至偏離間隔物120、遮罩72、虛置介電層58、或隔離區54的部份中。在一些實施例中，一或多種摻質可包含n型摻質如砷、磷、或其他摻質。電漿摻雜製程124可採用氣體源，其包含摻質與鈍氣。舉例來說，摻質可為砷，而鈍氣可為氙、氦、氬、氖、氪、類似物、或上述之組合。在一些實施例中，摻雜區126自半導體帶52或鰭狀物56的上表面朝基板50延伸。在一些實施例中，摻雜區126自半導體帶52或鰭狀物56的上表面，延伸至低於隔離區54的上表 面。在一些實施例中，摻雜區126使偏離間隔物底切的橫向距離可介於約3nm至約8nm之間，比如約3.5nm或約7nm。
在一些實施例中，採用氣體源進行電漿摻雜製程124，且氣體源具有約5體積%至約20體積%的砷，與約80體積%至約95體積%的氙。在一些實施例中，採用砷化氫與氫氣的混合物之氣體源進行電漿摻雜製程124，且混合物具有約1體積%至約50體積%的砷化氫，比如約30體積%的砷化氫。在一些實施例中，砷化氫/氫氣的氣體源流速介於約5每分鐘標準立方公分(sccm)至約80sccm之間，而氙的流速介於約80sccm至約200sccm之間。在一些實施例中，施加的偏壓介於約0.5kV至約2.5kV之間。摻質劑量可介於約5E19原子/cm3至約1E22原子/cm3之間。將氣體源活化至電漿的方法可為產生電漿的任何合適方法，比如變壓器耦合電漿產生器、感應耦合電漿系統、磁性增強反應性離子蝕刻、電子迴旋共振、遠端電漿產生器、或類似方法。
在一些實施例中，在電漿摻雜製程124之後視情況進行退火製程。在一些例子中，退火製程可用於驅動摻質進入鰭狀物56或半導體帶52中。可在相同腔室或不同腔室中進行退火製程與電漿摻雜製程。退火製程可為熱退火如峰值退火、閃光退火、或本技術領域已知的另一種退火製程。在一些實施例中，退火製程為峰值退火製程，其溫度介於約950℃至約1050℃之間(如1045℃)，並歷時約1秒至約2秒之間。
採用電漿摻雜製程如電漿摻雜製程124，可使鰭狀物56與半導體帶52的摻雜區126具有更一致的摻雜輪廓。鰭狀 物56與半導體帶52的摻雜越一致，則鰭狀物凹陷的側壁更一致，這將搭配圖15進一步詳述於下。在一些例子中，電漿摻雜製程可比離子佈植製程產生更一致的摻雜輪廓。舉例來說，離子佈植製程的摻質輪廓可取決於佈植角度，其受限於結構幾何如間距尺寸。在一些實施例中，可控制電漿摻雜製程124的佈植能量，以控制摻雜區126的摻雜輪廓。圖11之圖式1100顯示摻雜與前述鰭狀物56及半導體帶52類似的鰭狀物與半導體帶之實驗結果。圖式1100顯示鰭狀物中的砷摻質濃度，對應自鰭狀物頂部至鰭狀物中的距離之量測值。量測值1102為採用電漿摻雜製程佈植的砷摻質濃度，而量測值1104為採用離子佈植製程佈植的砷摻質濃度。如圖式1100所示，量測值1102中電漿摻雜的摻質濃度於鰭狀物中自峰值濃度下降的趨勢，比量測值1104中離子佈植的摻質濃度於鰭狀物中自峰值濃度下降的趨勢，更傾向濃度漸變。因此圖式1100顯示電漿摻雜製程如電漿摻雜製程124，如何產生更一致的摻質濃度於半導體結構中。
在圖12A、12B、與12C中，形成第二間隔物層80B與第三間隔物層80C於第一區100A與第二區100B上。可採用任何合適方法形成第一間隔物層80A。在一些實施例中，可採用沉積(如化學氣相沉積、原子層沉積、或類似方法)形成第二間隔物層80B或第三間隔物層80C。在一些實施例中，第二間隔物層80B或第三間隔物層80C可包含一或多層的氧化物材料、氮化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、上述之組合、或類似物。在一些實施例中，可省略第二間隔物層80B或第三間隔物層80C。
如圖13A、13B、與13C所示，進行圖案化製程以移除第一區100A中第二間隔物層80A與第三間隔物層80C的部份。可採用任何可接受的圖案化製程。在一些實施例中，形成遮罩118於第一區100A與第二區100B上。遮罩118可為單層或多層。在一些例子中，遮罩118可包含光阻，但光罩118可包含其他材料。可圖案化遮罩118以露出第一區100A。遮罩118的圖案化方法可採用合適的光微影技術。
如圖13A、13B、與13C所示，採用遮罩118作為遮罩，並在第二間隔物層80B與第三間隔物層80C的部份上進行蝕刻製程。蝕刻製程可為乾蝕刻，且可為非等向。在進行蝕刻製程之後，可移除輕摻雜源極/汲極區75與隔離區54上的第二間隔物層80B與第三間隔物層80C之橫向部份，以露出鰭狀物56與遮罩72的上表面。沿著虛置閘極堆疊70與鰭狀物56之側壁的第二間隔物層80B與第三間隔物層80C的部份可保留，以形成閘極間隔物122與鰭狀物間隔物130。在一些實施例中，第一區100A中的閘極間隔物120與鰭狀物間隔物130與第二區100B中的閘極間隔物122與鰭狀物間隔物130可同時形成。在其他實施例中，可在形成第一區100A中的閘極間隔物122與鰭狀物間隔物130之前，先形成第二區100B中的閘極間隔物122與鰭狀物間隔物130。在一些實施例中，可在形成第三間隔物層80C之前，先蝕刻第二間隔物層80B如上述，接著可蝕刻第三間隔物層80C以形成閘極間隔物120與鰭狀物間隔物130。在一些實施例中，第二間隔物層80B與第三間隔物層80C延伸於摻雜區126上，如圖13A至13C所示。
如圖14至17C所示，形成磊晶的源極/汲極區82於第一區100A中，並形成磊晶的源極/汲極區84於第二區100B中。圖14與15沿著圖1中的參考剖面B-B。圖14與15顯示圖13B的第一區100A中結構的放大圖，其為相鄰的虛置閘極堆疊70與閘極間隔物122之間的例示性區域。圖14顯示的結構包括形成凹陷128之前的摻雜區126。
如圖15所示，在鰭狀物56上進行圖案化製程，以形成凹陷128於鰭狀物56的源極/汲極區中，其包含於摻雜區126中。圖案化製程的進行方式，使凹陷128形成於鰭狀物56之內部區中相鄰的虛置閘極堆疊70之間(如圖15所示)，或形成於鰭狀物56之末端區域中相鄰的虛置閘極堆疊70與隔離區54之間。在一些實施例中，圖案化製程可包含合適的非等向乾蝕刻製程，其採用虛置閘極堆疊70、閘極間隔物122、及/或隔離區54的組合為遮罩。合適的非等向乾蝕刻製程可包括反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。在一些實施例中，圖案化製程採用反應性離子蝕刻，而製程參數如製程氣體混合物、偏壓、與射頻功率可擇以使蝕刻主要進行物理蝕刻(如離子轟擊)而非化學蝕刻(如經化學反應的自由基蝕刻)。在一些實施例中，可增加偏壓以增加離子轟擊製程中的離子能量，因此增加物理蝕刻的速率。因此，物理蝕刻在本質上為非等向，而化學蝕刻在本質上為等向，而此蝕刻製程在垂直方向的蝕刻速率大於在水平方向的蝕刻速率。在一些實施例中，非等向蝕刻製程可採用製程氣體混合物，其包含氟化甲烷、甲烷、溴化氫、氧氣、氬氣、氯氣、上述之組合、或類似物。在一些實施 例中，蝕刻製程採用氣體源，其具有約5體積%至約30體積%的溴化氫與約10體積%至約30體積%的氯氣。在一些實施例中，施加的偏壓介於約0kV至約0.5kV之間。在一些實施例中，蝕刻製程的溫度介於約20℃至約50℃之間。在一些實施例中，蝕刻製程的壓力介於約6mTorr至約20mTorr之間。在一些實施例中，用於形成凹陷128的圖案化製程亦可蝕刻隔離區(以虛線標示於後述之圖16A至22C)，或蝕刻遮罩72、閘極間隔物122、或鰭狀物間隔物130的部份。
在一些實施例中，摻質的存在導致在圖案化製程時，半導體帶52與鰭狀物56的摻雜區126，與半導體帶52與鰭狀物56周圍的區域具有不同的蝕刻速率。舉例來說，摻雜區126中採用的n型摻質(如前述的n型摻質)會導致圖案化製程時，摻雜區126具有較高的蝕刻速率。在一些例子中，蝕刻速率取決於摻質濃度。舉例來說，n型的摻雜區126的一部份之蝕刻速率，可比n型摻質較少或不具有n型摻質的周圍區域之蝕刻速率多出高達20%。舉例來說，一些例子中具有約5E19cm-3至約1E22cm-3之間的n型摻雜的區域其蝕刻速率，比具有約1E17cm-3至約1E18cm-3之間的n型摻雜或未摻雜的區域其蝕刻速率多出約10%至約40%之間。摻雜區126的較高蝕刻速率可提供選擇性等級，以至少部份地依據摻雜區126的形狀與尺寸控制凹陷128的一些形狀與尺寸。由於摻雜區126其較高的蝕刻速率，可在摻雜區126與鰭狀物56與半導體帶52的其他區域之間產生選擇性，因此在移除摻雜區126的蝕刻製程時，可對其他區域具有選擇性。在此方式中，一些實施例的凹陷128自對準 摻雜區126。在一些實施例中，摻雜區126自對準間隔物層如第一間隔物層80A，且凹陷128亦自對準間隔物層。在一些實施例中，圖案化製程時可移除摻雜區126的所有摻質。在其他實施例中，圖案化製程後仍保留一些摻質。
在一些實施例中，採用電漿摻雜製程形成摻雜區126(比如搭配圖10B與10C說明的前述電漿摻雜製程124)，可更一致地摻雜至鰭狀物56與半導體帶52中(搭配圖11說明的前述內容)，因此在形成凹陷128時可更一致地蝕刻摻雜區126。在一些實施例中，更一致的蝕刻可讓凹陷128具有更一致的形狀(比如更一致的垂直側壁)。凹陷128的輪廓決定鰭狀物56的通道區形狀，而更一致的通道區可改善鰭狀場效電晶體裝置其不一致的開啟特性，亦可降低鰭狀場效電晶體裝置的電阻。
如圖15所示，凹陷128具有表面周邊SP，其自虛置閘極堆疊70之中間處橫向地量測至凹陷126之側壁。凹陷128亦具有尖端周邊TP，其自虛置閘極堆疊70之中間處橫向地量測至凹陷128的邊緣(對應凹陷128之深度的中間處)。在一些實施例中，凹陷128具有溝槽深度TD，其自鰭狀物56的上表面量測，且介於約40nm至約70nm之間(比如約53nm)。在一些實施例中，表面周邊SP與尖端周邊TP介於約6.0nm至約8.0nm之間，比如約7.0nm。在一些實施例中，形成凹陷128如此處所述，可讓表面周邊SP與尖端周邊TP之間的量測值差異小於約0.2nm，比如小於約0.05nm。在一些實施例中，形成凹陷128如此處所述，可讓表面周邊SP與尖端周邊TP之間的量測值差異小於約6%，比如小於2%或小於1%。
如圖16A、16B、與16C所示，形成磊晶的源極/汲極區82於第一區100A中。在一些實施例中，磊晶的源極/汲極區82磊晶成長於凹陷128中的方法，可採用有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、上述之組合、或類似方法。磊晶的源極/汲極區82可包含任何可接受的材料，比如適用於n型鰭狀場效電晶體的任何材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區82可包含矽、碳化矽、碳磷化矽、磷化矽、或類似物。磊晶的源極/汲極區82可具有自鰭狀物56的個別表面隆起的表面，且可具有晶面。磊晶的源極/汲極區82形成於鰭狀物56中，因此每一虛置閘極堆疊70位於一對相鄰的個別磊晶的源極/汲極區82之間。在一些實施例中，磊晶的源極/汲極區82可延伸越過鰭狀物56並延伸至半導體帶52中。
可將摻質佈植至第一區100A中磊晶的源極/汲極區82之材料，其與形成輕摻雜源極/汲極區75的前述製程類似。接著可進行退火(見圖8A、8B、與8C)。磊晶的源極/汲極區82的雜質濃度可介於約1019cm-3至約1021cm-3之間。用於第一區100A如n型金氧半區中的源極/汲極區之n型雜質，可為前述的任何n型雜質。在其他實施例中，可在成長磊晶的源極/汲極區82之材料時，原位摻雜磊晶的源極/汲極區82。在實施例中，每一源極/汲極區82與其他源極/汲極區82之間物理分開。在其他實施例中，兩個或更多的相鄰源極/汲極區82可合併。此實施例如圖22A、22B、與22C所示，因此兩個相鄰的源極/汲極區82合併形成共同的源極/汲極區。在一些實施例中，超過兩個 相鄰的源極/汲極區82可合併。
如圖17A、17B、與17C所示，在形成磊晶的源極/汲極區82於第一區100A中之後，形成磊晶的源極/汲極區84於第二區100B中。在一些實施例中，以與搭配圖14至16C說明的前述內容中，形成磊晶的源極/汲極區82於第一區100A中的方法類似的方法，形成磊晶的源極/汲極區84於第二區100B中，在此不重述相關內容以簡化說明。在一些實施例中，在形成磊晶的源極/汲極區84於第二區100B中時，可遮罩第一區100A(未圖示)。接著蝕刻第二區100B中鰭狀物56的源極/汲極區以形成與凹陷128(見圖15)類似的凹陷(在圖17B與17C中，凹陷填有磊晶的源極/汲極區84)。第二區100B中的凹陷其形成方法，可採用第一區100A中的凹陷128之形成方法，如搭配圖14與15說明的上述內容，在此不重述相關內容以簡化說明。在一些實施例中，可在形成第一區100A中磊晶的源極/汲極區82之前，先形成第二區100B中磊晶的源極/汲極區84。
第二區100B中磊晶的源極/汲極區84，可磊晶成長於凹陷中，且磊晶成長的方法可採用有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、上述之組合、或類似方法。第二區100B中的磊晶的源極/汲極區84，可包含任何可接受的材料，比如適用於p型鰭狀場效電晶體的任何材料。舉例來說，若鰭狀物56為矽，則磊晶的源極/汲極區84可包含矽鍺、硼化矽鍺、鍺、鍺錫、或類似物。磊晶的源極/汲極區84的表面可自鰭狀物56的個別表面隆起，並可具有晶面。在第二區100B中，磊晶的源極/汲極區84形成於鰭狀物 56中，因此每一虛置閘極堆疊76位於一對相鄰之個別的磊晶的源極/汲極區84之間。在一些實施例中，磊晶的源極/汲極區84可延伸越過鰭狀物56並延伸至半導體帶52中。
第二區100B中磊晶的源極/汲極區84之材料可佈植摻質，其與用於形成輕摻雜源極/汲極區75的前述製程類似。接著可進行退火(見圖8A、8B、與8C)。源極/汲極區84的雜質濃度可介於約1019cm-3至約1021cm-3之間。用於第二區100B(如p型金氧半區)中的源極/汲極區84之p型雜質，可為前述的任何p型雜質。在其他實施例中，可在成長磊晶的源極/汲極區84時原位摻雜磊晶的源極/汲極區84。在實施例中，每一源極/汲極區84與其他源極/汲極區84之間為物理分開。在其他實施例中，兩個或更多的相鄰源極/汲極區84可合併。這些實施例如圖22A、22B、與22C所示，兩個相鄰的源極/汲極區84合併形成共同的源極/汲極區。在一些實施例中，超過兩個相鄰的源極/汲極區84可合併。
在一些實施例中，可分開佈植摻質至第一區100A中磊晶的源極/汲極區82與第二區100B中磊晶的源極/汲極區84。舉例來說，可形成遮罩(未圖示)如光阻於第一區100A上以露出第二區100B，並可佈植摻質至第二區100B中磊晶的源極/汲極區84。接著可移除遮罩。接著可形成第二遮罩(未圖示)如光阻於第二區100B上以露出第一區100A，並可佈植摻質至第一區100A中磊晶的源極/汲極區82。接著可移除第二遮罩。
如圖17A、17B、與17C所示，沉積蝕刻停止層87與層間介電層88於虛置閘極堆疊70與76及源極/汲極區82與84 上。在一實施例中，層間介電層88可流動的化學氣相沉積形成的可流動膜。在一些實施例中，層間介電層88的組成為介電材料，比如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、上述之組合、或類似方法。在一些實施例中，蝕刻停止層87係平坦化層間介電層88以形成開口時的停止層，且開口用於後續形成的接點。綜上所述，用於蝕刻停止層87的材料，可擇自蝕刻速率低於層間介電層88的蝕刻速率之材料。
如圖18A、18B、與18C所示，可進行平坦化製程如化學機械研磨，使層間介電層88的上表面與虛置閘極堆疊70的上表面齊平。在平坦化製程之後，虛置閘極堆疊70的上表面自層間介電層88露出。在一些實施例中，化學機械研磨亦可移除虛置閘極堆疊70上的遮罩72或其部份。
如圖19A、19B、與19C所示，採用一或多道蝕刻步驟移除遮罩72與虛置閘極堆疊70的保留部份，以形成凹陷90。每一凹陷90露出個別鰭狀物56的通道區。每一凹陷90位於第一區100A中相鄰一對磊晶的源極/汲極區82之間，或者位於第二區100B中，相鄰一對磊晶的源極/汲極區84之間。在移除步驟蝕刻虛置閘極堆疊70時，虛置介電層58可作為蝕刻停止層。在移除虛置閘極堆疊70之後，接著可移除虛置介電層58。
如圖20A、20B、與20C所示，形成閘極介電層92與96及閘極94與98，以分別作為第一區100A與第二區100B中的置換閘極。閘極介電層92與96順應性地沉積於凹陷90中，比 如沉積於鰭狀物56的側壁上、分別沉積於閘極間隔物122與鰭狀物間隔物130的側壁上、以及沉積於層間介電層88的上表面上。在一些實施例中，閘極介電層92與96包含氧化矽、氮化矽、或上述之多層。在其他實施例中，閘極介電層92與96包含高介電常數的介電材料。在這些實施例中，閘極介電層92與96的介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。閘極介電層92與96的形成方法可為分子束沉積、原子層沉積、電漿增強化學氣相沉積、上述之組合、或類似方法。
接著分別沉積閘極94與98於閘極介電層92與96上，以填滿凹陷90的其餘部份。閘極94與97的組成可為含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、銀、金、鎢、鎳、鈦、銅、上述之組合、或上述之多層。在填入閘極94與98之後，可進行平坦化製程如化學機械研磨，以移除層間介電層88之上表面上的閘極介電層92與96及閘極94與98的多餘部份。因此閘極94與98以及閘極介電層92與96的保留部份形成鰭狀場效電晶體的置換閘極。
在一些實施例中，可同時形成閘極介電層92與96，因此閘極介電層92與96的組成為相同材料；且可同時形成閘極94與98，因此閘極94與98的組成為相同材料。然而在其他實施例中，以分開製程形成閘極介電層92與96，因此閘極介電層92與96的組成可為不同材料；且以分開製程形成閘極94與98，因此閘極94與98的組成可為不同材料。在採用分開製程時，多種遮罩步驟可用於遮罩並露出合適的區域。
如圖21A、21B、與21C所示，沉積層間介電層102於層間介電層88上、形成接點104以穿過層間介電層102與88、並形成接點110以穿過層間介電層102。在一實施例中，採用與層間介電層88類似的材料與方法(搭配圖17A、17B、與17C說明的上述內容)以形成層間介電層102，在此不重述相關內容以簡化說明。在一些實施例中，層間介電層102與層間介電層88的組成為相同材料。在其他實施例中，層間介電層102與層間介電層88的組成為不同材料。
形成開口以用於接點104，且開口穿過層間介電層88與102及蝕刻停止層87。形成開口以用於接點110，且開口穿過層間介電層102與蝕刻停止層87。可在相同製程中同時形成這些開口，或在分開的製程中形成這些開口。開口的形成方法可採用可接受的光微影與蝕刻技術。可形成襯墊層(如擴散阻障層、黏著層、或類似物)與導電材料於開口中。襯墊層可包含鈦、氮化鈦、鉭、氮化鉭、或類似物。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳、或類似物。可進行平坦化製程如化學機械研磨，以自層間介電層102的上表面移除多餘材料。保留的襯墊層與導電材料可形成接點104與110於開口中。在一些實施例中，在沉積襯墊層之前，可先形成矽化物(未圖示)於磊晶的源極/汲極區82與84以及接點104之間。接點104物理及電性地耦接至磊晶的源極/汲極區82與84，而接點110物理及電性地耦接至閘極94與98。圖21B所示之接點104與接點110在相同剖面中，且此僅用於說明目的。在一些實施例中，接點104與接點110位於不同剖面中。
圖22A、22B、與22C係鰭狀場效電晶體裝置的剖視圖，其與圖21A、21B、與21C所示的鰭狀場效電晶體類似，並以相同標號標示類似單元。在一些實施例中，可採用搭配圖1至21C說明的前述方法，以與圖21A、21B、與21C的鰭狀場效電晶體裝置類似的材料及形成方法，形成圖22A、22B、與22C的鰭狀場效電晶體裝置。此處不重述相關內容以簡化說明。在實施例中，兩個相鄰的源極/汲極區82與兩個相鄰的源極/汲極區84可合併，以形成個別的共同源極/汲極區。在其他實施例中，超過兩個相鄰的源極/汲極區82與超過兩個相鄰的源極/汲極區84可合併。
圖23係一些實施例中，形成鰭狀場效電晶體裝置的的方法之流程圖。方法2000一開始的步驟2001圖案化基板(如圖2所示的基板50)，以形成帶狀物(如圖3所示的半導體帶52)，如搭配圖2與3說明的上述內容。在步驟2003中，形成隔離區(如圖5所示之隔離區54)於相鄰的帶狀物之間，如搭配圖4與5說明的上述內容。在步驟2005中，形成虛置閘極堆疊(如圖7A與7B所示之虛置閘極堆疊70)於帶狀物上，如搭配圖6A、6B、與7A至7C說明的上述內容。在步驟2007中，在帶狀物上進行電漿摻雜製程，以形成摻雜區(如圖10B至14所示的摻雜區126)於帶狀物中，如搭配圖10B至10C說明的上述內容。在步驟2009中，在帶狀物上進行蝕刻製程，以形成凹陷(如圖15所示之凹陷128)於帶狀物中，如搭配圖15說明的上述內容。在步驟2011中，磊晶成長源極/汲極區(如圖16B與16C所示之磊晶的源極/汲極區82)於凹陷中，如搭配圖16A至16C說明的上述內容。 在一些實施例中，可在基板的第一區中的帶狀物上進行步驟2007、2009、與2011，而第一區即n型裝置形成處。在這些實施例中，可在基板的第二區中的帶狀物上重複進行步驟2007、2009、與2011，而第二區即p型裝置形成處，如搭配圖17A至17C說明的上述內容。在步驟2013中，形成置換閘極(如圖20A與20B所示的閘極介電層92與閘極94，以及閘極介電層96與閘極98)於帶狀物上，如圖19A至20C所示。
此處所述的多種實施例可用於改善鰭狀場效電晶體的效能。舉例來說，搭配圖15說明的上述電漿摻雜製程，可讓閘極堆疊下的通道區具有更一致的輪廓。改善通道區輪廓的一致性，可更一致地開啟或關閉鰭狀場效電晶體的整個通道，其可改善裝置速度、電流一致性、與裝置效率。
在一實施例中，方法包括形成鰭狀物於基板上；形成虛置閘極結構於鰭狀物上；形成第一間隔物於虛置閘極結構上；佈植第一摻質至鰭狀物中，以形成與第一間隔物相鄰之鰭狀物的摻雜區；移除鰭狀物的摻雜區以形成第一凹陷，其中第一凹陷自對準摻雜區；以及磊晶成長源極/汲極區於第一凹陷中。在一實施例中，佈植摻質至鰭狀物中的步驟包括電漿摻雜製程。在一實施例中，第一摻質為n型摻質。在一實施例中，第一摻質為砷。在一實施例中，方法更包括形成第二間隔物於第一間隔物上。在一實施例中，第二間隔物延伸於摻雜區上。在一實施例中，方法更包括佈植第二摻質至與虛置閘極結構相鄰的鰭狀物中，以形成輕摻雜源極/汲極區。在一實施例中，方法更包括退火鰭狀物的摻雜區。在一實施例中，摻雜區的移 除方法採用電漿蝕刻製程。
在一實施例中，方法包括圖案化基板以形成帶狀物，且帶狀物包括第一半導體材料；沿著帶狀物的側壁形成隔離區，且帶狀物的上側部份延伸高於隔離區的上表面；以及沿著帶狀物的上側部份之第一上表面與側壁形成虛置閘極結構。方法亦包括 進行第一摻雜製程以形成帶狀物的第一摻雜區，第一摻雜區自帶狀物的上側部份之第二上表面延伸至低於隔離區的上表面，且帶狀物的上側部份之第二上表面與虛置閘極結構相鄰；在帶狀物的上側部份之第一摻雜區上進行第一蝕刻製程，其中第一蝕刻製程選擇性地移除第一摻雜區以形成第一凹陷；以及磊晶成長源極/汲極區於第一凹陷中。在一實施例中，第一蝕刻製程蝕程對第一摻雜區中的帶狀物之第一部份的蝕刻速率，大於對第一摻雜區以外的帶狀物之第二部份的蝕刻速率。在一實施例中，第一摻雜製程更包含進行退火製程。在一實施例中，第一摻雜製程包括電漿佈植製程。在一實施例中，第一摻雜製程佈植砷以形成第一摻雜區。在一實施例中，方法更包括在第一摻雜區上與沿著虛置閘極結構的側壁形成間隔物。在一實施例中，方法更包括形成間隔物於虛置閘極結構上。
在一實施例中，半導體裝置包括：第一半導體鰭狀物，位於基板上；閘極堆疊，位於第一半導體鰭狀物上；間隔物，位於閘極堆疊的側壁上；以及磊晶區，位於第一半導體鰭狀物上並底切間隔物，且磊晶區具有的表面周邊量測值與尖 端周邊量測值之間的差距小於約1%。在一實施例中，間隔物包括氮化物層位於氧化物層上。在一實施例中，磊晶區完全底切間隔物的氮化物層。在一實施例中，表面周邊量測值與尖端周邊量測值之間的差異小於約0.2nm。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置的形成方法，包括：形成一鰭狀物於一基板上；形成一虛置閘極結構於該鰭狀物上；形成一第一間隔物於該虛置閘極結構上；佈植一第一摻質至該鰭狀物中，以形成與該第一間隔物相鄰之該鰭狀物的一摻雜區；移除該鰭狀物的該摻雜區以形成一第一凹陷，其中該第一凹陷自對準該摻雜區；以及磊晶成長一源極/汲極區於該第一凹陷中。
TW107134090A 2017-09-29 2018-09-27 半導體裝置的形成方法 TW201916121A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762566035P 2017-09-29 2017-09-29
US62/566,035 2017-09-29
US16/122,793 2018-09-05
US16/122,793 US10784377B2 (en) 2017-09-29 2018-09-05 FinFET device and method of forming same

Publications (1)

Publication Number Publication Date
TW201916121A true TW201916121A (zh) 2019-04-16

Family

ID=65896835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134090A TW201916121A (zh) 2017-09-29 2018-09-27 半導體裝置的形成方法

Country Status (3)

Country Link
US (2) US10784377B2 (zh)
CN (1) CN109599340A (zh)
TW (1) TW201916121A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746025B (zh) * 2019-06-28 2021-11-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12324230B2 (en) * 2021-01-13 2025-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12057821B2 (en) 2021-03-24 2024-08-06 Apple Inc. Fin field-effect transistor (FinFET) resonator
US11323070B1 (en) 2021-04-16 2022-05-03 Apple Inc. Oscillator with fin field-effect transistor (FinFET) resonator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331148B1 (en) * 2015-12-08 2016-05-03 International Business Machines Corporation FinFET device with channel strain
US9935199B2 (en) * 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
US10115808B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. finFET device and methods of forming
US10170555B1 (en) * 2017-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Intermetallic doping film with diffusion in source/drain
US10410929B2 (en) * 2018-01-03 2019-09-10 Globalfoundries Inc. Multiple gate length device with self-aligned top junction
US10727323B2 (en) * 2018-01-08 2020-07-28 International Business Machines Corporation Three-dimensional (3D) tunneling field-effect transistor (FET)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI746025B (zh) * 2019-06-28 2021-11-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US11205647B2 (en) 2019-06-28 2021-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Also Published As

Publication number Publication date
US20210013337A1 (en) 2021-01-14
US11264505B2 (en) 2022-03-01
US10784377B2 (en) 2020-09-22
CN109599340A (zh) 2019-04-09
US20190103487A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
TWI828806B (zh) 半導體裝置與其形成方法
TWI768678B (zh) 半導體結構及其形成方法
US20240387280A1 (en) Semiconductor Device and Method
TWI745673B (zh) 半導體裝置與其形成方法
KR102234118B1 (ko) 비등각성 산화물 라이너 및 그 제조 방법
TW202046409A (zh) 半導體結構的形成方法
TW202002173A (zh) 半導體裝置與其形成方法
TW202011458A (zh) 半導體裝置的形成方法
TWI831110B (zh) 半導體裝置及其製造方法
TW201824373A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
TWI807067B (zh) 半導體結構與其形成方法、鰭狀場效電晶體裝置、與閘極結構
US20250316598A1 (en) Semiconductor Device and Method
TW202025261A (zh) 半導體裝置的製造方法
TWI816801B (zh) 半導體裝置與其形成方法
US20250324717A1 (en) Transistor gate structure and process
TW201916121A (zh) 半導體裝置的形成方法
US20220384270A1 (en) Semiconductor Device and Method
US20240379683A1 (en) Semiconductor devices
TW202133237A (zh) 半導體結構的形成方法
TW202109885A (zh) 半導體裝置
US11302567B2 (en) Shallow trench isolation forming method and structures resulting therefrom
TW202006831A (zh) 半導體裝置與其形成方法
US20210359109A1 (en) Semiconductor Device and Method
US20220231023A1 (en) Finfet device and method