TW201904054A - 半導體元件 - Google Patents
半導體元件 Download PDFInfo
- Publication number
- TW201904054A TW201904054A TW106118821A TW106118821A TW201904054A TW 201904054 A TW201904054 A TW 201904054A TW 106118821 A TW106118821 A TW 106118821A TW 106118821 A TW106118821 A TW 106118821A TW 201904054 A TW201904054 A TW 201904054A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- gate
- layer
- ferroelectric material
- material layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910013641 LiNbO 3 Inorganic materials 0.000 claims description 2
- 229910020684 PbZr Inorganic materials 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 43
- 238000000034 method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
一種半導體元件,包含一基底;一源極區域與一汲極區域;一閘極介電層;以及一鐵電材料層,其中該鐵電材料層與該源極區域重疊並與該汲極區域重疊。所述基底包含一通道層。一閘極設置在該基底上。所述鐵電材料層係設置在該通道層與該閘極之間。
Description
本發明係有關於半導體技術領域,特別是有關於一種氧化物半導體(oxide semiconductor, OS)場效電晶體(field effect transistor, FET)半導體元件。
已知,氧化物半導體場效電晶體(OSFET)半導體元件常應用於顯示器中作為薄膜電晶體驅動元件,或者可應用於半導體領域,作為低功率元件或記憶體元件等。
為了使OSFET半導體元件能達到超低漏電流,目前是透過增加OSFET半導體元件的恕限電壓(threshold voltage, Vt)的方式,例如,對背閘極(back gate)施加一負電壓VBG
,且VBG
的絕對值需大於施加於OSFET半導體元件的閘極上的閘極電壓VGE
(VGE
通常是正電壓)。
然而,這樣的作法需要設計額外的負高壓電荷泵(negative charge pumps),因而佔據許多晶片面積。
本發明的主要目的在提供一種改良的OSFET半導體元件,可以解決上述先前技藝的不足與缺點。
本發明另一實施例披露一種半導體元件,包含一基底;一源極區域與一汲極區域;一閘極介電層;以及一鐵電材料層,其中該鐵電材料層與該源極區域重疊並與該汲極區域重疊。所述通道層包含氧化物半導體材料,其中,所述氧化物半導體材料包含c-IGZO、a-IGZO或 CAAC-IGZO。
為讓本發明之上述目的、特徵及優點能更明顯易懂,下文特舉較佳實施方式,並配合所附圖式,作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用,並非用來對本發明加以限制者。
在下文中,將參照附圖說明細節,該些附圖中之內容亦構成說明書細節描述的一部份,並且以可實行該實施例之特例描述方式來繪示。下文實施例已描述足夠的細節俾使該領域之一般技藝人士得以具以實施。
當然,亦可採行其他的實施例,或是在不悖離文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此,下文之細節描述不應被視為是限制,反之,其中所包含的實施例將由隨附的申請專利範圍來加以界定。
請參閱第1圖,其為依據本發明一實施例所繪示的一種半導體元件的剖面示意圖。如第1圖所示,半導體元件1包含一基底10,例如一半導體基底。根據本發明一實施例,基底10包含一通道層100以及一背閘氧化層110,直接接觸通道層100。根據本發明一實施例,通道層100包含氧化物半導體材料,例如,結晶形IGZO(c-IGZO)、非晶形IGZO(a-IGZO)或c軸結晶IGZO(CAAC-IGZO),但不限於此。此外,通道層100可以是單層或多層結構。
根據本發明一實施例,在通道層100上設置有一源極區域120與一汲極區域140。根據本發明一實施例,源極區域120與汲極區域140可以利用沉積製程及後續的圖案化製程來形成。例如,沉積製程可以包括物理氣相沉積(PVD)製程或有機金屬化學氣相沉積(MOCVD)製程等。圖案化製程可以包括光學微影製程及蝕刻製程。
根據本發明一實施例,源極區域120與汲極區域140可以包括單層金屬或多層金屬堆疊結構。例如,源極區域120與汲極區域140可以包含銅及銅合金構成的堆疊結構或者銅及鉬的堆疊結構等,但不限於此。在其它實施例中,源極區域120與汲極區域140可以包含透明導電材料,例如,銦錫氧化物(ITO)等。
根據本發明一實施例,在源極區域120與汲極區域140之間設有一間隙130。源極區域120與汲極區域140彼此被間隙130隔開而不互相接觸。
根據本發明一實施例,半導體元件1另包含一閘極介電層210。閘極介電層210共形的覆蓋間隙130的內表面,並且在間隙130中,閘極介電層210係直接接觸通道層100。根據本發明一實施例,閘極介電層210可以包含矽氧層、含氮矽氧層或高介電常數材料等。
根據本發明一實施例,半導體元件1另包含一鐵電材料層220,其中鐵電材料層220與源極區域120部分重疊,並與汲極區域140部分重疊。根據本發明一實施例,鐵電材料層220可以包含HfZrOx
、BaTiO3
、PbTiO3
、PbZrx
TiO3
、KNbO3
、LiNbO3
、LiTaO3
、Sr1-x
Bax
Nb2
O6
、Ba0.8
Na0.4
Nb2
O6
,或其它材料。根據本發明一實施例,鐵電材料層220共形的覆蓋閘極介電層210的一凹陷上表面210a。
根據本發明一實施例,半導體元件1另包含一閘極300,設置在基底10上。根據本發明一實施例,鐵電材料層220係設置在通道層100與閘極300之間。根據本發明一實施例,鐵電材料層220係設置在閘極300與閘極介電層210之間。根據本發明一實施例,閘極300完全填滿鐵電材料層220於間隙130正上方的一凹陷區域220a,如此在源極區域120與汲極區域140之間形成一閘極突出部300a。
根據本發明一實施例,半導體元件1另包含一中間緩衝層230,設於閘極介電層210與鐵電材料層220之間。根據本發明一實施例,中間緩衝層230可以包含氮化鈦(TiN)。根據本發明另一實施例,中間緩衝層230可以包含氧化鋁(Al2
O3
)。根據本發明又另一實施例,中間緩衝層230可以包含金屬,例如,鎢(W)、鈦(Ti)或鈷(Co)。
根據本發明一實施例,半導體元件1另包含一背閘極410,直接接觸背閘氧化層110。操作時,背閘極410係被施加一背閘極電壓VBG
,其中VBG
<0V,且VBG
的絕對值小於施加於OSFET半導體元件的閘極上的閘極電壓VGE
(VGE
通常是正電壓或VGE
>0V)。此外,操作時,源極區域120接地(源極電壓VS
=0V),而汲極區域140則被施加一正電壓(汲極電壓VD
>0V)。
在第1圖中,閘極300具有一垂直閘極側邊301,而垂直閘極側邊301與鐵電材料層220的一邊緣221切齊。此外,在第1圖中的閘極介電層210凸出於垂直閘極側邊301。在另一實施例中,如第2圖所示,閘極介電層210邊緣211可以與垂直閘極側邊301切齊。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
1‧‧‧半導體元件
10‧‧‧基底
100‧‧‧通道層
110‧‧‧背閘氧化層
120‧‧‧源極區域
130‧‧‧間隙
140‧‧‧汲極區域
210‧‧‧閘極介電層
210a‧‧‧凹陷上表面
211‧‧‧邊緣
220‧‧‧鐵電材料層
221‧‧‧邊緣
220a‧‧‧凹陷區域
230‧‧‧中間緩衝層
300‧‧‧閘極
300a‧‧‧閘極突出部
301‧‧‧垂直閘極側邊
410‧‧‧背閘極
VGE‧‧‧閘極電壓
VBG‧‧‧背閘極電壓
VS‧‧‧源極電壓
VD‧‧‧汲極電壓
第1圖為依據本發明一實施例所繪示的一種半導體元件的剖面示意圖。 第2圖為依據本發明另一實施例所繪示的一種半導體元件的剖面示意圖。
Claims (20)
- 一種半導體元件,包含: 一基底; 一源極區域與一汲極區域; 一閘極介電層;以及 一鐵電材料層,其中該鐵電材料層與該源極區域重疊並與該汲極區域重疊。
- 如請求項1所述的半導體元件,其中該基底包含一通道層,其中一閘極設置在該基底上。
- 如請求項2所述的半導體元件,其中該鐵電材料層係設置在該通道層與該閘極之間。
- 如請求項2所述的半導體元件,其中該鐵電材料層係設置在該閘極與該閘極介電層之間。
- 如請求項2所述的半導體元件,其中該通道層包含氧化物半導體材料。
- 如請求項5所述的半導體元件,其中該氧化物半導體材料包含c-IGZO、a-IGZO或 CAAC-IGZO。
- 如請求項2所述的半導體元件,其中該閘極具有一垂直閘極側邊,其中該垂直閘極側邊與該鐵電材料層的一邊緣切齊。
- 如請求項7所述的半導體元件,其中該閘極介電層凸出於該垂直閘極側邊。
- 如請求項7所述的半導體元件,其中該閘極介電層的一邊緣與該垂直閘極側邊切齊。
- 如請求項1所述的半導體元件,其中該鐵電材料層與該源極區域部分重疊,並與該汲極區域部分重疊。
- 如請求項2所述的半導體元件,其中在該源極區域與該汲極區域之間設有一間隙。
- 如請求項11所述的半導體元件,其中在該間隙中,該閘極介電層係直接接觸該通道層。
- 如請求項12所述的半導體元件,其中該閘極介電層共形的覆蓋該間隙的內表面。
- 如請求項13所述的半導體元件,其中在該間隙中,該鐵電材料層共形的覆蓋該閘極介電層的一凹陷上表面。
- 如請求項14所述的半導體元件,其中該閘極完全填滿該鐵電材料層於該間隙正上方的一凹陷區域,如此在該源極區域與該汲極區域之間形成一閘極突出部。
- 如請求項1所述的半導體元件,其中另包含一中間緩衝層,設於該閘極介電層與該鐵電材料層之間。
- 如請求項16所述的半導體元件,其中該中間緩衝層包含氮化鈦或氧化鋁。
- 如請求項2所述的半導體元件,其中該基底另包含一背閘氧化層,直接接觸該通道層。
- 如請求項18所述的半導體元件,其中另包含一背閘極,直接接觸該背閘氧化層。
- 如請求項1所述的半導體元件,其中該鐵電材料層包含HfZrOx 、BaTiO3 、PbTiO3 、PbZrx TiO3 、KNbO3 、LiNbO3 、LiTaO3 、Sr1-x Bax Nb2 O6 、Ba0.8 Na0.4 Nb2 O6 。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106118821A TWI712171B (zh) | 2017-06-07 | 2017-06-07 | 半導體元件 |
| US15/655,847 US10629748B2 (en) | 2017-06-07 | 2017-07-20 | Semiconductor device having a ferroelectric material layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106118821A TWI712171B (zh) | 2017-06-07 | 2017-06-07 | 半導體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201904054A true TW201904054A (zh) | 2019-01-16 |
| TWI712171B TWI712171B (zh) | 2020-12-01 |
Family
ID=64563783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106118821A TWI712171B (zh) | 2017-06-07 | 2017-06-07 | 半導體元件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10629748B2 (zh) |
| TW (1) | TWI712171B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI829006B (zh) * | 2021-01-29 | 2024-01-11 | 台灣積體電路製造股份有限公司 | 積體晶片及鐵電場效電晶體裝置與其製造方法 |
| TWI841136B (zh) * | 2022-05-31 | 2024-05-01 | 台灣積體電路製造股份有限公司 | 具有背閘電晶體的記憶體裝置及其形成方法 |
| TWI871159B (zh) * | 2023-12-29 | 2025-01-21 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019067938A (ja) * | 2017-10-02 | 2019-04-25 | シャープ株式会社 | 薄膜トランジスタ |
| JP7260863B2 (ja) * | 2019-12-27 | 2023-04-19 | 国立研究開発法人産業技術総合研究所 | 強誘電性薄膜、それを用いた電子素子および強誘電性薄膜の製造方法 |
| US12051749B2 (en) * | 2020-06-23 | 2024-07-30 | Taiwan Semiconductor Manufacturing Company Limited | Interfacial dual passivation layer for a ferroelectric device and methods of forming the same |
| US11430512B2 (en) | 2020-06-29 | 2022-08-30 | Taiwan Semiconductor Manufacturing Company Limited | Semiconducting metal oxide memory device using hydrogen-mediated threshold voltage modulation and methods for forming the same |
| CN112701156A (zh) * | 2020-12-28 | 2021-04-23 | 光华临港工程应用技术研发(上海)有限公司 | 背栅晶体管及其制备方法 |
| US11527647B2 (en) | 2020-12-31 | 2022-12-13 | International Business Machines Corporation | Field effect transistor (FET) devices |
| WO2022188040A1 (zh) * | 2021-03-09 | 2022-09-15 | 华为技术有限公司 | 一种铁电晶体管、存储阵列、存储器及制备方法 |
| KR102898340B1 (ko) | 2021-06-18 | 2025-12-12 | 삼성전자주식회사 | 반도체 소자 |
| US12200943B2 (en) * | 2022-03-11 | 2025-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device structure and manufacturing method thereof |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384729A (en) * | 1991-10-28 | 1995-01-24 | Rohm Co., Ltd. | Semiconductor storage device having ferroelectric film |
| JP2000252372A (ja) * | 1999-02-26 | 2000-09-14 | Sharp Corp | 半導体メモリ装置及びその製造方法 |
| US20060081936A1 (en) * | 2004-09-28 | 2006-04-20 | Jae-Joon Kim | Semiconductor device for low power operation |
| JP5190275B2 (ja) * | 2008-01-09 | 2013-04-24 | パナソニック株式会社 | 半導体メモリセル及びそれを用いた半導体メモリアレイ |
| US8729614B2 (en) * | 2010-06-29 | 2014-05-20 | Sungkyunkwan University Foundation For Corporate Collaboration | Flexible ferroelectric memory device and manufacturing method for the same |
| US20150295193A1 (en) * | 2012-11-22 | 2015-10-15 | University of Seoul Industry Cooperation Foundatio n | Semiconductor device using paper as a substrate and method of manufacturing the same |
| US9318315B2 (en) | 2013-07-15 | 2016-04-19 | Globalfoundries Inc. | Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials |
| US9679893B2 (en) * | 2015-05-15 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and transistor |
-
2017
- 2017-06-07 TW TW106118821A patent/TWI712171B/zh active
- 2017-07-20 US US15/655,847 patent/US10629748B2/en active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI829006B (zh) * | 2021-01-29 | 2024-01-11 | 台灣積體電路製造股份有限公司 | 積體晶片及鐵電場效電晶體裝置與其製造方法 |
| TWI841136B (zh) * | 2022-05-31 | 2024-05-01 | 台灣積體電路製造股份有限公司 | 具有背閘電晶體的記憶體裝置及其形成方法 |
| TWI871159B (zh) * | 2023-12-29 | 2025-01-21 | 友達光電股份有限公司 | 半導體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180358475A1 (en) | 2018-12-13 |
| TWI712171B (zh) | 2020-12-01 |
| US10629748B2 (en) | 2020-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI712171B (zh) | 半導體元件 | |
| TWI731863B (zh) | 氧化物半導體電晶體以及其製作方法 | |
| US10056463B2 (en) | Transistor and manufacturing method thereof | |
| CN105390551B (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN108091693B (zh) | 铁电场效应晶体管及其制备方法 | |
| CN103035734A (zh) | 金属氧化物薄膜晶体管 | |
| JP7331319B2 (ja) | 表示バックボード及びその製造方法、表示パネル並びに表示装置 | |
| KR20200055772A (ko) | 박막 트랜지스터 구조 및 그 제조 방법 | |
| WO2018205770A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示装置 | |
| TW201716842A (zh) | 薄膜電晶體及其操作方法 | |
| WO2016176878A1 (zh) | 采用coa技术的双栅极tft基板结构 | |
| TW201715709A (zh) | 顯示裝置 | |
| CN114258595B (zh) | 半导体器件 | |
| CN110534573A (zh) | 一种集存算一体的全铁电场效应晶体管 | |
| CN106409920A (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| US10410708B1 (en) | Dual mode memory system and method of working the same | |
| US9847428B1 (en) | Oxide semiconductor device | |
| CN108039353B (zh) | 阵列基板及其制备方法、显示装置 | |
| US9178024B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
| US10510898B2 (en) | Thin film transistor and manufacturing method therefor | |
| WO2016104253A1 (ja) | 半導体装置 | |
| CN108257874A (zh) | 半导体元件及其制作方法 | |
| US11832486B2 (en) | Semiconductor device, display panel, and display device including the same | |
| US20190058026A1 (en) | Array substrate and method of fabricating the same | |
| CN105977262B (zh) | 一种显示装置、阵列基板及其制造方法 |