TWI871159B

TWI871159B - 半導體裝置及其製造方法

Info

Publication number: TWI871159B
Application number: TW112151716A
Authority: TW
Inventors: 江家維
Original assignee: 友達光電股份有限公司
Priority date: 2023-12-29
Filing date: 2023-12-29
Publication date: 2025-01-21
Also published as: CN118610271A; TW202527714A

Abstract

一種半導體裝置，包括第一源極/汲極、第一隔離結構、第二源極/汲極、第一緩衝層、半導體結構、閘介電層以及閘極。第一隔離結構位於第一源極/汲極上，且具有重疊於第一源極/汲極的第一通孔。第二源極/汲極位於第一隔離結構的頂面上。第一緩衝層覆蓋第一通孔的側壁，且從第二源極/汲極連續地延伸至第一源極/汲極。半導體結構填入第一通孔中，且從第二源極/汲極沿著第一緩衝層延伸至第一源極/汲極。閘介電層位於半導體結構上。閘極位於閘介電層上。

Description

半導體裝置及其製造方法

本發明是有關於一種半導體裝置及其製造方法。

目前，一般的薄膜電晶體通常使用非晶矽半導體作為通道材料。由於非晶矽半導體製程簡單、成本低廉，因此被廣泛應用於各種薄膜電晶體中。然而，隨著薄膜電晶體製程技術的不斷進步，薄膜電晶體的尺寸也不斷縮小。為了縮小薄膜電晶體的尺寸，眾多製造商正致力於研發具有更高載子遷移率的半導體材料，其中包括金屬氧化物半導體材料。金屬氧化物半導體材料具有卓越電子遷移率，能應用於小尺寸的薄膜電晶體中。

本發明提供一種半導體裝置及其製造方法，半導體裝置具有穩定的操作電流。

本發明的至少一實施例提供一種半導體裝置，其包括第一源極/汲極、第一隔離結構、第二源極/汲極、第一緩衝層、半導體結構、閘介電層以及閘極。第一隔離結構位於第一源極/汲極上，且具有重疊於第一源極/汲極的第一通孔。第二源極/汲極位於第一隔離結構的頂面上。第一緩衝層覆蓋第一通孔的側壁，且從第二源極/汲極連續地延伸至第一源極/汲極。半導體結構填入第一通孔中，且從第二源極/汲極沿著第一緩衝層延伸至第一源極/汲極。閘介電層位於半導體結構上。閘極位於閘介電層上。

本發明的至少一實施例提供一種半導體裝置的製造方法，包括以下步驟。形成第一隔離結構於第一源極/汲極上方，其中第一隔離結構具有重疊於第一源極/汲極的第一通孔。形成第二源極/汲極於第一源極/汲極上方。形成緩衝材料層以覆蓋第二源極/汲極的頂面、第一通孔的側壁以及第一源極/汲極的頂面。圖案化緩衝材料層以形成暴露出第一源極/汲極的頂面以及第二源極/汲極的頂面的第一緩衝層，其中第一緩衝層覆蓋第一通孔的側壁，且從第二源極/汲極連續地延伸至第一源極/汲極。形成半導體結構於第一通孔中，且半導體結構從第二源極/汲極沿著第一緩衝層延伸至第一源極/汲極。形成閘介電層於第一通孔中。形成閘極於閘介電層上。

10,10A,10B,10C:半導體裝置

100:基板

210:第一源極/汲極

210t,220t,230t:頂面

220:第二源極/汲極

220s,S1,S2:側壁

220’,230’:導電材料層

230:第三源極/汲極

310,310A:第一隔離結構

310’,310A’,330’:隔離材料層

320:閘介電層

400,410,400C:第一緩衝層

400’,400C’:緩衝材料層

402:第一部分

404:第二部分

420:第二緩衝層

500,500A,500C:半導體結構

500A’,500C’:半導體中介結構

510:第一重摻雜區

520:第二重摻雜區

530:第一通道區

540:第一輕摻雜區

550:第二通道區

560:第二輕摻雜區

570:第三重摻雜區

600:閘極

DE:乾蝕刻製程

H1:第一通孔

H2:第二通孔

HP:氫摻雜製程

ND:法線方向

PR1,PR2:圖案化的光阻層

t1,t2:厚度

圖1A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖1B是沿著圖1A的線A-A’的剖面示意圖。

圖2A至圖2H是圖1A與圖1B的半導體裝置的製造方法的剖面示意圖。

圖3是依照本發明的一實施例的一種半導體裝置的剖面示意圖。

圖4A至圖4F是圖3的半導體裝置的製造方法的剖面示意圖。

圖5是依照本發明的一實施例的一種半導體裝置的剖面示意圖。

圖6A是依照本發明的一實施例的一種半導體裝置的上視示意圖。

圖6B是沿著圖6A的線A-A’的剖面示意圖。

圖7A至圖7G是圖6A與圖6B的半導體裝置的製造方法的剖面示意圖。

圖1A是依照本發明的一實施例的一種半導體裝置10的上視示意圖。圖1B是沿著圖1A的線A-A’的剖面示意圖。請參考圖1A與圖1B，半導體裝置10包括第一源極/汲極210、第一隔離結構310、第二源極/汲極220、第一緩衝層400、半導體結構500、閘介電層320以及閘極600。

基板100例如為硬質基板(rigid substrate)，且其材質可為玻璃、石英、有機聚合物或不透光/反射材料(例如：導電材料、金屬、晶圓、陶瓷或其他可適用的材料)或是其他可適用的材料。然而，本發明不以此為限，在其他實施例中，基板100也可以是可撓式基板(flexible substrate)或是可拉伸基板。舉例來說，可撓式基板以及可拉伸基板的材料包括聚醯亞胺(polyimide，PI)、聚二甲基矽氧烷(polydimethylsiloxane，PDMS)、聚乙烯對苯二甲酸酯(polyethylene terephthalate，PET)、聚二甲酸乙二醇酯(polyethylene naphthalate，PEN)、聚酯(polyester，PES)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚碳酸酯(polycarbonate，PC)、聚胺酯(polyurethane PU)或其他合適的材料。

第一源極/汲極210、第一隔離結構310以及第二源極/汲極220在基板100上方沿著基板100的頂面的法線方向ND依序堆疊。在本實施例中，通過使第一源極/汲極210、第一隔離結構310以及第二源極/汲極220在基板100上堆疊設置可以有效的減少設置半導體裝置10所需的佔地面積。

第一源極/汲極210位於基板100之上。在本實施例中，第一源極/汲極210直接接觸基板100的頂面，但本發明不以此為限。在其他實施例中，第一源極/汲極210與基板100之間可以額外包括其他緩衝層(未示出)，前述其他緩衝層例如用來做為氫阻擋層及/或金屬離子阻擋層。

第一隔離結構310位於第一源極/汲極210的頂面210t 上，且具有重疊於第一源極/汲極210的第一通孔H1。在本實施例中，第一通孔H1於基板100上的垂直投影為圓形，但本發明不以此為限。在其他實施例中，第一通孔H1於基板100上的垂直投影為矩形、橢圓形、三角形、五角形、六角形或其他幾何形狀。

在本實施例中，第一隔離結構310具有單層或多層結構，且其材料包括氧化物(例如氧化矽或氮氧化矽)、氮化物(例如氮化矽)或其他合適的材料。在一些實施例中，第一隔離結構310的厚度t1為3000埃至6000埃。在一些實施例中，第一隔離結構310包括氧化物，且可作為儲氧/補氧層使用，藉此可在製造過程中調節半導體結構500的氧濃度。

第二源極/汲極220位於第一隔離結構310的頂面上。在本實施例中，第一源極/汲極210以及第二源極/汲極220通過第一隔離結構310而彼此分離。

在一些實施例中，第一源極/汲極210以及第二源極/汲極220各自的材料可包括金屬，例如鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅或上述金屬的任意組合之合金或上述金屬及/或合金之疊層，但本發明不以此為限。第一源極/汲極210以及第二源極/汲極220也可以使用其他導電材料，例如：金屬的氮化物、金屬的氧化物、金屬的氮氧化物、金屬與其它導電材料的堆疊層或是其他具有導電性質之材料。第一源極/汲極210以及第二源極/汲極220各自具有單層結構或多層結構。

第一緩衝層400覆蓋第一通孔H1的側壁S1，且從第二源極/汲極220連續地延伸至第一源極/汲極210。在本實施例中，第一緩衝層400接觸第二源極/汲極220的側壁220s，並從第二源極/汲極220的側壁220s連續地延伸至第一源極/汲極210的頂面210t。

在一些實施例中，第一緩衝層400除了覆蓋第一通孔H1的側壁S1之外，還會覆蓋第一隔離結構310的外側側壁。因此，第一隔離結構310橫向地被第一緩衝層400包圍。在一些實施例中，第一緩衝層400在側壁S1上的厚度t2為200埃至850埃。

在一些實施例中，第一緩衝層400的材料包括氧化物(例如氧化矽或氮氧化矽)或其他合適的材料。通過第一緩衝層400的設置，可以避免第一隔離結構310在製程中受損，進而使形成在其上的半導體結構500具有較高的良率。舉例來說，第一緩衝層400可以避免水氣在製程中入侵第一隔離結構310，進而避免半導體結構500被水氣所污染。

在一些實施例中，第一緩衝層400包括氧化物，且可作為儲氧/補氧層使用，藉此可在製造過程中調節半導體結構500中的氧濃度。在本實施例中，半導體裝置10為薄膜電晶體，而第一緩衝層400的厚度t2會影響半導體結構500的氧濃度，進而對薄膜電晶體的臨界電壓造成影響。

在一些實施例中，當第一緩衝層400與第一隔離結構 310皆包括氧化矽時，可以通過調整第一緩衝層400與第一隔離結構310的製程參數而獲得具有不同特性的第一緩衝層400與第一隔離結構310。舉例來說，第一緩衝層400與第一隔離結構310都是通過化學氣相沉積製程形成，且原料皆包含矽烷(SiH₄)與一氧化氮(N₂O)。通過不同的沉積功率來形成第一緩衝層400與第一隔離結構310，藉此獲得具有不同阻水性、不同蝕刻率或其他不同特性的第一緩衝層400與第一隔離結構310。在一些實施例中，沉積第一緩衝層400時所用的功率(或功率除以矽烷流量)大於沉積第一隔離結構310時所用的功率(或功率除以矽烷流量)。在一些實施例中，通過熱脫附質譜(Thermal Desorption Spectroscopy，TDS)在50℃至500℃測量樣本釋放的水分子量(M/z=18)來檢測第一緩衝層400與第一隔離結構310的阻水性，其中第一緩衝層400與第一隔離結構310的疊層的樣本的水的脫附量(分子/cm²)小於單純只有第一隔離結構310的樣本的水的脫附量(分子/cm²)。換句話說，第一緩衝層400與第一隔離結構310的疊層的阻水性優於單純只有第一隔離結構310的阻水性。在一些實施例中，在乾蝕刻製程中，第一緩衝層400的蝕刻速率大於第一隔離結構310的蝕刻速率。當第一緩衝層400以及第一隔離結構310皆包括以化學氣相沉積製程形成的氧化矽時，前述蝕刻速率隨著化學氣相沉積製程的沉積功率的增加而減少。

半導體結構500填入第一通孔H1中，且從第二源極/汲極220沿著第一緩衝層400延伸至第一源極/汲極210。半導體結構500接觸第二源極/汲極220以及第一源極/汲極210。在本實施例中，第一緩衝層400位於半導體結構500與第一通孔H1的側壁S1之間，且第一緩衝層400接觸半導體結構500與第一通孔H1的側壁S1，但本發明不以此為限。在其他實施例中，第一緩衝層400與半導體結構500之間還包括其他緩衝層。

在一些實施例中，半導體結構500的材料包括包含鎵(Ga)、鋅(Zn)、銦(In)、錫(Sn)、鋁(Al)、鎢(W)中之兩者以上的氧化物(例如銦鎵鋅錫氧化物(IGZTO)、銦鎵鋅氧化物(IGZO)、銦錫鋅氧化物(ITZO)、鋁鋅錫氧化物(AZTO)、銦鎢鋅氧化物(IWZO)、銦鎵氧化物(InGO)、銦鎢氧化物(InWO)等金屬氧化物)或鑭系稀土摻雜金屬氧化物(例如Ln-IZO)或其他合適的金屬氧化物或上述材料的組合。半導體結構500具有單層結構或多層結構。

在本實施例中，半導體結構500在上視圖中為矩形，但本發明不以此為限。在其他實施例中，半導體結構500在上視圖中為圓形、橢圓形、三角形或其他合適的形狀。

閘介電層320位於半導體結構500上。在一些實施例中，閘介電層320的材料包括氧化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鋯或其他合適的材料或前述材料的組合。

閘極600位於閘介電層320上，且部分填入第一通孔H1中。在一些實施例中，閘極600的材料例如包括鉻、金、銀、銅、錫、鉛、鉿、鎢、鉬、釹、鈦、鉭、鋁、鋅、鎳等金屬、上述合金、上述金屬氧化物、上述金屬氮化物或上述之組合或其他導電材料。閘極600可具有單層結構或多層結構。

圖2A至圖2G是圖1A與圖1B的半導體裝置10的製造方法的剖面示意圖。請參考圖2A，形成第一源極/汲極210於基板100上方。在一些實施例中，先整面的沉積導電材料層於基板100上方，接著利用微影製程與蝕刻製程圖案化前述導電材料層以形成第一源極/汲極210。

請參考圖2B至圖2D，形成第一隔離結構310以及第二源極/汲極220於第一源極/汲極上方。在本實施例中，先依序形成隔離材料層310’以及導電材料層220’於第一源極/汲極210上。接著，形成圖案化的光阻層PR1於導電材料層220’上，如圖2B所示。以圖案化的光阻層PR1為遮罩蝕刻導電材料層220’以形成第二源極/汲極220，如圖2C所示。最後以圖案化的光阻層PR1及/或第二源極/汲極220為遮罩蝕刻隔離材料層310’以形成第一隔離結構310。

在一些實施例中，蝕刻導電材料層220’以及隔離材料層310’的方法包括乾蝕刻、濕蝕刻或其組合。在一些實施例中，第一隔離結構310具有傾斜的側壁，但本發明不以此為限。在其他實施例中，第一隔離結構310具有垂直的側壁。

在一些實施例中，利用灰化製程或其他合適的製程來移除圖案化的光阻層PR1。

請參考圖2E，形成緩衝材料層400’以覆蓋第二源極/汲極220的頂面220t與側壁220s、第一隔離結構310的第一通孔H1的側壁S1以及第一源極/汲極210的頂面210t。

在一些實施例中，第一隔離結構310的第一通孔H1的側壁S1可能會因為底切(under cut)而出現表面不平整的問題。緩衝材料層400’可以覆蓋前述底切所造成的表面不平整，進而提高後續形成半導體結構的良率。

在一些實施例中，形成隔離材料層310’(請參考圖2B)與緩衝材料層400’的材料皆包括氧化矽，且形成方法皆包括化學氣相沉積，其中化學氣相沉積所用的原料包含矽烷(SiH₄)與一氧化氮(N₂O)。在一些實施例中，沉積緩衝材料層400’時所用的功率(或功率除以矽烷流量)大於沉積隔離材料層310’時所用的功率(或功率除以矽烷流量)。

請參考圖2F，圖案化緩衝材料層400’以形成暴露出第一源極/汲極210的頂面210t以及第二源極/汲極220的頂面220t的第一緩衝層400。在本實施例中，通過乾蝕刻製程DE圖案化緩衝材料層400’。在一些實施例中，從結構的正面執行乾蝕刻製程，由於乾蝕刻製程為異向性蝕刻製程，因此可以在保留位於第一隔離結構310的側壁上的緩衝材料層400’的同時，移除位於第二源極/汲極220的頂面220t以及第一通孔H1的底部的緩衝材料層400’，且不需要利用其他圖案化的光阻層作為蝕刻遮罩。

請參考圖2G，形成半導體結構500於第一通孔H1中。在一些實施例中，先整面的形成半導體材料層，接著利用微影製程與蝕刻製程圖案化前述半導體材料層以形成半導體結構500。

在一些實施例中，在形成半導體結構500之後，執行第一退火製程使半導體結構500或環境中的氧擴散並儲存於第一隔離結構310及/或第一緩衝層400中。

請參考圖2H，形成閘介電層320於半導體結構500上。在一些實施例中，在形成閘介電層320之後，可選的對半導體結構500執行氫摻雜製程。在一些實施例中，在形成閘介電層320之後，執行第二退火製程使儲存於第一隔離結構310及/或第一緩衝層400中的氧擴散至半導體結構500中，進而減少半導體結構500接觸第一緩衝層400的部分(即做為半導體通道區的部分)中的氧空缺，並提升其電阻率，藉此減少漏電流的問題。

最後請回到圖1A與圖1B，形成閘極600於閘介電層320上。

圖3是依照本發明的一實施例的一種半導體裝置10A的剖面示意圖。在此必須說明的是，圖3的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖3的半導體裝置10A與圖1B的半導體裝置10的主要差異在於：半導體裝置10A的半導體結構500A經氫摻雜製程而包括第一重摻雜區510、第一輕摻雜區540以及第二重摻雜區 520，且第一隔離結構310A的第一通孔H1具有較陡峭的側壁S1。

在圖3的實施例中，半導體裝置10A的第一隔離結構310A包括氮化物(例如氮化矽)而第一緩衝層400包括氧化物(例如氧化矽)。一般而言，由於氮化矽在乾蝕刻製程中具有較氧化矽更高的蝕刻速率，因此，以氮化矽作為第一隔離結構310A可以獲得較陡峭的側壁S1。前述乾蝕刻製程所使用的蝕刻氣體例如包括SF₆以及O₂。

在一些實施例中，選用氮化矽作為第一隔離結構310A的材料可以提升第一隔離結構310A的阻水性。在一些實施例中，選用氧化矽作為第一緩衝層400的材料，因此，第一緩衝層400可以作為儲氧/補氧層使用，藉此可在製造過程中調節半導體結構500A中的氧濃度。

在本實施例中，半導體結構500A包括第一重摻雜區510、第一通道區530、第一輕摻雜區540以及第二重摻雜區520。第一重摻雜區510位於第一通孔H1的底部，且接觸第一源極/汲極210。第一通道區530位於第一通孔H1的側壁S1與閘介電層320之間。第二重摻雜區520接觸第二源極/汲極220。第一輕摻雜區540位於第一通道區530與第二重摻雜區520之間，且靠近第一通孔H1的頂部。在本實施例中，第一通道區530以及第一輕摻雜區540接觸第一緩衝層400。

第一通道區530的電阻率高於第一輕摻雜區540的電阻率，第一輕摻雜區540的電阻率高於第一重摻雜區510以及第二重摻雜區520的電阻率。

圖4A至圖4F是圖3的半導體裝置10A的製造方法的剖面示意圖。請參考圖4A，形成第一源極/汲極210於基板100上方。接著，依序形成隔離材料層310A’、導電材料層220’以及圖案化的光阻層PR1。

請參考圖4B，以圖案化的光阻層PR1為遮罩蝕刻導電材料層220’以形成第二源極/汲極220。以圖案化的光阻層PR1及/或第二源極/汲極220為遮罩蝕刻隔離材料層310A’以形成第一隔離結構310A。

在一些實施例中，形成隔離材料層310A’的材料包括氮化矽，且形成方法包括化學氣相沉積，其中化學氣相沉積所用的原料包含矽烷(SiH₄)、氮氣(N₂)與氨氣(NH₃)。

在一些實施例中，蝕刻導電材料層220’以及隔離材料層310A’的方法包括乾蝕刻、濕蝕刻或其組合。在一些實施例中，第一隔離結構310A具有垂直的側壁。舉例來說，第一隔離結構310A的側壁的傾斜成度與其在乾蝕刻製程下的蝕刻速率有關，當蝕刻速率越快，第一隔離結構310A的側壁越接近垂直。

請參考圖4C，形成緩衝材料層400’以覆蓋第二源極/汲極220的頂面220t與側壁220s、第一隔離結構310A的第一通孔H1的側壁S1以及第一源極/汲極210的頂面210t。

在一些實施例中，第一隔離結構310A的第一通孔H1 的側壁S1可能會因為底切(under cut)而出現表面不平整的問題。緩衝材料層400’可以覆蓋前述底切所造成的表面不平整，進而提高後續形成半導體結構的良率。

請參考圖4D，圖案化緩衝材料層400’以形成暴露出第一源極/汲極210的頂面210t以及第二源極/汲極220的頂面220t的第一緩衝層400。在本實施例中，通過乾蝕刻製程DE圖案化緩衝材料層400’。在一些實施例中，從結構的正面執行乾蝕刻製程DE，由於乾蝕刻製程DE為異向性蝕刻製程，因此可以在保留位於第一隔離結構310A的側壁上的緩衝材料層400’的同時，移除位於第二源極/汲極220的頂面220t以及第一通孔H1的底部的緩衝材料層400’，且不需要利用其他圖案化的光阻層作為蝕刻遮罩。

請參考圖4E，形成半導體中介結構500A’於第一通孔H1中。半導體中介結構500A’位於第二源極/汲極220、第一緩衝層400以及第一源極/汲極210上。在一些實施例中，先整面的形成半導體材料層，接著利用微影製程與蝕刻製程圖案化前述半導體材料層以形成半導體中介結構500A’。

在一些實施例中，在形成半導體中介結構500A’之後，執行第一退火製程使半導體中介結構500A’或環境中的氧擴散並儲存於第一隔離結構310A及/或第一緩衝層400中。

形成閘介電層320於半導體中介結構500A’上。

請參考圖4F，對半導體中介結構500A’執行氫摻雜製程 HP，以形成半導體結構500A。半導體結構500A包含第一重摻雜區510、第二重摻雜區520、第一輕摻雜區540以及第一通道區530。第一重摻雜區510接觸第一源極/汲極210，第一通道區530以及第一輕摻雜區540接觸第一緩衝層400，第二重摻雜區520接觸第二源極/汲極220。第一輕摻雜區540位於第一通道區530與第二重摻雜區520之間。

在本實施例中，第一輕摻雜區540位於第一通道區530與第二重摻雜區520之間的轉折位置，因此，相較於正面直接接受氫摻雜製程HP的第一重摻雜區510以及第二重摻雜區520，第一輕摻雜區540所接受到的氫摻雜製程HP的程度較低。因此，第一輕摻雜區540的電阻率低於第一重摻雜區510以及第二重摻雜區520的電阻率。另外，第一通道區530接受到的氫摻雜製程HP的程度更低或完全被第一輕摻雜區540遮蔽而沒有接受到氫摻雜製程HP，因此，第一通道區530的電阻率低於第一輕摻雜區540的電阻率。在一些實施例中，第一通孔的側壁越垂直，則氫摻雜製程HP對第一通道區530造成的影響越低。

在一些實施例中，執行氫摻雜製程HP之前形成閘介電層320於半導體中介結構500A’上，藉此避免半導體中介結構500A’的表面在氫摻雜製程HP中受損。

在一些實施例中，在形成閘介電層320之後，執行第二退火製程使儲存於第一隔離結構310A及/或第一緩衝層400中的氧擴散至半導體結構500A中，進而減少半導體結構500A接觸第一緩衝層400的部分(即做為半導體通道區的部分)中的氧空缺，並提升其電阻率，藉此減少漏電流的問題。在一些實施例中，第二退火製程可以在氫摻雜製程HP之前或之後執行。

最後請回到圖3，形成閘極600於閘介電層320上。

圖5是依照本發明的一實施例的一種半導體裝置10B的剖面示意圖。在此必須說明的是，圖5的實施例沿用圖1A和圖1B的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖5的半導體裝置10B與圖1B的半導體裝置10的主要差異在於：半導體裝置10B包括第一緩衝層410以及第二緩衝層420。

第一緩衝層410以及第二緩衝層420位於第一通孔H1中。第一緩衝層410位於第二緩衝層420與第一通孔H1的側壁S1之間。第一緩衝層410接觸第一通孔H1的側壁S1。第二緩衝層420接觸半導體結構500。

在本實施例中，第一緩衝層410接觸第二源極/汲極220的側壁220s，並從第二源極/汲極220的側壁220s連續地延伸至第一源極/汲極210的頂面210t。

在一些實施例中，第一緩衝層410以及第二緩衝層420除了覆蓋第一通孔H1的側壁S1之外，還會覆蓋第一隔離結構310的外側側壁。因此，第一隔離結構310橫向地被第一緩衝層 410以及第二緩衝層420包圍。

在一些實施例中，第一緩衝層410以及第二緩衝層420的材料包括氧化物(例如氧化矽或氮氧化矽)或其他合適的材料。通過第一緩衝層410以及第二緩衝層420的設置，可以避免第一隔離結構310在製程中受損，進而使半導體結構500具有較高的良率。舉例來說，第一緩衝層410以及第二緩衝層420可以避免水氣在製程中入侵第一隔離結構310，進而避免半導體結構500被水氣所污染。

在一些實施例中，第一緩衝層410以及第二緩衝層420包括氧化物，且可作為儲氧/補氧層使用，藉此可在製造過程中調節半導體結構500中的氧濃度。

圖6A是依照本發明的一實施例的一種半導體裝置10C的上視示意圖。圖6B是沿著圖6A的線A-A’的剖面示意圖。在此必須說明的是，圖6A與圖6B的實施例沿用圖3的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

圖6A與圖6B的半導體裝置10C與圖3的半導體裝置10A的主要差異在於：半導體裝置10C包括第二隔離結構330以及第三源極/汲極230。

第二隔離結構330位於第二源極/汲極220上，且具有重疊於第一通孔H1的第二通孔H2。第三源極/汲極230位於第二隔離結構330的頂面上。

第一緩衝層400C覆蓋第一通孔H1的側壁S1以及第二通孔H2的側壁S2。舉例來說，第一緩衝層400C的第一部分402的覆蓋第一通孔H1的側壁S1，且第一緩衝層400C第二部分404覆蓋第二通孔H2的側壁S2。第一部分402從第二源極/汲極220連續地延伸至第一源極/汲極210，且第二部分404從第三源極/汲極230連續地延伸至第二源極/汲極220。第一部分402與第二部分404之間包括間隙，前述間隙使第二源極/汲極220的部分頂面220t不被第一緩衝層400C覆蓋。

半導體結構500C經氫摻雜製程而包括第一重摻雜區510、第一輕摻雜區540、第二重摻雜區520、第三重摻雜區570以及第二輕摻雜區560。

第一重摻雜區510位於第一通孔H1的底部，且接觸第一源極/汲極210。第一通道區530位於第一通孔H1的側壁S1與閘介電層320之間。第二重摻雜區520接觸第二源極/汲極220，且位於第二通孔H2的底部。第一輕摻雜區540位於第一通道區530與第二重摻雜區520之間，且靠近第一通孔H1的頂部以及第二通孔H2的底部。在本實施例中，第一通道區530以及第一輕摻雜區540接觸第一緩衝層400C的第一部分402。第二通道區550位於第二通孔H2的側壁S2與閘介電層320之間。第三重摻雜區570接觸第三源極/汲極230。第二輕摻雜區560位於第二通道區550與第三重摻雜區570之間，且靠近第二通孔H2的頂部。在本實施例中，第二通道區550以及第二輕摻雜區560接觸第一緩衝層400C的第二部分404。

第一通道區530以及第二通道區550的電阻率高於第一輕摻雜區540以及第二輕摻雜區560的電阻率，第一輕摻雜區540以及第二輕摻雜區560的電阻率高於第一重摻雜區510、第二重摻雜區520以及第三重摻雜區570的電阻率。

圖7A至圖7G是圖6A與圖6B的半導體裝置10C的製造方法的剖面示意圖。請參考圖7A，在以類似圖4A至圖4D的方式形成第一源極/汲極210、第一隔離結構310A以及第二源極/汲極220之後，移除圖案化的光阻層PR1。接著，於第二源極/汲極220上依序形成隔離材料層330’、導電材料層230’以及圖案化的光阻層PR2。

請參考圖7B，以圖案化的光阻層PR2為遮罩蝕刻導電材料層230’以形成第三源極/汲極230。請參考圖7C，以圖案化的光阻層PR2、第二源極/汲極220以及第三源極/汲極230為遮罩蝕刻隔離材料層330’以形成第二隔離結構330。

在一些實施例中，蝕刻導電材料層230’以及隔離材料層330’的方法包括乾蝕刻、濕蝕刻或其組合。在一些實施例中，第二隔離結構330具有垂直的側壁，但本發明不以此為限。在其他實施例中，第二隔離結構330具有傾斜的側壁。

請參考圖7D，形成緩衝材料層400C’以覆蓋第三源極/汲極230的頂面230t、第二隔離結構330的第二通孔H2的側壁 S2、第二源極/汲極220的頂面220t、第一隔離結構310A的第一通孔H1的側壁S1以及第一源極/汲極210的頂面210t。

在一些實施例中，第一隔離結構310A的第一通孔H1的側壁S1以及第二隔離結構330的第二通孔H2的側壁S2可能會因為底切而出現表面不平整的問題。緩衝材料層400C’可以覆蓋前述底切所造成的表面不平整，進而提高後續形成半導體結構的良率。

請參考圖7E，圖案化緩衝材料層400C’以形成暴露出第一源極/汲極210的頂面210t、第二源極/汲極220的頂面220t以及第三源極/汲極230的頂面230t的第一緩衝層400C。在本實施例中，通過乾蝕刻製程DE圖案化緩衝材料層400C’。在一些實施例中，從結構的正面執行乾蝕刻製程DE，由於乾蝕刻製程DE為異向性蝕刻製程，因此可以在保留位於第一隔離結構310A的側壁上以及第二隔離結構330的側壁上的緩衝材料層400’的同時，移除位於第三源極/汲極230的頂面230t、第二通孔H2的底部以及第一通孔H1的底部的緩衝材料層400C’，且不需要利用其他圖案化的光阻層作為蝕刻遮罩。

請參考圖7F，形成半導體中介結構500C’於第一通孔H1以及第二通孔H2中。半導體中介結構500C’位於第三源極/汲極230、第二源極/汲極220、第一源極/汲極210以及第一緩衝層400C上。在一些實施例中，先整面的形成半導體材料層，接著利用微影製程與蝕刻製程圖案化前述半導體材料層以形成半導體中介結構500C’。

在一些實施例中，在形成半導體中介結構500C’之後，執行第一退火製程使半導體中介結構500C’或環境中的氧擴散並儲存於第一隔離結構310A、第二隔離結構330及/或第一緩衝層400C中。

形成閘介電層320於半導體中介結構500C’上。

請參考圖7G，對半導體中介結構500C’執行氫摻雜製程HP，以形成半導體結構500C。半導體結構500C包含第一重摻雜區510、第二重摻雜區520、第三重摻雜區570、第一輕摻雜區540、第二輕摻雜區560、第一通道區530以及第二通道區550。

在本實施例中，第一輕摻雜區540位於第一通道區530與第二重摻雜區520之間的轉折位置，且第二輕摻雜區560位於第二通道區550與第三重摻雜區570之間的轉折位置。因此，相較於正面直接接受氫摻雜製程HP的第一重摻雜區510、第二重摻雜區520以及第三重摻雜區570，第一輕摻雜區540以及第二輕摻雜區560所接受到的氫摻雜製程HP的程度較低。因此，第一輕摻雜區540以及第二輕摻雜區560的電阻率低於第一重摻雜區510、第二重摻雜區520以及第三重摻雜區570的電阻率。另外，第一通道區530以及第二通道區550接受到的氫摻雜製程HP的程度更低或完全被遮蔽而沒有接受到氫摻雜製程HP，因此，第一通道區530以及第二通道區550的電阻率低於第一輕摻雜區540以及第二輕摻雜區560的電阻率。在一些實施例中，執行氫摻雜製程HP之前形成閘介電層320於半導體中介結構500C’上，藉此避免半導體中介結構500C’的表面在氫摻雜製程HP中受損。

在一些實施例中，在形成閘介電層320之後，執行第二退火製程使儲存於第一隔離結構310A、第二隔離結構330及/或第一緩衝層400C中的氧擴散至半導體結構500C中，進而減少半導體結構500C接觸第一緩衝層400C的部分(即做為半導體通道區的部分)中的氧空缺，並提升其電阻率，藉此減少漏電流的問題。在一些實施例中，第二退火製程可以在氫摻雜製程HP之前或之後執行。

最後請回到圖6A與圖6B，形成閘極600於閘介電層320上。

綜上所述，通過第一緩衝層的設置，可以改善第一隔離結構以及半導體結構的良率，進而使半導體裝置具有穩定的操作電流。

10:半導體裝置

100:基板

210:第一源極/汲極

210t,220t:頂面

220:第二源極/汲極

220s,S1:側壁

310:第一隔離結構

320:閘介電層

400:第一緩衝層

500:半導體結構

600:閘極

H1:第一通孔

ND:法線方向

t1,t2:厚度

Claims

一種半導體裝置，包括：一第一源極/汲極；一第一隔離結構，位於該第一源極/汲極上，且具有重疊於該第一源極/汲極的一第一通孔；一第二源極/汲極，位於該第一隔離結構的頂面上；一第一緩衝層，覆蓋該第一通孔的側壁，且從該第二源極/汲極連續地延伸至該第一源極/汲極；一半導體結構，填入該第一通孔中，且從該第二源極/汲極沿著該第一緩衝層延伸至該第一源極/汲極；一閘介電層，位於該半導體結構上；以及一閘極，位於該閘介電層上。
如請求項1所述的半導體裝置，其中該半導體結構包括：一第一重摻雜區，接觸該第一源極/汲極；一第一通道區，位於該第一通孔的該側壁與該閘介電層之間；以及一第二重摻雜區，接觸該第二源極/汲極，其中該第一通道區的電阻率高於該第一重摻雜區的電阻率以及該第二重摻雜區的電阻率。
如請求項2所述的半導體裝置，其中該半導體結構包括：一第一輕摻雜區，位於該第一通道區與該第二重摻雜區之間，且該第一輕摻雜區的電阻率高於該第二重摻雜區的電阻率且低於該第一通道區的電阻率。
如請求項1所述的半導體裝置，其中該第一緩衝層接觸該第二源極/汲極的側壁，並從該第二源極/汲極的該側壁連續地延伸至該第一源極/汲極的頂面。
如請求項1所述的半導體裝置，更包括：一第二隔離結構，位於該第二源極/汲極上，且具有重疊於該第一通孔的一第二通孔，其中該第一緩衝層覆蓋該第一通孔的該側壁以及該第二通孔的側壁；一第三源極/汲極，位於該第二隔離結構的頂面上，其中該第一緩衝層從該第三源極/汲極連續地延伸至該第二源極/汲極。
如請求項5所述的半導體裝置，其中該半導體結構更包括：一第三重摻雜區，接觸該第三源極/汲極；一第二通道區，位於該第二通孔的該側壁與該閘介電層之間；以及一第二輕摻雜區，位於該第二通道區與該第三重摻雜區之間，且該第二輕摻雜區的電阻率高於該第三重摻雜區的電阻率且低於該第二通道區的電阻率。
如請求項1所述的半導體裝置，更包括：一第二緩衝層，其中該第一緩衝層位於該第二緩衝層與該第一通孔的該側壁之間，其中該第一緩衝層接觸該第一通孔的該側壁，且該第二緩衝層接觸該半導體結構。
一種半導體裝置的製造方法，包括：形成一第一隔離結構於一第一源極/汲極上方，其中該第一隔離結構具有重疊於該第一源極/汲極的一第一通孔；形成一第二源極/汲極於該第一源極/汲極上方；形成一緩衝材料層以覆蓋該第二源極/汲極的頂面、該第一通孔的側壁以及該第一源極/汲極的頂面；圖案化該緩衝材料層以形成暴露出該第一源極/汲極的該頂面以及該第二源極/汲極的該頂面的一第一緩衝層，其中該第一緩衝層覆蓋該第一通孔的該側壁，且從該第二源極/汲極連續地延伸至該第一源極/汲極；形成一半導體結構於該第一通孔中，且該半導體結構從該第二源極/汲極沿著該第一緩衝層延伸至該第一源極/汲極；形成一閘介電層於該第一通孔中；以及形成一閘極於該閘介電層上。
如請求項8所述的製造方法，其中形成該半導體結構的方法包括：形成一半導體中介結構於該第二源極/汲極、該第一緩衝層以及該第一源極/汲極上；以及對該半導體中介結構執行一氫摻雜製程，以形成該半導體結構，其中該半導體結構包含一第一重摻雜區、一第二重摻雜區、一第一輕摻雜區以及一第一通道區，其中該第一重摻雜區接觸該第一源極/汲極，該第一通道區接觸該第一緩衝層，該第二重摻雜區接觸該第二源極/汲極，該第一輕摻雜區位於該第一通道區與該第二重摻雜區之間，且該第一輕摻雜區的電阻率高於該第二重摻雜區的電阻率且低於該第一通道區的電阻率。
如請求項9所述的製造方法，其中在執行該氫摻雜製程之前形成該閘介電層於該半導體中介結構上。