[go: up one dir, main page]

TW201831246A - 配線構造的製造方法 - Google Patents

配線構造的製造方法 Download PDF

Info

Publication number
TW201831246A
TW201831246A TW107100549A TW107100549A TW201831246A TW 201831246 A TW201831246 A TW 201831246A TW 107100549 A TW107100549 A TW 107100549A TW 107100549 A TW107100549 A TW 107100549A TW 201831246 A TW201831246 A TW 201831246A
Authority
TW
Taiwan
Prior art keywords
layer
metal layer
wiring
hole
metal
Prior art date
Application number
TW107100549A
Other languages
English (en)
Inventor
山口征隆
Original Assignee
日商住友精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友精密工業股份有限公司 filed Critical 日商住友精密工業股份有限公司
Publication of TW201831246A publication Critical patent/TW201831246A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C2/00Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor
    • C23C2/04Hot-dipping or immersion processes for applying the coating material in the molten state without affecting the shape; Apparatus therefor characterised by the coating material
    • C23C2/08Tin or alloys based thereon
    • H10P14/40
    • H10W20/01
    • H10W20/40
    • H10W70/69

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coating With Molten Metal (AREA)

Abstract

本發明旨在提供一種配線構造的製造方法。其包括準備夾著絕緣層(11)在表面上形成有配線層(13)的基板(10)的製程;蝕刻基板的背面而形成通孔(20)的製程,該通孔(20)沿厚度方向貫通絕緣層(11)且具有底部,配線層(13)位於底部的下方;在通孔的底部且配線層上依次形成第一金屬層(15)與第二金屬層(16)的製程;以及將Sn類熔融金屬17填充至通孔(20)內的製程。配線層由Al、Al合金或者Cu形成;第一金屬層由與Sn類熔融金屬形成合金之材料形成;第二金屬層由防止第一金屬層氧化之材料形成。

Description

配線構造的製造方法
本發明係關於包括沿厚度方向貫通基板之貫通電極的配線構造的製造方法。
經貫通電極將形成於基板之兩面的配線層間電連接起來的配線構造已為業界所知曉。這裡,貫通電極係藉由形成沿厚度方向貫通基板的通孔(via)並將導電材料填充至該通孔內而形成的。
包括貫通電極的配線構造之形成方法例如有被稱為後鑽孔(via last)之方法。該方法係為:於基板的表面上形成積體電路後,再形成沿厚度方向貫通基板之貫通電極。於此情形,形成貫通電極之前,於基板的表面夾著絕緣膜形成配線層。而且,通孔係從背面蝕刻且貫通絕緣層而形成的。此時,配線層在通孔的底部露出來,藉由將導電材料填充至通孔內,便能夠將配線層與貫通電極電連接起來。
例如利用電解電鍍填充銅這一技術就是將導電材料填充至通孔內的技術之一。然而,因為沿厚度方向貫通基板之通孔的直徑小且縱橫比(aspect ratio)高,故很難可靠地將銅填充至通孔的底部,而且,若利用電解電鍍用銅填 充沿厚度方向貫通基板的通孔,則需要花費很長的時間。
將熔融金屬填充至通孔內後再使其固化的技術(例如參照專利文獻1)係為業界所熟知之將導電材料填充至通孔內的其它技術之一。根據該技術,即使是高縱橫比的通孔,也很容易將熔融金屬填充至通孔的底部。而且,也能夠縮短將熔融金屬填充至通孔內的時間。
[先前技術文獻]
[專利文獻]
專利文獻1:日本特開2002-158191號公報。
將錫(Sn)系熔融金屬填充至通孔內而形成貫通電極之情形下,如果配線層係由鋁(Al)形成,則存在以下問題:在貫通電極與配線層之間會發生接觸不良的現象。如果配線層係由銅(Cu)形成,則又存在以下問題:在貫通電極附近會發生配線層導通不良的現象。
本發明正是鑑於上述問題而完成者。其主要目的在於:提供一種配線構造的製造方法,做到:於包括將Sn類熔融金屬填充至通孔內而形成之貫通電極的配線構造中,該貫通電極與配線層之間接觸良好,配線層也不會導通不良。
本發明之一種配線構造的製造方法,其包括:製程(A),準備基板,該基板夾著絕緣層在第一主面上形成有 配線層;製程(B),選擇性地蝕刻前述基板的第二主面而形成通孔,該通孔沿厚度方向貫通前述絕緣層,且具有底部,前述配線層位於前述底部的下方;製程(C),在與前述通孔的至少底部相對應的前述配線層上依次形成第一金屬層與第二金屬層;以及製程(D),將Sn類熔融金屬填充至前述通孔內。前述配線層由Al、Al合金或者Cu形成;前述第一金屬層在前述製程(D)中由與前述Sn類熔融金屬形成合金之材料形成;前述第二金屬層由防止前述第一金屬層氧化之材料形成。
本發明之另一種配線構造的製造方法,其包括:製程(A),準備基板,夾著絕緣層在該基板的第一主面上依次形成第二金屬層、第一金屬層以及配線層;製程(B),選擇性地蝕刻前述基板的第二主面而形成通孔,該通孔貫通前述絕緣層且具有底部,前述配線層位於前述底部的下方;以及製程(C),將Sn類熔融金屬填充至前述通孔內。前述配線層由Al、Al合金或者Cu形成;前述第一金屬層係在前述製程(C)中由與前述Sn類熔融金屬形成合金之材料形成;前述第二金屬層由防止前述第一金屬層氧化之材料形成。
根據本發明,能夠提供一種配線構造的製造方法,做到:於包括將Sn類熔融金屬填充至通孔內而形成之貫通電極的配線構造中,該貫通電極與配線層之間接觸良好,配線層也不會導通不良。
10‧‧‧基板
10a‧‧‧基板的表面(第一主面)
10b‧‧‧基板的背面(第二主面)
11‧‧‧絕緣層
12‧‧‧緊密附著層
13‧‧‧配線層
14‧‧‧絕緣膜
15‧‧‧第一金屬層
16‧‧‧第二金屬層
17‧‧‧Sn類熔融金屬(貫通電極)
18‧‧‧第一金屬層
19‧‧‧第二金屬層
20‧‧‧通孔
20a‧‧‧通孔的底部
30‧‧‧支撐體
40‧‧‧光阻圖案
50‧‧‧支撐部
51、71‧‧‧驅動部
60‧‧‧筒狀部
70‧‧‧加壓部
80‧‧‧容器
81‧‧‧配管
82‧‧‧熔融金屬
90、91‧‧‧密封部件
100‧‧‧處理室
圖1中的(a)至圖1中的(c)係為剖視圖,示意地顯示本發明第一實施方式之配線構造的製造方法。
圖2中的(a)至圖2中的(d)係為剖視圖,示意地顯示本發明第一實施方式之配線構造的製造方法。
圖3中的(a)至圖3中的(c)係為剖視圖,示意地顯示本發明第二實施方式之配線構造的製造方法。
圖4中的(a)至圖4中的(c)係為剖視圖,示意地顯示本發明第二實施方式之配線構造的製造方法。
圖5中的(a)與圖5中的(b)係為說明本發明之將Sn類熔融金屬填充至通孔內之方法的圖。
圖6中的(a)與圖6中的(b)係為說明本發明之將Sn類熔融金屬填充至通孔內之方法的圖。
作為填充至通孔內的熔融金屬,係採用熔點比形成配線層的鋁(Al)、銅(Cu)等低的錫(Sn),並由Sn形成貫通電極,本申請發明人對包括該貫通電極的配線構造進行了研究與探討,發現了會發生以下問題。
亦即,於用鋁形成配線層之情形,在配線層與貫通電極之間發生了接觸不良的現象。於用銅形成配線層之情形,在貫通電極附近發生了配線層導通不良的現象。
一般認為發生這些問題之原因如下。亦即,沿厚度方向貫通基板而形成通孔之際,配線層會在通孔的底部露出來。然而,因為將熔融金屬填充至通孔內的製程不是緊接 著沿厚度方向貫通基板而形成通孔的製程(讓配線層露出的製程)在真空下進行,故熔融金屬的填充就是在配線層的表面被氧化之狀態下進行的。因此,難以在配線層與貫通電極之間形成良好的接觸。於用鋁形成配線層之情形,因為鋁係難以與錫形成合金的材料,所以配線層與貫通電極之間的接觸電阻會增大。另一方面,於用銅形成配線層之情形,雖然銅係易於與錫形成合金的材料,但形成配線層之銅的一部分會擴散到貫通電極的Sn中。因此,配線層的內部會在貫通電極附近產生空洞。其結果是,配線層的導通性下降。
本申請發明人在以上認識之基礎上,在貫通電極之與露出在通孔底部的配線層接觸的表面上,形成與Sn形成合金的第一金屬層,並且在與貫通電極接觸的表面上,形成防止第一金屬層氧化的第二金屬層,發現由此能夠解決上述問題,從而做出了本發明。
下面,參照圖式對本發明的實施方式做詳細的說明。需要說明的是,本發明並不限於以下實施方式。能夠在不脫離獲得本發明効果之範圍內進行適當的變更。
(第一實施方式)
圖1中的(a)至圖1中的(c)、圖2中的(a)至圖2中的(d)係為剖視圖,示意地顯示本發明第一實施方式之配線構造的製造方法。
首先,如圖1中的(a)所示,準備基板10(製程A),在該基板10的表面(第一主面)10a上夾著絕緣層11形成有配線 層13。基板10例如能夠使用矽(Si)等半導體基板。本實施方式中,配線層13能夠使用由Al、Al合金或者Cu形成的配線層。絕緣層11例如能夠使用氧化矽膜等。本實施方式中,在絕緣層11與配線層13之間形成有緊密附著層12,但還可以不形成緊密附著層12。緊密附著層12例如能夠使用由鈦(Ti)、氮化鈦(TiN)等材料形成的層。
接下來,如圖1中的(b)所示,選擇性地蝕刻基板10的背面(第二主面)10b,而形成沿厚度方向貫通絕緣層11與緊密附著層12且具有讓配線層13露出的底部20a的通孔(貫通孔)20(製程B)。此時,為支撐基板10,在基板10的表面10a一側,夾著黏著層(未圖示)事先貼有支撐體30。例如,在基板10的背面10b形成光阻圖案40,然後以其為光罩,以非等向性之乾蝕刻等對基板10進行選擇性蝕刻。需要說明的是,本實施方式中,也形成沿厚度方向貫通緊密附著層12的通孔20,但還可以將緊密附著層12的一部分留下來,這樣來形成通孔20。該情形下,通孔20具有底部,配線層13位於該底部的下方。
接下來,如圖1中的(c)所示,除去光阻圖案40後,再在通孔20的底面與側面、基板10的背面10b形成絕緣膜14。例如,利用CVD(化學氣相沈積)法形成氧化矽膜、氮化矽膜等,即可形成絕緣膜14。需要說明的是,於基板10為絕緣性基板之情形下,可以省略形成絕緣膜14之製程。
接下來,如圖2中的(a)所示,選擇性地除去形成在通孔20的底部20a的絕緣膜14,而讓配線層13在通孔20的底 部20a露出來。例如,藉由非等向性之乾蝕刻等能夠選擇性地除去絕緣膜14。需要說明的是,於在圖1中的(b)所示的製程(B)中讓緊密附著層12的一部分殘留於通孔20底部之情形,可以在除去絕緣膜14的同時,除去殘留著的緊密附著層12。
接下來,如圖2中的(b)所示,通孔20的底面與側面、基板10的背面10b上,依次形成第一金屬層15與第二金屬層16(製程C)。這裡,第一金屬層15係由與填充至通孔20內的Sn類熔融金屬形成合金之材料形成。第一金屬層15例如能夠使用由鈦(Ti)、氮化鈦(TiN)、鉑(Pt)、鎳(Ni)、鈷(Co)等材料形成的金屬層。需要說明的是,較佳為,第一金屬層15的厚度在0.01μm至1μm的範圍內。
第二金屬層16係由防止第一金屬層15氧化之材料形成。第二金屬層16例如能夠使用由銅(Cu)、銀(Ag)、金(Au)、鉑(Pt)、鎳(Ni)、鈷(Co)等材料形成的金屬層。需要說明的是,較佳為使用Cu、Ag、Au作易於擴散到貫通電極17中之材料用。較佳為,第二金屬層16的厚度在0.01μm至1μm的範圍內。
例如能夠利用濺鍍法形成第一金屬層15與第二金屬層16。為了不使第一金屬層15的表面氧化,較佳為,連續形成第一金屬層15與第二金屬層16。而且,較佳為,在形成第一金屬層15以前,事先利用逆向濺鍍等除去形成於在通孔20的底部20a露出之配線層13的表面上的氧化物。
需要說明的是,第一金屬層15與第二金屬層16至少形 成在通孔20的底部即可。可以不像圖2中的(b)所示的那樣,在通孔20的側面與基板10的表面形成第一金屬層15與第二金屬層16。
於圖1中的(b)所示的製程(B)中,緊密附著層12的一部分殘留於通孔20的底部之情形下,如果緊密附著層12由第一金屬層15所用之材料(例如Ti、TiN等)形成,則第一金屬層15便會已形成在通孔20的底部。因此,於此情形,在製程(C)中不形成第一金屬層15也無妨。惟,利用逆向濺鍍等除去形成於緊密附著層12表面上的氧化物以後,需要形成第二金屬層16。
接下來,如圖2中的(c)所示,將Sn類熔融金屬17填充至通孔20內(製程D)。例如,讓熔融金屬17從通孔20的開口面流入通孔20內,邊對熔融金屬17加壓邊冷却該熔融金屬17,由此即能夠進行熔融金屬17的充填。是以,會在通孔20內形成熔融金屬17固化而成的貫通電極。需要說明的是,之後用與熔融金屬相同的符號17表示貫通電極。
此時,與貫通電極17接觸的第二金屬層16中的金屬擴散到貫通電極17中,與貫通電極17中的錫形成合金。其結果是,如圖2中的(d)所示,在通孔20的底部20a露出的配線層13經第一金屬層15與貫通電極17接觸。
這裡,Sn類熔融金屬17係為以Sn為主要成分的熔融金屬,Sn類熔融金屬17還可以是含有Bi、In、Cu、Ag、Ga、Ni等的合金。
根據本實施方式之配線構造的製造方法,在通孔20 的底部20a露出的配線層13係經由與Sn形成合金之材料形成的第一金屬層15與貫通電極17接觸。因此,即使不在真空下進行將熔融金屬填充至通孔20內的製程,也能夠使表面尚未氧化的第一金屬層15與貫通電極17合金化。是以,即使用鋁形成配線層13,也能夠使配線層13與貫通電極17之間具有良好的接觸。於用銅形成配線層13之情形,第一金屬層15會防止形成配線層13的銅擴散到貫通電極17的Sn中。是以,能夠防止配線層13的內部在貫通電極17附近產生空洞。其結果是,能夠防止配線層13發生導通不良。
需要說明的是,本實施方式中,如圖2中的(d)所示,與貫通電極17接觸的第二金屬層16中之金屬擴散到貫通電極17中,與貫通電極17中之錫形成合金,但可以讓第二金屬層16的一部分殘留下來。於此情形,第二金屬層16也不會妨礙第一金屬層15與貫通電極17的合金化。
(第二實施方式)
第一實施方式中,如圖1中的(b)所示,形成通孔20時,配線層13在通孔20的底部20a露出來。如圖2中的(b)所示,在露出的配線層13上形成有第一金屬層15與第二金屬層16。亦即,結構為:在將Sn類熔融金屬17填充至通孔20內以前,在配線層13上形成第一金屬層15與第二金屬層16。
本發明第二實施方式所採用的結構為:形成通孔20以前,形成與配線層13接觸的第一金屬層18與第二金屬層19。
以下,參照圖3中的(a)至圖3中的(c)、圖4中的(a)至圖4中的(c),說明本發明第二實施方式之配線構造的製造方法。需要說明的是,用同一符號表示與第一實施方式相同的部分,並省略詳細說明。
首先,如圖3中的(a)所示,準備基板10(製程A),在該基板10的表面(第一主面)10a上,夾著絕緣層11依次形成有緊密附著層12、第二金屬層19、第一金屬層18以及配線層13。基板10例如有矽(Si)等半導體基板等,但並不限於此。
本實施方式中,配線層13能夠使用由Al、Al合金或者Cu形成的配線層。第一金屬層18係由與Sn類熔融金屬形成合金之材料形成。第一金屬層18例如能夠使用由鈦(Ti)、氮化鈦(TiN)、鉑(Pt)、鎳(Ni)、鈷(Co)等材料形成的金屬層。第二金屬層19由防止第一金屬層18氧化之材料形成。第二金屬層19例如能夠使用由銅(Cu)、銀(Ag)、金(Au)等材料形成的金屬層。於此情形,藉由蝕刻形成通孔時,較佳為選擇比較大。
第二金屬層19、第一金屬層18以及配線層13例如能夠利用濺鍍法形成。需要說明的是,較佳為連續形成緊密附著層12、第二金屬層19、第一金屬層18以及配線層13。
較佳為,第一金屬層18的厚度在0.01μm至1μm的範圍內。較佳為,第二金屬層19的厚度在0.01μm至1μm的範圍內。絕緣層11例如能夠使用氧化矽膜等。緊密附著層12例如能夠使用由鈦(Ti)、氮化鈦(TiN)等材料形成的膜。需要說明的是,本實施方式中,在絕緣層11與第二金屬層 19之間形成有緊密附著層12,但也可以沒有緊密附著層12。
接下來,如圖3中的(b)所示,選擇性地蝕刻基板10的背面(第二主面)10b,而形成沿厚度方向貫通絕緣層11與緊密附著層12且具有讓第二金屬層19露出的底部20a的通孔(貫通孔)20(製程B)。此時,為了支撐基板10,在基板10的表面10a一側夾著黏著層(未圖示)事先貼有支撐體30。例如,能夠在基板10的背面10b形成光阻圖案40,然後以其為光罩,以非等向性之乾蝕刻等對基板10進行選擇性蝕刻。需要說明的是,本實施方式中,也形成沿厚度方向貫通緊密附著層12的通孔20,但還可以讓緊密附著層12的一部分留下來,這樣來形成通孔20。於此情形,通孔20具有底部,第二金屬層19位於該底部的下方。
接下來,如圖3中的(c)所示,除去光阻圖案40後,再在通孔20的底面與側面、基板10的背面10b形成絕緣膜14。例如,利用CVD(化學氣相沈積)法形成氧化矽膜、氮化矽膜等,即可形成絕緣膜14。
接下來,如圖4中的(a)所示,選擇性地除去形成在通孔20的底部的絕緣膜14,讓第二金屬層19在通孔20的底部20a露出來。需要說明的是,在圖3中的(b)所示的製程(B)中,如果讓緊密附著層12的一部分殘留在通孔20的底部,在除去絕緣膜14的同時,也要將殘留著的該緊密附著層12除去。
接下來,如圖4中的(b)所示,將Sn類熔融金屬17填充 至通孔20內(製程C)。例如,讓熔融金屬17從通孔20的開口面流入通孔20內,邊對熔融金屬17加壓邊冷却該熔融金屬17,由此即能夠進行熔融金屬17的充填。是以,即會在通孔20內形成熔融金屬17固化而成的貫通電極。需要說明的是,之後用與熔融金屬相同的符號17表示貫通電極。
此時,與貫通電極17接觸的第二金屬層19中之金屬擴散到貫通電極17中,與貫通電極17中的錫形成合金。其結果是,如圖4中的(c)所示,位於通孔20的底部之下方的配線層13係經第一金屬層18與貫通電極17接觸。
這裡,Sn類熔融金屬17係以Sn為主要成分的熔融金屬,Sn類熔融金屬17還可以是含有Bi、In、Cu、Ag、Ga、Ni等的合金。
根據本實施方式之配線構造的製造方法,位於通孔20的底部之下方的配線層13係經由與Sn形成合金之材料形成的第一金屬層18與貫通電極17接觸。因此,即使不在真空下進行將熔融金屬填充至通孔20內的製程,也能夠使表面尚未氧化的第一金屬層18與貫通電極17合金化。是以,即使用鋁形成配線層13,也能夠使配線層13與貫通電極17之間具有良好的接觸。於用銅形成配線層13之情形,第一金屬層18能夠防止配線層13的銅擴散到貫通電極17的Sn中。是以,能夠防止配線層13的內部在貫通電極17附近產生空洞。其結果是,能夠防止配線層13發生導通不良。而且,能夠在形成配線層13的製程中同時形成第一金屬層18與第二金屬層19,故能夠將配線構造的製造製程簡化。
需要說明的是,本實施方式中,如圖4中的(c)所示,與貫通電極17接觸的第二金屬層19的形成金屬擴散到貫通電極17中,與貫通電極17中的錫形成合金,但可以讓第二金屬層19的一部分殘留下來。於此情形,第二金屬層19也不會妨礙第一金屬層18與貫通電極17的合金化。
(Sn類熔融金屬的填充方法)
參照圖5中的(a)、圖5中的(b)與圖6中的(a)、圖6中的(b),說明本實施方式之將Sn類熔融金屬填充至通孔20內的方法。當然,本實施方式中,Sn類熔融金屬的填充方法並不限於此。
圖5中的(a)係顯示熔融金屬的填充裝置之概要的圖。
如圖5中的(a)所示,熔融金屬的填充裝置包括:支撐基板10的支撐部50、被佈置成將基板10周緣圍起來的筒狀部60以及緊貼著筒狀部60的內側而設的加壓部70。與收納有熔融金屬82的容器80連通的配管81沿徑向貫通筒狀部60。支撐部50與加壓部70分別由驅動部51、71控制而能夠上下移動。需要說明的是,如圖2中的(b)或圖4中的(a)所示,基板10上形成有通孔20。
圖5中的(b)係顯示讓支撐基板10的支撐部50朝著筒狀部60上昇而讓基板10的上表面頂在筒狀部60的下表面上的狀態。是以,便會形成由筒狀部60與加壓部70劃分出的處理室100。需要說明的是,由密封部件90、91確保處理室100的氣密性。藉由加壓部70上下移動來調節處理室100的容積。
圖6中的(a)為部分放大圖,顯示於圖5中的(a)所示狀態下,讓收納在容器80內的熔融金屬82經由配管81供向處理室100的狀態。此時,供至處理室100的熔融金屬82被填充至形成在基板10上的通孔20的內部。需要說明的是,這裡,省略了形成在基板10上的通孔20以外的部分。藉由用加壓部70對處理室100內的熔融金屬82加壓,便能夠效率良好地將熔融金屬82填充至通孔20的底部。藉由邊對熔融金屬82加壓邊將該熔融金屬82冷卻,則會如圖6中的(b)所示,在通孔20內形成熔融金屬82固化而成的貫通電極17。需要說明的是,圖6中的(b)係顯示已除去在基板10的表面上固化之熔融金屬82的狀態,但也可以留下熔融金屬82的一部分並使其成為與貫通電極17連接的配線層。
以上,利用較佳實施方式對本發明做了說明,以上記述並非限定事項,當然可以做各種各樣的改變。例如,上述實施方式中,作為基板10示例出的是Si等半導體基板,但並不限於此。例如,還可以是玻璃、樹脂等絕緣性基板。於此情形,可以省略於圖1中的(c)、圖3中的(c)所示的通孔20的內表面等上形成絕緣膜14之製程。

Claims (9)

  1. 一種配線構造的製造方法,其特徵在於包括:製程(A),準備基板,該基板夾著絕緣層在第一主面上形成有配線層;製程(B),選擇性地蝕刻前述基板的第二主面而形成通孔,該通孔沿厚度方向貫通前述絕緣層,且具有底部,前述配線層位於前述底部的下方;製程(C),在與前述通孔的至少底部相對應的前述配線層上依次形成第一金屬層與第二金屬層;以及製程(D),將Sn類熔融金屬填充至前述通孔內;前述配線層由Al、Al合金或者Cu形成;前述第一金屬層在前述製程(D)中由與前述Sn類熔融金屬形成合金之材料形成;前述第二金屬層由防止前述第一金屬層氧化之材料形成。
  2. 如請求項1所記載之配線構造的製造方法,其中於前述製程(C)連續形成前述第一金屬層與前述第二金屬層。
  3. 如請求項1或2所記載之配線構造的製造方法,其中在前述絕緣層與前述配線層之間還形成有緊密附著層;於前述製程(B)形成通孔,該通孔沿厚度方向至少貫通前述絕緣層,且具有底部,前述配線層位於前述底部的下方。
  4. 如請求項1或2所記載之配線構造的製造方法,其中前述第一金屬層由從由Ti、TiN、Pt、Ni、Co構成的組中選出之材料形成。
  5. 如請求項1或2所記載之配線構造的製造方法,其中前述第二金屬層由從由Cu、Ag、Au、Pt、Ni、Co構成的組中選出之材料形成。
  6. 一種配線構造的製造方法,其特徵在於包括:製程(A),準備基板,夾著絕緣層在該基板的第一主面上依次形成第二金屬層、第一金屬層以及配線層;製程(B),選擇性地蝕刻前述基板的第二主面而形成通孔,該通孔貫通前述絕緣層且具有底部,前述配線層位於前述底部的下方;以及製程(C),將Sn類熔融金屬填充至前述通孔內;前述配線層由Al、Al合金或者Cu形成;前述第一金屬層係在前述製程(C)中由與前述Sn類熔融金屬形成合金之材料形成;前述第二金屬層由防止前述第一金屬層氧化之材料形成。
  7. 如請求項6所記載之配線構造的製造方法,其中在前述絕緣層與前述第二金屬層之間還形成有緊密附著層; 於前述製程(B)形成通孔,該通孔沿厚度方向至少貫通前述絕緣層,且具有底部,前述第二金屬層位於前述底部的下方。
  8. 如請求項6或7所記載之配線構造的製造方法,其中前述第一金屬層由從由Ti、TiN、Pt、Ni、Co構成的組中選出之材料形成。
  9. 如請求項6或7所記載之配線構造的製造方法,其中前述第二金屬層由從由Cu、Ag、Au、Pt、Ni、Co構成的組中選出之材料形成。
TW107100549A 2017-01-31 2018-01-05 配線構造的製造方法 TW201831246A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017015413A JP2018125376A (ja) 2017-01-31 2017-01-31 配線構造の製造方法
JP2017-015413 2017-07-18

Publications (1)

Publication Number Publication Date
TW201831246A true TW201831246A (zh) 2018-09-01

Family

ID=63039600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100549A TW201831246A (zh) 2017-01-31 2018-01-05 配線構造的製造方法

Country Status (3)

Country Link
JP (1) JP2018125376A (zh)
TW (1) TW201831246A (zh)
WO (1) WO2018142720A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809464B (zh) * 2020-12-30 2023-07-21 穩懋半導體股份有限公司 半導體結構與其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158519B2 (en) * 2018-12-06 2021-10-26 Corning Incorporated Method of forming capped metallized vias
CN116169096B (zh) * 2022-08-12 2024-08-13 本源量子计算科技(合肥)股份有限公司 超导互连结构的制备方法及超导量子电路的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3627856B2 (ja) * 2000-11-22 2005-03-09 株式会社フジクラ 微細空間への金属充填装置及び金属充填方法
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP5407316B2 (ja) * 2008-12-12 2014-02-05 パナソニック株式会社 半導体装置の製造方法
JP5754209B2 (ja) * 2011-03-31 2015-07-29 大日本印刷株式会社 半導体装置の製造方法
JP2012227210A (ja) * 2011-04-15 2012-11-15 Fujikura Ltd 電子部品、電子部品の製造方法、基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809464B (zh) * 2020-12-30 2023-07-21 穩懋半導體股份有限公司 半導體結構與其形成方法
US11949008B2 (en) 2020-12-30 2024-04-02 Win Semiconductors Corp. Semiconductor structure and method for forming the same

Also Published As

Publication number Publication date
WO2018142720A1 (ja) 2018-08-09
JP2018125376A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
JP3838827B2 (ja) 薄膜コンデンサ素子及びプリント回路基板の製造方法
JP3109468B2 (ja) パターン形成方法
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
TWI601284B (zh) Semiconductor device and method of manufacturing semiconductor device
TW201831246A (zh) 配線構造的製造方法
CN108461407A (zh) 用于恶劣介质应用的键合焊盘保护
JP6501044B1 (ja) 半導体装置、及び半導体装置の製造方法
JP3682227B2 (ja) 電極の形成方法
CN106133887A (zh) 半导体装置、半导体装置的制造方法
CN109637977B (zh) 铜填充的凹槽结构及其制造方法
US20070152335A1 (en) Metal Interconnection of Semiconductor Device and Method for Forming the Same
KR20100123766A (ko) Cu 배선막의 형성 방법
TW201143087A (en) Compound semiconductor device and method for manufacturing compound semiconductor device
JP5231733B2 (ja) 貫通孔配線構造およびその形成方法
KR20100023805A (ko) 전도성 비아 형성
US20130256890A1 (en) Shallow via formation by oxidation
US9269619B2 (en) Semiconductor device and method for manufacturing the same
JP4783833B2 (ja) 半導体装置
US9299638B2 (en) Patterning transition metals in integrated circuits
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JP2019067798A (ja) 貫通電極基板及びその製造方法
JPWO2020179020A1 (ja) 半導体装置及びその製造方法
KR100835422B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720530B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
JPS5913345A (ja) 半導体装置