[go: up one dir, main page]

JP2019067798A - 貫通電極基板及びその製造方法 - Google Patents

貫通電極基板及びその製造方法 Download PDF

Info

Publication number
JP2019067798A
JP2019067798A JP2017188369A JP2017188369A JP2019067798A JP 2019067798 A JP2019067798 A JP 2019067798A JP 2017188369 A JP2017188369 A JP 2017188369A JP 2017188369 A JP2017188369 A JP 2017188369A JP 2019067798 A JP2019067798 A JP 2019067798A
Authority
JP
Japan
Prior art keywords
opening
wiring
wiring layer
hole
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017188369A
Other languages
English (en)
Other versions
JP7043768B2 (ja
Inventor
恵大 笹生
Keita Sasao
恵大 笹生
敦子 千吉良
Atsuko Chigira
敦子 千吉良
祐治 成田
Yuji Narita
祐治 成田
宏樹 古庄
Hiroki Furusho
宏樹 古庄
直大 高橋
Naohiro Takahashi
直大 高橋
進 中澤
Susumu Nakazawa
進 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017188369A priority Critical patent/JP7043768B2/ja
Publication of JP2019067798A publication Critical patent/JP2019067798A/ja
Application granted granted Critical
Publication of JP7043768B2 publication Critical patent/JP7043768B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】高温処理に対する信頼性が高い貫通電極基板と、高温処理に対する信頼性が高い貫通電極基板の製造方法を提供する。
【解決手段】貫通電極基板104であって、第1面140aと、第2面140bと、第1面と第2面とを貫通する貫通孔126と、を有する基板と、貫通孔に設けられる貫通電極118と、中心線200aが貫通孔の中心線と略一致し、孔径D2が貫通孔の孔径D1よりも大きい第1開口123部を有し、第1面上に設けられる第1配線122と、中心線が第1開口部の中心線と略一致し、孔径D3が第1開口部の孔径よりも大きい第2開口部124aを有し、第1面及び第1配線上に設けられる絶縁膜と、絶縁膜上に設けられ、第2開口部とは異なる開口部を介して、第1配線と電気的に接続される第2配線110と、を有する。
【選択図】図4

Description

本開示は貫通電極基板及びその製造方法に関する。
近年の携帯情報端末の普及に伴い、半導体部品を高密度に実装する技術が注目されている。半導体部品を高密度に実装する技術は、例えば、半導体部品を3次元的に積層する技術や、半導体部品を高密度な中継基板(配線基板、多層配線基板、貫通電極基板、インターポーザなどとも呼ばれる)上に実装した後にプリント基板と電気的に接続する技術などがある。
例えば、特許文献1には、多層配線基板(インターポーザ)上に半導体チップを実装する技術が開示されている。
特開2009−260255号公報
しかしながら、特許文献1に開示されている技術では、多層配線基板に設けられた貫通電極の投影面上に、配線が設けられている。多層配線基板に、高温処理を施した場合、貫通電極が熱膨張することによって、配線にクラックが生じる可能性がある。
このような課題に鑑み、本開示の実施形態における目的の一つは、高温処理に対する信頼性が高い貫通電極基板を提供することにある。また、本開示の実施形態における目的の一つは、高温処理に対する信頼性が高い貫通電極基板の製造方法を提供することにある。
本開示の実施形態の一つである貫通電極基板は、第1面と、第2面と、第1面と第2面とを貫通する貫通孔と、を有する基板と、貫通孔に設けられる貫通電極と、中心線が貫通孔の中心線と略一致し、孔径が貫通孔の孔径よりも大きい第1開口部を有し、第1面上に設けられる第1配線と、中心線が第1開口部の中心線と略一致し、孔径が第1開口部の孔径よりも大きい第2開口部を有し、第1面及び前記第1配線上に設けられる絶縁膜と、絶縁膜上に設けられ、第2開口部とは異なる開口部を介して、第1配線と電気的に接続される第2配線と、を有する。
貫通電極基板が有する第1配線の厚さは、第2配線の厚さと同等、または、前記第2配線の厚さよりも薄くてもよい。
貫通電極基板が有する第1配線の厚さは、1μm以下であってもよい。
貫通電極基板が有する第1開口部の開口端の位置は、第2開口部の開口端の位置の内側であって、かつ、貫通孔または貫通電極の外側であってもよい。
貫通電極基板が有する第1開口部及び第2開口部を介して、第1配線と電気的に接続される第3配線をさらに有していてもよい。
本開示の実施形態の一つである貫通電極基板の製造方法は、基板の第1面と、基板の第2面とを貫通する貫通孔を設け、貫通孔を導電体で充填することにより貫通電極を設け、第1面に接し、中心線が貫通孔の中心線と略一致し、孔径が貫通孔の孔径よりも大きい第1開口部を有する第1配線を設け、第1面及び第1配線に接するように絶縁膜を設け、絶縁膜に、第1開口部の中心線と略一致する中心線を有し、第1開口部の孔径よりも大きい第2開口部を設け、絶縁膜、絶縁膜上に設けられ第2開口部とは異なる開口部、及び第1配線に接するように第2配線を設ける。
貫通電極基板の製造方法における第1配線の厚さは、第2配線の厚さと同等、または、前記第2配線の厚さよりも薄くてもよい。
貫通電極基板の製造方法における第1配線の厚さは、1μm以下であってもよい。
貫通電極基板の製造方法における第1開口部の開口端の位置は、第2開口部の開口端の位置の内側であって、かつ、貫通孔または貫通電極の外側であってもよい。
貫通電極基板の製造方法は、第2配線を設けた後に、高温での処理を行ってもよい。
貫通電極基板の製造方法は、上記高温での処理を行った後に、第1開口部及び第2開口部を介して、第1配線と電気的に接続される第3配線を設けてもよい。
本開示の実施形態の一つである他の貫通電極基板は、第1面と、第2面と、第1面と第2面とを貫通する貫通孔と、を有する基板と、貫通孔に設けられる貫通電極と、第1面上に設けられ、中心線が貫通孔の中心線と略一致し、孔径が貫通孔の孔径よりも大きい第1開口部、を有する第1絶縁膜と、第1面及び第1絶縁膜上に設けられ、中心線が第1開口部の中心線と略一致し、孔径が第1開口部の孔径よりも小さい第2開口部、を有する第1配線と、第1絶縁膜及び第1配線上に設けられ、第3開口部及び第4開口部を有する第2絶縁膜と、第2絶縁膜上に設けられ、第3開口部を介して、第1配線と電気的に接続される第2配線と、を有する。
上記他の貫通電極基板が有する第1配線の厚さは、第2配線の厚さと同等、または、前記第2配線の厚さよりも薄くてもよい。
上記他の貫通電極基板が有する第1配線の厚さは、1μm以下であってもよい。
上記他の貫通電極基板が有する第1開口部の開口端の位置は、第2開口部の開口端の位置の内側であって、かつ、貫通孔または貫通電極の外側であってもよい。
上記他の貫通電極基板が有する第1開口部及び第4開口部を介して、第1配線と電気的に接続される第3配線を、さらに有していてもよい。
本開示の一実施形態に係る半導体装置を説明する上面図である。 図1に示す半導体装置のA1−A2線に沿った断面図である。 本開示の一実施形態に係る半導体装置を説明する平面図である。 本開示の一実施形態に係る半導体装置のC1−C2線に沿った断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る半導体装置を説明する平面図である。 本開示の一実施形態に係る半導体装置のC1−C2線に沿った断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明するフローチャートである。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法を説明する断面図である。
以下、本開示の各実施形態について、図面等を参照し、説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。
本明細書及び特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。また、本明細書及び特許請求の範囲において、Uとその矢印は断面において上、上方を表し、Dとその矢印は断面において下、下方を表すものとする。
本明細書及び特許請求の範囲において、ある構造体と他の構造体が重なるという表現は、これらの構造体の平面視において、少なくとも一部が重なるということを意味する。換言すると、これらの構造体のいずれか一方が他方の上、あるいは下に位置し、かつ、これらの構造体を上面から、あるいは下面から見た場合に、互いに少なくとも一部が重なるということを意味する。
(第1実施形態)
(1−1.半導体装置の構造)
図1に、本開示の実施形態の一つである半導体装置100の一例を示す上面図を示す。半導体装置100は、プリント基板102、貫通電極基板104、集積回路106a、集積回路106b、配線層108、及び配線層110を有する。
集積回路106a、及び集積回路106bは、配線層110または配線層108を介して、互いに電気的に接続されている。また、集積回路106a、及び集積回路106bは、配線層110及び配線層108を介して、貫通電極基板104と電気的に接続されている。貫通電極基板104は、後述する貫通電極を介してプリント基板102と電気的に接続されている。
図1では、4つの配線層110に電気的に接続される4つの端子を有する集積回路が、2つ、貫通電極基板104に実装される例を示すが、ここで示す例に限定されない。集積回路は、例えば、5つ以上の端子を有していてもよいし、4つ未満の端子を有していてもよい。また、集積回路が貫通電極基板104に実装される個数は、3つ以上であってもよいし、1つであってもよい。さらに、貫通電極基板104に実装される集積回路は、端子数が異なる集積回路が複数個実装されてもよい。半導体装置の用途によって、適宜、選択することができる。なお、図1では、プリント基板上に貫通電極基板が実装される例を示すが、この例に限定されない。貫通電極基板が実装されるのは、例えば、ガラス基板上でもよいし、FPCのようなフレキシブルな素材の上でもよい。半導体装置の用途によって、適宜、選択することができる。
図2に、図1に示したA1−A2の線に沿った断面図を示す。貫通電極基板104は、多層配線層116、第1面140a、第2面140b、貫通孔126を有するガラス基板120、及び、第1面140aと第2面140bとを貫通する貫通孔に設けられる貫通電極118、を有する。多層配線層116は第1面140a上に設けられる。詳細は後述するが、多層配線層116が有する配線層は貫通電極118と電気的に接続されている。貫通電極118はバンプ114と電気的に接続されている。集積回路106bは、バンプ114を介して、多層配線層116と電気的に接続されている。貫通電極基板104は、バンプ104を介して、プリント基板102と電気的に接続されている。なお、第1面140aと第2面140bとは、貫通電極基板104に対して、上と下、又は、表と裏の関係になっている。
図3に、図1に示した領域112を拡大した平面図を示す。貫通電極基板104の第1面140a側には、集積回路106b、配線層108、配線層110、配線層122、配線層122に設けられた開口部123、開口部124a、及び開口部124bが設けられている。また、図3においては、理解の促進のため、貫通孔126を示している。
D1は、貫通孔126の孔径である。D2は、開口部123の孔径である。D3は、開口部124aの孔径である。D4は、配線層108の円状部のパターン径である。D5は、開口部124bの孔径である。D6は、配線層110の円状部のパターン径である。なお、本明細書中において、貫通孔126の孔径とは、第1面140aと第2面140bの孔径のうち、大きい方の直径、と定義する。なお、貫通孔126の孔径は、第1面140aと第2面140bの孔径のうち、必ずしも、大きい方の直径でなくともよい。例えば、貫通孔126の孔径は、140a面に積層する配線層や絶縁層の開口に対しては140a面の孔径と定義してもよいし、貫通孔126の孔径は、140b面に積層する配線層や絶縁層の開口に対しては140b面の孔径と定義してもよい。また、開口部123の孔径、開口部124aの孔径、及び開口部124bの孔径とは、開口部のもっとも大きな部分の直径、と定義する。ここで、開口部123のもっとも小さな部分の直径は、貫通孔126の孔径よりも大きい。さらに、配線層108の円状部のパターン径、及び配線層110の円状部のパターン径とは、各パターンを円とみなした場合の、円の直径と定義する。なお、貫通孔126の孔が円とみなせない場合、貫通孔126の孔の周囲の長さを円周とするような円の直径を、貫通孔126の幅、すなわち孔径と定義する。開口部123、開口部124a、開口部124b、配線層108のパターン、及び配線層110の円状部のパターンが円とみなせない場合の孔径の定義も、貫通孔126の孔径の定義と同様とする。
図4に、図3に示したC1−C2の線に沿った断面図を示す。貫通電極基板104は、多層配線層116、第1面140a、第2面140b、貫通孔126を有するガラス基板120、及び、第1面140aと第2面140bとを貫通する貫通孔に設けられる貫通電極118、を有する。多層配線層116は第1面140a上に設けられる。多層配線層116は、配線層122、無機絶縁膜130、配線層108、及び配線層110を有する。配線層122には、開口部123が設けられている。配線層108は、開口部124a及び開口部123を介して、配線層122及び貫通電極118と電気的に接続されている。配線層110は、開口部124bを介して、配線層122と電気的に接続され、開口部124a及び開口部123を介して、配線層108及び貫通電極118と電気的に接続されている。貫通電極118はバンプ114と電気的に接続されている。集積回路106bは、バンプ114を介して、多層配線層116と電気的に接続されている。貫通電極基板104は、バンプ104を介して、プリント基板102と電気的に接続されている。
配線層122に設けられる開口部123の孔径D2は、貫通孔126の孔径D1よりも大きい。また、配線層122と第1面140aとが重なる領域は、無機絶縁膜130と配線層122とが重なる領域の内側であって、貫通孔126または貫通電極118の外側である。すなわち、開口部123の開口端の位置は、開口部124aの開口端の位置よりも内側にあり、貫通孔126または貫通電極118の外側にある。また、無機絶縁膜130と貫通孔126または貫通電極118とは重なっておらず、配線層122と貫通孔126または貫通電極118とは重なっていない。なお、本明細書中において、開口端とは、開口部の上面視において、空いている孔の端の部分と定義する。例えば、図3に示すように、開口部123の点線で示した部分が開口端であり、開口部124a、開口部124b、及び貫通孔126についても同様である。
図4においては、側面視において、開口部123の孔径D2の直径の中心から上下に伸びる中心線と、貫通孔126の孔径D1の直径の中心から上下に伸びる中心線とは、いずれも中心線200aと一致している例を示しているが、この例に限定されない。例えば、側面視において、開口部123が右方向にずれて、開口部123の孔径D2の直径の中心から上下に伸びる中心線が右方向にずれていてもよい。配線層122と第1面140aとが重なる領域と、貫通孔126または貫通電極118とは、互いに重ならない範囲、すなわち、開口部123の開口端の位置は、開口部124aの開口端の位置よりも内側にあり、貫通孔126または貫通電極118の外側にある範囲において、開口部123の孔径D2の直径の中心から上下に伸びる中心線と、貫通孔126の孔径D1の直径の中心から上下に伸びる中心線とは、略一致していればよい。なお、開口部124aの孔径D3の直径の中心から上下に伸びる中心線も、中心線200aと一致しているが、この例に限定されない。無機絶縁膜130と配線層122とが重なる領域は、配線層122と第1面140aとが重なる領域の外側である範囲、すなわち、開口部124aの開口端の位置は、開口部123の開口端の位置よりも外側にあり、貫通孔126または貫通電極118の外側にある範囲において、開口部123と同様に、開口部124aの孔径D3の直径の中心から上下に伸びる中心線と、貫通孔126の孔径D1の直径の中心から上下に伸びる中心線とは、略一致していればよい。なお、側面視において、開口部124bの孔径D5の直径の中心から上下に伸びる中心線は中心線200bである。
配線層122は、例えば、第1配線である。配線層110は、例えば、第2配線である。配線層108は、例えば、第3配線である。開口部123は、例えば、第1開口部である。開口部124aは、例えば、第2開口部である。開口部124bは、例えば、第2開口部とは異なる開口部である。
(1−2.貫通電極基板の製造方法)
図5に、貫通電極基板104の製造方法を説明するフローチャートを示す。
貫通電極基板104の作製が開始されると、はじめに、ガラス基板120の第1面と、第2面とを貫通する貫通孔126が開口され、貫通孔126が形成される(ステップ41(S41))。
次に、貫通孔126を導電体で充填することにより、貫通電極を形成する(ステップ42(S42))。
次に、第1面140aに接するように配線層122を設け、第1配線を形成する(ステップ43(S43))。配線層122は、開口部123が設けられている。ここで、開口部123は、貫通孔126の中心線と略一致する中心線を有し、貫通孔126の孔径よりも大きい孔径を有している。配線層122は、ランドと呼ばれる島状のパターンの配線でもよいし、直線状のパターンの配線であってもよいし、円状と直線状のパターンとが接続された配線であってもよい。
次に、第1面140a、及び配線層122に接するように無機絶縁膜130を設け、開口部124a、及び開口部124bを形成する(ステップ44(S44))。ここで、開口部124aは、開口部123の中心線と略一致する中心線を有し、開口部123の孔径よりも大きい孔径を有している。ここで、開口部124aは、無機絶縁膜130に形成される第2開口部である。また、開口部124bは、無機絶縁膜130に形成される第2開口部とは異なる開口部である。
次に、無機絶縁膜130と、開口部124bによって露出された配線層122と接するように、配線層110を設け、第2配線を形成する(ステップ45(S45))。
次に、貫通電極基板104に高温処理が施される(ステップ46(S46))。高温とは、例えば、温度が400度から600度である。例えば、貫通電極基板104の第2配線形成後の高温処理において、複数の薄膜トランジスタ、容量素子、抵抗素子などを形成してもよい。複数の薄膜トランジスタ、容量素子、抵抗素子などを形成することで、集積回路を設けることができる。
最後に、無機絶縁膜130の開口部124aによって露出された配線層122と、第1面124aと、貫通電極118と接するように、配線層108を設け、第3配線を形成する(ステップ47(S47))。
以上のような製造方法によって、貫通電極基板104を製造することができる。
図5のフローチャートに示した貫通電極基板104の製造方法を、図6乃至図12を用いて、詳細に説明する。なお、図6乃至図10、及び図12は、図4と同様に、図3に示す半導体装置100の領域112を拡大した図面において、貫通電極基板104のC1−C2線に沿った断面図を示す。図11は、ステップ46の貫通電極基板104に高温処理が施される工程において、例えば、集積回路106aが薄膜トランジスタを用いて形成されるときの、図1に示すB1−B2線に沿った断面図を示す。
まず、図6に示すように、ガラス基板120に、第1面140aと第2面140bとを貫通する貫通孔126を形成する。
なお、本開示の一実施形態においては、貫通電極基板104はガラス基板120を用いる例を示すが、この例に限定されない。貫通電極基板104は、例えば、石英基板、酸化膜等で表面を絶縁処理したSiウェハなどの剛性が高い基板を用いてもよい。なお、ガラス基板120の厚さは、特に制限はないが、例えば、300μm以上700μm以下の厚さとすることが好ましい。また、ガラス基板を用いることで、例えば、温度が400度以上の高温下における加工が可能となる。
貫通孔126は、例えば、高出力のレーザ光をガラス基板120に照射し、ガラス基板120を融解することで、形成される。具体的には、本開示の一実施形態のように、貫通電極基板104にガラス基板140を用いる場合、貫通孔1226は、CO2レーザ、エキシマレーザ、及びNd:YAGレーザを使用して、形成される。
また、貫通孔126は、ドライエッチングによって形成されてもよい。ドライエッチングは、例えば、反応性イオンエッチング(Reactive Ion Etching;RIE)法、ボッシュプロセスを用いたDRIE(Deep Reactive Ion Etching)法などが挙げられる。
次に、図7に示すように、貫通孔126に貫通電極118を形成する。貫通電極118は、例えば、めっき法により形成される。例えば、銅(Cu)を用いて、貫通電極118が形成される場合、はじめに、ガラス基板120の第1面140a、第2面140b、及び貫通孔126にスパッタリング法により銅(Cu)の薄膜が形成される。次に、上記銅(Cu)薄膜をシード層として、電解めっき法により貫通孔126に銅(Cu)がめっきされる。このとき、貫通電極118は充填めっきされてもよい。最後に、ガラス基板120の第1面140a、及び第2面140bに形成された銅(Cu)膜が化学機械研磨(CMP:Chemical Mechanical Polishing)法により除去されることにより、貫通電極118が形成される。
また、貫通電極118は、はじめに、貫通孔126、第1面140a及び第2面140bに、導電膜を形成し、次に、フォトリソグラフィー法により、パターニングを行うことで、形成されてもよい。導電膜の形成方法は、例えば、スパッタリング法を用いることができる。貫通電極118に用いる材料は、銅(Cu)以外には、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、タングステン(W)などの金属又はこれらの金属を組み合わせた合金を用いることができる。
続いて、図8乃至及び図12に示すように、多層配線層116を形成する。
まず、図8に示すように、ガラス基板120の第1面140a上に、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層122及び開口部123を形成する。配線層122に用いる材料は、銅(Cu)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、タングステン(W)など、貫通電極118の形成時に用いた材料と同様の材料を用いることができる。配線層122は、例えば、第1配線である。開口部123は、例えば、第1開口部である。配線層122の形状は、第1開口部の周囲をリング状に囲う形状をしている。配線層122は、貫通電極118及び貫通孔126とは重なっていない。
配線層122は、薄膜であることが好ましい。具体的には、配線層122の厚さは、1μm以下が好ましい。例えば、貫通電極基板104に高温処理が施されたとき、貫通電極118は熱膨張する。貫通電極118及び配線層122も高温となる。配線層122が薄膜でない場合、配線層122が熱膨張することで、後述する無機絶縁膜130にクラックが入ってしまい、貫通電極基板104の信頼性が低下する。しかし、配線層122が薄膜であることによって、配線層122の体積は貫通電極118と比較して十分に小さいため、配線層122の体積膨張は抑制され、後述する無機絶縁膜130にクラックが入ることを抑制することができる。また、本開示の一実施形態においては、配線層122と貫通電極118とは重なっておらず、物理的に離れているため、貫通電極118の熱膨張によって、配線層122にクラックが入ることがない。
次に、図9に示すように、第1面140a、及び配線層122上に、無機絶縁膜130を形成する。無機絶縁膜130の形成方法は、例えば、CVD法、スパッタリング法を用いることができる。無機絶縁膜130の材料は、例えば、酸化ケイ素や窒化酸化ケイ素、酸化窒化ケイ素、窒化ケイ素などの無機化合物を用いることができる。また、図9においては、無機絶縁膜130は、一つの層から形成される例を示すが、この例に限定されない。例えば、無機絶縁膜130は、上述の材料のうちの2つを積層し、二層構造としてもよい。また、無機絶縁膜130の表面は、化学機械研磨(CMP:Chemical Mechanical Polishing)法により研磨され、平坦化されてもよい。無機絶縁膜130を平坦化することによって、この後に形成される膜は、凹凸が無く、密着性が高い表面に形成される。
次に、無機絶縁膜130を開口する開口部124a及び開口部124bを形成する。開口部124a及び開口部124bは、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部124a及び開口部124bは、配線層122、第1面140a、及び貫通電極118を露出させる。無機絶縁膜130と配線層122とが重なる領域は、配線層122と第1面140aとが重なる領域の外側であって、無機絶縁膜130と配線層122とが重なる領域と、配線層122と第1面140aとが重なる領域とは、互いに重なっていない。また、無機絶縁膜130と配線層122とが重なる領域と、配線層122と第1面140aとが重なる領域とは、貫通電極118及び貫通孔126とも、互いに重なっていない。すなわち、開口部124aの開口端の位置は、開口部123の開口端の位置よりも外側にあり、貫通孔126または貫通電極118の外側にある。また、無機絶縁膜130は貫通電極118及び貫通孔126の外側に設けられており、開口部124aの孔径は貫通孔126の孔径よりも大きい。開口部124aは、例えば、第2開口部である。開口部124bは、例えば、無機絶縁膜130において、第2開口部とは異なる開口部である。
次に、図10に示すように、スパッタリング法により、導電膜を形成した後、フォトリソグラフィー法により、パターニングを行うことで、配線層110を形成する。配線層110に用いる材料は、貫通電極118の形成時に用いた材料と同様の材料を用いることができる。なお、配線層110は、めっき法によって形成されてもよい。配線層110の厚さは、配線層122の厚さと同等、もしくはそれよりも厚い(配線層122の厚さは、配線層110の厚さと同等、もしくはそれよりも薄い)。配線層110は、無機絶縁膜130、開口部124a、及び配線層122が露出した部分と接し、配線層122と電気的に接続される。配線層110は、例えば、第2配線であり、集積回路106aと集積回路106bとを電気的に接続する。配線層110の厚さが配線層122の厚さと同等の場合、配線層110上に形成される絶縁膜が絶縁膜よりも下の層を覆う被覆性が向上し、貫通電極基板104の信頼性を向上させることができる。また、配線層110の厚さが配線層122の厚さと同等の場合、貫通電極基板104の多層配線化において、多層配線形成時の平坦性を向上させることができる。さらに、配線層110の厚さが配線層122の厚さと同等の場合、高温処理によって配線層110が熱膨張したとしても、配線層110上に形成される絶縁膜に、例えば、クラックが生じるなどの、熱膨張に伴うストレスを低減することができる。また、配線層110の厚さが、配線層122の厚さよりも厚い場合、配線層110を各集積回路間の配線として用いることで、例えば、信号の遅延を低減したり、配線に流す電流量を多くしたりすることができる。
貫通電極基板104は、配線層110を形成した後に、高温処理が施される。図11は、集積回路106aが薄膜トランジスタを用いて形成されたときの例を示している。
図11に示すように、無機絶縁膜130上に、半導体膜150を形成する。半導体膜150は、例えば、半導体層をCVD法で形成し、フォトリソグラフィー法により、パターニングを行うことで、形成される。半導体膜150及び半導体膜の材料は、例えば、シリコン、酸化物半導体を用いることができる。酸化物半導体は、例えば、インジウム、ガリウム、亜鉛の混合酸化物(IGZO)が挙げられる。また、半導体膜150及び半導体膜の結晶性は、アモルファス、微結晶、多結晶、単結晶、または、これらが混合された物のいずれでもよく、目的や用途に合わせて、適宜選択することができる。
次に、無機絶縁膜130、及び、半導体膜150上に、絶縁層152を形成する。絶縁層152の形成方法及び材料は、無機絶縁膜130と同様の形成方法及び材料を用いることができる。無機絶縁膜130がゲート絶縁膜である。
次に、絶縁層152上に、配線層153を形成する。配線層153の形成方法及び材料は、配線層110と同様の形成方法及び材料を用いることができる。配線層153は、例えば、ゲート電極である。ゲート電極はゲート、ゲート端子などとも呼ばれる。
次に、絶縁層152及び配線層153上に、絶縁層154を形成する。絶縁層154の形成方法及び材料は、絶縁層152と同様に、無機絶縁膜130の形成方法及び材料を用いることができる。
次に、絶縁層152及び絶縁層154を開口する開口部を形成する。開口部は、フォトリソグラフィー法により、パターニングを行うことで、形成される。開口部は、半導体膜150又は配線層110を露出させる。なお、本開示においては、絶縁層152及び絶縁層154を開口する開口部の形成は、一括で行う例を説明したが、この例に限定されない。例えば、絶縁層152を開口する開口部を形成した後に、絶縁層154を開口する開口部を形成してもよい。
次に、絶縁層154上、絶縁層152及び絶縁層154を開口する開口部、半導体膜150が露出した部分、及び貫通電極110が露出した部分に、配線層155を形成する。配線層155の形成方法及び材料は、配線層110と同様の形成方法及び材料を用いることができる。配線層155は、例えば、薄膜トランジスタ124のソース電極またはドレイン電極、薄膜トランジスタ124、容量素子、抵抗素子などを電気的に接続する配線である。ソース電極はソース、ソース端子とも呼ばれる。ドレイン電極はドレイン、ドレイン端子とも呼ばれる。
次に、絶縁層154及び配線層155上に、絶縁層156を形成する。絶縁層156の形成方法及び材料は、絶縁層152と同様の形成方法及び材料を用いることができる。また、絶縁層156の材料は、ポリイミド、アクリルなどの有機樹脂を用いてもよい。絶縁層156の材料に有機樹脂を用いる場合、絶縁層156の形成する方法は、例えば、液状材料を用いて、スピンコーティング法やディッピング法などを適用することができる。なお、絶縁層156は、フィルム材料の樹脂フィルムを用いることもできる。
以上により、薄膜トランジスタ124を形成することができる。薄膜トランジスタ124は、ゲート電極によって、ソース及びドレイン間の導通が制御される。複数の薄膜トランジスタ124、容量素子、抵抗素子などを、電気的に接続することで、集積回路106aを形成することができる。
なお、図11で示した薄膜トランジスタを用いた集積回路106aの形成方法は、本開示の一実施形態に係る集積回路106aの形成方法の一例である。例えば、本開示の薄膜トランジスタを用いた集積回路106aの形成方法は、表示装置の技術分野で、通常使用される薄膜トランジスタの形成方法を採用してもよい。薄膜トランジスタ、容量素子、抵抗素子などの構造、それぞれを形成する膜、層などの製造方法及び材料は、公知の構造、製造方法及び材料を採用することができる。
次に、図12に示すように、配線層108を形成する。配線層108の形成方法及び材料は、配線層110と同様の形成方法及び材料を用いることができる。なお、配線層108は、蒸着法によって形成されてもよいし、めっき法によって形成されてもよいし、半田によって形成されてもよいし、半田と金属ワイヤとによって形成されてもよい。配線層108は、開口部124a、配線層122が露出した部分、第1面140aが露出した部分、開口部123、及び貫通電極118と接し、開口部124a及び開口部123を介して、配線層122及び貫通電極118と電気的に接続される。配線層108の厚さは、配線層122及び配線層110の厚さよりも厚くてもよい。配線層108は、例えば、第3配線である。配線層108は、配線層110と同様に、集積回路106aと集積回路106bとを電気的に接続する。また、配線層108の厚さは、配線層122の厚さよりも厚いため、配線の抵抗値が小さい。したがって、配線層108を各集積回路間の配線として用いることで、例えば、信号の遅延を低減したり、配線に流す電流量を多くしたりすることができる。
以上の製造方法により、ガラス基板120の第1面140a上に多層配線層116を形成し、貫通電極基板104を作製することができる。
(1−3.半導体装置の製造方法)
半導体装置100は、集積回路106bと貫通電極基板104が有する配線層110とを、バンプ114を介して電気的に接続し、さらに、集積回路106bが実装された貫通電極基板104とプリント基板102とを、バンプ114を介して電気的に接続することで、作製される。バンプ114は、例えば、半田ボールである。なお、集積回路106aは、薄膜トランジスタを用いて形成されずに、集積回路106bと同様に、バンプ114を介して、貫通電極基板104が有する配線層110に電気的に接続されてもよい。
以上のように、本開示の一実施形態に係る貫通電極基板において、第1面上に設けられ、第1開口部の周囲をリング状に囲う形状をしている配線層と貫通電極とは、重なっておらず、当該配線層は、貫通電極または貫通孔の外側に設けられている。したがって、貫通電極配線の形成において、貫通電極基板に高温処理が施され、貫通電極が熱膨張しても、本開示によって、当該配線層と貫通電極とは、接することなく離れているため、当該配線層におけるクラックの発生を抑制することができる。また、本当該配線層の厚さは、多層配線層で用いられる他の配線層の厚さよりも薄いため、配線層の体積は貫通電極の体積よりも小さい。したがって、貫通電極配線の形成において、貫通電極基板に高温処理が施され、貫通電極が熱膨張したとしても、本開示によって、当該配線層は体積の膨張を抑制することができるため、当該配線にクラックが発生することを抑制することができる。さらに、貫通電極基板に高温処理が施され、貫通電極が熱膨張しても、本開示によって、当該配線層は体積の膨張を抑制することができるため、当該配線層上に設けられた無機絶縁膜におけるクラックの発生を抑制することができる。したがって、本開示によって、高温処理に対する信頼性が高い貫通電極基板を提供することができる。また、本開示によって、高温処理に対する信頼性が高い貫通電極基板の製造方法をすることができる。
(第2実施形態)
本開示の実施形態では、第1実施形態で述べた半導体装置100とは別の構造を、図13乃至図21を用いて説明する。第1実施形態と同様の構成に関しては説明を省略することがある。
(2−1.半導体装置の構造)
図13に、図1に示した領域112を拡大した平面図を示す。図13は、図3と比較して、開口部132が増えている以外は同じである。ここでは、図3と同様の構成に関しては、説明は省略する。
D1〜D6は、図3の説明と同様であるから、ここでの説明は省略する。D7は、開口部132の孔径である。本明細書中において、開口部132の孔径の定義は、開口部124aの定義と同様であり、ここでの説明は省略する。また、開口部132が円とみなせない場合の孔径の定義は、貫通孔126の孔径の定義と同様であり、ここでの説明は省略する。さらに、開口部132の開口端の定義も、開口部123、開口部124a、開口部124b、貫通孔126などの開口端の定義と同様であり、ここでの説明は省略する。
図14に、図13に示したC1−C2の線に沿った断面図を示す。図14は、図4と比較して、無機絶縁膜134と、開口部132とが増えている以外は同じである。ここでは、図4と同様の構成に関しては、説明は省略する。多層配線層116は、図4において説明した構成に加えて、無機絶縁膜134を有する。無機絶縁膜134は、開口部132が設けられている。配線層122には、開口部123が設けられている。配線層122は、開口部132と接するように設けられている。配線層108は、開口部124a及び開口部123を介して、配線層122及び貫通電極118と電気的に接続されている。配線層110は、開口部124bを介して、配線層122と電気的に接続され、開口部124a及び開口部123を介して、配線層108及び貫通電極118と電気的に接続されている。貫通電極118はバンプ114と電気的に接続されている。集積回路106bは、バンプ114を介して、多層配線層116と電気的に接続されている。貫通電極基板104は、バンプ104を介して、プリント基板102と電気的に接続されている。なお、図14においては、開口部132の孔径D7は開口部124aの孔径D3よりも小さい例を示すが、開口部132の孔径D7は開口部124aの孔径D3と略同じ大きさでもよいし、開口部132の孔径D7は開口部124aの孔径D3より大きくてもよい。
(2−2.貫通電極基板の製造方法、半導体装置の製造方法)
図15に、貫通電極基板104の製造方法を説明するフローチャートを示す。
貫通電極基板104の作製が開始されると、ステップ51(S51)及びステップ52(S52)が行われる。ステップ51(S51)及びステップ52(S52)は、図5において説明したステップ41(S41)及びステップ42(S42)と同様であるから、ここでの説明は省略する。
次に、第1面140aに接するように無機絶縁膜134を設け、開口部132を形成する(ステップ53(S53))。ここで、開口部132は、貫通孔126の中心線と略一致する中心線を有し、貫通孔126の孔径よりも大きい孔径を有している。無機絶縁膜134は第1絶縁膜である。開口部132は第1開口部である。
次に、無機絶縁膜134、開口部132によって露出された第1面140aに接するように配線層122を設け、第1配線を形成する(ステップ54(S54))。配線層122は、開口部123が設けられている。ここで、開口部123は、貫通孔126の中心線と略一致する中心線を有し、貫通孔126の孔径よりも大きい孔径を有している。配線層122と貫通電極118または貫通孔126とは重なっていない。配線層122は、ランドと呼ばれる島状のパターンの配線でもよいし、直線状のパターンの配線であってもよいし、円状と直線状のパターンとが接続された配線であってもよい。開口部123は第2開口部である。
次に、第1面140a、及び配線層122に接するように無機絶縁膜130を設け、開口部124a、及び開口部124bを形成する(ステップ55(S55))。開口部124aは、開口部123の中心線と略一致する中心線を有し、開口部123の孔径よりも大きい孔径を有している。ここで、開口部124aは、無機絶縁膜130に形成される第4開口部である。また、開口部124bは、無機絶縁膜130に形成される第3開口部である。
次に、無機絶縁膜130と、開口部124bによって露出された配線層122と接するように、配線層110を設け、第2配線を形成する(ステップ56(S56))。
次に、貫通電極基板104に高温処理が施される(ステップ57(S57))。ステップ57(S57)は、図5において説明したステップ46(S46)と同様であるから、ここでの説明は省略する。
最後に、ステップ58(S58)が行われる。ステップ58(S58)は、図5において説明したステップ47(S47)と同様であるから、ここでの説明は省略する。
以上のような製造方法によって、貫通電極基板104を製造することができる。
図15のフローチャートに示した貫通電極基板104の製造方法を、図6、図7、図16乃至図21を用いて、詳細に説明する。なお、図6、図7、図16乃至図19、及び図21は、図14と同様に、図3に示す半導体装置100の領域112を拡大した図面において、貫通電極基板104のC1−C2線に沿った断面図を示す。図20は、ステップ57の貫通電極基板104に高温処理が施される工程において、例えば、集積回路106aが薄膜トランジスタを用いて形成されたときの、図1に示すB1−B2線に沿った断面図を示す。
はじめに、図6に示すように、ガラス基板120に、第1面140aと第2面140bとを貫通する貫通孔126を形成する。次に、図7に示すように、貫通孔126に貫通電極118を形成する。図6及び図7は、第1実施形態において説明されているため、ここでの説明は省略する。
続いて、図16乃至及び図21に示すように、多層配線層116を形成する。
図16に示すように、第1面140aに接するように無機絶縁膜134を形成する。その後、無機絶縁膜134を開口する開口部132を形成する。無機絶縁膜134の形成方法及び材料は、図9で示した無機絶縁膜130と同様の形成方法及び材料を用いることができる。また、無機絶縁膜134を開口する開口部132の形成方法も、図9で示した無機絶縁膜130の開口部124a及び開口部124bの形成方法と同様の形成方法を用いることができる。無機絶縁膜134は、例えば、第1絶縁膜である。開口部132は、例えば、第1開口部である。無機絶縁膜134は貫通電極118及び貫通孔126とは重なっておらず、貫通電極118及び貫通孔126の外側に設けられている。
次に、図17に示すように、配線層122を形成する。配線層122の形成方法及び材料は、図8の説明と同様であるから、ここでの説明は省略する。配線層122は、例えば、第1配線である。開口部123は、例えば、第2開口部である。配線層122の形状は、第2開口部の周囲をリング状に囲う形状をしている。配線層122と第1面140aとが重なる領域は、配線層122と無機絶縁膜134とが重なる領域の内側であって、貫通電極118または貫通孔126の外側である。すなわち、開口部123の開口端の位置は、開口部124aの開口端の位置よりも内側にあり、貫通孔126または貫通電極118の外側にある。また、配線層122と第1面140aとが重なる領域と、貫通電極118及び貫通孔126とは、互いに重なっていない。また、配線層122と無機絶縁膜134とが重なる領域と、貫通電極118及び貫通孔126とは、互いに重なっていない。
第2実施形態においても、第1実施形態と同様に、配線層122は、薄膜であることが好ましい。具体的には、配線層122の厚さは、1μm以下が好ましい。例えば、貫通電極基板104に高温処理が施されたとき、貫通電極118は熱膨張する。貫通電極118及び配線層122も高温になる。配線層122が薄膜でない場合、配線層122が熱膨張することで、無機絶縁膜134及び、後述する無機絶縁膜130にクラックが入ってしまい、貫通電極基板104の信頼性が低下する。しかし、配線層122が薄膜であることによって、配線層122の体積は貫通電極118と比較して十分に小さいため、配線層122の体積膨張は抑制され、無機絶縁膜134及び、後述する無機絶縁膜130にクラックが入ることを抑制することができる。また、本開示の一実施形態においては、配線層122と貫通電極118とは重なっておらず、物理的に離れているため、貫通電極118の熱膨張によって、配線層122にクラックが入ることがない。
次に、図18に示すように、無機絶縁膜134、及び配線層122上に、無機絶縁膜130を形成する。無機絶縁膜130の形成方法及び材料は、図9の説明と同様であるから、ここでの説明は省略する。また、無機絶縁膜130を開口する開口部124a及び開口部124bの形成方法も、図9の説明と同様であるから、ここでの説明は省略する。無機絶縁膜130は、例えば、第2絶縁膜である。また、開口部124aは第4開口部であり、開口部124bは第3開口部である。
開口部124aは、配線層122を露出させる。開口部124bは、配線層122、第1面140a、及び貫通電極118を露出させる。無機絶縁膜134と配線層122とが重なる領域は、配線層122と第1面140aとが重なる領域の外側であって、無機絶縁膜134と配線層122とが重なる領域と、配線層122と第1面140aとが重なる領域とは、互いに重なっていない。すなわち、無機絶縁膜134は貫通電極118及び貫通孔126の外側に設けられている。
次に、図19に示すように、無機絶縁膜130上、無機絶縁膜130を開口する開口部124b、及び配線層122が露出した部分に、配線層110を形成する。配線層110の形成方法及び材料は、図10の説明と同様であるから、ここでの説明は省略する。
第2実施形態においても、第1実施形態と同様に、配線層110の厚さは、配線層122の厚さと同等、もしくはそれよりも厚い(配線層122の厚さは、配線層110の厚さと同等、もしくはそれよりも薄い)。配線層110は、無機絶縁膜130を開口する開口部124b、及び配線層122が露出した部分と接し、無機絶縁膜130を開口する開口部124bを介して、配線層122と電気的に接続される。配線層110は、例えば、第2配線であり、集積回路106aと集積回路106bとを電気的に接続する。配線層110の厚さが配線層122の厚さと同等の場合、配線層110上に形成される絶縁膜が絶縁膜よりも下の層を覆う被覆性が向上し、貫通電極基板104の信頼性を向上させることができる。また、配線層110の厚さが配線層122の厚さと同等の場合、貫通電極基板104の多層配線化において、多層配線形成時の平坦性を向上させることができる。さらに、配線層110の厚さが配線層122の厚さと同等の場合、高温処理によって配線層110が熱膨張したとしても、配線層110上に形成される絶縁膜に、例えば、クラックが生じるなどの、熱膨張に伴うストレスを低減することができる。また、配線層110の厚さが、配線層122の厚さよりも厚い場合、配線層110を各集積回路間の配線として用いることで、例えば、信号の遅延を低減したり、配線に流す電流量を多くしたりすることができる。
貫通電極基板104は、配線層110を形成した後に、高温処理が施される。図20は、集積回路106aが薄膜トランジスタを用いて形成されたときの例を示している。図20の説明は図11と同様であるから、ここでの説明は省略する。
最後に、図21に示すように、配線層108を形成する。配線層108の形成方法及び材料は、図12の説明と同様であるから、ここでの説明は省略する。
配線層108は、開口部124a、配線層122が露出した部分、第1面140aが露出した部分、開口部123、及び貫通電極118と接し、開口部124a及び開口部123を介して、配線層122及び貫通電極118と電気的に接続される。配線層108は、例えば、第3配線である。また、開口部124aは第4開口部である。配線層108は、配線層110と同様に、集積回路106aと集積回路106bとを電気的に接続する。また、第2実施形態においても、第1実施形態と同様に、配線層108の厚さは、配線層122の厚さよりも厚いため、配線の抵抗値が小さく、配線層108を各集積回路間の配線として用いることで、例えば、信号の遅延を低減したり、配線に流す電流量を多くしたりすることができる。
以上の製造方法により、ガラス基板120の第1面140a上に多層配線層116を形成し、貫通電極基板104が作製される。また、集積回路106bを貫通電極基板104が有する配線層110に電気的に接続し、さらに、集積回路106bが実装された貫通電極基板104をプリント基板102と電気的に接続することで、半導体装置100は、作製される。バンプ114は、例えば、半田ボールである。
以上のように、本開示の一実施形態に係る貫通電極基板において、第1面上に設けられる無機絶縁膜と、貫通電極または貫通孔とは重なっておらず、第1絶縁膜は、貫通電極及び貫通孔の外側に設けられている。また、本開示の一実施形態に係る貫通電極基板において、第1絶縁膜に設けられる第1開口部の周囲をリング状に囲う形状をしている第1配線と、貫通電極とは、重なっておらず、第1配線は、貫通電極または貫通孔の外側に設けられている。したがって、貫通電極配線の形成において、貫通電極基板に高温処理が施され、貫通電極が熱膨張しても、本開示によって、貫通電極と第1絶縁膜とは接することなく離れており、また、貫通電極と第1配線とも接することなく離れているため、第1配線及び第1絶縁膜におけるクラックの発生を抑制することができる。また、本開示の一実施形態に係る貫通電極基板においては、高温処理が施され、貫通電極が熱膨張しても、第1配線の体積膨張を抑制することができるため、第1絶縁膜及び第2絶縁膜におけるクラックの発生を抑制することができる。よって、本開示によって、高温処理に対する信頼性が高い貫通電極基板が提供される。また、本開示によって、高温処理に対する信頼性が高い貫通電極基板の製造方法が提供される。
本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。
また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。
100:半導体装置、102:プリント基板、104:配線基板(貫通電極基板)、106a:集積回路、106b:集積回路、108:配線層、110:配線層、112:領域、114:バンプ、116:多層配線層、118:貫通電極、120:ガラス基板、122:配線層、123:開口部、124a:開口部、124b:開口部、126:貫通孔、130:無機絶縁膜、132:開口部、134:無機絶縁膜、140a:第1面、140b:第2面、150:半導体膜、152:絶縁膜、153:配線膜、154:絶縁膜、155:配線膜、156:絶縁膜、200a:中心線、200b:中心線

Claims (16)

  1. 第1面と、第2面と、前記第1面と前記第2面とを貫通する貫通孔と、を有する基板と、
    前記貫通孔に設けられる貫通電極と、
    中心線が前記貫通孔の中心線と略一致し、孔径が前記貫通孔の孔径よりも大きい第1開口部を有し、前記第1面上に設けられる第1配線と、
    中心線が前記第1開口部の中心線と略一致し、孔径が前記第1開口部の孔径よりも大きい第2開口部を有し、前記第1面及び前記第1配線上に設けられる絶縁膜と、
    前記絶縁膜上に設けられ、前記第2開口部とは異なる開口部を介して、前記第1配線と電気的に接続される第2配線と、
    を有する貫通電極基板。
  2. 前記第1配線の厚さは、前記第2配線の厚さよりも薄い、請求項1に記載の貫通電極基板。
  3. 前記第1配線の厚さは、1μm以下である、請求項1に記載の貫通電極基板。
  4. 前記第1開口部の開口端の位置は、前記第2開口部の開口端の位置の内側であって、かつ、前記貫通孔または前記貫通電極の外側である、請求項1に記載の貫通電極基板。
  5. 前記第1開口部及び前記第2開口部を介して、前記第1配線と電気的に接続される第3配線を、さらに有する、請求項1に記載の貫通電極基板。
  6. 基板の第1面と、基板の第2面とを貫通する貫通孔を設け、
    前記貫通孔を導電体で充填することにより貫通電極を設け、
    前記第1面に接し、中心線が前記貫通孔の中心線と略一致し、孔径が前記貫通孔の孔径よりも大きい第1開口部を有する第1配線を設け、
    前記第1面及び前記第1配線に接するように絶縁膜を設け、
    前記絶縁膜に、中心線が前記第1開口部の中心線と略一致し、孔径が前記第1開口部の孔径よりも大きい第2開口部を設け、
    前記絶縁膜、前記絶縁膜上に設けられ前記第2開口部とは異なる開口部、及び前記第1配線に接するように第2配線を設ける、
    貫通電極基板の製造方法。
  7. 前記第1配線の厚さは、前記第2配線の厚さと同等、または、前記第2配線の厚さよりも薄い、請求項6に記載の貫通電極基板の製造方法。
  8. 前記第1配線の厚さは、1μm以下である、請求項7に記載の貫通電極基板の製造方法。
  9. 前記第1開口部の開口端の位置は、前記第2開口部の開口端の位置の内側であって、かつ、前記貫通孔または前記貫通電極の外側である、請求項1に記載の貫通電極基板の製造方法。
  10. 前記第2配線を設けた後に、高温での処理を行う、請求項6に記載の貫通電極基板の製造方法。
  11. 前記高温での処理を行った後に、前記第1開口部及び前記第2開口部を介して、前記第1配線と電気的に接続される第3配線を設ける、請求項10に記載の貫通電極基板の製造方法。
  12. 第1面と、第2面と、前記第1面と前記第2面とを貫通する貫通孔と、を有する基板と、
    前記貫通孔に設けられる貫通電極と、
    前記第1面上に設けられ、中心線が前記貫通孔の中心線と略一致し、孔径が前記貫通孔の孔径よりも大きい第1開口部、を有する第1絶縁膜と、
    前記第1面及び前記第1絶縁膜上に設けられ、中心線が前記第1開口部の中心線と略一致し、孔径が前記第1開口部の孔径よりも小さい第2開口部、を有する第1配線と、
    前記第1絶縁膜及び前記第1配線上に設けられ、第3開口部及び第4開口部を有する第2絶縁膜と、
    前記第2絶縁膜上に設けられ、前記第3開口部を介して、前記第1配線と電気的に接続される第2配線と、
    を有する貫通電極基板。
  13. 前記第1配線の厚さは、前記第2配線の厚さと同等、または、前記第2配線の厚さよりも薄い、請求項12に記載の貫通電極基板。
  14. 前記第1配線の厚さは、1μm以下である、請求項12に記載の貫通電極基板。
  15. 前記第2開口部の開口端の位置は、前記第1開口部の開口端の位置の内側であって、かつ、前記貫通孔または前記貫通電極の外側である、請求項12に記載の貫通電極基板の製造方法。
  16. 前記第1開口部及び前記第4開口部を介して、前記第1配線と電気的に接続される第3配線を、さらに有する、請求項12に記載の貫通電極基板。
JP2017188369A 2017-09-28 2017-09-28 貫通電極基板及びその製造方法 Active JP7043768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017188369A JP7043768B2 (ja) 2017-09-28 2017-09-28 貫通電極基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017188369A JP7043768B2 (ja) 2017-09-28 2017-09-28 貫通電極基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019067798A true JP2019067798A (ja) 2019-04-25
JP7043768B2 JP7043768B2 (ja) 2022-03-30

Family

ID=66340014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017188369A Active JP7043768B2 (ja) 2017-09-28 2017-09-28 貫通電極基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP7043768B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025191826A1 (ja) * 2024-03-15 2025-09-18 株式会社Fuji 回路形成方法、および回路形成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218529A (ja) * 2002-01-21 2003-07-31 Ngk Spark Plug Co Ltd 配線基板
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2009084301A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
JP2013165099A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器
US20150206799A1 (en) * 2010-05-13 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures for Substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218529A (ja) * 2002-01-21 2003-07-31 Ngk Spark Plug Co Ltd 配線基板
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2009084301A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
US20150206799A1 (en) * 2010-05-13 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structures for Substrate
JP2013165099A (ja) * 2012-02-09 2013-08-22 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025191826A1 (ja) * 2024-03-15 2025-09-18 株式会社Fuji 回路形成方法、および回路形成装置

Also Published As

Publication number Publication date
JP7043768B2 (ja) 2022-03-30

Similar Documents

Publication Publication Date Title
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
KR102147413B1 (ko) 패드 개구부 및 트렌치를 위한 패시베이션 스킴
JP6596906B2 (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
US20160190103A1 (en) Semiconductor device and manufacturing method therefor
TWI416679B (zh) 半導體結構及其製造方法
JP2005294582A (ja) 半導体装置の製造方法
CN106057749B (zh) 半导体封装件及其制造方法
JP2015070007A (ja) 配線基板及びその製造方法
JP2013021001A (ja) 半導体装置及び半導体装置の製造方法
JP2018129475A (ja) 半導体装置及びその製造方法
JP2009515354A (ja) 一時的なキャップ層を用いる、覆われた、基板を貫通するビアの製造
JP2004273523A (ja) 配線接続構造
TWI897664B (zh) 貫通電極基板,電子單元,貫通電極基板的製造方法及電子單元的製造方法
TW201921508A (zh) 半導體裝置之製造方法
JP2021044347A (ja) 半導体装置
JP7043768B2 (ja) 貫通電極基板及びその製造方法
TWI512923B (zh) 中介板及其製法
TWI251926B (en) Wiring substrate, manufacturing method thereof, and semiconductor device
KR101052366B1 (ko) 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법
KR20060054690A (ko) 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법
JP2014165204A (ja) 半導体装置及びその製造方法
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP7087319B2 (ja) 貫通電極基板及びその製造方法
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
JP2024006789A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7043768

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150