[go: up one dir, main page]

TWI809464B - 半導體結構與其形成方法 - Google Patents

半導體結構與其形成方法 Download PDF

Info

Publication number
TWI809464B
TWI809464B TW110128298A TW110128298A TWI809464B TW I809464 B TWI809464 B TW I809464B TW 110128298 A TW110128298 A TW 110128298A TW 110128298 A TW110128298 A TW 110128298A TW I809464 B TWI809464 B TW I809464B
Authority
TW
Taiwan
Prior art keywords
metal layer
contact metal
substrate
silicide
semiconductor structure
Prior art date
Application number
TW110128298A
Other languages
English (en)
Other versions
TW202226454A (zh
Inventor
花長煌
陳家豪
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Publication of TW202226454A publication Critical patent/TW202226454A/zh
Application granted granted Critical
Publication of TWI809464B publication Critical patent/TWI809464B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H10W20/0698—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H10W20/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一種半導體結構。半導體結構包含基板，基板具有正面和與正面相對的背面。半導體結構也包含第一接觸金屬層，第一接觸金屬層設置於基板的正面之上。半導體結構更包含III-V族化合物半導體層，III-V族化合物半導體層設置於基板與第一接觸金屬層之間。此外，半導體結構包含通孔，通孔從基板的背面穿透基板與III-V族化合物半導體層。通孔的底部是由第一接觸金屬層所定義，且第一接觸金屬層包含鉬、鎢、銥、鈀、鉑、鈷、釕、鋨、銠、錸或前述之組合。

Description

半導體結構與其形成方法
本揭露實施例是有關於一種半導體結構與其形成方法，且特別是有關於一種包含III-V族化合物半導體層的半導體結構與其形成方法。
III-V族化合物半導體材料以其寬能隙(bandgap)特性(例如，氮化鎵(GaN)的能隙可高達3.4 eV)和高崩潰電壓而著稱。因此，III-V族化合物半導體材料已成為用於高溫和/或高功率應用的有利材料。近來，包含III-V族化合物半導體材料的半導體已被用於製造高功率和高頻裝置，例如氮化鎵高電子遷移率電晶體(high-electron-mobility transistor, HEMT)。
然而，當在傳統的氮化鎵高電子遷移率電晶體中形成背面通孔(back-side via hole)時，應執行蝕刻製程並停止於氮化鎵層。另外，還需要對基板內部的背面通孔進行一清潔製程。接著，應執行另一蝕刻製程以將背面通孔的下方的氮化鎵層移除，並且需要對氮化鎵蝕刻之後的背面通孔進行另一清潔製程。此多步驟製程的主要目的是為了防止在製程的期間損壞正面金屬，例如鈦(Ti)。然而，多步驟製程是複雜、費時且昂貴的。
根據本揭露一些實施例的半導體結構包含背面通孔。背面通孔穿透基板與基板上的III-V族化合物半導體層。背面通孔的底部是由III-V族化合物半導體層之上的第一接觸金屬層所定義。第一接觸金屬層在形成背面通孔的期間可作為蝕刻停止層，因而在形成背面通孔的期間，可在減輕設置於第一接觸金屬層之上的金屬層的損壞的情況下，以較高的蝕刻速率對基板和III-V族化合物半導體層進行蝕刻。
本揭露的一些實施例包含一種半導體結構。半導體結構包含基板，基板具有正面和與正面相對的背面。半導體結構也包含第一接觸金屬層，第一接觸金屬層設置於基板的正面之上。半導體結構更包含III-V族化合物半導體層，III-V族化合物半導體層設置於基板與第一接觸金屬層之間。此外，半導體結構包含通孔，通孔從基板的背面穿透基板與III-V族化合物半導體層。通孔的底部是由第一接觸金屬層所定義，且第一接觸金屬層包含鉬、鎢、銥、鈀、鉑、鈷、釕、鋨、銠、錸或前述之組合。
本揭露的一些實施例包含一種半導體結構的形成方法。此方法包含在基板的正面之上形成III-V族化合物半導體層。此方法也包含在III-V族化合物半導體層之上形成第一接觸金屬層。第一接觸金屬層包含鉬、鎢、銥、鈀、鉑、鈷、釕、鋨、銠、錸或前述之組合。此方法更包含形成通孔。通孔從基板的背面穿透基板與III-V族化合物半導體層，並曝露第一接觸金屬層的一部分。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個部件及其排列方式的特定範例，以簡化說明。當然，這些僅是範例並非用以限定。例如，若是本揭露實施例敘述了第一特徵部件形成於第二特徵部件之上，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有其他的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。此外，本揭露在各種範例中可能重複使用相同的參考符號及/或標記。此重複是為了簡化與清晰的目的，其本身並非指示所討論的各種實施例和/或配置之間的關係。
應理解的是，額外的操作步驟可實施於所述方法之前、期間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。
此外，其中可能用到與空間相關用詞，例如「在… 之下」、「下方」、「較低的」、「在… 之上」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖式中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，除了圖式中所描述的方位之外，這些空間相關用詞還意圖涵蓋裝置在使用或操作中的不同方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。
在本揭露中，用語「約」、「大約」、「大致上」通常表示在一給定值或範圍的20%之內，或10%之內，或5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。本揭露的給定值為大約的值。亦即，在沒有特定描述用與「約」、「大約」、「大致上」的情況下，給定值隱含「約」、「大約」、「大致上」之含義。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。應理解的是，這些用語(例如在通常使用的字典中定義的用語)應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以理想化或過度正式的方式解讀，除非在本揭露實施例明確地如此定義。
以下所揭露之不同實施例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
本揭露實施例中的半導體結構可用於例如功率放大器的射頻裝置中，但本揭露實施例並非以此為限。本揭露實施例中所示的半導體結構也可依據需求應用於其他合適的裝置。
本揭露實施例提供一種半導體結構，半導體結構包含基板、第一接觸金屬層以及在基板與第一接觸金屬層之間的III-V族化合物半導體層。第一接觸金屬層可包含鉬(molybdenum)、鎢(tungsten)、銥(iridium)、鈀(palladium)、鉑(platinum)、鈷(cobalt)、釕(ruthenium)、鋨(osmium)、銠(rhodium)、錸(rhenium)或前述之組合。第一接觸金屬層相對於基板和III-V族化合物半導體層可具有高蝕刻選擇性。因此，可在減輕位於第一接觸金屬層下方的其他金屬層的損壞的情況下，提升用於形成穿透基板和III-V族化合物半導體層的通孔的蝕刻製程的效率。
第1圖至第4圖是根據一些實施例繪示在製造半導體結構100的各階段的部分剖面圖。應注意的是，為了簡便起見，第1圖至第4圖中可能省略一些部件。
參照第1圖，在一些實施例中，提供基板10。基板10可包含元素半導體(例如，矽或鍺)、化合物半導體(例如，碳化鉭(TaC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP))、合金半導體(例如，矽鍺(SiGe)、碳化矽鍺(SiGeC)、磷砷化鎵(GaAsP)或磷化銦鎵(GaInP))、其他合適的半導體或前述之組合，但本揭露實施例並非以此為限。
在一些實施例中，基板10可為絕緣層上半導體(semiconductor-on-insulator, SOI)基板。舉例來說，基板10可為絕緣層上矽(silicon-on-insulator)基板。在一些實施例中，基板10可為半導體晶圓(例如，矽晶圓或其他合適的半導體晶圓)。在一些實施例中，基板10可包含碳化矽(SiC)基板、氮化鋁基板、藍寶石基板、類似的基板或前述之組合，但本揭露實施例並非以此為限。
參照第1圖，在一些實施例中，可在基板10的正面10F之上形成III-V族化合物半導體層20。在一些實施例中，III-V族化合物半導體層20可包含氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、氮化鋁銦鎵(AlInGaN)、類似的材料或前述之組合，但本揭露實施例並非以此為限。此外，III-V族化合物半導體層20可透過沉積製程所形成，例如化學氣相沉積(CVD)、原子層沉積(ALD)、分子束磊晶(MBE)、液相磊晶(LPE)、類似的製程或前述之組合。
在一些實施例中，半導體結構100可包含電子元件，例如高電子遷移率電晶體(HEMT)。III-V族化合物半導體層20可為電子元件(例如，高電子遷移率電晶體)或電子元件的至少一部分。換句話說，電子元件(例如，高電子遷移率電晶體)的至少一部分可由III-V族化合物半導體層的一部分所製成。舉例來說，電子元件可為氮化鎵高電子遷移率電晶體(GaN HEMT)。
接著，參照第1圖，在一些實施例中，在III-V族化合物半導體層20之上形成第一接觸金屬層30。在一些實施例中，第一接觸金屬層30與III-V族化合物半導體層20直接接觸。在一些實施例中，第一接觸金屬層30包含鉬(Mo)、鎢(W)、銥(Ir)、鈀(Pd)、鉑(Pt)、鈷(Co)、釕(Ru)、鋨(Os)、銠(Rh)、錸(Re)、類似的材料或前述之組合。在一些實施例中，第一接觸金屬層30可包含矽化物，例如矽化鉬、矽化鎢、矽化銥、矽化鈀、矽化鉑、矽化鈷、矽化釕、矽化鋨、矽化銠、矽化錸或前述之組合。第一接觸金屬層30可具有良好的擴散能力。因此，在一些實施例中，可透過熱退火製程提升第一接觸金屬層30和III-V族化合物半導體層20之間的附著力(adhesion)。
舉例來說，第一接觸金屬層30可透過物理氣相沉積(PVD)、化學氣相沉積、原子層沉積、蒸鍍(evaporation)、濺鍍(sputtering)、類似的製程或前述之組合所形成。
在一些實施例中，第一接觸金屬層30的厚度T30可大於或等於500埃(Å)。在一些實施例中，厚度T30可介於約500埃與約2,500埃之間。在一些實施例中，厚度T30可介於約2,500 埃與約5,000 埃之間。在一些實施例中，厚度T30可介於約5,000 埃與約7,500 埃之間。在一些實施例中，厚度T30可介於約7,500 埃與約10,000 埃之間。可調整第一接觸金屬層30的厚度T30以提升用於形成穿透基板10和III-V族化合物半導體層20的通孔的蝕刻製程的效率。
在一些實施例中，在將第一接觸金屬層30形成於III-V族化合物半導體層20之上後，可執行熱退火製程，使得第一接觸金屬層30可與III-V族化合物半導體層20(的表面)具有良好的附著力。
接著，參照第1圖，在一些實施例中，可在第一接觸金屬層30之上形成第二接觸金屬層41。在一些實施例中，第二接觸金屬層41可包含鈦(Ti)、金(Au)、鉑(Pt)、類似的材料或前述之組合。在一些實施例中，可在第二接觸金屬層41之上形成第三接觸金屬層43。在一些實施例中，第三接觸金屬層43可包含鈦(Ti)、金(Au)、鉑(Pt)、類似的材料或前述之組合。
在一些實施例中，第一接觸金屬層30可為鉑層，第二接觸金屬層41可為鈦層，而第三接觸金屬層43可為金層。在用於形成穿透基板10和III-V族化合物半導體層20的通孔的蝕刻製程期間，第一接觸金屬層30可保護第二接觸金屬層41和第三接觸金屬層43以減輕損壞。此外，在用於通孔的清潔製程期間，第一接觸金屬層30也可保護第二接觸金屬層41和第三接觸金屬層43以減輕損壞。
舉例來說，第二接觸金屬層41和第三接觸金屬層43可透過沉積製程所形成。沉積製程可包含物理氣相沉積、化學氣相沉積、原子層沉積、蒸鍍、濺鍍、電鍍、類似的製程或前述之組合。
接著，如第2圖所示，在一些實施例中，透過沉積製程在基板10的背面10B(其與正面10F相對)形成至少一金屬層。沉積製程的範例如前所述，在此將不再重複。在一些實施例中，如第2圖所示，可在基板10的背面10B塗鍍鈦層51，並在鈦層51之上形成金層53。鈦層51可與基板10具有更好的附著力。
接著，在一些實施例中，如第2圖所示，可在金屬層(例如，金層53)之上形成遮罩層55。遮罩層55可包含鎳(Ni)，但本揭露實施例並非以此為限。可透過沉積製程、光微影製程、其他合適的製程或前述之組合形成遮罩層55。沉積製程的範例如前所述，在此將不再重複。舉例來說，光微影製程可包含光阻塗佈(例如，旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking, PEB)、顯影(developing)、清洗(rinsing)、乾燥(例如，硬烘烤)、其他合適的製程或前述之組合。
接著，如第3圖所示，透過使用遮罩層55作為蝕刻遮罩，可執行蝕刻製程以形成通孔10H。在一些實施例中，透過遮罩層55蝕刻基板10和III-V族化合物半導體層20。在一些實施例中，蝕刻製程可包含乾式蝕刻製程。舉例來說，乾式蝕刻製程可包含反應性離子蝕刻(reactive ion etch, RIE)、感應耦合式電漿(inductively-coupled plasma, ICP)蝕刻、中子束蝕刻(neutral beam etch, NBE)、電子迴旋共振式(electron cyclotron resonance, ERC)蝕刻、類似的蝕刻製程或前述之組合。在一些實施例中，執行感應耦合式電漿(ICP)蝕刻以蝕刻金層53、鈦層51、III-V族化合物半導體層20和基板10。
參照第2圖與第3圖，在一些實施例中，可從基板10的背面10B將基板10和III-V族化合物半導體層20圖案化以形成通孔10H，且通孔10H可曝露第一接觸金屬層30(的表面30S)的一部分。在一些實施例中，通孔10H可穿透基板10與III-V族化合物半導體層20，且通孔10H的底部是由第一接觸金屬層30所定義。在一些實施例中，由於在用於形成通孔10H的蝕刻製程期間，通孔10H的底部是由相對於基板10和III-V族化合物半導體層20具有高蝕刻選擇性的第一接觸金屬層30所定義，因而可使用高蝕刻速率以蝕刻基板10和III-V族化合物半導體層20，從而提升用於形成通孔10H的蝕刻製程的效率。在一些實施例中，在形成通孔10H的期間，第一接觸金屬層30可減輕第二接觸金屬層41和第三接觸金屬層43所受到的損壞，從而提升半導體結構的可靠性。在一些實施例中，第一接觸金屬層30可在用於形成通孔10H的蝕刻製程中作為蝕刻停止層。
接著，如第4圖所示，在一些實施例中，將鈦層51、金層53和遮罩層55移除。接著，在一些實施例中，使用溶液清潔通孔10H。舉例來說，用於清潔通孔10H的溶液可包含硝酸(HNO 3)、碘化鉀(KI)、碘(I 2)、硫酸(H 2SO 4)、過氧化氫(H 2O 2)或前述之組合。或者，用於清潔通孔10H的溶液可包含例如氫氟酸(HF)、氫氧化銨(NH 4OH)或任何合適的溶液。第一接觸金屬層30可不受將鈦層51、金層53和遮罩層55移除的步驟所影響。此外，在清潔通孔10H的步驟期間，第一接觸金屬層30可保護第二接觸金屬層41和第三接觸金屬層43而減輕其所受的損壞。
如第4圖所示，在一些實施例中，可在通孔10H中形成背面金屬層(back-side metal layer)60，以形成半導體結構100。在一些實施例中，背面金屬層60可包含金、鎳、鉑、鈀、銥、鈦、鉻、鎢、鋁、銅、類似的材料、前述之合金或前述之組合。舉例來說，如第4圖所示，可透過沉積製程在基板10的背面10B、通孔10H的側壁10HS和第一接觸金屬層30的表面30S之上形成背面金屬層60。沉積製程的範例如前所述，在此將不再重複。
在一些實施例中，通孔10H的側壁10HS可大致上與III-V族化合物半導體層20和第一接觸金屬層30的接觸面25S垂直，但本揭露實施例並非以此為限。
第5圖是根據一些實施例繪示半導體結構102的部分剖面圖。參照第5圖，在一些實施例中，半導體結構102的通孔10H’可具有傾斜的側壁10HS’。通孔10H’的傾斜的側壁10HS’可以不與III-V族化合物半導體層20和第一接觸金屬層30的接觸面25S’垂直。
在一些實施例中，如第5圖所示，第一接觸金屬層30被部分地蝕刻，使得通孔10H’進一步穿透第一接觸金屬層30的一部分。如第5圖所示，第一接觸金屬層30的表面30S’可低於III-V族化合物半導體層20和第一接觸金屬層30的接觸面25S’。因此，在一些實施例中，第一接觸金屬層30可為背面金屬層60提供更大的接觸面，以增強導電性。
綜上所述，根據本揭露實施例的半導體結構包含第一接觸金屬層。第一接觸金屬層在用於形成背面通孔的蝕刻製程的期間可作為蝕刻停止層，背面通孔可穿透基板和III-V族化合物半導體層，III-V族化合物半導體層在第一接觸金屬層與基板之間。第一接觸金屬層在用於形成背面通孔的蝕刻製程的期間相對於基板和III-V族化合物半導體層可具有高蝕刻選擇性。因此，可減少製程時間和成本，且/或可提升半導體結構的可靠性。
以上概述數個實施例的部件，以便在本揭露所屬技術領域中具有通常知識者可以更理解本揭露實施例的觀點。在本揭露所屬技術領域中具有通常知識者應該理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本揭露已以數個實施例揭露如上，然其並非用以限定本揭露的範圍。
整份說明書對特徵、優點或類似語言的引用，並非意味可以利用本揭露實現的所有特徵和優點應該或者可以在本揭露的任何單個實施例中實現。相對地，涉及特徵和優點的語言被理解為其意味著結合實施例描述的特定特徵、優點或特性包含在本揭露的至少一個實施例中。因而，在整份說明書中對特徵和優點以及類似語言的討論可以但不一定代表相同的實施例。
再者，在一個或多個實施例中，可以任何合適的方式組合本揭露的所描述的特徵、優點和特性。根據本文的描述，相關領域的技術人員將意識到，可在沒有特定實施例的一個或多個特定特徵或優點的情況下實現本揭露。在其他情況下，在某些實施例中可辨識附加的特徵和優點，這些特徵和優點可能不存在於本揭露的所有實施例中。
100,102:半導體結構 10:基板 10B:背面 10F:正面 10H,10H’:通孔 10HS,10HS’:側壁 20:III-V族化合物半導體層 25S,25S’:接觸面 30:第一接觸金屬層 30S,30S’:表面 41:第二接觸金屬層 43:第三接觸金屬層 51:鈦層 53:金層 55:遮罩層 60:背面金屬層 T30:厚度
可從以下的詳細描述中配合所附圖式理解本揭露實施例的各種態樣。應注意的是，根據本產業的一般作業，各種元件並未必按照比例繪製。事實上，可能任意的放大或縮小各種元件的尺寸，以做清楚的說明。 第1圖是根據一些實施例繪示在製造半導體結構的一個階段的部分剖面圖。 第2圖是根據一些實施例繪示在製造半導體結構的一個階段的部分剖面圖。 第3圖是根據一些實施例繪示在製造半導體結構的一個階段的部分剖面圖。 第4圖是根據一些實施例繪示在製造半導體結構的一個階段的部分剖面圖。 第5圖是根據一些實施例繪示半導體結構的部分剖面圖。
100:半導體結構
10:基板
10B:背面
10F:正面
10H:通孔
10HS:側壁
20:III-V族化合物半導體層
25S:接觸面
30:第一接觸金屬層
30S:表面
41:第二接觸金屬層
43:第三接觸金屬層
60:背面金屬層

Claims (18)

  1. 一種半導體結構，包括：一基板，具有一正面和與該正面相對的一背面；一第一接觸金屬層，設置於該基板的該正面之上；一III-V族化合物半導體層，設置於該基板與該第一接觸金屬層之間；以及一通孔，從該基板的該背面穿透該基板與該III-V族化合物半導體層，其中該通孔的一底部是由該第一接觸金屬層所定義，其中該第一接觸金屬層與該III-V族化合物半導體層直接接觸，且該第一接觸金屬層係選自於由鉬、鎢、銥、鈀、鉑、鈷、釕、鋨、銠、錸、及其組合所組成的群組，或選自於由矽化鉬、矽化鎢、矽化銥、矽化鈀、矽化鉑、矽化鈷、矽化釕、矽化鋨、矽化銠、矽化錸、及其組合所組成的群組。
  2. 如請求項1之半導體結構，其中該第一接觸金屬層的厚度大於或等於500埃。
  3. 如請求項1之半導體結構，更包括：一第二接觸金屬層，設置於該第一接觸金屬層之上，其中該第一接觸金屬層設置於該第二接觸金屬層與該III-V族化合物半導體層之間。
  4. 如請求項3之半導體結構，其中該第二接觸金屬層包括鈦、金、鉑或前述之組合。
  5. 如請求項4之半導體結構，更包括：一第三接觸金屬層，設置於該第二接觸金屬層之上，其中該第二 接觸金屬層設置於該第一接觸金屬層與該第三接觸金屬層之間，且該第三接觸金屬層包括鈦、金、鉑或前述之組合。
  6. 如請求項1之半導體結構，其中該基板為一碳化矽基板、一氮化鋁基板或一藍寶石基板。
  7. 如請求項1之半導體結構，其中該III-V族化合物半導體層包括氮化鎵、氮化鋁、氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵或前述之組合。
  8. 如請求項1之半導體結構，更包括一高電子遷移率電晶體，其中該高電子遷移率電晶體的至少一部分是由該III-V族化合物半導體層的一部分製成。
  9. 如請求項8之半導體結構，其中該高電子遷移率電晶體為一氮化鎵高電子遷移率電晶體。
  10. 如請求項1之半導體結構，其中該通孔進一步穿透該第一接觸金屬層的一部分。
  11. 一種半導體結構的形成方法，包括：在一基板的一正面之上形成一III-V族化合物半導體層；在該III-V族化合物半導體層之上形成一第一接觸金屬層，其中該第一接觸金屬層直接接觸該III-V族化合物半導體層，且該第一接觸金屬層係選自於由鉬、鎢、銥、鈀、鉑、鈷、釕、鋨、銠、錸、及其組合所組成的群組，或選自於由矽化鉬、矽化鎢、矽化銥、矽化鈀、矽化鉑、矽化鈷、矽化釕、矽化鋨、矽化銠、矽化錸、及其組合所組成的群組；以及形成一通孔，其中該通孔從該基板的一背面穿透該基板與該III-V族化合物半導體層，並曝露該第一接觸金屬層的一部分。
  12. 如請求項11之半導體結構的形成方法，其中形成該通孔的步驟包括：在該基板的該背面之上形成一遮罩層；透過該遮罩層蝕刻該基板與該III-V族化合物半導體層；及將該遮罩層移除。
  13. 如請求項11之半導體結構的形成方法，其中形成該通孔的步驟包括：執行一蝕刻製程於該基板與該III-V族化合物半導體層。
  14. 如請求項11之半導體結構的形成方法，更包括：使用一溶液清潔該通孔。
  15. 如請求項14之半導體結構的形成方法，其中該溶液包括硝酸、碘化鉀、碘、硫酸、過氧化氫或前述之組合。
  16. 如請求項11之半導體結構的形成方法，其中在形成該第一接觸金屬層的步驟之後，該方法更包括：執行一熱退火製程。
  17. 如請求項11之半導體結構的形成方法，其中該第一接觸金屬層的厚度大於或等於500埃。
  18. 如請求項11之半導體結構的形成方法，其中該基板為一碳化矽基板、一氮化鋁基板或一藍寶石基板。
TW110128298A 2020-12-30 2021-08-02 半導體結構與其形成方法 TWI809464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/137,587 2020-12-30
US17/137,587 US11949008B2 (en) 2020-12-30 2020-12-30 Semiconductor structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW202226454A TW202226454A (zh) 2022-07-01
TWI809464B true TWI809464B (zh) 2023-07-21

Family

ID=82117819

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128298A TWI809464B (zh) 2020-12-30 2021-08-02 半導體結構與其形成方法

Country Status (3)

Country Link
US (1) US11949008B2 (zh)
CN (1) CN114695293A (zh)
TW (1) TWI809464B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831712A (zh) * 2022-11-29 2023-03-21 成都海威华芯科技有限公司 一种半导体晶圆蚀刻后的深孔清洗方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201831246A (zh) * 2017-01-31 2018-09-01 日商住友精密工業股份有限公司 配線構造的製造方法
TW202017107A (zh) * 2018-09-06 2020-05-01 美商雷森公司 具有與銅鑲嵌結構整合的低電容閘極接點的氮化物結構

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741218B2 (en) 2007-02-27 2010-06-22 Freescale Semiconductor, Inc. Conductive via formation utilizing electroplating
DE102007035834A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit lokal erhöhtem Elektromigrationswiderstand in einer Verbindungsstruktur
TWI504780B (zh) * 2009-09-04 2015-10-21 穩懋半導體股份有限公司 一種利用無電解電鍍法將金屬種子層鍍在半導體晶片的背面及導孔的製程方法
US8673765B2 (en) * 2012-06-01 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US9427626B2 (en) 2014-08-03 2016-08-30 Jezekiel Ben-Arie Swimming device with retractable fins
TWI646687B (zh) 2017-10-30 2019-01-01 穩懋半導體股份有限公司 用於氮化鎵元件之歐姆金屬改良結構
US10468297B1 (en) * 2018-04-27 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-based etch-stop layer
CN110556301B (zh) * 2018-05-30 2024-10-29 住友电工光电子器件创新株式会社 半导体器件及其制造方法
US10923585B2 (en) * 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11769768B2 (en) * 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US12112983B2 (en) * 2020-08-26 2024-10-08 Macom Technology Solutions Holdings, Inc. Atomic layer deposition of barrier metal layer for electrode of gallium nitride material device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201831246A (zh) * 2017-01-31 2018-09-01 日商住友精密工業股份有限公司 配線構造的製造方法
TW202017107A (zh) * 2018-09-06 2020-05-01 美商雷森公司 具有與銅鑲嵌結構整合的低電容閘極接點的氮化物結構

Also Published As

Publication number Publication date
CN114695293A (zh) 2022-07-01
TW202226454A (zh) 2022-07-01
US11949008B2 (en) 2024-04-02
US20220208999A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
CN106486543B (zh) 半导体器件及其制造方法
US12354881B2 (en) Methods of etching metals in semiconductor devices
CN106558535B (zh) 形成金属互连件的方法
US10777455B2 (en) Multi-etching process for forming via opening in semiconductor device structure
TWI565074B (zh) 半導體結構與其製備方法
CN110071173A (zh) 半导体装置及其制造方法
CN112119494B (zh) 半导体装置和其制作方法
TWI674631B (zh) 半導體裝置及其製造方法
JP2008306027A (ja) 半導体装置の製造方法
TWI809464B (zh) 半導體結構與其形成方法
US9799558B2 (en) Method for forming conductive structure in semiconductor structure
JP2006286951A (ja) 半導体装置の製造方法
TW202215551A (zh) 半導體裝置及其形成方法
US10497607B2 (en) Manufacturing method of interconnect structure
CN114496787B (zh) 半导体装置及其形成方法
US9558955B2 (en) Formation method of semiconductor device that includes performing hydrogen-containing plasma treatment on metal gate stack
CN111987155B (zh) 高电子迁移率晶体管装置及其制造方法
US20250126780A1 (en) Memory device and method for manufacturing the same
CN110211944B (zh) 半导体器件及形成方法
CN109755308B (zh) 半导体结构和高电子迁移率晶体管的制造方法
CN119208266B (zh) 半导体器件及其制备方法、芯片、电子设备
CN112310211B (zh) 半导体装置及其制造方法
US11365117B2 (en) MEMS device and manufacturing method of the same
US20170170016A1 (en) Multiple patterning method for substrate
US9972526B2 (en) Method for forming conductive structure in semiconductor structure