[go: up one dir, main page]

CN116169096B - 超导互连结构的制备方法及超导量子电路的制备方法 - Google Patents

超导互连结构的制备方法及超导量子电路的制备方法 Download PDF

Info

Publication number
CN116169096B
CN116169096B CN202210972234.7A CN202210972234A CN116169096B CN 116169096 B CN116169096 B CN 116169096B CN 202210972234 A CN202210972234 A CN 202210972234A CN 116169096 B CN116169096 B CN 116169096B
Authority
CN
China
Prior art keywords
superconducting
substrate
quantum circuit
molten
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210972234.7A
Other languages
English (en)
Other versions
CN116169096A (zh
Inventor
徐望胜
沈龙
张润潇
马亮亮
尤兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Benyuan Quantum Computing Technology Hefei Co ltd
Original Assignee
Benyuan Quantum Computing Technology Hefei Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Benyuan Quantum Computing Technology Hefei Co ltd filed Critical Benyuan Quantum Computing Technology Hefei Co ltd
Priority to CN202210972234.7A priority Critical patent/CN116169096B/zh
Priority to PCT/CN2023/085556 priority patent/WO2023186119A1/zh
Publication of CN116169096A publication Critical patent/CN116169096A/zh
Application granted granted Critical
Publication of CN116169096B publication Critical patent/CN116169096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10W20/056
    • H10W20/023
    • H10W20/069

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种超导互连结构及超导量子电路的制备方法,涉及硅通孔互连结构技术领域。本申请先在衬底上形成盲孔,然后将熔融的超导材料填入所述盲孔形成超导元件,再在所述盲孔的底部的一侧减薄所述衬底以使该盲孔形成贯穿衬底的通孔,由此即可获得贯穿衬底的超导互连结构,可以基于该超导互连结构使通孔两端的衬底表面的电路互连。本申请的方案中,熔融的超导材料填充盲孔后减薄的方式耗时短、效率高,有助于实现基于TSV的超导互连结构的快速制备。

Description

超导互连结构的制备方法及超导量子电路的制备方法
技术领域
本申请属于通孔制备技术领域,尤其是硅通孔互连结构制备技术领域,特别地,本申请涉及一种超导互连结构及超导量子电路的制备方法。
背景技术
随着量子芯片结构的改进和多比特技术的发展,超导量子电路变得越来越复杂,因此超导量子芯片逐渐向高集成度方向发展,二维平面集成逐渐面临挑战。硅通孔(Through Silicon Via,TSV)技术通过在衬底上打孔并填充导电材料形成TSV互连结构将衬底正面电路和衬底背面电路进行互连。因此,借助硅通孔的工艺技术可以将超导量子电路的超导信号从衬底的一个表面传输到另一表面,从而可以将超导量子电路的一些结构形成在给定制造平面上方或下方,并借助硅通孔技术实现超导量子芯片三维方向垂直导通。因此,基于TSV的超导互连结构是超导量子芯片的制造过程的重要部分。
目前,基于TSV的超导互连结构一般通过先利用Bosch工艺对衬底刻蚀形成硅通孔,然后利用PVD、CVD、ALD等方式在硅通孔内或壁上沉积镀膜形成,但该过程普遍耗时较长,例如,热蒸发镀膜时,其沉积速率只有几十埃每秒,而硅通孔厚度有几百微米。
因此,亟需一种快速制备基于TSV的超导互连结构的方法。
发明创造内容
针对基于TSV的超导互连结构制备过程耗时较长的问题,本申请的目的是提供一种超导互连结构及超导量子电路的制备方法,以解决现有技术中的不足,它实现了基于硅通孔的超导互连结构的快速制备。
本申请的一个实施例提供了一种超导互连结构的制备方法,它包括:在衬底上形成盲孔;将熔融的超导材料填入所述盲孔形成超导元件;以及,在所述盲孔的底部的一侧,减薄所述衬底以形成贯穿所述衬底的通孔。
如上所述的制备方法,在一实施方式中,在所述将熔融的超导材料填入所述盲孔的步骤之前,还包括:在所述盲孔的内壁形成粘附浸润层。
如上所述的制备方法,在一实施方式中,所述粘附浸润层包括:粘附所述内壁的第一材料层;以及,以及粘附所述第一材料层的第二材料层。
如上所述的制备方法,在一实施方式中,所述第一材料层包括钛Ti或镍Ni,所述第二材料层包括金Au或铜Cu。
如上所述的制备方法,在一实施方式中,在所述将熔融的超导材料填入所述盲孔的步骤同时,还包括:
加热所述衬底至所述超导材料的熔点以上。
如上所述的制备方法,在一实施方式中,所述将熔融的超导材料填入所述盲孔的步骤,包括:将所述超导材料形成颗粒;分立的熔融所述颗粒形成液滴填入所述盲孔。
如上所述的制备方法,在一实施方式中,在抗氧化环境中将熔融的超导材料填入所述盲孔。
如上所述的制备方法,在一实施方式中,所述抗氧化环境为真空环境。
如上所述的制备方法,在一实施方式中,所述抗氧化环境为非氧化性气体的环境。
如上所述的制备方法,在一实施方式中,非氧化性气体包括氮气N2、氢气H2、一氧化碳CO、甲酸蒸汽中之一。
如上所述的制备方法,在一实施方式中,所述超导材料包括铟In、锡Sn、铅Pt、铟锡合金中至少之一。
本申请的另一个实施例提供了一种超导量子电路的制备方法,它包括:根据如上所述制备方法制备的超导互连结构;形成第一超导量子电路于所述通孔一端的所述衬底的表面,且所述第一超导量子电路与所述超导元件的一端连接;以及,形成第二超导量子电路于所述通孔另一端的所述衬底的表面,所述第二超导量子电路与所述超导元件的另一端连接。
如上所述的超导量子电路的制备方法,在一实施方式中,所述第一超导量子电路、所述超导元件和所述第二超导量子电路形成以下结构之一:脉冲控制信号线、磁通调控信号线、读取信号线、读取谐振腔。
与现有技术相比,本申请先在衬底上形成盲孔,然后将熔融的超导材料填入所述盲孔形成超导元件,再在所述盲孔的底部的一侧减薄所述衬底以使该盲孔形成贯穿衬底的通孔,由此获得的贯穿衬底的超导互连结构即为基于TSV的超导互连结构,可以基于该超导互连结构使通孔两端的衬底表面的电路互连。本申请的方案中,熔融的超导材料填充盲孔后减薄的方式耗时短、效率高,有助于实现基于TSV的超导互连结构的快速制备。
附图说明
图1为本申请实施例提供的一种超导互连结构的制备方法的步骤流程图;
图2为本申请实施例提供的熔融超导材料填充盲孔的示意图;
图3a为本申请实施例提供的衬底减薄前的示意图;
图3b为本申请实施例提供的衬底减薄后的示意图;
图4为本申请实施例提供的盲孔内壁形成粘附浸润层的示意图;
图5为本申请实施例提供的衬底加热的示意图;
图6为本申请实施例提供的一种超导量子电路的结构示意图。
附图标记说明:
1-衬底,11-第一表面,12-第二表面,13-盲孔,14-第三表面,
21-熔融液滴,22-超导元件,
3-粘附浸润层,31-第一材料层,32-第二材料层,
4-加热板,5-第一超导量子电路,6-第二超导量子电路。
具体实施方式
以下详细描述仅是说明性的,并不旨在限制实施例和/或实施例的应用或使用。此外,无意受到前面的“背景技术”或“发明内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。
为使本申请实施例的目的、技术方案和优点更加清楚,现在参考附图描述一个或多个实施例,其中,贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中,出于解释的目的,阐述了许多具体细节,以便提供对一个或多个实施例的更透彻的理解。然而,很明显,在各种情况下,可以在没有这些具体细节的情况下实践一个或多个实施例,各个实施例在不矛盾的前提下可以相互结合相互引用。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
基于硅通孔(Through Silicon Via,TSV)的集成技术使衬底正面的电路和背面的电路直接实现互连,大大缩短了走线长度,降低了信号延迟与损耗。
半导体衬底通常都具有相当的厚度,做通孔的半导体衬底的标准厚度在100微米到300微米之间,但对于特殊需求,一些半导体衬底的厚度通常需要大于400微米以上。现有技术中形成基于硅通孔的互连结构的方法主要是先利用等离子刻蚀波什工艺(Boschprocess)制备贯穿的硅通孔,然后通过任何适当的工艺(例如,物理气相沉积(PVD)、化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)或电镀在硅通孔内或壁上附着形成实现电连接的层,示例性的,相关技术中利用基于铜电镀原理在硅通孔中沉积铜实现不同芯片的电子元件之间的电连接,在硅通孔中沉积铜通常需要首先在硅通孔壁上进行种子层的附着,然后再在种子层上电镀铜,这种实现方式工艺较复杂,且速度慢,并且随着硅通孔的深宽比的增大,电镀填充后形成的层中产生空洞缺陷,导致基于硅通孔的互连结构的可靠性下降,甚至出现断路问题。并且,铜等非超导材料,不适于量子计算中超导信号的传输。
另外,利用物理气相沉积(PVD)、化学气相沉积(CVD)、)或原子层沉积(ALD)等填充硅通孔时,需要首先获得有利于生长材料的硅通孔形貌,否则在硅通孔的侧壁进行生长材料的工艺相当困难。具体地说,目前的相关技术中硅通孔的侧壁形貌影响生长材料的保型覆盖性,进而容易导致侧壁材料层的失效,从而影响整个结构的互连特性。
图1为本申请实施例提供的一种超导互连结构的制备方法的步骤流程图。
图2为本申请实施例提供的熔融超导材料填充盲孔的示意图。
图3a为本申请实施例提供的衬底减薄前的示意图。
图3b为本申请实施例提供的衬底减薄后的示意图。
结合图1、图2、图3a和图3b所示,一种超导互连结构的制备方法,包括步骤S101至步骤S103,其中:
步骤S101、在衬底1上形成盲孔13;所述衬底1的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、高阻硅等,作为示例,在本实施例中,衬底1选用单晶硅材料构成。在本实施例中,采用刻蚀衬底1的方式形成盲孔13,具体的,可以对衬底1具有第一表面11和第二表面12,对第一表面11进行干法刻蚀、湿法刻蚀获得盲孔13,如采用反应离子刻蚀(Reactive Ion Etch,RIE)、电感耦合等离子体刻蚀(Inductively Coupled Plasma,ICP)、高密度等离子体刻蚀(High Density Plasma Etch,HDPE)、深反应离子刻蚀(DeepReactive Ion Etching,DRIE)等方式。刻蚀工艺所涉及的掩膜,可以是软掩膜,例如AZ4620、AZ9260等形成的掩膜,也可以是硬掩模,例如SiO2、SiNx、非晶硅等Si化合物形成的掩膜,或者是金属及其他固态化合物形成的掩膜。
步骤S102、将熔融的超导材料填入所述盲孔13形成超导元件22,经加热融化的超导材料形成熔融液滴21,熔融液滴21可以经针管等填充进入盲孔13形成由盲孔13的形状限定出的超导元件22,示例性的,可以将熔融液滴21按照150滴至200滴每秒的速度填充进入盲孔13。
步骤S103、在所述盲孔13的底部的一侧经化学机械研磨抛光等方式完成对衬底1的减薄,经减薄的所述衬底1形成贯穿所述衬底1的通孔。
本申请先在衬底1上形成盲孔13,然后将熔融的超导材料填入所述盲孔13形成超导元件22,再在所述盲孔13的底部的一侧减薄所述衬底1以使该盲孔13形成贯穿衬底1的通孔,由此即可获得贯穿衬底1的超导互连结构,可以基于该超导互连结构使通孔两端的衬底1表面的电路互连。本申请的方案中,熔融的超导材料填充盲孔13后减薄的方式耗时短、效率高,有助于实现基于TSV的超导互连结构的快速制备。
如本领域技术人员所理解的,虽然在本申请的部分内容(包括附图)中,盲孔13被描绘为在所述衬底1的顶部表面,减薄表面在所述衬底1的底部表面,但是顶部表面和底部表面的选择是相对的,并且可以根据需要调整。
图4为本申请实施例提供的盲孔内壁形成粘附浸润层的示意图。
参见图4所示,并结合图1、图2、图3a和图3b所示,在一些实施例中,在所述将熔融的超导材料填入所述盲孔13的步骤之前,还包括:在所述盲孔13的内壁形成粘附浸润层3以增强熔融超导材料的在孔壁的粘附附着,确保超导材料与侧壁良好的粘附,从而避免产生空洞缺陷,并且还可以起到一定的阻挡扩散和浸润作用,所述粘附浸润层3可以采用与衬底1形成良好接触并可阻挡超导材料扩散的材料制备。在一些示例中,超导材料为铟In时,所述粘附浸润层3包括:粘附所述内壁的第一材料层31;以及,粘附所述第一材料层31的第二材料层32,第一材料层31与衬底1的构成材料具有良好的附着粘附性能,第二材料层32与超导材料铟In形成浸润并有效阻挡铟In扩散,两材料层有助于提升超导材料的对侧壁的粘附并可阻挡超导材料扩散。示例性的,所述第一材料层31包括钛Ti或镍Ni,所述第二材料层32包括金Au、铜Cu。
图5为本申请实施例提供的衬底加热的示意图。
参见图5所示,并结合图2所示,在一些实施例中,在所述将熔融的超导材料填入所述盲孔13的步骤同时,还包括:加热所述衬底1至所述超导材料的熔点以上。示例性的,可以将所述衬底1置于加热板4上加热至超导材料的熔点以上,从而可以使多次喷射填入的熔融液滴21互相融合,排除孔隙,填充效果好;
在一些实施例中,所述将熔融的超导材料填入所述盲孔13的步骤,包括:将所述超导材料形成颗粒;分立的熔融所述颗粒形成熔融液滴21填入所述盲孔13。示例性的,结合图2和图5所示,颗粒球状的超导材料被填充设备逐粒的加热喷射,具体的,颗粒球状的超导材料逐粒的输送至喷射通道口,然后可以利用激光等热源将位于喷射通道口的颗粒球状的超导材料加热熔融形成熔融液滴21,熔融液滴21即可经过喷射通道口并被填入盲孔13,颗粒球状的直径大于喷射通道口的直径,因此,颗粒球状的超导材料在被加热熔融前不能通过喷射通道口。示例性的,本申请实施例可以按照一定速度依次将各颗粒球状的超导材料加热熔融并填入盲孔13,在本申请实施例中,颗粒球状的超导材料在即将被填进盲孔13时被激光加热形成熔融液滴21,减少了被熔融的持续时间,有助于防止发生氧化、粘附携带杂质等。颗粒球状的直径范围为40um至100um,实施时,该直径小于盲孔13的直径即可。所述超导材料为在等于或低于临界温度的温度时展现超导特性的材料,包括铟In、锡Sn、铅Pt、铟锡合金等,示例性的,可以采用上述之一及其组合,具体实施时不限于这几种,在等于或低于临界温度的温度时展现超导特性的材料均可。
在一些实施例中,在抗氧化环境中将熔融的超导材料填入所述盲孔13。
在一实施例中,在真空环境中将熔融的超导材料填入所述盲孔13,以避免在超导材料被加热熔融的过程中发生氧化而影响填充效果,示例性的,可以在一定真空度的封闭反应腔内将熔融的超导材料填入所述盲孔13,例如,反应腔内的真空度大于10-5Pa且小于10-3Pa。
在另一实施例中,在非氧化性气体环境中将熔融的超导材料填入所述盲孔13,示例性的,非氧化性气体包括氮气N2、氢气H2、一氧化碳CO、甲酸蒸汽中之一。盲孔13的填充效果直接关系到TSV集成技术的可靠性和良率,例如,铟球颗粒的表面由于氧化层的存在,致使其熔点高于铟的熔点而不易熔融,造成超导元件22中形成空洞进而影响超导互连结构的可靠性和良率,在H2、CO、甲酸蒸汽等还原性氛围控制加热温度使铟熔融成液滴填入孔内,避免了氧化铟的存在,有助于避免空洞的形成。
图6为本申请实施例提供的一种超导量子电路的结构示意图。
参照图6所示,并结合图1、图2、图3a、图3b、图4和图5所示,本申请的另一个方面提供了一种超导量子电路的制备方法,其特征在于,包括:
根据如上所述超导互连结构的制备方法制备的超导互连结构;形成第一超导量子电路5于所述通孔一端的所述衬底1的第一表面11,且所述第一超导量子电路5与所述超导元件22的一端连接;以及,形成第二超导量子电路6于所述通孔另一端的所述衬底1的第三表面14,所述第二超导量子电路6与所述超导元件22的另一端连接。
在一些实施例中,所述第一超导量子电路5、所述超导元件22和所述第二超导量子电路6形成以下结构之一:脉冲控制信号线、磁通调控信号线、读取信号线、读取谐振腔。基于TSV的超导互连结构,可以实现脉冲控制信号线、磁通调控信号线、读取信号线、读取谐振腔等结构的跨表面的结构形成,示例性的,脉冲控制信号线、磁通调控信号线、读取信号线、读取谐振腔中的任一电路结构的一部分形成在第一表面11,另一部分形成在第三表面14,基于贯穿第一表面11和第三表面14的超导互连结构将两部分连接即获得跨表面的结构形式。
本申请实施例提供的一种超导互连结构的制造可能需要沉积一种或多种材料,例如超导材料、电介质和/或金属。取决于所选择的材料,这些材料可以使用诸如化学气相沉积、物理气相沉积(例如,蒸发或溅射)的沉积工艺或外延技术以及其他沉积工艺来沉积。本申请实施例描述的一种超导互连结构的制备工艺可能需要在制造过程期间从器件去除一种或多种材料。取决于要去除的材料,去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离(lift-off)工艺。可以使用已知的曝光(lithographic)技术(例如,光刻或电子束曝光)对形成本文所述的电路元件的材料进行图案化。
以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果,以上所述仅为本申请的较佳实施例,但本申请不以图面所示限定实施范围,凡是依照本申请的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本申请的保护范围内。

Claims (12)

1.一种超导互连结构的制备方法,其特征在于,包括:
在衬底上形成盲孔;
将熔融的超导材料填入所述盲孔形成超导元件;以及,
在所述盲孔的底部的一侧,减薄所述衬底以形成贯穿所述衬底的通孔;
所述将熔融的超导材料填入所述盲孔的步骤,包括:
将所述超导材料形成颗粒球状;
分立的熔融所述颗粒球状的超导材料形成熔融液滴填入所述盲孔,其中,颗粒球状的超导材料在即将被填进盲孔时被加热形成熔融液滴。
2.根据权利要求1所述的制备方法,其特征在于,在所述将熔融的超导材料填入所述盲孔的步骤之前,还包括:
在所述盲孔的内壁形成粘附浸润层。
3.根据权利要求2所述的制备方法,其特征在于,所述粘附浸润层包括:
粘附所述内壁的第一材料层;以及,
以及粘附所述第一材料层的第二材料层。
4.根据权利要求3所述的制备方法,其特征在于,所述第一材料层包括钛或镍,所述第二材料层包括金或铜。
5.根据权利要求1所述的制备方法,其特征在于,在所述将熔融的超导材料填入所述盲孔的步骤同时,还包括:
加热所述衬底至所述超导材料的熔点以上。
6.根据权利要求1所述的制备方法,其特征在于,在抗氧化环境中将熔融的超导材料填入所述盲孔。
7.根据权利要求6所述的制备方法,其特征在于,所述抗氧化环境为真空环境。
8.根据权利要求6所述的制备方法,其特征在于,所述抗氧化环境为非氧化性气体的环境。
9.根据权利要求8所述的制备方法,其特征在于,非氧化性气体包括氮气、氢气、一氧化碳、甲酸蒸汽中之一。
10.根据权利要求5所述的制备方法,其特征在于,所述超导材料包括铟、锡、铅、铟锡合金中至少之一。
11.一种超导量子电路的制备方法,其特征在于,包括:
根据权利要求1-10中任一项所述制备方法制备的超导互连结构;
形成第一超导量子电路于所述通孔一端的所述衬底的表面,且所述第一超导量子电路与所述超导元件的一端连接;以及,
形成第二超导量子电路于所述通孔另一端的所述衬底的表面,所述第二超导量子电路与所述超导元件的另一端连接。
12.根据权利要求11所述的制备方法,其特征在于,所述第一超导量子电路、所述超导元件和所述第二超导量子电路形成以下结构之一:脉冲控制信号线、磁通调控信号线、读取信号线、读取谐振腔。
CN202210972234.7A 2022-04-02 2022-08-12 超导互连结构的制备方法及超导量子电路的制备方法 Active CN116169096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210972234.7A CN116169096B (zh) 2022-08-12 2022-08-12 超导互连结构的制备方法及超导量子电路的制备方法
PCT/CN2023/085556 WO2023186119A1 (zh) 2022-04-02 2023-03-31 超导硅片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210972234.7A CN116169096B (zh) 2022-08-12 2022-08-12 超导互连结构的制备方法及超导量子电路的制备方法

Publications (2)

Publication Number Publication Date
CN116169096A CN116169096A (zh) 2023-05-26
CN116169096B true CN116169096B (zh) 2024-08-13

Family

ID=86420658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210972234.7A Active CN116169096B (zh) 2022-04-02 2022-08-12 超导互连结构的制备方法及超导量子电路的制备方法

Country Status (1)

Country Link
CN (1) CN116169096B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133410A (ja) * 2001-10-29 2003-05-09 Fujikura Ltd 貫通配線の形成方法及び金属充填方法
JP2009290098A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741040B1 (ko) * 1999-10-15 2007-07-20 가부시키가이샤 에바라 세이사꾸쇼 배선형성방법 및 장치
JP5424632B2 (ja) * 2008-12-19 2014-02-26 キヤノン株式会社 インクジェット記録ヘッド用基板の製造方法
JP2018125376A (ja) * 2017-01-31 2018-08-09 住友精密工業株式会社 配線構造の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133410A (ja) * 2001-10-29 2003-05-09 Fujikura Ltd 貫通配線の形成方法及び金属充填方法
JP2009290098A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN116169096A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
TWI327131B (en) Nanostructure-based package interconnect
CN102569251B (zh) 三维封装用金属间化合物填充的垂直通孔互连结构及制备方法
CN104637831B (zh) 一种基于铜纳米线的铜铜键合工艺
CN100492607C (zh) 包括导电凸起的微电子器件及其制备方法
KR102423021B1 (ko) 구리-구리 플립칩 인터커넥션 형성 방법 및 이에 의해 형성된 구리-구리 플립칩 인터커넥션부
US7557448B2 (en) High-aspect-ratio metal-polymer composite structures for nano interconnects
CN105679683B (zh) 一种基于铜纳米棒的铜锡铜键合工艺及结构
US7696064B2 (en) Methods for forming a through via
US11798815B2 (en) Method of metalizing a glass article
TWI877346B (zh) 製造玻璃物件以提供經由形成金屬氧化物層而增進金屬對玻璃基板之黏合的方法,以及包括金屬氧化物層之諸如玻璃插入物之玻璃物件
TW200846497A (en) Selective etch of TiW for capture pad formation
US6319830B1 (en) Process of fabricating semiconductor device
US8524512B2 (en) Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method
CN116169096B (zh) 超导互连结构的制备方法及超导量子电路的制备方法
US9053972B1 (en) Pillar bump formed using spot-laser
CN104701249B (zh) 一种金属间化合物填充的三维封装垂直通孔及其制备方法
CN115440654A (zh) 超导互连结构及其制备方法
CN107658263B (zh) 一种基于碳纳米材料复合结构的三维硅通孔垂直互联方法
WO2023186119A1 (zh) 超导硅片及其制备方法
US11728242B2 (en) Semiconductor die orifices containing metallic nanowires
Wang et al. Cu–Cu Bonded Microbump Interconnects With a 10-μm Pitch for 3-D-Stacked Chiplets
CN107195606A (zh) 一种硅片背面金属化薄膜及其制作方法
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
CN116345099B (zh) 一种硅基腔体环行器/隔离器及其加工方法
CN114597187B (zh) 一种Cu-Sn基金属间化合物焊点及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI

GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 230088 Anhui Province, Hefei City, Gaoxin District, Chengxiqiao Community Service Center, No. 900 Wangjiang West Road, Zhong'an Chuanggu Science and Technology Park Phase I, Building D8

Patentee after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Country or region after: China

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, Hefei high tech Zone, Hefei City, Anhui Province

Patentee before: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Country or region before: China