[go: up one dir, main page]

TW201810440A - 用於高頻三族氮化物電晶體之遞變通道 - Google Patents

用於高頻三族氮化物電晶體之遞變通道 Download PDF

Info

Publication number
TW201810440A
TW201810440A TW106117130A TW106117130A TW201810440A TW 201810440 A TW201810440 A TW 201810440A TW 106117130 A TW106117130 A TW 106117130A TW 106117130 A TW106117130 A TW 106117130A TW 201810440 A TW201810440 A TW 201810440A
Authority
TW
Taiwan
Prior art keywords
group iii
iii nitride
region
nitride material
semiconductor layer
Prior art date
Application number
TW106117130A
Other languages
English (en)
Other versions
TWI733812B (zh
Inventor
聖沙普塔克 達斯古普塔
漢威 鄧
馬克 拉多沙弗傑維克
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201810440A publication Critical patent/TW201810440A/zh
Application granted granted Critical
Publication of TWI733812B publication Critical patent/TWI733812B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P14/3416—
    • H10P52/402—

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明揭示用於形成三族氮化物電晶體結構的技術，該等電晶體結構包括一遞變通道區。在一些實施例中，該等所揭示電晶體可藉由諸如氮化鎵(GaN)之各種三族氮化物材料實施，且該通道區可藉由係諸如氮化銦鎵(InGaN)之一不同三族氮化物化合物的一梯度材料來遞變。該通道區的該遞變在一些狀況下可提供一內建式極化場，該內建式極化場可加速載子在源極與汲極之間行進，藉此減小通過時間。在GaN用作該電晶體之半導體材料的各種實施例中，該GaN可經磊晶生長以暴露晶體結構的c平面或m平面，此可進一步促成藉由該遞變通道產生的該內建式極化場。

Description

用於高頻三族氮化物電晶體之遞變通道
本發明係有關於用於高頻三族氮化物電晶體之遞變通道。
發明背景 諸如場效電晶體之半導體裝置可包括位於閘極下面之通道區，從而連接源極與汲極。當在操作中時，載子(例如，針對n型金屬氧化物或NMOS裝置之電子，及針對p型金屬氧化物或PMOS裝置的電洞)可行進通過源極與汲極之間的通道區。
依據本發明之一實施例，係特地提出一種三族氮化物電晶體，其包含：一半導體層，其包含一第一三族氮化物材料；在該半導體層上方之一閘極；一源極區及一汲極區，其位於該半導體層上方且在該閘極之各別側；一通道區，其在該閘極下面且在該源極區與該汲極區之間定位於該半導體層中，其中該通道區為遞變的，且兼包含該第一三族氮化物材料及一第二三族氮化物材料，該第二三族氮化物材料不同於該第一三族氮化物材料；以及一閘極結構，其位於該通道區上方。
較佳實施例之詳細說明 揭示用於形成包括一遞變通道區之半導體結構的技術。具體而言，所描述技術提供形成電晶體，該等電晶體藉由諸如氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)及其化合物的三族氮化物半導體材料實施，該等電晶體本文中通常被稱作「三族氮化物電晶體」。所揭示三族氮化物電晶體具有經遞變之通道區。舉例而言，在一些實施例中，所揭示遞變通道區可藉由第一三族氮化物材料(例如，GaN)及第二三族氮化物材料(例如，InGaN)遞變。在一些實施例中，第二三族氮化物材料之含量以低百分數(或0%)開始，且增加至較高百分數。因此，例如，為GaN之第一三族氮化物材料可藉由將銦濃度自0%增加至某目標百分數(例如，5%或15%)而經遞變或過渡至為InGaN的第二材料。在其他實施例中，並非跨通道區逐漸地增加第二三族氮化物材料的含量，遞變通道可藉由將大部分或整個地包含第二三族氮化物材料的截然不同層插入至通道區的一部分中而形成。
所揭示之遞變通道區可在包括於三族氮化物電晶體中時提供眾多好處。舉例而言，相較於具有非遞變通道區之三族氮化物電晶體，根據一些實施例之具有遞變通道區之三族氮化物電晶體可能能夠達成較高截止頻率(fT，電晶體之增益等於單位增益時的頻率)。另外，如本文中所揭示之具有遞變通道區的三族氮化物電晶體在通道長度之更廣泛範圍上，諸如沿著20 nm或30 nm或30 nm以上的通道長度可能能夠超出450 GHz fT。在一些實施例中，具有遞變通道區之所揭示三族氮化物電晶體可經按比例調整以提供逼近1000 Gz或1 THz的fT。除其他優點之外，具有遞變通道區之所揭示三族氮化物電晶體亦可藉由與行動計算裝置電池相容之汲極電壓(例如，小於6 V)來操作。眾多其他組態及變化鑒於本發明將為顯而易見的。 一般概述
習知三族氮化物電晶體並不使用遞變通道。對比而言且根據本發明之一實施例，藉由三族氮化物材料實施之電晶體組配有遞變通道。通道顯現內建式極化場，其相對於習知電晶體可用以加速通道中之載子(例如，電子)以達成較高速率。雖然GaN已經展示為相較於任何其他三族-五族或四族半導體材料具有較高飽和速率(vsat)，但GaN之飽和速率先前不可藉由單獨按比例調整習知GaN電晶體來達成。然而，如本文中所揭示之遞變通道可用以利用(capitalize on)GaN及其他三族氮化物材料之vsat，從而帶來具有極高截止頻率的電晶體。如鑒於本發明將進一步瞭解，所揭示三族氮化物電晶體能夠利用內建式晶體極化場以使載子自源極至汲極加速而不需要如由四族電晶體所需要被引入的摻雜劑雜質，藉此保持高載子遷移率。此外，如本文中不同地描述的具有遞變通道之三族氮化物電晶體不限於短通道長度，且其並不顯現汲極-閘極寄生洩漏及電容或顯現可忽略的汲極-閘極寄生洩漏及電容。
如本文所使用，術語「遞變通道」或「遞變通道區」通常指在源極區與汲極區之間的在閘極下面的區，載子在源極與汲極之間行進通過該區。此遞變通道至少在平行於基體表面之方向上(例如，沿著自源極至汲極之載子移動方向)經遞變。在平行於基體表面之方向上自源極行進至汲極時，遞變通道區的特定三族氮化物材料的濃度可逐漸地或突然地增加或減低，該特定三族氮化物材料截然不同於存在於通道區中的其他三族氮化物材料。舉例而言，在一些實施例中，遞變通道區可具有大約為100%的一初始濃度之第一三族氮化物材料及大約0%的初始濃度之第二三族氮化物材料，且沿著通道之長度，第一三族氮化物材料之濃度可減低至在70%至95%之範圍內的濃度，且第二三族氮化物材料之濃度可增加至在30%至5%之範圍內的濃度。在一些實施例中，第一三族氮化物材料為GaN且第二三族氮化物材料為InGaN，且銦濃度跨遞變通道之長度變化達至少5%。如本文所使用，所有百分數指莫耳百分數，除非以其他方式指示。舉例而言，具有5%(莫耳)銦含量之材料區意謂，對於材料或區內之每100個原子或分子，5個原子為銦。
自結構視角，如本文中所提供之所揭示遞變通道可包括各種橫截面輪廓。舉例而言，在一些實施例中，遞變通道可藉由GaN實施，該GaN以InGaN遞變。隨著通道在源極至汲極方向上行進，此等實施例中呈現之銦可經逐漸地引入，從而帶來銦含量跨通道長度之至少部分的橫截面輪廓梯度。舉例而言，在一些此等實施例中，銦濃度在第一點處可為大約0%，且在第二點處可在20%之範圍內。在其他實施例中，遞變通道可由GaN形成，且可以逐步方式包括銦。舉例而言，三個層可用以形成遞變通道，且第一層可包括第一百分數之銦，第二層可包括大於第一層的百分數之銦，且第三層可包括大於第二層之百分數的銦。在一些此等實施例中，例如，第一層可包括5%之銦，第二層可包括15%之銦，且第三層可包括25%之銦。在又其他實施例中，遞變通道可形成為具有三族氮化物材料的至少兩個截然不同區，且在兩個截然不同區之間不必包括三族氮化物材料的逐漸增加或減低。請注意，此組態仍以逐步方式提供遞變通道，但用以到達目標濃度位準之步階解析度或遞變為粗略的，如可瞭解。舉例而言，在一些此等實施例中，遞變通道可包括具有大約100%之GaN及0%之InGaN的第一區，且此區可對接具有大約100%濃度之InGaN及0%濃度之GaN的第二區。因此，自無銦至目標濃度之銦的逐步過渡係以一個步階而非一連串步階進行。雖然詳細地論述之此等實例為了易於說明將GaN識別為存在於遞變通道區中之第一三族氮化物材料且將InGaN識別為第二三族氮化物材料，但重要的是應注意到，任何其他合適三族氮化物材料可用於替代性實施例中，如將瞭解。
在一些三族氮化物材料中，材料之原子係以晶體結構配置。舉例而言，氮化鎵(GaN)之鎵原子及氮原子以纖維鋅礦晶體結構聚集。GaN之晶體結構具有各種平面，包括c平面及垂直於c平面的m平面。對於諸如GaN之一些三族氮化物材料，材料之不同平面可具有不同極性，此係由於暴露之原子基於所選擇之平面而發生變化。舉例而言，GaN之c平面相較於GaN之m平面可更具極性。在三族氮化物電晶體藉由GaN實施之各種實例中，存在於半導體層中之GaN可經定位以在半導體層之表面處暴露晶體結構的c平面或m平面。
另外請注意，在一些實施例中，如本文中所提供之通道遞變隨著通道區在源極至汲極方向上行進而增加三族氮化物組份。在其他實施例中，請注意，所揭示之通道區可經遞變以隨著通道區在汲極至源極方向上行進而增加三族氮化物組份。另外注意到，在任何此等狀況下，存在於通道中的梯度材料(例如，第二三族氮化物材料，且在一些狀況下為InGaN)取決於所要應用可更靠近於源極或更靠近於汲極。舉例而言，在一些實施例中，所揭示通道可經遞變，使得梯度材料定位於更靠近於汲極的區中。在一些此等實例實施例中，梯度材料含量(例如，銦為梯度材料之一些實施例中存在的銦的百分數)可自更靠近於源極之區中的大約0%增加至更靠近於汲極之區處大約30%的百分數。在其他實施例中，所揭示通道可經遞變，使得梯度材料定位於更靠近於源極的區中。舉例而言，在一些此等實施例中，更靠近於源極之區中的梯度材料含量可為大約30%，而在更靠近於汲極之區中，梯度材料含量可為大約0%。
在特定實施例中，c平面及/或m平面三族氮化物材料可磊晶地生長在基體上。在一些實施例中，c平面三族氮化物材料可生長於基體之向上面向表面上，及/或m平面材料可生長於基體的自基體之向上面向表面定位成90°的表面上。所揭示三族氮化物電晶體可形成於包括四族半導體材料的基體上，該等四族半導體材料諸如矽(Si)、碳化矽、藍寶石、鍺(Ge)及/或矽鍺(SiGe)。眾多組態鑒於本發明將為顯而易見的。
如本文中所使用，三族氮化物半導體材料(或三族氮化物材料或簡單地三族氮化物)包括一或多個三族元素(例如，鋁、鎵、銦、硼、鉈)與氮之化合物。因此，僅列舉三族氮化物材料的幾個實例，如本文中所使用之三族氮化物材料包括(但不限於)氮化鎵(GaN)、氮化銦(InN)、氮化鋁(AlN)、氮化鋁銦(AlInN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)及氮化鋁銦鎵(AlInGaN)。以更包括性方式，請注意，為了列舉一些實例，如本文中所使用之三族-五族材料包括至少一個三族元素(例如，鋁、鎵、銦、硼、鉈)及至少一個五族元素(例如，氮、磷、砷、銻、鉍)，諸如氮化鎵(GaN)、砷化鎵(GaAs)、氮化銦鎵(InGaN)及砷化銦鎵(InGaAs)。眾多三族-五族材料系統可用以實施如此處在本發明之各種實施例中提供的遞變通道。
本文中所提供之技術及結構的使用可使用諸如掃描電子顯微術(SEM)或透射電子顯微術(TEM)之工具在積體電路之橫截面中偵測到，該等橫截面可展示裝置的各種層及結構。列舉一些合適實例分析工具，諸如組合物映射、x射線結晶或繞射(XRD)、次級離子質譜分析(SIMS)、飛行時間SIMS(ToF-SIMS)、原子探針成像、局部電極原子探針(LEAP)技術、3D層析成像、高解析度物理或化學分析的其他方法。在一些實施例中，例如，SEM可指示具有在平行於源極至汲極方向之方向上遞變之通道三族五族化合物之至少一個組份的遞變通道層。眾多組態及變化鑒於本發明將為顯而易見的。
本文中不同地描述之半導體結構可適合於眾多應用，僅舉幾個實例諸如個人電腦(PC)、平板電腦、智慧型電話、功率管理及通信應用以及電力轉換及汽車應用。結構可包括於諸如系統單晶片(SOC)之積體電路晶片或晶片組中。眾多組態及變化鑒於本發明將為顯而易見的。 架構及方法
圖1A及圖1B說明各自具有遞變通道之實例三族氮化物電晶體200a及200b。詳言之，圖1A展示包括c平面三族氮化物材料之實例電晶體200a，且圖1B展示包括m平面三族氮化物材料之實例電晶體200b。展示於圖1A及圖1B中之實例三族氮化物電晶體200a、200b各自包括三族氮化物層202、形成於三族氮化物層202上之極化層210、閘極250、可選閘極介電質260、定位於閘極250之任一側上的間隔物230、源極及汲極區220、源極及汲極觸點240，以及在源極/汲極區220之間定位於閘極250下面的遞變通道區。展示於圖1A中之三族氮化物電晶體200a包括二維電子氣(2DEG)架構，且展示於圖1B中之三族氮化物電晶體200b包括由所植入摻雜劑形成的尖端。為了一致性且易於理解本發明，三族氮化物電晶體200a至200b在下文中可被統稱為三族氮化物電晶體200，除分別參考外。
如在圖1A中可看出，三族氮化物電晶體200a之遞變通道區包括第一類型之三族氮化物材料(藉由非陰影展示)，及沿著通道長度自源極至汲極逐漸地增加的第二類型之三族氮化物材料(藉由陰影展示)。詳言之，第二類型之三族氮化物材料——梯度材料在通道之相較於源極更靠近於汲極的區處濃度更高。對比而言，三族氮化物電晶體200b之遞變通道幾乎完全無第一三族氮化物材料(展示為無陰影)地形成，且僅包括第二三族氮化物材料的小型區(藉由陰影來展示)。第一三族氮化物材料之區及第二三族氮化物材料之區為截然不同的，且在三族氮化物電晶體200b之遞變通道中不存在包括第一類型之三族氮化物材料與第二類型之三族氮化物材料的過渡區。
三族氮化物電晶體200a及200b可藉由氮化鎵(GaN)實施。具體而言，三族氮化物電晶體200a可包括c平面GaN，且三族氮化物電晶體200b可包括m平面GaN。如先前所解釋，三族氮化物材料之極性可取決於經暴露之晶體結構的面而發生變化。另外，在三族氮化物電晶體200藉由GaN實施之實施例中，GaN之晶體結構可提供針對所揭示三族氮化物電晶體200之內建式極化場。舉例而言，在如圖1A中所展示之三族氮化物層202包含c平面GaN的實施例中，內建式極化場可為垂直的。在其他實施例中，諸如展示於圖1B中的三族氮化物層202包含m平面GaN的結構中，三族氮化物材料之內建式極化場可為水平的。三族氮化物材料之極化場的差異可允許不同通道遞變方案被使用。
三族氮化物電晶體200a及200b之通道區的能帶圖展示於圖1A及圖1B中。在圖1A及圖1B中，價帶邊緣藉由「EV 」識別，導帶邊緣被識別為「Ec 」，且費米(Fermi)能階被識別為「Ef 」。如所說明，三族氮化物電晶體之遞變通道區隨著載子自源極行進至汲極提供減低之電勢能量。因此，所揭示三族氮化物電晶體之遞變通道區可提供較高電子速率，此可帶來減低之過渡時間。另外，展示於圖1A中之三族氮化物電晶體200a的能帶圖亦包括在通道之靠近於汲極之區中的能量尖峰。此能量尖峰指示：在所揭示三族氮化物電晶體200a之汲極處，電晶體可容納於汲極中的最大電壓增大。本發明中所揭示之三族氮化物電晶體的眾多其他特徵及優點在本文中予以詳細描述。 C平面實施例
圖2說明根據本發明之一或多個實施例的形成具有遞變通道之三族氮化物電晶體200a的方法100。在此等及其他實施例中，用以實施電晶體之三族氮化物材料可經定向，使得材料之c平面暴露至垂直相鄰之層。圖4A至圖4F說明根據一些實施例的在進行圖2之方法100時可形成的實例結構。如鑒於形成於圖4A至圖4F中之結構將顯而易見，方法100揭示用於形成具有遞變通道之一或多個三族氮化物電晶體200a的技術。各種電晶體幾何佈置可使用本文中所描述之技術來形成，該等電晶體幾何佈置包括(但不限於)用於邏輯交換及電力交換兩者的場效電晶體(FET)、高電子遷移率電晶體(HEMT)、假晶性高電子遷移率電晶體(pHEMT)、使用2DEG架構之電晶體、使用3DEG(或3D極化FET)架構的電晶體，以及使用多個量子井(MQW)或超晶格架構的電晶體。
如圖2中所展示，根據實例實施例，方法100包括形成(102)三族氮化物層202及形成(104)N+汲極層以產生如圖4A中所展示的結構。三族氮化物層202可包含氮化鎵(GaN)，但亦可使用其他三族氮化物材料，諸如氮化鋁(AlN)或氮化銦(InN)。在一些實施例中，三族氮化物層202包含至少50%、至少60%、至少70%、至少80%、至少90%、至少95%或100%的GaN。在一些實施例中，三族氮化物層202的厚度可為至少1微米(例如，在沈積時為大約1微米高)或1微米以下，或任何其他合適厚度，儘管厚度可在實施例間發生變化，如鑒於本發明將瞭解。在三族氮化物層202藉由GaN實施之一些實施例中，GaN可經磊晶地生長以暴露結構之特定平面。舉例而言，在一些實施例中，三族氮化物層202可經形成以暴露GaN晶體結構的c平面。N+汲極層220可使用包括三族氮化物化合物之任何合適材料形成，諸如使用N+氮化鎵或N+氮化銦鎵形成。舉例而言，在一些特定實施例中，N+汲極層220可包含具有介於5%與20%之間的銦濃度之氮化銦鎵(InGaN)。三族氮化物層202及/或N+汲極層220可諸如藉由液相磊晶法(LPE)、金屬有機化學氣相沈積(MOCVD)、分子束磊晶法(MBE)或任何其他合適沈積製程來磊晶地生長。在一些實施例中，生長條件可基於層之所要所得特性來調整。
根據實例實施例，圖2之方法100以圖案化(106)N+汲極層220及三族氮化物層202以及沈積(108)底部氧化物材料222以形成如圖4B中展示之結構而繼續。除圖案化(106)N+汲極層220外，三族氮化物層202亦可按需要經圖案化。舉例而言，三族氮化物層202可如圖4B中所展示般經圖案化。N+汲極層220及/或三族氮化物層202可藉由任何合適技術，包括藉由遮蔽、微影及蝕刻(濕式及/或乾式)製程來圖案化。雖然展示於圖4B中之結構包括具有特定尺寸之溝槽及鰭片，但三族氮化物層202及N+汲極層220可經圖案化以取決於終端使用或目標應用而具有具可變寬度及高度的溝槽及鰭片。類似地，儘管圖4B中之結構展示為具有一個溝槽，但取決於終端使用或目標應用，可形成諸如一個、大於一個、兩個、十個、數百、數千、數百萬個等的任何數目個溝槽。底部氧化物材料222可藉由任何合適技術，諸如藉由化學氣相沈積(CVD)、原子層沈積(ALD)、物理氣相沈積(PVD)或任何其他合適製程來沈積(108)。底部氧化物材料222可包含任何合適絕熱材料，諸如一或多個氧化物(例如，二氧化矽)及/或氮化物(例如，氮化矽)。根據一些實例實施例，底部氧化物材料222可視情況經拋光及/或凹入以形成如圖4B中所展示的結構。詳言之，圖4B說明底部氧化物材料222可經凹入以暴露N+汲極層220的側壁。各種製程可用以凹入底部氧化物材料222以暴露N+汲極層220的側壁，包括濕式蝕刻技術。
根據實例實施例，圖2之方法100以形成(110)遞變三族氮化物層204以產生如圖4C中所展示之結構繼續。如圖4C中所展示，遞變三族氮化物層204可包括至少兩種截然不同之三族氮化物材料。舉例而言，在一些實施例中，遞變三族氮化物層204包括至少GaN及氮化銦鎵(InGaN)。在圖4C中，遞變三族氮化物層204說明為具有表示第一三族氮化物材料(例如，GaN)之無陰影部分及表示第二三族氮化物材料(例如，InGaN)的陰影部分。在圖4C中，更暗之陰影區指示較高濃度之第二三族氮化物材料。儘管圖4C說明遞變三族氮化物層204為具有定位於第一三族氮化物材料內部之第二三族氮化物材料，但遞變三族氮化物層204可替代地形成有定位於第二三族氮化物材料內部之第一三族氮化物材料。額外三族氮化物層206可視情況定位於遞變三族氮化物層204下面及/或上方，如圖4C中所展示之實施例中所說明。在一些實施例中，額外三族氮化物層206可由第一三族氮化物材料形成。展示於圖4C中之結構包括定位於遞變三族氮化物層204下面之額外三族氮化物層206a及定位於遞變三族氮化物層204上方的額外三族氮化物層206b。在一些特定實施例中，額外三族氮化物層206a及/或206b可由第一三族氮化物材料(例如，GaN)形成。遞變三族氮化物層204可藉由任何合適技術來形成。舉例而言，在一些實施例中，三族氮化物層204可磊晶地生長於N+汲極層220之一或多個經暴露面上。舉例而言，在暴露了N+汲極區之水平面及垂直面之處，如圖4B中所展示，遞變三族氮化物層204可磊晶地生長於N+汲極區220的經暴露水平面及經暴露垂直面上。
圖4C'說明額外三族氮化物層206a及遞變三族氮化物層204之近距說明。詳言之，圖4C'展示可存在於藉由所揭示方法形成之三族氮化物電晶體200a中的可能真實世界結構特徵。具體而言，在一些實例實施例中，額外三族氮化物層206a可具有可不精準地垂直於彼此定位的水平頂面及垂直側壁。圖4C'展示遞變三族氮化物層204可形成為具有水平頂面至垂直側壁的類似相對角度。另外，取決於所利用之形成方法，遞變三族氮化物層204可經形成，使得相較於側壁更多材料沈積於額外三族氮化物層206a的頂面上。眾多組態鑒於本發明將為顯而易見的。
遞變通道204可形成為在通道之一個末端處具有為至少95%的初始濃度之第一三族氮化物材料，且在通道之此末端處具有低於5%且在一些狀況下為0%的初始濃度之第二三族氮化物材料。沿著通道之長度，第一三族氮化物材料及/或第二三族氮化物材料之濃度可改變。舉例而言，在一些實施例中，在通道之末端處，第一三族氮化物材料之濃度可係在70%至90%之範圍內，且第二三族氮化物材料之濃度可係在5%至30%之範圍內。在一些特定實施例中，第一三族氮化物材料可為氮化鎵(GaN)，且第二三族氮化物材料可為氮化銦(InN)。在此等及其他實施例中，遞變通道204可形成為在通道之第一區中且在通道之相較於通道之第一區更靠近於源極的第二區中具有低於5%之銦濃度，銦濃度可係在5%與30%之間，諸如在一些實施例中在10%與20%之間。
根據實例實施例，圖2之方法100以沈積(112)N+源極層220以形成如圖4D中所展示之結構繼續。N+源極層220可藉由諸如N+GaN或N+InGaN的包括三族氮化物材料的各種材料實施。在一些特定實施例中，N+源極層220可包含具有介於5%與20%之間的銦濃度之N+氮化銦鎵(InGaN)。N+源極層及/或N+汲極層220中之S/D材料可在沈積之前、在沈積期間(就地)或在沈積(離子植入)之後經摻雜以提供為p型或n型之所要極性。在一些實施例中，摻雜可在所沈積S/D材料內遞變。在一些特定實施例中，三族氮化物層202為GaN層，且N+源極及N+汲極層的S/D材料可為(例如)摻雜有Si以形成n型S/D區的氮化銦鎵(InGaN)。在又其他此等實例實施例中，S/D材料可為n型氮化鎵、具有遞變銦組合物之n型氮化銦鎵，或任何其他合適S/D材料，如鑒於本發明將顯而易見。在S/D區220形成於GaN或其他合適三族氮化物層202中之後，諸如間隔物層、障壁層、閘極堆疊及觸點之各種其他特徵可經依序添加，如又將論述。
根據一實施例，圖2之方法100以視需要平坦化(114)或以其他方式拋光遞變三族氮化物層204、額外三族氮化物層206(若存在)及/或半導體結構之N+源極層220以及沈積(116)極化層210以形成如圖4E中所展示之結構而繼續。在使用平坦化製程之實施例中，結構可經平坦化以移除任何層的高於N+源極及N+汲極層220的部分(例如，在展示於圖4D中之實施例中，遞變三族氮化物層204之至少一部分可連同額外三族氮化物層206之部分及N+源極層220之至少一部分被移除以產生展示於圖4E中的下伏結構)。根據一些實例實施例，極化層210可經磊晶地生長或以其他方式沈積以形成如圖4E中所展示的結構。極化層210可包含寬帶隙三族氮化物材料，諸如氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化銦鋁(InAlN)、氮化銦鋁鎵(InAlGaN)、其任何混合物，或任何其他合適材料，如鑒於本發明將顯而易見。在一些實施例中，極化層210的厚度可低於50 nm，諸如大約20 nm至30 nm，或取決於終端使用或目標應用為任何其他合適厚度。
根據實例實施例，圖2之方法100以完成(118)三族氮化物電晶體200之形成以形成如圖4F中所說明之結構繼續。完成(118)三族氮化物電晶體200之形成可涉及形成閘極堆疊，該閘極堆疊可包括閘電極250且亦可視需要包括閘極介電質252，其皆展示於圖4F中。各種MOSFET處理技術可用以完成三族氮化物電晶體200之形成。閘電極250及閘極介電質252(若存在)可使用任何合適技術形成，且層可由任何合適材料形成。閘極介電質可為(例如)任何合適氧化物，諸如SiO2 或高k閘極介電材料。舉例而言，高k介電材料之實例包括氧化鉿、鉿矽氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物及鉛鋅鈮酸。舉例而言，閘電極250可包含廣泛範圍之材料，諸如多晶矽或各種合適金屬或金屬合金，諸如鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、銅(Cu)、氮化鈦(TiN)或氮化鉭。如圖4F中所展示，間隔物230亦可形成於閘極堆疊之任一側上以完成(118)三族氮化物電晶體200a的形成。間隔物230可由任何合適間隔物材料形成，該等材料包括氮化矽或二氧化矽或任何其他間隔物材料。完成(118)三族氮化物電晶體200a之形成亦可包括其他製程，諸如觸點形成及/或後端處理。舉例而言，觸點240可使用(例如)矽化製程(通常為觸點金屬之沈積及後續退火)形成於S/D區中。用以形成S/D觸點240之實例材料包括(但不限於)鎢、鈦、銀、金、鋁及其合金。關於方法100之眾多變化鑒於本發明將為顯而易見的。
如先前所注意，三族氮化物電晶體200a之通道區可為2DEG組態，儘管亦可使用其他通道組態。舉例而言，一或多個額外三族氮化物層可視情況沈積於極化層210上方。如鑒於本發明將為顯而易見的是，(若存在)一或多個額外三族氮化物層可結合三族氮化物層202利用以形成多個量子井(MQW)或超晶格電晶體結構、3D極化FET或3DEG電晶體。舉例而言，在一些實施例中，2DEG層之一或多個額外集合(例如，GaN層及極化層)可沈積於三族氮化物層202及極化層210上方。在一些實施例中，一個集合、五個集合、10個集合、100個集合等的2DEG層可被形成。如鑒於本發明將瞭解，根據一些實例實施例，製造三族氮化物電晶體200a的所揭示之方法及其他方法可特別良好地適合於商業應用，此係由於裝置可形成於溝槽之兩側上，如圖4F中所說明。 M平面實施例
圖3說明根據本發明之一或多個實施例的形成具有遞變通道之三族氮化物電晶體200b的方法300。圖5A至圖5H說明根據一些實施例的在進行圖3之方法300時可形成的實例結構。如鑒於在圖5A至圖5H中形成之結構將為顯而易見的是，方法300揭示用於形成具有遞變通道區之一或多個三族氮化物電晶體200b的技術。
如圖3中所展示，根據實例實施例，方法300包括形成(302)至少一個鰭片於四族基體201上以形成如圖5A中所展示的結構。任何合適的四族材料可用以形成基體201。舉例而言，在一些實施例中，基體201可藉由SiO2 實施。一或多個鰭片可藉由諸如以下製程中之一或多者的任何合適技術自基體201形成(302)：濕式蝕刻、乾式蝕刻、光微影、遮蔽、圖案化、暴露、顯影、抗蝕劑自旋或任何其他合適製程。儘管圖5A說明基體201為具有單一鰭片，但可自基體201形成任何數目個鰭片。舉例而言，一個鰭片、兩個鰭片、二十個鰭片、五十個鰭片、一百個鰭片、一千個鰭片、一百萬個鰭片或一百萬個以上的鰭片可自基體201形成。在一些狀況下，取決於終端使用或目標應用，形成於基體201中之鰭片可具有大約相等或相等的尺寸，而在其他狀況下，鰭片中之一些可形成為具有不同尺寸。各種不同鰭片幾何佈置鑒於本發明將為顯而易見的。
根據實例實施例，圖3之方法300以形成(304)三族氮化物層202以產生如圖5B中所展示之結構繼續。三族氮化物層202可由上文關於方法100之三族氮化物層202所描述之任何材料形成。詳言之，在一些實施例中，三族氮化物層202藉由氮化鎵(GaN)形成。三族氮化物層202可藉由包括在基體201之一或多個經暴露表面上磊晶生長的任何合適製程形成(304)。舉例而言，在一些實施例中，三族氮化物層202可生長於基體201之大約垂直側壁表面上。在一些此等實施例中，所得三族氮化物層202可經定向，使得三族氮化物層202之晶體結構的m平面被暴露。
圖5B'展示基體201之實例鰭片及自該基體生長之三族氮化物層202的近距說明。如鑒於本發明將瞭解，三族氮化物層202可自基體201之大約垂直側壁生長。在一些此等實施例中，所得結構可看起來如圖5B'中一般。舉例而言，基體201之側壁可相對於完全垂直經稍微傾斜，如圖5B'中所說明。甚至在基體201包括具有大約垂直且線性側壁的鰭片之實施例中，在形成三族氮化物層202之後，基體201之鰭片可為非線性的，如圖5B'中所展示。舉例而言，在三族氮化物層202之生長期間，基體201之尺寸可諸如藉由在用以生長三族氮化物層202之高溫下回焊而經變更，此可導致基體201具有傾斜鰭片或以其他方式為非線性的鰭片。諸如溫度及載氣之反應條件可經選擇以按需要維持或變更所得半導體結構的幾何佈置。另外，三族氮化物層202亦可如圖5B'中所展示般為非線性的。三族氮化物材料之c軸及m平面皆說明於圖5B'中。如可看出，晶體結構之c軸線及m平面並未經準確地水平定位。在此等及其他實施例中，三族氮化物層之m平面可經大約水平地定位，或自水平可係在5°、10°、15°、20°或30°內。眾多組態及變化鑒於本發明將為顯而易見的。
根據實例實施例，圖3之方法300以沈積(306)第二三族氮化物層208以形成如圖5C中所展示之結構繼續。用以形成第二三族氮化物層208之材料可為不同於用以實施三族氮化物層202之三族氮化物材料的三族氮化物材料。舉例而言，在一些實施例中，GaN可用以實施三族氮化物層202且InGaN可用以形成第二三族氮化物層208。在藉由InGaN實施第二三族氮化物層208之實施例中，第二三族氮化物層208之銦含量可係在1%至30%之範圍內。舉例而言，第二三族氮化物層208之銦濃度在一些特定實施例中可係介於5%與10%之間。第二三族氮化物層208可具有任何所要寬度，包括介於2 nm與10 nm之間的寬度。如鑒於本發明將顯而易見，三族氮化物層202可在區中經選擇性地凹入以允許第二三族氮化物層208的適當置放。第二三族氮化物層208可藉由包括(但不限於)沈積及/或磊晶成長之任何合適技術來形成。
儘管在圖3之方法300中未說明，但根據一些實例實施例，極化層可視情況在需要時形成於展示於圖5C中之結構上。極化層(若存在)可具有任一厚度，諸如低於2 nm或在一些實施例中低於1 nm的厚度。極化層(若存在)可為關於圖2之方法100之極化層210描述的任何材料，諸如氮化鋁(AlN)。具有極化層210之實例三族氮化物電晶體200b提供於圖1B中。
根據實例實施例，圖3之方法300以形成(308)假性閘極堆疊以產生如圖5D中所展示之結構繼續。在一些實施例中，假性閘極堆疊可包括假性閘極212及偽氧化物214，如圖5D中所展示。假性閘極212及偽氧化物214可藉由諸如多晶矽及/或SiO2 之任何適合材料實施。假性閘極212及/或偽氧化物214可藉由任何類型之沈積技術來形成。如圖5D中可看出，假性閘極212及偽氧化物214可沈積於將充當通道之區上方。在一些實施例中，假性閘極212及偽氧化物214可最終藉由閘極堆疊替換。在一些實施例中，閘極堆疊材料(例如，閘電極及/或介電層)可形成於與假性閘極212及偽氧化物214大約相同的位置中。
根據實例實施例，圖3之方法300以視情況摻雜三族氮化物層202之至少一部分以產生如圖5E中所展示的結構繼續。任何適當類型之摻雜劑(若存在)可用以取決於所要應用或終端使用而摻雜三族氮化物層202之一部分。舉例而言，在一些特定實施例中，n型矽及/或鍺可用以摻雜三族氮化物層202之區。如圖5E中所展示，三族氮化物層202之不藉由假性閘極堆疊覆蓋的區可在一些實施例中予以摻雜。在一些此等實施例中，假性閘極堆疊可充當遮罩以屏蔽通道區免受摻雜劑影響。在一些特定實施例中，三族氮化物層202之將源極及汲極連接至通道區的區可經摻雜以形成尖端。舉例而言，圖5E展示n型矽植入摻雜劑，其可用以形成三族氮化物層202中的經n型摻雜尖端，該等尖端將源極連接至通道且將汲極連接至通道。雖然圖5E至圖5H說明具有連接通道至源極及汲極之n型摻雜區(例如，尖端)的三族氮化物電晶體200b，但應理解，此等區在一些實施例中可經更輕度或重度地摻雜，或在其他實施例中可包括2DEG或其他適當架構。眾多組態鑒於本發明將為顯而易見的。
根據實例實施例，圖3之方法300以沈積(312)間隔物230以形成如圖5F中所展示之結構繼續。如圖5F中所展示，間隔物230可形成於假性閘極堆疊(例如，假性閘極212及偽氧化物214)之任一側上。間隔物230可由任何合適材料形成，該材料包括(例如)氮化矽或二氧化矽，或任何其他合適閘極間隔物材料。間隔物230可藉由任何適當微影技術來形成。舉例而言，在一些實施例中，間隔物材料之塗層可沈積於圖5E中所展示之結構上方，且額外間隔物材料可接著藉由蝕刻而移除。在一些此等實施例中，定向蝕刻製程(例如，乾式蝕刻製程)可用以移除額外間隔物材料，從而導致間隔物230的形成，如圖5F中所展示。
根據實例實施例，圖3之方法300以形成(314)源極及汲極(S/D)區220以產生如圖5G中所展示之結構繼續。在一些實施例中，形成(314)S/D區220可涉及蝕刻三族氮化物層202及/或基體201之一部分。在一些特定實施例中，三族氮化物層202及基體201可諸如藉由乾式蝕刻製程經並行地蝕刻。在一些此等實施例中，假性閘極堆疊及間隔物230可充當遮罩，且可不受乾式蝕刻製程影響。形成(314)S/D區220在一些實施例中亦可涉及在一或多個蝕刻區中沈積及/或生長S/D材料以形成S/D區220。S/D區220可藉由關於N+源極層及N+汲極層220描述於方法100中的任何材料來實施。舉例而言，在一些特定實施例中，S/D區220可由InGaN，諸如經N+摻雜之InGaN形成。眾多組態及替代例鑒於本發明將為顯而易見的。
根據實例實施例，圖3之方法300以完成(316)三族氮化物電晶體200b之形成以形成如圖5H中所展示之所得結構繼續。根據一些實例實施例，完成(316)三族氮化物電晶體200b之形成可包括各種製程，諸如S/D金屬化以形成源極及汲極觸點240及/或由閘極堆疊(例如，閘電極250及介電層252)替換假性閘極堆疊。S/D觸點240、閘極介電質252以及閘電極250可使用任何合適技術(例如，CVD、PVD)且自任何合適材料形成。舉例而言，S/D觸點可為關於S/D觸點240在方法100中描述的任何材料，諸如鎢、鈦、銀、金、鋁及其合金。閘極介電質252可為任何合適氧化物，諸如二氧化矽或高k閘極介電材料。舉例而言，高k閘極介電材料之實例可包括氧化鉿、鉿矽氧化物、氧化鑭、鑭鋁氧化物、氧化鋯、鋯矽氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物及鉛鋅鈮酸。在一些實施例中，當使用高k材料時，可對閘極介電質252進行退火製程以改良其品質。舉例而言，閘電極250可包含廣泛範圍之材料，諸如多晶矽或各種合適金屬或金屬合金，諸如鋁、鎢、鈦、鉭、銅、氮化鈦或氮化鉭。如圖5H中所展示，介電材料254可在所得溝槽區中，諸如在鄰接S/D區220之間沈積。眾多組態及替代例鑒於本發明將為顯而易見的。
應理解，儘管如圖5H中所說明，第二三族氮化物層208並不延伸超出閘極堆疊，但在一些實施例中，第二三族氮化物層208可延伸超出閘極堆疊。舉例而言，圖1B展示具有第二三族氮化物層208的實例三族氮化物電晶體200b，該第二三族氮化物層208經定位，使得一部分係在通道內且一部分延伸超出閘極介電質252。
在分析(例如，使用掃描/透射電子顯微術(SEM/TEM)、組合物映射、次級離子質譜分析(SIMS)、原子探針成像、3D層析成像等)之後，根據一或多個實施例組配之結構或裝置將實際上展示三族氮化物電晶體組份(例如，具有遞變通道區的三族氮化物電晶體)。 實例系統
圖6說明根據本發明之各種實施例的藉由使用本文中所揭示之技術形成的積體電路結構或裝置實施的計算系統1000。如可看出，計算系統1000收容主機板1002。主機板1002可包括數個組件，該等組件包括但不限於處理器1004及至少一個通信晶片1006，該等組件中之每一者可實體上且電氣耦接至主機板1002，或以其他方式整合於其中。如將瞭解，主機板1002可為(例如)任一印刷電路板，不管為主板、安裝於主板上之子板還是僅系統1000的板等。
取決於其應用，計算系統1000可包括可能或可能不實體上且電氣耦接至主機板1002的一或多個其他組件。此等其他組件可包括(但不限於)依電性記憶體(例如，DRAM)、非依電性記憶體(例如，ROM)、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控式螢幕顯示器、觸控式螢幕控制器、電池、音訊寫解碼器、視訊寫解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、攝影機及大容量儲存裝置(諸如硬碟驅動機、光碟(CD)、數位化通用光碟(DVD)等)。在一些實施例中，多個功能可整合至一或多個晶片中(例如，請注意通信晶片1006可為處理器1004之部分或以其他方式整合於該處理器中)。
通信晶片1006啟用無線通信從而將資料傳送至計算系統1000及自該計算系統傳送資料。術語「無線」及其衍生詞可用以描述電路、裝置、系統、方法、技術、通信通道等，其可經由非固態媒體經由使用經調變電磁輻射而傳達資料。該術語並不暗示關聯裝置不含有任何導線，但在一些實施例中該等裝置可能不含有導線。通信晶片1006可實施數個無線標準或協定中之任一者，其包括(但不限於) Wi-Fi (IEEE 802.11系列)、WiMAX (IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生協定以及指明為3G、4G、5G及超過5G之任何其他無線協定。計算系統1000可包括多個通信晶片1006。舉例而言，第一通信晶片1006可專用於諸如Wi-Fi及藍芽之較短範圍無線通信，且第二通信晶片1006可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他的更長範圍無線通信。在一些實施例中，通信晶片1006藉由三族氮化物電晶體實施，或以其他方式包括三族氮化物電晶體，該等三族氮化物電晶體具有整合於其中的遞變通道區。
計算系統1000之處理器1004包括封裝於處理器1004內的積體電路晶粒。在一些實施例中，處理器之積體電路晶粒包括機載電路，其藉由使用所揭示之技術形成的一或多個積體電路結構或裝置(例如，具有遞變通道區之三族氮化物電晶體)來實施，如本文中不同地描述。術語「處理器」可指任何裝置或裝置之部分，該裝置處理(例如)來自暫存器及/或記憶體之電子資料以將該電子資料變換為可儲存於暫存器及/或記憶體中之其他電子資料。如鑒於本發明將瞭解，請注意，多標準無線能力可直接整合至處理器1004中(例如，任何晶片1006之功能性整合於處理器1004中而非具有獨立通信晶片的情況)。進一步請注意，處理器1004可為具有此無線能力之晶片組。簡而言之，可使用任何數目個處理器1004及/或通信晶片1006。同樣，任何一個晶片或晶片組可具有整合於其中的多個功能。
在各種實施中，計算裝置1000可為膝上型電腦、迷你筆記型電腦、筆記型電腦、智慧型電話、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、列印機、掃描儀、監視器、機上盒、娛樂控制單元、數位攝影機、可攜式音樂播放器、數位視訊記錄器或任何其他電子裝置，該等電子裝置處理資料或使用一或多個積體電路結構或裝置，該一或多個積體電路結構或裝置係使用所揭示之技術形成，如本文中不同地描述。 另外實例實施例
以下實例係關於眾多排列及組態將自其顯而易見的其他實施例。
實例1為一種三族氮化物電晶體，其包括：一半導體層，其包括一第一三族氮化物材料；該半導體層上方之一閘極；位於該半導體層上且至該閘極之各別側的一源極區及一汲極區；一通道區，其在該閘極下面且在該源極區與該汲極區之間定位於該半導體層中，其中該通道區為遞變的且包括該第一三族氮化物材料及一第二三族氮化物材料，該第二三族氮化物材料不同於該第一三族氮化物材料；以及位於該通道區上方的一閘極結構。
實例2包括實例1之標的物，其中該通道區在一源極至汲極方向及一汲極至源極方向中之至少一者上沿著該通道之一長度遞變。
實例3包括實例1及2中任一項之標的物，其中該第一三族氮化物材料為氮化鎵(GaN)，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
實例4包括實例3之標的物，其中在沿著該通道之該長度的一第一點處，銦之濃度低於1%；且在沿著該通道之該長度的一第二點處，銦之該濃度為至少5%。
實例5包括實例4之標的物，其中銦在沿著該通道之該長度之一點處的該濃度為至少10%。
實例6包括實例4及5中任一項之標的物，其中銦在沿著該通道之該長度之一點處的該濃度為至少20%。
實例7包括實例4至6中任一項之標的物，其中沿著該通道之該長度的該第一點相較於沿著該通道之該長度的該第二點更靠近該源極。
實例8包括實例4至7中任一項之標的物，其中銦之該濃度沿著該通道之該長度自低於1%逐漸增加至至少5%。
實例9包括實例3至8中任一項之標的物，其中該GaN包括一晶體結構且該GaN經定位以在包含該第一三族氮化物材料的該半導體層之一表面處暴露該晶體結構的一c平面。
實例10包括實例3至9中任一項之標的物，且其進一步包括在該源極區與通道區之間及該汲極區與該通道區之間延伸的二維電子氣(2DEG)區。
實例11包括實例1至10中任一項之標的物，且其進一步包括定位於包括該第一三族氮化物材料之該半導體層上方的一極化層。
實例12包括實例11之標的物，其中該極化層包括氮化鋁。
實例13包括實例1至12中任一項之標的物，其中該通道包括：第一區，該第一區包括該第一三族氮化物材料但不包括該第二三族氮化物材料；以及第二區，該第二區包括該第二三族氮化物材料但不包括該第一三族氮化物材料。
實例14包括實例13之標的物，其中該第一區基本上由GaN組成，且該第二區基本上由InGaN組成。
實例15包括實例14之標的物，其中該InGaN具有介於5%與20%之間的一銦濃度。
實例16包括實例15之標的物，其中該第一區相較於該第二區更靠近於該源極。
實例17包括實例15及16中任一項之標的物，其中該GaN包括一晶體結構且該GaN經定位以在包含該第一三族氮化物材料之該半導體層的一表面處暴露該晶體結構的一m平面。
實例18包括實例13至17中任一項之標的物，且其進一步包括經n型摻雜矽尖端，該等經n型摻雜矽尖端在該源極區與通道區之間及該汲極區與該通道區之間延伸。
實例19包括實例1至18中任一項之標的物，且其進一步包括定位於包含該第一三族氮化物材料之該半導體層上方的一極化層。
實例20包括實例19之標的物，其中該極化層包括氮化鋁。
實例21包括實例1至20中任一項之標的物，其中該通道具有5 nm至30 nm的一長度。
實例22包括實例1至20中任一項之標的物，其中該三族氮化物電晶體包括以下幾何佈置中之至少一者：高電子遷移率電晶體(HEMT)架構、假晶性HEMT(pHEMT)架構、二維電子氣(2DEG)架構、三維電子氣(3DEG)架構、多個量子井(MQW)架構或超晶格架構。
實例23為一種包括實例1至22中任一項之標的物的計算系統。
實例24為一種包含實例1至20中任一項之標的物的系統單晶片。
實例25為一種形成一三族氮化物電晶體之方法，該方法涉及：形成包括一第一三族氮化物材料之一半導體層；在該半導體層上方形成一閘極；在該半導體層中該閘極之一第一側旁形成一汲極區；在該半導體層中該閘極之一第二側旁形成一源極區；以及在該閘極下面且該源極區與該汲極區之間在該半導體層中形成一遞變通道區，其中該遞變通道區包括該第一三族氮化物材料及一第二三族氮化物材料，且該第一三族氮化物材料不同於該第二三族氮化物材料。
實例26包括實例25之標的物，其中形成該半導體層包括生長氮化鎵(GaN)以在包括該三族氮化物材料之該半導體層的一頂面處暴露該GaN的一c平面。
實例27包括實例25及26中任一項之標的物，且其進一步包括使該汲極區之至少一部分凹入以暴露該汲極區的一頂面及一側壁。
實例28包括實例27之標的物，其中形成該遞變通道區藉由在該汲極區的該頂面及該側壁上磊晶地生長一遞變三族氮化物層而發生。
實例29包括實例25至28中任一項之標的物，其中形成該遞變通道區在形成該源極區之前發生。
實例30包括實例28及29中任一項之標的物，其中該遞變三族氮化物層藉由以下操作而形成：在該汲極區之至少一個經暴露表面上磊晶地生長該第一三族氮化物材料，接著引入一高濃度的該第二三族氮化物材料，且接著逐漸地減小該引入的第二三族氮化物材料的該濃度，直至僅該第一三族氮化物材料用於生長。
實例31包括實例30之標的物，其中該第一三族氮化物材料為氮化鎵(GaN)，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
實例32包括實例28至31中任一項之標的物，且其進一步包括拋光該遞變三族氮化物層以顯露該遞變通道區。
實例33包括實例32之標的物，且其進一步包括將一極化層沈積於該遞變通道區上方。
實例34包括實例33之標的物，其中該極化層包括氮化鋁。
實例35為一種形成一三族氮化物電晶體之方法，該方法包括：在一矽基體中形成一鰭片；在該矽基體上形成包括一第一三族氮化物材料之一半導體層；在該半導體層中形成包括一第二三族氮化物材料之一區，該第二三族氮化物材料不同於該第一三族氮化物材料；在該半導體層中形成一汲極區；在該半導體層中形成一源極區；以及在該半導體層上方形成一閘極。
實例36包括實例35之標的物，其中形成包括該第一三族氮化物材料之該半導體層涉及在該矽基體中自該鰭片之一側壁生長氮化鎵(GaN)，以在包括該第一三族氮化物材料之該半導體層的一頂面上暴露該GaN的一m平面。
實例37包括實例35及36中任一項之標的物，其中該第一三族氮化物材料為GaN，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
實例38包括實例35至37中任一項之標的物，其中該半導體層中在該閘極下面的該區為一遞變通道區，該遞變通道區在一源極至汲極方向及一汲極至源極方向中的至少一者上沿著該通道之一長度遞變。
實例39包括實例38之標的物，且其進一步包括摻雜該半導體層之在該源極區與該遞變通道區之間的一部分，及摻雜該半導體層之在該汲極區與該遞變通道區之間的一部分。
實例40包括實例39之標的物，其中摻雜係使用一n型摻雜劑來執行。
實例41包括實例39及40中任一項之標的物，且其進一步包括在摻雜之前在包括該第一三族氮化物材料之該半導體層上方沈積一假性閘極堆疊。
實例42包括實例41之標的物，且其進一步包括藉由該閘極及定位於該遞變通道區與該閘極之間的一閘極介電層替換該假性閘極堆疊。
實例43包括實例38至42中任一項之標的物，其中該遞變通道區包括基本上由GaN組成之一第一區以及基本上由InGaN組成的一第二區。
實例44包括實例43之標的物，其中該InGaN包括介於5%與20%之間的銦。
實例45包括實例43及44中任一項之標的物，其中該第二區相較於該第一區更靠近於該源極。
出於說明及描述之目的已呈現了對實例實施例之前述描述。其並不意欲為窮盡性的或將本發明限於所揭示之精確形式。鑒於本發明，許多修改及變化係可能的。意欲本發明之範疇並不受此實施方式限制，而是由隨附在此之申請專利範圍限制。主張對此申請案之優先權的將來申請之申請案可以不同方式主張所揭示之標的物，且可通常包括如本文中不同揭示或以其他方式證明的一或多個限制之任何集合。
100、300‧‧‧形成具有遞變通道之三族氮化物電晶體的方法
102、104、110、302、304、308、314‧‧‧形成
106‧‧‧圖案化
108、112、116、306、312‧‧‧沈積
114‧‧‧平坦化
118、316‧‧‧完成
200a、200b‧‧‧實例三族氮化物電晶體
201‧‧‧四族基體
202‧‧‧三族氮化物層
204‧‧‧遞變三族氮化物層
206、206a、206b‧‧‧額外三族氮化物層
208‧‧‧第二三族氮化物層
210‧‧‧極化層
212‧‧‧假性閘極
214‧‧‧偽氧化物
220‧‧‧源極及汲極區
222‧‧‧底部氧化物材料
230‧‧‧間隔物
240‧‧‧源極及汲極觸點
250‧‧‧閘極/閘電極
252‧‧‧閘極介電質
260‧‧‧可選閘極介電質
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通信晶片
EV ‧‧‧價帶邊緣
EC ‧‧‧導帶邊緣
EF ‧‧‧費米能階
圖1A及圖1B說明根據本發明之一或多個實施例的實例三族氮化物電晶體之橫截面視圖，該等電晶體各自具有一遞變通道。特定言之，根據本文中所揭示之各種實施例，圖1A展示實例c平面三族氮化物電晶體，且圖1B展示實例m平面三族氮化物電晶體。
圖2說明根據本發明之一或多個實施例的用於產生具有遞變通道之c平面三族氮化物電晶體的實例方法。
圖3說明根據本發明之一或多個實施例的用於產生具有遞變通道之m平面三族氮化物電晶體的實例方法。
圖4A至圖4F說明根據本發明之各種實施例的可在進行圖2之方法時形成的一連串積體電路結構的橫截面側視圖。
圖5A至圖5H說明根據本發明之各種實施例的可在進行圖3之方法時形成的一連串積體電路結構的橫截面側視圖。
圖6說明根據本發明之各種實施例的藉由使用本文中所揭示之技術形成的一或多個積體電路結構或裝置實施的實例計算系統。
如將瞭解，諸圖不必按比例繪製或意欲將本發明限於所展示之特定組態。舉例而言，雖然一些圖通常指示直線、直角及平滑表面，但在給定所使用之處理裝備及技術之真實世界限制的情況下，結構之實際實施可具有並非完美之直線、直角，且一些特徵可具有表面拓樸或以其他方式並非係平滑的。簡而言之，諸圖僅經提供以展示實例結構。
200a‧‧‧實例三族氮化物電晶體
202‧‧‧三族氮化物層
210‧‧‧極化層
220‧‧‧源極及汲極區
230‧‧‧間隔物
240‧‧‧源極及汲極觸點
250‧‧‧閘極/閘電極
252‧‧‧閘極介電質
EV‧‧‧價帶邊緣
EC‧‧‧導帶邊緣
EF‧‧‧費米能階

Claims (25)

  1. 一種三族氮化物電晶體，其包含： 一半導體層，其包含一第一三族氮化物材料； 一閘極，其在該半導體層上方； 一源極區及一汲極區，其位於該半導體層上且在該閘極之各別側； 一通道區，其在該閘極下面且在該源極區與該汲極區之間定位於該半導體層中，其中該通道區為遞變的，且兼包含該第一三族氮化物材料及一第二三族氮化物材料，該第二三族氮化物材料不同於該第一三族氮化物材料；以及 一閘極結構，其位於該通道區上方。
  2. 如請求項1之三族氮化物電晶體，其中該通道區在源極至汲極方向及汲極至源極方向中之至少一者上沿著該通道之一長度遞變。
  3. 如請求項2之三族氮化物電晶體，其中該第一三族氮化物材料為氮化鎵(GaN)，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
  4. 如請求項3之三族氮化物電晶體，其中在沿著該通道之長度的一第一點處，銦之濃度低於1%；且在沿著該通道之長度的一第二點處，該銦之濃度為至少5%。
  5. 如請求項4之三族氮化物電晶體，其中在沿著該通道之長度之一點處的該銦之濃度為至少20%。
  6. 如請求項4之三族氮化物電晶體，其中該銦之濃度沿著該通道之長度自低於1%逐漸增加至至少5%。
  7. 如請求項3之三族氮化物電晶體，其中該GaN包括一晶體結構，且該GaN經定位成在包含該第一三族氮化物材料之該半導體層之一表面處暴露該晶體結構的一c平面。
  8. 如請求項1之三族氮化物電晶體，其中該通道包括：一第一區，其包含該第一三族氮化物材料但不包含該第二三族氮化物材料；以及一第二區，其包含該第二三族氮化物材料但不包含該第一三族氮化物材料。
  9. 如請求項8之三族氮化物電晶體，其中該第一區基本上由GaN組成，且該第二區基本上由InGaN組成。
  10. 如請求項9之三族氮化物電晶體，其中該InGaN具有介於5%與20%之間的一銦濃度。
  11. 如請求項10之三族氮化物電晶體，其中該GaN包括一晶體結構，且該GaN經定位成在包含該第一三族氮化物材料之該半導體層之一表面處暴露該晶體結構的一m平面。
  12. 如請求項1至11中任一項之三族氮化物電晶體，其中該通道具有5 nm至30 nm之一長度。
  13. 一種形成一三族氮化物電晶體之方法，該方法包含： 形成包含一第一三族氮化物材料之一半導體層； 在該半導體層上方形成一閘極； 在該半導體層中該閘極之一第一側旁形成一汲極區； 在該半導體層中該閘極之一第二側旁形成一源極區；以及 在該閘極下面且在該源極區與該汲極區之間在該半導體層中形成一遞變通道區，其中該遞變通道區兼包含該第一三族氮化物材料及一第二三族氮化物材料，其中該第一三族氮化物材料不同於該第二三族氮化物材料。
  14. 如請求項13之方法，進一步包含使該汲極區之至少一部分凹入以暴露該汲極區的一頂面及一側壁。
  15. 如請求項14之方法，其中形成該遞變通道區藉由在該汲極區之該頂面及該側壁上磊晶地生長一遞變三族氮化物層而發生。
  16. 如請求項15之方法，其中該遞變三族氮化物層之形成係藉由在該汲極區之至少一個經暴露表面上磊晶地生長該第一三族氮化物材料，接著引入一高濃度的該第二三族氮化物材料，且接著逐漸地減小該引入的第二三族氮化物材料的濃度，直至僅有該第一三族氮化物材料用於生長。
  17. 如請求項16之方法，其中該第一三族氮化物材料為氮化鎵(GaN)，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
  18. 如請求項15至17中任一項之方法進一步包含拋光該遞變三族氮化物層以顯露該遞變通道區。
  19. 一種形成一三族氮化物電晶體之方法，該方法包含： 在一矽基體中形成一鰭片； 在該矽基體上形成包含一第一三族氮化物材料的一半導體層； 在該半導體層中形成包含一第二三族氮化物材料的一區，該第二三族氮化物材料不同於該第一三族氮化物材料； 在該半導體層中形成一汲極區； 在該半導體層中形成一源極區；以及 在該半導體層上方形成一閘極。
  20. 如請求項19之方法，其中形成包含該第一三族氮化物材料之該半導體層包含在該矽基體中自該鰭片之一側壁生長氮化鎵(GaN)，以在包含該第一三族氮化物材料之該半導體層的一頂面上暴露該GaN的一m平面。
  21. 如請求項19之方法，其中該第一三族氮化物材料為GaN，且該第二三族氮化物材料為氮化銦鎵(InGaN)。
  22. 如請求項19之方法，其中在該半導體層中該閘極下面的該區為一遞變通道區，該遞變通道區在一源極至汲極方向及一汲極至源極方向中的至少一者上沿著該通道的一長度遞變。
  23. 如請求項22之方法進一步包含在摻雜之前在包含該第一三族氮化物材料的該半導體層上方沈積一假性閘極堆疊。
  24. 如請求項23之方法進一步包含用該閘極及定位於該遞變通道區與該閘極之間的一閘極介電層替換該假性閘極堆疊。
  25. 如請求項19至24中任一項之方法，其中該遞變通道區包括基本上由GaN組成之一第一區及基本上由InGaN組成的一第二區。
TW106117130A 2016-07-01 2017-05-24 用於高頻三族氮化物電晶體之遞變通道 TWI733812B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US16/40790 2016-07-01
PCT/US2016/040790 WO2018004674A1 (en) 2016-07-01 2016-07-01 Graded channels for high frequency iii-n transistors

Publications (2)

Publication Number Publication Date
TW201810440A true TW201810440A (zh) 2018-03-16
TWI733812B TWI733812B (zh) 2021-07-21

Family

ID=60787511

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117130A TWI733812B (zh) 2016-07-01 2017-05-24 用於高頻三族氮化物電晶體之遞變通道

Country Status (3)

Country Link
US (1) US10923584B2 (zh)
TW (1) TWI733812B (zh)
WO (1) WO2018004674A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085665A (zh) * 2019-05-06 2019-08-02 林和 新型多维多功能超晶格超大规模集成电路
TWI717773B (zh) * 2018-06-29 2021-02-01 台灣積體電路製造股份有限公司 半導體元件及其形成方法
TWI844049B (zh) * 2021-07-06 2024-06-01 比利時商索泰克比利時公司 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923584B2 (en) 2016-07-01 2021-02-16 Intel Corporation Graded channels for high frequency III-N transistors
US20190378899A1 (en) * 2018-06-06 2019-12-12 Intel Corporation Contact shape engineering for improved performance in gan rf transistors
US11670637B2 (en) * 2019-02-19 2023-06-06 Intel Corporation Logic circuit with indium nitride quantum well

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442585B2 (en) * 2005-08-30 2008-10-28 International Business Machines Corporation MOSFET with laterally graded channel region and method for manufacturing same
US8008689B2 (en) 2007-08-23 2011-08-30 Ngk Insulators, Ltd. MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
US9105703B2 (en) 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
US8586993B2 (en) * 2012-02-28 2013-11-19 Infineon Technologies Austria Ag Normally-off compound semiconductor tunnel transistor
JP5871785B2 (ja) * 2012-12-03 2016-03-01 三菱電機株式会社 ヘテロ接合電界効果トランジスタ及びその製造方法
US8896101B2 (en) * 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
US10923584B2 (en) 2016-07-01 2021-02-16 Intel Corporation Graded channels for high frequency III-N transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717773B (zh) * 2018-06-29 2021-02-01 台灣積體電路製造股份有限公司 半導體元件及其形成方法
CN110085665A (zh) * 2019-05-06 2019-08-02 林和 新型多维多功能超晶格超大规模集成电路
CN110085665B (zh) * 2019-05-06 2021-10-22 林和 超晶格超大规模集成电路
TWI844049B (zh) * 2021-07-06 2024-06-01 比利時商索泰克比利時公司 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法

Also Published As

Publication number Publication date
US10923584B2 (en) 2021-02-16
WO2018004674A1 (en) 2018-01-04
TWI733812B (zh) 2021-07-21
US20200119175A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
US10923574B2 (en) Transistor with inner-gate spacer
US11114556B2 (en) Gate stack design for GaN e-mode transistor performance
US10734412B2 (en) Backside contact resistance reduction for semiconductor devices with metallization on both sides
KR102241168B1 (ko) 동일 다이 상에 ge/sige 채널 및 iii-v 채널 트랜지스터를 형성하기 위한 기술
TWI723019B (zh) 在具有不同通道材料的相同晶粒上形成電晶體之技術
US10770593B2 (en) Beaded fin transistor
US20200044087A1 (en) Sub-fin isolation schemes for gate-all-around transistor devices
TWI733812B (zh) 用於高頻三族氮化物電晶體之遞變通道
US11670637B2 (en) Logic circuit with indium nitride quantum well
TW201801319A (zh) 具有雙閘極間隔物的電晶體
US10886408B2 (en) Group III-V material transistors employing nitride-based dopant diffusion barrier layer
TWI706538B (zh) 用於波封追蹤系統之共整合 iii-n 電壓調整器及 rf 功率放大器
TW201817007A (zh) 在ｉｉｉ－ｎ族材料結構的半極性面上形成肖特基二極體之技術
KR102475832B1 (ko) 서브핀 층을 갖는 트랜지스터
CN105960710A (zh) 用于迁移率改进的n-mos的拉伸的源极漏极iii-v族晶体管
TW201810612A (zh) 氮化鎵及自對齊薄體第iv族電晶體之共整合技術
US12068319B2 (en) High performance semiconductor oxide material channel regions for NMOS
US10930738B2 (en) Sub-fin leakage control in semicondcutor devices
TWI758259B (zh) 能有超短通道長度的自對準電晶體結構
KR20230083216A (ko) 비평면형 트랜지스터의 리세스된 내부 게이트 스페이서 및 부분적 대체 채널
US10804359B2 (en) Geometric manipulation of 2DEG region in source/drain extension of GaN transistor
WO2018063333A1 (en) Tunneling transistors including source/drain regions processed through contact trenches
TW201635545A (zh) 於非平面半導體裝置的子鰭部中使用的ｉｉｉ－ｖ半導體合金及其形成方法