TW201611203A

TW201611203A - 半導體封裝件及其製法

Info

Publication number: TW201611203A
Application number: TW103131509A
Authority: TW
Inventors: 許習彰; 戴瑞豐; 呂長倫; 陳仕卿
Original assignee: 矽品精密工業股份有限公司
Priority date: 2014-09-12
Filing date: 2014-09-12
Publication date: 2016-03-16
Also published as: TWI596715B; CN105575911A

Abstract

一種半導體封裝件及其製法，半導體封裝件包括封裝膠體、半導體元件、複數導電柱以及增層結構。封裝膠體係具有相對之第一與第二表面。半導體元件係嵌埋於封裝膠體內並具有相對之主動面與被動面，且主動面係與封裝膠體之第一表面同側。導電柱係嵌埋於封裝膠體內，並具有相對之第一與第二端部以分別外露於封裝膠體之第一及第二表面。增層結構係形成於封裝膠體之第一表面上，並電性連接半導體元件及導電柱之第一端部。藉此，本發明無須精準對位，便可將增層結構電性連接至導電柱。

Description

半導體封裝件及其製法

本發明係關於一種半導體封裝件及其製法，特別是指一種以導電柱電性連接增層結構之半導體封裝件及其製法。

目前具有增層(build-up)結構或扇出(fan-out)結構之半導體封裝件中，常見於封裝膠體內形成複數貫穿孔，並於該封裝膠體上與該些貫穿孔內形成線路層以電性連接增層結構之導電盲孔，但需對該些貫穿孔與該些導電盲孔進行精準對位。

第1A圖至第1H圖係繪示習知技術之半導體封裝件1及其製法之剖視示意圖。

如1A圖所示，先提供第一承載板10，並設置具有複數銲墊111及相對之主動面11a與被動面11b之晶片11於該第一承載板10上。

接著，形成具有相對之第一表面12a與第二表面12b之封裝膠體12於該第一承載板10上，以包覆該晶片11並外露出該晶片11之被動面11b。

如1B圖所示，設置第二承載板13於該晶片11之被動面11b上，並將第1B圖之整體結構上下倒置，且移除該第一承載板10。

如1C圖所示，形成增層結構14於該晶片11之主動面11a與該封裝膠體12之第一表面12a上。該增層結構14係具有至少一介電層141、複數形成於該介電層141內之導電盲孔142、及至少一形成於該介電層141上之第一線路層143，且該第一線路層143係具有複數電性接觸墊144。

接著，形成第一絕緣保護層15於該增層結構14上，並形成複數凸塊底下金屬層151於該第一絕緣保護層15上以分別電性連接該些電性接觸墊144。

如1D圖所示，形成具有剝離層161之第三承載板16於該第一絕緣保護層15上。

如1E圖所示，將第1D圖之整體結構上下倒置，並移除該第二承載板13。

如1F圖所示，藉由雷射光於該封裝膠體12內形成複數分別精準對位至該些導電盲孔142之端部122之貫穿孔121，且該些貫穿孔121係貫穿該封裝膠體12以分別外露出該些導電盲孔142之端部122。

如1G圖所示，形成晶種層(seed layer)17於該晶片11之被動面11b、該封裝膠體12之第二表面12b及該些貫穿孔121之壁面上，並形成第二線路層171於部分該晶種層17上以電性連接該些導電盲孔142之端部122。之後，移除對應於該第二線路層171以外之晶種層17。

如1H圖所示，形成第二絕緣保護層18於該晶片11之被動面11b與該封裝膠體12之第二表面12b上，該第二絕緣保護層18係具有複數開孔181以外露出該第二線路層171。之後，形成複數銲球19於該些凸塊底下金屬層151上，藉此形成半導體封裝件1。

上述習知技術之缺點在於：當欲形成第1F圖所示之貫穿孔121時，因該增層結構14之導電盲孔142係隱藏於該封裝膠體12之第一表面12a下方，使得該雷射光無法自該封裝膠體12之第二表面12b精準對位至該些導電盲孔142之端部122，以致該雷射光所形成之貫穿孔121易偏離該些導電盲孔142之端部122而對位至該介電層141上，並易導致該些貫穿孔121之孔徑123大於該些導電盲孔142之端部122之截面積，從而破壞該些導電盲孔142周圍之介電層141。

同時，第1G圖之貫穿孔121內之晶種層17與導電盲孔142之端部122之接觸面積太小，以致該晶種層17上之第二線路層171與該些導電盲孔142之端部122間之導電能力不佳。再者，需增設第1D圖之第三承載板16於該第一絕緣保護層15上，以致需增加該第三承載板16之材料成本及製程，且該半導體封裝件1之製程過於繁瑣複雜而不利於實作。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

本發明係提供一種半導體封裝件，其包括：封裝膠體，係具有相對之第一表面與第二表面；半導體元件，係嵌埋於該封裝膠體內並具有相對之主動面與被動面，且該主動面係外露於該封裝膠體之第一表面；複數導電柱，係嵌埋於該封裝膠體內，且該導電柱係具有相對之第一端部與第二端部以分別外露於該封裝膠體之第一表面及第二表面；以及增層結構，係形成於該封裝膠體之第一表面上，並電性連接該半導體元件及該些導電柱之第一端部。

本發明另提供一種半導體封裝件之製法，其包括：嵌埋半導體元件及複數導電柱於一具有相對之第一表面與第二表面之封裝膠體內，其中，該半導體元件具有相對之主動面與被動面，且該主動面係外露於該封裝膠體之第一表面，該導電柱復具有相對之第一端部與第二端部，並令該些導電柱之第一端部外露於該封裝膠體之第一表面；以及形成增層結構於該封裝膠體之第一表面上，且該增層結構電性連接該半導體元件及該些導電柱之第一端部。

上述導電柱可為圓柱體、橢圓柱體、多邊形柱體或球形柱體，且該導電柱之材質可為金、銀、銅、錫或其合金。

上述半導體封裝件之製法可包括：提供第一承載板且其上設置有該半導體元件，該主動面係面向該第一承載板；設置該些導電柱於該第一承載板上，該第一端部係面向該第一承載板；形成該封裝膠體於該第一承載板上以嵌埋該半導體元件及該些導電柱於該封裝膠體內，並自該封裝膠體之第二表面外露出該些導電柱之第二端部；以及移除該第一承載板，以自該封裝膠體之第一表面外露出該半導體元件之主動面及該些導電柱之第一端部。

上述第一承載板可具有剝離層，且該半導體元件、導電柱與封裝膠體係位於該剝離層上。

上述半導體封裝件之製法可包括：自該第二表面薄化該封裝膠體與該些導電柱以外露出該半導體元件之被動面。

上述半導體封裝件之製法可包括：在移除該第一承載板之前，先設置第二承載板於該封裝膠體之第二表面上。

上述半導體封裝件及其製法可包括：形成第一線路層於該封裝膠體之第二表面上以電性連接該些導電柱之第二端部。

上述半導體封裝件及其製法可包括：在嵌埋該些導電柱於該封裝膠體內之前，先形成第一線路層於該封裝膠體之第二表面上；或者，在嵌埋該些導電柱於該封裝膠體內的同時，一併形成第一線路層於該封裝膠體之第二表面上。

上述半導體封裝件及其製法可包括：形成第一絕緣保護層於該半導體元件之被動面與該封裝膠體之第二表面上以包覆該第一線路層，該第一絕緣保護層係具有複數第一開孔以外露出部分該第一線路層。

上述增層結構可具有至少一介電層、複數形成於該介電層內之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之第二線路層，該第二線路層係具有複數電性接觸墊。

上述半導體封裝件及其製法可包括：形成第二絕緣保護層於最外層之該介電層與該第二線路層上，該第二絕緣保護層係具有複數第二開孔以外露出最外層之該第二線路層之電性接觸墊。

上述半導體封裝件可包括複數凸塊底下金屬層與複數銲球，該些凸塊底下金屬層係分別形成於該些第二開孔所外露之電性接觸墊上，且該些銲球係分別形成於該些凸塊底下金屬層上。

上述半導體封裝件之製法可包括：形成複數凸塊底下金屬層於該些第二開孔所外露之電性接觸墊上；進行切單作業；以及形成複數銲球於該些凸塊底下金屬層上。

由上可知，本發明之半導體封裝件及其製法中，主要是在封裝膠體內嵌埋半導體元件與複數導電柱並外露出該些導電柱之端部，且將增層結構形成於該封裝膠體上，再將該增層結構之導電盲孔電性連接至該半導體元件及該些導電柱之端部。

因此，本發明無需以習知技術之雷射光於該封裝膠體內形成複數精準對位至該增層結構之導電盲孔之貫穿孔，而改將該增層結構之導電盲孔電性連接至該封裝膠體所外露之導電柱，藉此免除習知技術之貫穿孔容易偏離導電盲孔之端部而對位至介電層以致受損之情形，亦可省去將該些貫穿孔精準對位至該些導電盲孔之工序及相關治具(如雷射裝置)。

再者，本發明之導電柱之截面積可以加大，而無需受限於該些導電盲孔之較小截面積，故可增加該些導電柱之端部與該些導電盲孔之接觸面積而增強彼此之間的導電能力。

此外，本發明無需設置習知技術之第三承載板以減少材料及降低成本，也可簡化習知技術之半導體封裝件之製程而利於實作。

1、2‧‧‧半導體封裝件

10、20‧‧‧第一承載板

11‧‧‧晶片

11a、21a‧‧‧主動面

11b、21b‧‧‧被動面

111、211‧‧‧銲墊

12、23‧‧‧封裝膠體

12a、23a‧‧‧第一表面

12b、23b‧‧‧第二表面

121、231‧‧‧貫穿孔

122‧‧‧端部

123‧‧‧孔徑

13、26‧‧‧第二承載板

14、27‧‧‧增層結構

141、271‧‧‧介電層

142、272‧‧‧導電盲孔

143、24‧‧‧第一線路層

144、274‧‧‧電性接觸墊

15、25‧‧‧第一絕緣保護層

151、282‧‧‧凸塊底下金屬層

16‧‧‧第三承載板

161、201‧‧‧剝離層

17‧‧‧晶種層

171、273‧‧‧第二線路層

18、28‧‧‧第二絕緣保護層

181‧‧‧開孔

19、29‧‧‧銲球

21‧‧‧半導體元件

22‧‧‧導電柱

22a‧‧‧第一端部

22b‧‧‧第二端部

251‧‧‧第一開孔

281‧‧‧第二開孔

H1、H2‧‧‧高度

SS‧‧‧切割線

第1A圖至第1H圖係繪示習知技術之半導體封裝件及其製法之剖視示意圖；第2A圖至第2F圖係繪示本發明之半導體封裝件及其製法之剖視示意圖，其中，第2A'圖與第2B'圖為第2A圖及第2B圖之另一實施例；以及第3A圖至第3C圖係繪示第2A圖之製法之剖視示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。

同時，本說明書中所引用之如「上」、「一」、「第一」、「第二」、「表面」、「主動面」、「被動面」、「端部」等用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2A圖至第2F圖係繪示本發明之半導體封裝件2及其製法之剖視示意圖，其中，第2A'圖與第2B'圖為第2A圖及第2B圖之另一實施例。

如第2A圖所示，在一第一承載板20上設置具有高度H1之半導體元件21(如晶片)與導電柱22，且形成具有相對之第一表面23a與第二表面23b之封裝膠體23於該第一承載板20上，以嵌埋該半導體元件21及該些導電柱22於該封裝膠體23內。

在本實施例中，第2A圖所示之結構之製程可參考第3A圖至第3C圖。

如第3A圖所示，先提供第一承載板20與具有高度H1之半導體元件21(如晶片)，並將該半導體元件21設置於該第一承載板20上。該半導體元件21係具有複數銲墊211、相對之主動面21a與被動面21b，且該些銲墊211與該主動面21a係面向該第一承載板20。

在本實施例中，該第一承載板20亦可具有剝離層201，該半導體元件21係位於該剝離層201上，且該剝離層201可為離型膜或黏著層等。

如第3B圖所示，提供複數具有高度H2之導電柱22，並將該些導電柱22設置於該第一承載板20之剝離層201上。該導電柱22係具有相對之第一端部22a與第二端部22b，且該第一端部22a係面向該第一承載板20。

該導電柱22可為圓柱體、橢圓柱體、多邊形柱體或球形柱體等，且該導電柱22之材質可為金、銀、銅、錫或其合金等。在本實施例中，該導電柱22之高度H2係高於該半導體元件21之高度H1，但不以此為限。

如第3C圖所示，形成具有相對之第一表面23a與第二表面23b之封裝膠體23於該第一承載板20之剝離層201上，以嵌埋該半導體元件21及該些導電柱22於該封裝膠體23內，並自該封裝膠體23之第二表面23b外露出該些導電柱22之第二端部22b，且該封裝膠體23之第一表面23a係與該半導體元件21之主動面21b同側。該封裝膠體23可具有相同於該導電柱22之高度H2，但不以此為限。

之後，進行薄化製程，自該第二表面23b一併移除部分該封裝膠體23與該些導電柱22，藉以薄化該封裝膠體23與該些導電柱22之高度H2至高度H1而外露出該半導體元件21之被動面21b，俾使該封裝膠體23之第二表面23b與該些導電柱22之第二端部22b齊平於該半導體元件21之被動面21b，如第2A圖所示。

在其他實施例中，上述第3B至3C圖之製程中，亦可直接採用如第2A圖所示之具有相同高度H1之半導體元件21、導電柱22及封裝膠體23，從而省略該薄化製程。

如第2B圖所示，形成第一線路層24於該封裝膠體23之第二表面23b上以電性連接該些導電柱22之第二端部22b。

接著，形成第一絕緣保護層25於該半導體元件21之被動面21b與該封裝膠體23之第二表面23b上以包覆該第一線路層24，該第一絕緣保護層25係具有複數第一開孔251以外露出部分該第一線路層24。

另外，如第2A'圖與第2B'圖所示，係為第2A圖及第2B圖之另一實施例，並與第2A圖及第2B圖之主要差異在於：可在嵌埋該些導電柱22於該封裝膠體23內之前，先形成第一線路層24於該封裝膠體23之第二表面23b上。

如第2C圖所示，係接續上述第2B圖，並設置第二承載板26於該第一絕緣保護層25上。接著，將第2C圖之整體結構上下倒置，並藉由去除該剝離層201以移除該第一承載板20，從而自該封裝膠體23之第一表面23a外露出該半導體元件21之主動面21a及該些導電柱22之第一端部22a。

第2C圖亦可接續上述第2B'圖，並在移除該第一承載板20後，形成複數貫穿該封裝膠體23之第一表面23a與第二表面23b之貫穿孔231以分別外露出部分該第一線路層24，再填充導電材料(如銅材或錫材)於該些貫穿孔231內以形成複數具有第一端部22a與第二端部22b之導電柱22，且該些導電柱22係分別電性連接該些貫穿孔231所外露之第一線路層24。

此外，在其他實施例中，本發明亦可在嵌埋該些導電柱22於該封裝膠體23內的同時，一併形成該第一線路層24於該封裝膠體23之第二表面23b上。

如第2D圖所示，形成增層結構27於該半導體元件21之主動面21a與該封裝膠體23之第一表面23a上，並電性連接該增層結構27至該半導體元件21之銲墊211及該些導電柱22之第一端部22a。

該增層結構27可為扇出結構，並具有至少一介電層271、複數形成於該介電層271內之導電盲孔272、及至少一形成於該介電層271上並電性連接該些導電盲孔272之第二線路層273，最內層之該介電層271內之導電盲孔272係電性連接該半導體元件21之銲墊211及該些導電柱22之第一端部22a，該第二線路層273係具有複數電性接觸墊274。在本實施例中，該增層結構27係由三層之介電層271、三層之導電盲孔272與三層之第二線路層273所構成，但不以此為限。

接著，形成第二絕緣保護層28於最外層之該介電層271與該第二線路層273上，該第二絕緣保護層28係具有複數第二開孔281以外露出最外層之該第二線路層273之電性接觸墊274。

如第2E圖所示，移除該第二承載板26以外露出該第一絕緣保護層25與該些第一開孔251之第一線路層24，並形成複數凸塊底下金屬層282於該些第二開孔281所外露之電性接觸墊274上。

如第2F圖所示，依據第2E圖之複數切割線SS對其整體結構進行切單(singulation)作業，且形成複數銲球29於該些凸塊底下金屬層282上，藉此形成複數半導體封裝件2。

本發明另提供一種半導體封裝件2，如第2F圖所示，其包括封裝膠體23、半導體元件21、複數導電柱22以及增層結構27。

該封裝膠體23係具有相對之第一表面23a與第二表面23b。該半導體元件21(如晶片)係嵌埋於該封裝膠體23內，並具有複數銲墊211、相對之主動面21a與被動面21b，該主動面21a係與該封裝膠體23之第一表面23a同側。

該些導電柱22係嵌埋於該封裝膠體23內，且該導電柱22係具有相對之第一端部22a與第二端部22b以分別外露於該封裝膠體23之第一表面23a及第二表面23b。同時，該導電柱22係為圓柱體、橢圓柱體、多邊形柱體或球形柱體等，且該導電柱22之材質係為金、銀、銅、錫或其合金等。

該增層結構27可為扇出結構，係形成於該半導體元件21之主動面21a與該封裝膠體23之第一表面23a上，並電性連接該半導體元件212之銲墊211及該些導電柱22之第一端部22a。

該半導體封裝件2可包括第一線路層24，係形成於該封裝膠體23之第二表面23b上以電性連接該些導電柱22之第二端部22b。

該半導體封裝件2可包括第一絕緣保護層25，係形成於該半導體元件21之被動面21b與該封裝膠體23之第二表面23b上以包覆該第一線路層24，且該第一絕緣保護層25係具有複數第一開孔251以外露出部分該第一線路層24。

該增層結構27可具有至少一介電層271、複數形成於該介電層271內之導電盲孔272、及至少一形成於該介電層271上並電性連接該些導電盲孔272之第二線路層273，最內層之該介電層271內之導電盲孔272係電性連接該半導體元件21之銲墊211及該些導電柱22之第一端部22a，該第二線路層273係具有複數電性接觸墊274。在本實施例中，該增層結構27係由三層之介電層271、三層之導電盲孔272與三層之第二線路層273所構成，但不以此為限。

該半導體封裝件2可包括第二絕緣保護層28，係形成於最外層之該介電層271與該第二線路層273上，且該第二絕緣保護層28係具有複數第二開孔281以外露出最外層之該第二線路層273之電性接觸墊274。

該半導體封裝件2可包括複數凸塊底下金屬層282與複數銲球29，該些凸塊底下金屬層282係分別形成於該些第二開孔281所外露之電性接觸墊274上，且該些銲球29係分別形成於該些凸塊底下金屬層282上。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如所提出之申請專利範圍所列。

2‧‧‧半導體封裝件

21‧‧‧半導體元件

21a‧‧‧主動面

21b‧‧‧被動面

211‧‧‧銲墊

22‧‧‧導電柱

22a‧‧‧第一端部

22b‧‧‧第二端部

23‧‧‧封裝膠體

23a‧‧‧第一表面

23b‧‧‧第二表面

24‧‧‧第一線路層

25‧‧‧第一絕緣保護層

251‧‧‧第一開孔

27‧‧‧增層結構

271‧‧‧介電層

272‧‧‧導電盲孔

273‧‧‧第二線路層

274‧‧‧電性接觸墊

28‧‧‧第二絕緣保護層

281‧‧‧第二開孔

282‧‧‧凸塊底下金屬層

29‧‧‧銲球

Claims

一種半導體封裝件，其包括：封裝膠體，係具有相對之第一表面與第二表面；半導體元件，係嵌埋於該封裝膠體內並具有相對之主動面與被動面，且該主動面係外露於該封裝膠體之第一表面；複數導電柱，係嵌埋於該封裝膠體內，且該導電柱係具有相對之第一端部與第二端部以分別外露於該封裝膠體之第一表面及第二表面；以及增層結構，係形成於該封裝膠體之第一表面上，並電性連接該半導體元件及該些導電柱之第一端部。
如申請專利範圍第1項所述之半導體封裝件，其中，該導電柱係為圓柱體、橢圓柱體、多邊形柱體或球形柱體。
如申請專利範圍第1項所述之半導體封裝件，其中，該導電柱之材質係為金、銀、銅、錫或其合金。
如申請專利範圍第1項所述之半導體封裝件，復包括第一線路層，係形成於該封裝膠體之第二表面上以電性連接該些導電柱之第二端部。
如申請專利範圍第1項所述之半導體封裝件，復包括第一絕緣保護層，係形成於該半導體元件之被動面與該封裝膠體之第二表面上以包覆該第一線路層，且該第一絕緣保護層係具有複數第一開孔以外露出部分該第一線路層。
如申請專利範圍第1項所述之半導體封裝件，其中，該增層結構係具有至少一介電層、複數形成於該介電層內之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之第二線路層，且該第二線路層係具有複數電性接觸墊。
如申請專利範圍第6項所述之半導體封裝件，復包括第二絕緣保護層，係形成於最外層之該介電層與該第二線路層上，且該第二絕緣保護層係具有複數第二開孔以外露出最外層之該第二線路層之電性接觸墊。
如申請專利範圍第7項所述之半導體封裝件，復包括複數凸塊底下金屬層與複數銲球，該些凸塊底下金屬層係分別形成於該些第二開孔所外露之電性接觸墊上，且該些銲球係分別形成於該些凸塊底下金屬層上。
一種半導體封裝件之製法，其包括：嵌埋半導體元件及複數導電柱於一具有相對之第一表面與第二表面之封裝膠體內，其中，該半導體元件具有相對之主動面與被動面，且該主動面係外露於該封裝膠體之第一表面，該導電柱復具有相對之第一端部與第二端部，並令該些導電柱之第一端部外露於該封裝膠體之第一表面；以及形成增層結構於該封裝膠體之第一表面上，且該增層結構電性連接該半導體元件及該些導電柱之第一端部。
如申請專利範圍第9項所述之半導體封裝件之製法，其中，該導電柱係為圓柱體、橢圓柱體、多邊形柱體或球形柱體。
如申請專利範圍第9項所述之半導體封裝件之製法，其中，形成該增層結構之前的製程復包括：提供第一承載板且其上設置有該半導體元件，該主動面係面向該第一承載板；設置該些導電柱於該第一承載板上，該第一端部係面向該第一承載板；形成該封裝膠體於該第一承載板上以嵌埋該半導體元件及該些導電柱於該封裝膠體內，並自該封裝膠體之第二表面外露出該些導電柱之第二端部；以及移除該第一承載板，以自該封裝膠體之第一表面外露出該半導體元件之主動面及該些導電柱之第一端部。
如申請專利範圍第11項所述之半導體封裝件之製法，其中，該第一承載板係具有剝離層，且該半導體元件、導電柱與封裝膠體係位於該剝離層上。
如申請專利範圍第11項所述之半導體封裝件之製法，復包括自該第二表面薄化該封裝膠體與該些導電柱以外露出該半導體元件之被動面。
如申請專利範圍第11項所述之半導體封裝件之製法，其中，在移除該第一承載板之前，先設置第二承載板於該封裝膠體之第二表面上。
如申請專利範圍第9項所述之半導體封裝件之製法，復包括形成第一線路層於該封裝膠體之第二表面上以電性連接該些導電柱之第二端部。
如申請專利範圍第9項所述之半導體封裝件之製法，復包括在嵌埋該些導電柱於該封裝膠體內之前，先形成第一線路層於該封裝膠體之第二表面上。
如申請專利範圍第9項所述之半導體封裝件之製法，復包括在嵌埋該些導電柱於該封裝膠體內的同時，一併形成第一線路層於該封裝膠體之第二表面上。
如申請專利範圍第15項、第16項或第17項所述之半導體封裝件之製法，復包括形成第一絕緣保護層於該半導體元件之被動面與該封裝膠體之第二表面上以包覆該第一線路層，該第一絕緣保護層係具有複數第一開孔以外露出部分該第一線路層。
如申請專利範圍第9項所述之半導體封裝件之製法，其中，該增層結構係具有至少一介電層、複數形成於該介電層內之導電盲孔、及至少一形成於該介電層上並電性連接該些導電盲孔之第二線路層，該第二線路層係具有複數電性接觸墊。
如申請專利範圍第19項所述之半導體封裝件之製法，復包括形成第二絕緣保護層於最外層之該介電層與該第二線路層上，該第二絕緣保護層係具有複數第二開孔以外露出最外層之該第二線路層之電性接觸墊。
如申請專利範圍第20項所述之半導體封裝件之製法，復包括：形成複數凸塊底下金屬層於該些第二開孔所外露之電性接觸墊上；進行切單作業；以及形成複數銲球於該些凸塊底下金屬層上。