TWI495051B - 無核心層之封裝基板及其製法 - Google Patents

Description

無核心層之封裝基板及其製法

　　本發明係有關一種封裝基板，尤指一種無核心層（coreless）之封裝基板及其製法。

　　隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前半導體封裝結構已開發出不同的封裝型態，例如：打線式或覆晶式，係於一封裝基板上設置半導體晶片，且該半導體晶片藉由導線或焊錫凸塊電性連接至該封裝基板上。為了滿足半導體封裝件高整合度（integration）及微型化（miniaturization）的封裝需求，以供更多主、被動元件及線路載接，封裝基板亦逐漸由雙層電路板演變成多層電路板（multi-layer board），俾於有限的空間下運用層間連接技術（interlayer connection）以擴大封裝基板上可供利用的線路佈局面積，並能配合高線路密度之積體電路（integrated circuit）的使用需求，且降低封裝基板的厚度，而能達到封裝結構輕薄短小及提高電性功能之目的。

　　習知技術中，封裝基板係由一具有內層線路之核心板及對稱形成於其兩側之線路增層結構所構成。因使用核心板將導致整體結構厚度增加，故難以滿足電子產品功能不斷提昇而體積卻不斷縮小的需求。

　　因此，遂發展出無核心層（coreless）之封裝基板，以縮短導線長度及降低整體結構厚度而符合高頻化、微小化的趨勢。如第1圖所示之無核心層之封裝基板1，其製法係包括：於一承載板（圖未示）上形成第一介電層10，且於該第一介電層10上形成具有複數第一電性接觸墊110之第一線路層11；於該第一介電層10與第一線路層11上形成線路增層結構12，該線路增層結構12具有至少一第二介電層120，且於該第二介電層120上形成有第二線路層121，並藉由導電盲孔122電性連接該第一與第二線路層11,121，又最上層之第二線路層121具有複數第二電性接觸墊123；移除該承載板，以外露該第一介電層10；於該第一介電層10、最上層之第二介電層120與第二線路層121上形成如綠漆之防焊層14a,14b；於該防焊層14a,14b與第一介電層10上形成複數開孔140a,140b，以對應外露各該第一及第二電性接觸墊110,123之部分頂表面；於該開孔140a,140b中形成金屬凸塊13a,13b，以結合焊球15a,15b，令上側焊球15b用以接置晶片之焊錫凸塊（圖未示），而下側焊球15a用以接置電路板（圖未示）。

　　惟，習知封裝基板1中，需於該防焊層14a,14b上形成開孔140a,140b，而焊球15a,15b與開孔140a,140b之間的對位不易，因而增加製程難度。

　　再者，該防焊層14b之開孔140b僅露出該第二電性接觸墊123之部分頂表面，而非外露全部頂表面，以致於該金屬凸塊13b的頂表面之面積縮小，導致於後續接置晶片時，該金屬凸塊13b與晶片之間的結合力減小，使該晶片容易脫落因而損毀。

　　又，為了避免該上側焊球15b之間相連接而產生短路，且需考量該防焊層14b之開孔140b之尺寸以維持該金屬凸塊13b之結合力，故各該第二電性接觸墊123之間的距離需增加，使該第二電性接觸墊123之間距無法細間距化，導致難以提高該第二電性接觸墊123的佈設密度。

　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。

　　鑑於上述習知技術之種種缺失，本發明提供一種無核心層之封裝基板之製法，係包括：提供一具有相對兩表面之承載板，且於該承載板之表面上形成複數第一電性接觸墊；於該承載板及該些第一電性接觸墊上形成線路增層結構，該線路增層結構具有至少一介電層、設於各該介電層上之線路層、及設於各該介電層中且電性連接各該線路層之複數導電結構，該第一電性接觸墊係埋設於該最下層之介電層中，且該最下層之介電層中之導電結構係電性連接該些第一電性接觸墊；於該最上層之線路層上形成複數金屬凸塊；於該最上層之介電層與最上層之線路層上形成介電保護層，以包覆該些金屬凸塊；於該介電保護層上形成複數凹槽，以對應外露該些金屬凸塊，且該金屬凸塊突出該凹槽底部；於各該凹槽中形成用以嵌接及電性連接該金屬凸塊之第二電性接觸墊，以供電性連接半導體晶片；以及移除該承載板，使各該第一電性接觸墊外露於該最下層之介電層表面。

　　依上述製法可知，係藉由於凹槽中形成第二電性接觸墊，使該第二電性接觸墊之全部頂表面係完全外露，以於後續接置半導體晶片時，可避免如習知技術之焊球與開孔之間的對位問題，將半導體晶片直接放置於該第二電性接觸墊上即可，因而使製程簡易化。

　　再者，該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊之全部頂表面係完全外露，相較於習知技術，不僅增加該第二電性接觸墊與半導體晶片之間的結合面積，使該第二電性接觸墊與半導體晶片之間的結合力增加，且亦增加該第二電性接觸墊與該金屬凸塊之間的結合力，故該晶片不易脫落或損毀。

　　又，因該複數凹槽中之第二電性接觸墊之面積可依製程需求微縮，使該金屬凸塊之間的距離可縮小，只要該第二電性接觸墊不會相碰觸即可，故各該金屬凸塊之間的距離及各該第二電性接觸墊之間的距離可達到細間距化，以提高第二電性接觸墊的佈設密度。

　　另外，依前述之本發明無核心層之封裝基板之製法，本發明復提供一種無核心式封裝基板及該製法之更具體技術，詳如後述。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　　

　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下方”、“上方”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

　　請參閱第2A至2G圖，係為本發明無核心層之封裝基板之製法之剖視示意圖。

　　如第2A圖所示，首先，提供一具有相對兩表面之承載板20，且於該承載板20之兩表面上形成複數第一電性接觸墊21。

　　接著，於該承載板20及該些第一電性接觸墊21上形成線路增層結構22，該線路增層結構22具有至少一介電層220、設於各該介電層220上之線路層221、及設於各該介電層220中且電性連接各該線路層221之複數導電結構（於此為導電盲孔222），該第一電性接觸墊21係埋設於該最下層之介電層220中，且該最下層之介電層中之導電盲孔222係電性連接該些第一電性接觸墊21。

　　於本實施例中，該承載板20之相對兩表面上設有剝離層201，令該些第一電性接觸墊21與該最下層之介電層220結合於該剝離層201上。另外，該剝離層201上可形成銅層，以電鍍形成該第一電性接觸墊21。

　　如第2B圖所示，於該線路增層結構22上藉由圖案化製程，以於該最上層之線路層221上形成複數金屬凸塊23。

　　其中，形成該金屬凸塊23之材料係為銅、鎳、錫、金、銀或銅錫合金，且該圖案化製程可為加成法、半加成法（SAP）、減成法、電鍍、無電鍍沉積（electroless plating deposit）、化學沉積或印刷之方式形成該金屬凸塊23。然而，有關形成金屬凸塊之方式與材料種類繁多，並不限於上述。

如第2C圖所示，於該最上層之介電層220與最上層之線路層221上形成介電保護層24，以包覆該些金屬凸塊23。接著，於該介電保護層24上藉由雷射灼燒或電漿蝕刻形成複數凹槽240，以對應外露該些金屬凸塊23，且該金屬凸塊23突出該凹槽240底部。

於另一實施態樣中，可先於介電保護層24上形成形成高分子薄膜（圖未示），形成該薄膜之材料可為液態或固態之高分子材料；再以雷射燒蝕貫穿該薄膜與介電保護層24而形成該凹槽240，且以電漿增強該凹槽240之表面極性強度；接著，藉由浸鍍方式，於該些凹槽240之孔壁上形成活化層（圖未示），亦即將該介電保護層24浸泡於含有金屬顆粒之化學溶液中，使該些金屬顆粒作為活化層而附著該些凹槽240之孔壁上，再對活化層進行速化；最後，藉由剝除、研磨或化學蝕刻方式移除該高分子薄膜，而保留該凹槽240之孔壁上之金屬顆粒。其中，形成活化層的材料可為鈀、鉑、金或銀，且鈀材可以來自於氯化物錫鈀膠體或硫酸鈀螯合物（chelator）。

　　如第2D圖所示，於該介電保護層24、金屬凸塊23與該些凹槽240（或活化層）上形成導電層250。該導電層250主要作為後述電鍍金屬材料所需之電流傳導路徑，且該導電層250可由電鍍銅、金屬、合金或沉積數層金屬層、或導電高分子材料所構成。

　　如第2E圖所示，於該導電層250上電鍍形成金屬材25a。該金屬材25a可例如為銅材，但無特別限制。

　　如第2F圖所示，藉由整平製程，如刷磨、機械研磨、或化學機械研磨（Chemical Mechanical Polishing）等方式，移除該介電保護層24表面上之金屬材25a與導電層250，僅保留該些凹槽240中之金屬材25a與導電層250，以於各該凹槽240中形成用以嵌接及電性連接該金屬凸塊23之第二電性接觸墊25，且該第二電性接觸墊25表面之高度與該介電保護層24表面之高度齊平。

　　如第2G圖所示，藉由分離該剝離層201以移除該承載板20，使各該第一電性接觸墊21外露於該最下層之介電層220表面，以製作出本發明無核心層之封裝基板2。

　　如第2G’圖所示，若該剝離層201上具有銅層，則於移除該承載板20後，需以蝕刻方式移除該銅層，因而使該第一電性接觸墊21’微凹於該最下層之介電層220表面。

　　請參閱第3及4圖，藉由切單製程，以取得單一封裝基板2a，且將半導體晶片4藉由焊錫凸塊40覆晶結合至該第二電性接觸墊25上，再於該半導體晶片4與該介電保護層24之間形成底膠41以包覆該焊錫凸塊40，並於該第一電性接觸墊21之外露表面上結合例如焊球3、針腳之導電元件以接置例如電路板或封裝結構之電子裝置（圖未示）。

　　本發明之製法係藉由整平製程，使該第二電性接觸墊25之全部頂表面係完全外露於該介電保護層24，以避免如習知技術之於防焊層上形成開孔，故於後續接置半導體晶片4時，半導體晶片4不需以開孔對位，而係將半導體晶片4之焊錫凸塊40直接放置於該第二電性接觸墊25上即可，不需再於該金屬凸塊23上形成如第1圖所示之焊球15b，因而使製程簡易化。

　　再者，該第二電性接觸墊25嵌接該金屬凸塊23，且該第二電性接觸墊25之全部頂表面係完全外露於該介電保護層24，不僅增加該第二電性接觸墊25與該焊錫凸塊40之間的結合面積，使該第二電性接觸墊25與該焊錫凸塊40之間的結合力增加，且亦增加該第二電性接觸墊25與該金屬凸塊23之間的結合力，使該半導體晶片4不會脫落及損毀。

　　又，因第二電性接觸墊25之全部頂表面完全外露於該介電保護層24，使該金屬凸塊23之間的距離可縮小，只要該第二電性接觸墊25不會相碰觸即可，故各該金屬凸塊23之間的距離及各該第二電性接觸墊25之間的距離均可作細間距設計，以提高該第二電性接觸墊25的佈設密度。

另外，請參閱第3’、3”、4’及4”圖，係為第2A圖之其他製程。如第3’圖所示，於製作該線路增層結構22時，可於該介電層220中形成線路槽220a，使線路層221’形成於該線路槽220a中，且同時形成導電盲孔222，以形成嵌埋式線路層221’。亦或，如第3”圖所示，導電結構為導電柱222’，以電性連接各層線路層221’及第一電性接觸墊21，且該線路層221’與該導電柱222’係分開製作。其中，形成該線路槽220a之製程種類繁多，例如上述使用之活化層技術，故無特別限制。

　　本發明復提供一種無核心層之封裝基板2a，係包括：線路增層結構22、設於該線路增層結構22下方之複數第一電性接觸墊21、設於該線路增層結構22上方之複數金屬凸塊23、設於該線路增層結構22與該金屬凸塊23上之介電保護層24、以及埋設於該介電保護層24中之第二電性接觸墊25。

　　所述之線路增層結構22係具有至少一介電層220、設於各該介電層220上之線路層221、及設於各該介電層220中且電性連接各該線路層221之複數導電盲孔222。於一實施例中，線路層221’可嵌埋於該介電層220中，如第3’圖所示。於另一實施例中，以導電柱222’取代導電盲孔222，以電性連接各層線路層221’，如第3”圖所示。

　　所述之第一電性接觸墊21係嵌埋於該最下層之介電層220，且電性連接部分之導電盲孔222或導電柱222’，又該第一電性接觸墊21外露於該最下層之介電層220表面。其中，該第一電性接觸墊21可齊平於該最下層之介電層220表面、或該第一電性接觸墊21’可微凹於該最下層之介電層220表面。

　　所述之金屬凸塊23係設於該最上層之線路層221上。

　　所述之介電保護層24係設於該最上層之介電層220、最上層之線路層221與該些金屬凸塊23上，且具有外露該金屬凸塊23之複數凹槽240，令該金屬凸塊23突出該凹槽240底部。

　　所述之第二電性接觸墊25係設於各該凹槽240中以嵌接各該金屬凸塊23，並可與該介電保護層24齊平，且該第二電性接觸墊25電性連接該金屬凸塊23，以供電性連接半導體晶片4。

　　所述之封裝基板2a復包括導電層250，係設於該第二電性接觸墊25與該金屬凸塊23之間、該第二電性接觸墊25與該介電保護層24之間。

　　綜上所述，本發明無核心層之封裝基板及其製法，主要藉由介電保護層取代習知防焊層，使該第二電性接觸墊之全部頂表面可完全外露於該介電保護層，而無需於該介電保護層上開孔，以於後續接置半導體晶片時，可使製程簡易化。

　　再者，藉由該第二電性接觸墊嵌接該金屬凸塊，且該第二電性接觸墊之全部頂表面係完全外露於該介電保護層，以增加該第二電性接觸墊的結合力，而避免該半導體晶片脫落及損毀。

　　又，該第二電性接觸墊之全部頂表面完全外露於該介電保護層，故各該金屬凸塊之間距及各該第二電性接觸墊之間距均可朝細間距設計，以達到提高該第二電性接觸墊的佈設密度之目的。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1,2,2a．．．封裝基板

10．．．第一介電層

11．．．第一線路層

110,21,21’．．．第一電性接觸墊

12,22．．．線路增層結構

120．．．第二介電層

121．．．第二線路層

122,222．．．導電盲孔

123,25．．．第二電性接觸墊

13a,13b,23．．．金屬凸塊

14a,14b．．．防焊層

140a,140b．．．開孔

15a,15b．．．焊球

20．．．承載板

201．．．剝離層

220．．．介電層

220a．．．線路槽

221,221’．．．線路層

222’．．．導電柱

24．．．介電保護層

240．．．凹槽

25a．．．金屬材

250．．．導電層

3．．．焊球

4．．．半導體晶片

40．．．焊錫凸塊

41．．．底膠

　　第1圖係為習知無核心層之封裝基板的剖視示意圖；

　　第2A至2G圖係為本發明無核心層之封裝基板之製法的剖視示意圖；其中，第2G’圖係為第2G圖之另一實施態樣；

　　第3、3’及3”圖係為本發明無核心層之封裝基板的不同實施例之剖視示意圖；以及

　　第4、4’及4”圖係為本發明無核心層之封裝基板後續應用的不同實施例之剖視示意圖。

2a．．．封裝基板

21．．．第一電性接觸墊

22．．．線路增層結構

220．．．介電層

221．．．線路層

222．．．導電盲孔

23．．．金屬凸塊

24．．．介電保護層

240．．．凹槽

25．．．第二電性接觸墊

Claims (16)

1. 一種無核心層之封裝基板，係包括：線路增層結構，係具有至少一介電層、設於各該介電層上之線路層、及設於各該介電層中且電性連接各該線路層之複數導電結構；複數第一電性接觸墊，係嵌埋於該最下層之介電層上，且電性連接部分該導電結構，並外露於該最下層之介電層表面；複數金屬凸塊，係設於該最上層之線路層上；介電保護層，係設於該最上層之介電層、最上層之線路層與該些金屬凸塊上，且具有外露該金屬凸塊之頂面與部分側面的複數凹槽，令該金屬凸塊自該介電保護層中延伸突出該凹槽底部；以及第二電性接觸墊，係設於各該凹槽中並接觸該金屬凸塊之頂面與部分側面以嵌接各該金屬凸塊，且該第二電性接觸墊電性連接該金屬凸塊，以供電性連接半導體晶片。
2. 如申請專利範圍第1項所述之無核心層之封裝基板，其中，該線路層嵌埋於該介電層中。
3. 如申請專利範圍第1項所述之無核心層之封裝基板，其中，該導電結構係為導電盲孔或導電柱。
4. 如申請專利範圍第1項所述之無核心層之封裝基板，其中，該第一電性接觸墊表面之高度齊平或低於該最下層之介電層表面之高度。
5. 如申請專利範圍第1項所述之無核心層之封裝基板，其中，該第二電性接觸墊表面之高度與該介電保護層表面之高度齊平。
6. 如申請專利範圍第1項所述之無核心層之封裝基板，復包括導電層，係設於該第二電性接觸墊與該金屬凸塊之間、該第二電性接觸墊與該介電保護層之間。
7. 一種無核心層之封裝基板之製法，係包括：提供一具有相對兩表面之承載板，且於該承載板之表面上形成複數第一電性接觸墊；於該承載板及該些第一電性接觸墊上形成線路增層結構，該線路增層結構具有至少一介電層、設於各該介電層上之線路層、及設於各該介電層中且電性連接各該線路層之複數導電結構，該第一電性接觸墊係埋設於該最下層之介電層中，且部分該導電結構係電性連接該些第一電性接觸墊；於該最上層之線路層上形成複數金屬凸塊；於該最上層之介電層與最上層之線路層上形成介電保護層，以包覆該些金屬凸塊；於該介電保護層上形成複數凹槽，以對應外露該些金屬凸塊，且該金屬凸塊突出該凹槽底部；於各該凹槽中形成用以嵌接及電性連接該金屬凸塊之第二電性接觸墊，以供電性連接半導體晶片；以及移除該承載板，使各該第一電性接觸墊外露於該最下層之介電層表面。
8. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該承載板之相對兩表面上設有剝離層，以令該些第一電性接觸墊與該最下層之介電層結合於該剝離層上，且藉由分離該剝離層以移除該承載板。
9. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該介電層中形成有線路槽，以於該線路槽中形成該線路層。
10. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該導電結構係為導電盲孔或導電柱。
11. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，形成該金屬凸塊之材料係為銅、鎳、錫、金、銀或銅錫合金。
12. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該金屬凸塊係以加成法、半加成法、減成法、電鍍、無電鍍沉積、化學沉積或印刷之方式形成。
13. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該凹槽係以雷射灼燒或電漿蝕刻形成。
14. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該第二電性接觸墊表面之高度與該介電保護層表面之高度齊平。
15. 如申請專利範圍第7項所述之無核心層之封裝基板之製法，其中，該第二電性接觸墊之製程係包括：於該介電保護層與該些凹槽上形成導電層；於該導電層上形成金屬材；以及移除該介電保護層上之金屬材與導電層，僅保留該些凹槽中之金屬材與導電層，以作為該第二電性接觸墊。
16. 如申請專利範圍第15項所述之無核心層之封裝基板之製法，其中，移除該介電保護層上之金屬材與導電層之方式係為刷磨、機械研磨、或化學機械研磨。